CN202473933U - 一种改进型终端结构的功率mos器件 - Google Patents

Abstract

本实用新型涉及一种改进型终端结构的功率MOS器件，其终端保护区有且仅有截止环，截止环采用沟槽结构；截止沟槽内壁表面生长有绝缘栅氧化层，在所述生长有绝缘栅氧化层的截止沟槽内填充有导电多晶硅；截止沟槽内的上部设有第二欧姆接触孔，截止沟槽的外侧设有第一欧姆接触孔；终端保护区对应设置第一欧姆接触孔及第二欧姆接触孔外的区域均覆盖有绝缘介质层，第一欧姆接触孔及第二欧姆接触孔内均填充有第二金属层，第二金属层覆盖于相应的绝缘介质层上，且所述第二金属层将截止沟槽外侧的第二导电类型阱层与截止沟槽内的导电多晶硅连接成等电位。本实用新型结构紧凑，能节省终端面积，能有效抑制源极漏极间的漏电流，提高截止效果。

Description

一种改进型终端结构的功率MOS器件

技术领域

本实用新型涉及一种功率MOS器件，尤其是一种改进型终端结构的功率MOS器件，属于半导体器件的技术领域。

背景技术

沟槽功率MOS器件具有集成度高、导通电阻低、开关速度快、开关损耗小的特点，广泛应用于各类电源管理及开关转换。沟槽功率MOS器件通常由单胞区和终端保护区组成，终端保护区主要用于确保单胞区外围单胞不率先击穿和漏电流抑制结构。漏电流不但影响关断后的静态损耗，也影响器件的可靠性。因此设计合适的终端结构对沟槽功率MOS器件具有重要的意义。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种改进型终端结构的功率MOS器件，其结构紧凑，能节省终端面积，能有效抑制源极漏极间的漏电流，提高截止效果。

按照本实用新型提供的技术方案，所述改进型终端结构的功率MOS器件，在所述功率MOS器件的俯视平面上，包括位于半导体基板中心区的元胞区及位于所述元胞区外圈的终端保护区，所述终端保护区环绕包围元胞区；在所述功率MOS器件的截面上，半导体基板具有相对应的第一主面与第二主面，所述第一主面与第二主面间包括第一导电类型漏极区及位于所述第一导电类型漏极区上方的第一导电类型外延层，第一导电类型外延层对应的表面形成第一主面，第一导电类型漏极区对应的表面形成第二主面；第一导电类型外延层内的上部设有第二导电类型阱层，所述第二导电类型阱层贯通元胞区及终端保护区；元胞区包括若干并联设置的元胞；其创新在于： 

所述终端保护区有且仅有截止环，所述截止环采用沟槽结构；所述截止沟槽位于第二导电类型阱层内，深度伸入第二导电类型阱层下方的第一导电类型外延层内；截止沟槽内壁表面生长有绝缘栅氧化层，在所述生长有绝缘栅氧化层的截止沟槽内填充有导电多晶硅；截止沟槽内的上部设有第二欧姆接触孔，截止沟槽的外侧设有第一欧姆接触孔；终端保护区对应设置第一欧姆接触孔及第二欧姆接触孔外的区域均覆盖有绝缘介质层，第一欧姆接触孔及第二欧姆接触孔内均填充有第二金属层，第二金属层覆盖于相应的绝缘介质层上，且所述第二金属层将截止沟槽外侧的第二导电类型阱层与截止沟槽内的导电多晶硅连接成等电位。

在所述功率MOS器件的截面上，所述终端保护区内对应截止沟槽外侧的第二导电类型阱层内设有第一导电类型注入区，第一导电类型注入区从第一主面向下延伸并位于第二导电类型阱层内的上部；第二金属层与第一导电类型注入区欧姆接触。

在所述功率MOS器件的截面上，元胞区采用沟槽结构，所述元胞沟槽位于第二导电类型阱层，深度伸入第二导电类型阱层下方的第一导电类型外延层内；元胞沟槽内壁表面生长有绝缘栅氧化层，所述元胞沟槽内淀积有导电多晶硅，元胞沟槽的槽口由绝缘介质层覆盖；相邻元胞沟槽间相对应的外壁上方设有第一导电类型源极区，元胞区内的元胞通过元胞沟槽内的导电多晶硅并联成整体；相邻元胞沟槽间的侧上方均设置第三欧姆接触孔，所述第三欧姆接触孔从绝缘介质层表面向下延伸；元胞沟槽上方设置第一金属层，所述第一金属层填充在第三欧姆接触孔内，且第一金属层与元胞沟槽间的第一导电类型有源区及第二导电类型阱层欧姆接触。

所述第一导电类型外延层包括第一导电类型第一外延层及第一导电类型第二外延层，第一导电类型第一外延层位于第一导电类型第二外延层与第一导电类型漏极区间，且第一导电类型第一外延层邻近第一导电类型漏极区及第一导电类型第二外延层；第二导电类型阱层位于第一导电类型第二外延层内的上部；元胞沟槽的深度伸入第一导电类型第二外延层或第一导电类型第一外延层内。

所述第一金属层与第二金属层为同一制造层。

所述“第一导电类型”和“第二导电类型”两者中，对于N型MOSFET，第一导电类型指N型，第二导电类型为P型；对于P型MOSFET，第一导电类型与第二导电类型所指的类型与N型MOSFET正好相反。

本实用新型的优点：所述终端保护区至少包括一个截止环，所述截止环采用沟槽结构；通过第二金属层将截止沟槽外侧的第二导电类型阱层与截止沟槽内的导电多晶硅连接成等电位；在反向偏压时，截止环内导电多晶硅的电极电势与截止环外侧第二导电类型阱层的电势相同，并近似等于漏极上所加的高电势，截止环外侧第二导电类型阱层的高电势使截止沟槽外侧的PN结耗尽层变窄，截止环电极的高电势使截止沟槽底部不形成反型层，仍为第一导电类型区域，能抑制漏电流的大小，具有很好的截止作用；

同时，截止环内电极电势和截止环外侧的第二导电类型阱层的电势相等，并近似等于漏极的高电势；此时，截止环的电势高于截止环内侧第二导电类型阱层的电势，也即截止沟槽内导电多晶硅的电势高于截止沟槽与邻近元胞沟槽间的第二导电类型阱层的电势，截止环的电势与截止环内侧第二导电类型阱层的电势差大小与漏极电压大小相关，并在截止沟槽的内侧形成耗尽层，耗尽层由截止沟槽向元胞区延伸，此耗尽层承受等于截止环电势的电压，其大小等于漏极所加偏压，由此能够承受反向偏压，从而可以省去现有终端保护区中的分压环结构；与现有国内专利200710302461.4相比，能节省终端面积，能有效抑制源极漏极间的漏电流，提高截止效果。

附图说明

图1为本实用新型的结构示意图。

图2~图14为本实用新型的具体实施工艺步骤剖视图，其中：

图2为半导体基板的剖视图。

图3为形成硬掩膜窗口后的剖视图。

图4为刻蚀形成元胞沟槽与截止沟槽后的剖视图。

图5为生长牺牲氧化层后的剖视图。

图6为生长绝缘栅氧化层后的剖视图。

图7为淀积栅极导电多晶硅材料后的剖视图。

图8为得到元胞沟槽与截止沟槽内的导电多晶硅后的剖视图。

图9为形成第二导电类型阱层后的剖视图。

图10为形成第一导电类型源极区与第一导电类型注入区后的剖视图。

图11为淀积绝缘介质层后的剖视图。

图12为刻蚀绝缘介质层形成接触孔后的剖视图。

图13为再次注入第二导电类型杂质并退火后形成欧姆接触孔后的剖视图。

图14为淀积金属层形成金属连线后的剖视图。

具体实施方式

下面结合具体附图和实施例对本实用新型作进一步说明。

如图1~图14所示：以N型功率MOS器件为例，本实用新型包括N型漏极区1、N型第一外延层2、N型第二外延层3、P阱层4、N+注入区5、绝缘介质层6、第一欧姆接触孔7、第二金属层8、第二欧姆接触孔9、第三欧姆接触孔10、第一金属层11、N+源极区12、元胞沟槽13、绝缘栅氧化层14、导电多晶硅15、截止沟槽16、第一主面17、第二主面18、硬掩膜层19、硬掩膜窗口20、牺牲氧化层21、多晶硅淀积槽22及半导体基板23。

在功率MOS器件的俯视平面上，包括位于半导体基板23中心区的元胞区及位于所述元胞区外圈的终端保护区，所述终端保护区环绕包围元胞区。如图1和图14所示：在所述功率MOS器件的截面上，所述半导体基板具有相对应的第一主面17及第二主面18，所述第一主面17与第二主面18间包括N型漏极区1及位于所述N型漏极区1上方的N型外延层，所述N型外延层包括N型第一外延层2及位于所述N型第一外延层2上方的N型第二外延层3，所述N型第一外延层2对应于与N型第二外延层3相连的另一侧邻接N型漏极区1；N型漏极区1对应的表面形成第二主面18，N型第二外延层3对应的表面形成第一主面17；N型第二外延层3内的上部设有贯通元胞区及终端保护区的P阱层4。

所述终端保护区有且仅有截止环，所述截止环采用沟槽结构；本实用新型中终端保护区有且仅有截止环是指终端保护区只采用截止环结构，省去现有终端保护区内的分压环结构，以此来节省终端面积，提高元胞区的集成度，同时达到对元胞区分压和降低漏电流的目的。所述截止沟槽16位于P阱层4内，深度伸入P阱层4下方的N型第一外延层2或N型第二外延层3内；截止沟槽16内壁表面生长有绝缘栅氧化层14，在所述生长有绝缘栅氧化层14的截止沟槽16内填充有导电多晶硅15；截止沟槽16内的上部设有第二欧姆接触孔9，截止沟槽16的外侧设有第一欧姆接触孔7；终端保护区对应设置第一欧姆接触孔7及第二欧姆接触孔9外的区域均覆盖有绝缘介质层6，第一欧姆接触孔7及第二欧姆接触孔9内均填充有第二金属层8，第二金属层8覆盖于相应的绝缘介质层6上，且所述第二金属层8将截止沟槽16外侧的P阱层4与截止沟槽16内的导电多晶硅15连接成等电位。当终端保护区内具有多个截止沟槽16内时，第二金属层8分别填充在多个截止沟槽16内上部的第二欧姆接触孔9内，并将多个截止沟槽16内的导电多晶硅15与截止沟槽16外侧的P阱层4及N+注入区5连接成等电位。

同时，在所述功率MOS器件的截面上，所述终端保护区内对应截止沟槽16外侧的P阱层4内设有N+注入区5，N+注入区5从第一主面17向下延伸并位于P阱层4内的上部；第二金属层8与N+注入区5欧姆接触。

在所述功率MOS器件的截面上，元胞区采用沟槽结构，所述元胞沟槽13位于P阱层4，深度伸入P阱层4下方的N型第一外延层2或N型第二外延层3内；元胞沟槽13内壁表面生长有绝缘栅氧化层14，所述元胞沟槽13内淀积有导电多晶硅15，元胞沟槽13的槽口由绝缘介质层6覆盖；相邻元胞沟槽13间相对应的外壁上方设有N+源极区12，元胞区内的元胞通过元胞沟槽13内的导电多晶15硅并联成整体；相邻元胞沟槽13间的侧上方均设置第三欧姆接触孔10，所述第三欧姆接触孔13从绝缘介质层表面向下延伸；元胞沟槽13上方设置第一金属层11，所述第一金属层11填充在第三欧姆接触孔10内，且第一金属层11与元胞沟槽13间的N+有源区12及P阱层4欧姆接触。

所述第二金属层8与第一金属层11的材料包括铝铜（合金）或铝硅铜，第二金属层8与第一金属层11为同一制造层；且第二金属层8与第一金属层11不接触。N+源极区12与N+注入区5为同一制造层。绝缘介质层6为非掺杂硅玻璃（USG）、硼磷硅玻璃（BPSG）或磷硅玻璃（PSG）等。

如图2~图14所示：上述结构的功率MOS器件可以通过下述工艺步骤实现制备，具体地为：

a、提供具有两个相对主面的半导体基板23，所述半导体基板23包括N型漏极区1及位于所述N型漏极区1上方的N型第一外延层2及N型第二外延层3，所述N型第二外延层3的表面形成半导体基板23的第一主面17，N型漏极区1的表面形成半导体基板23的第二主面18；如图2所示，半导体基板23的材料包括硅；

b、在上述半导体基板23的第一主面17上淀积硬掩膜层19，制作光刻胶并选择性地掩蔽和刻蚀硬掩膜层19，在半导体基23板的第一主面17上形成沟槽刻蚀的硬掩膜窗口20；

如图3所示：所述硬掩膜层19可以采用LPTEOS（低压化学气相沉积四乙基原硅酸盐）、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅；利用硬掩膜窗口20能够在半导体基板23内形成沟槽

c、利用上述硬掩膜窗口20，在第一主面17上通过干法刻蚀半导体基板23，在半导体基板23内形成沟槽，所述沟槽包括截止沟槽16；

如图4所示：当元胞区采用沟槽结构时，利用硬掩膜窗口20能够得到元胞沟槽13，所述元胞沟槽13从第一主面17向下延伸，元胞沟槽13延伸进入N型第二外延层3或N型第一外延层2内；同时，在终端保护区内同时形成截止沟槽16，所述截止沟槽16的分布情况与元胞沟槽13的一致；

d、在上述半导体基板23的第一主面17上生长牺牲氧化层21，所述牺牲氧化层21覆盖于第一主面17上，并覆盖于截止沟槽16的侧壁及底部表面；

如图5所示：在生长牺牲氧化层21时，所述牺牲氧化层21也同时覆盖于元胞沟槽13的侧壁及底部表面；

e、通过刻蚀去除上述覆盖于第一主面17及截止沟槽16内的牺牲氧化层21，并在上述半导体基板23的第一主面17上生长绝缘栅氧化层14，所述绝缘栅氧化层14覆盖在第一主面17及截止沟槽16内，并形成覆盖截止沟槽16侧壁及底部的绝缘栅氧化层14；

如图6所示：为了能够得到所需的绝缘栅氧化层14，需要将之前生长的牺牲氧化层21刻蚀掉，即将第一主面17及元胞沟槽13与截止沟槽16内的牺牲氧化层21同时刻蚀掉；牺牲氧化层21刻蚀后，在第一主面17及元胞沟槽13与截止沟槽16内生长绝缘栅氧化层14；当绝缘栅氧化层14生长于元胞沟槽13、截止沟槽16的侧壁及底部时，能够在元胞沟槽13及截止沟槽16内形成多晶硅淀积槽22；

f、在上述半导体基板23的第一主面17上淀积栅极导电多晶硅材料层，所述栅极导电多晶硅材料层填充于截止沟槽16内并覆盖于第一主面17上；

如图7所示：通过淀积栅极导电多晶硅材料层后，能够得到位于元胞沟槽13及截止沟槽16内的导电多晶硅15，导电多晶硅15填充在多晶硅淀积槽22内，并覆盖于第一主面17上；所述导电多晶硅15与元胞沟槽13及截止沟槽16的侧壁及底部间通过绝缘栅氧化层10相绝缘；

g、去除上述半导体基板23第一主面17上的栅极导电多晶硅材料层，得到位于截止沟槽16内的导电多晶硅15；

如图8所示：刻蚀第一主面17上的导电多晶硅材料层后，能够同时得到元胞沟槽13与截止沟槽16内的导电多晶硅15；

h、在上述半导体基板23的第一主面17上注入P型杂质离子，并通过推阱形成P阱层4，所述P阱层4贯通终端保护区；所述终端保护区内的P阱层4在N型第二外延层3内的深度小于导电多晶硅15在截止沟槽16内向下延伸的深度；

如图9所示：当在第一主面17上方注入P型杂质离子时，能够得到贯通元胞区与终端保护区内的P阱层4；所述注入的P型杂质离子为常规的P型杂质离子，如B（硼）等；

i、在上述半导体基板23的第一主面17上，制作光刻胶，进行源极区光刻，并注入N型杂质离子，通过推结形成元胞区的N+源极区12与终端保护区内的N+注入区5；

如图10所示：所述N型杂质离子可以采用常规的离子注入工艺，该N型杂质离子通常为As（砷）等；N+有源区12及N+注入区5均位于P阱层4的上部，且N+有源区12与元胞沟槽13的侧壁相接触；

j、在上述半导体基板23的第一主面17上淀积绝缘介质层6，所述绝缘介质层6覆盖于半导体基板23的第一主面17；

如图11所示：所述绝缘介质层6为非掺杂硅玻璃（USG）、硼磷硅玻璃（BPSG）或磷硅玻璃（PSG）；绝缘介质层6覆盖于第一主面17上后，能覆盖元胞沟槽13及截止沟槽16的槽口；

k、对上述绝缘介质层23进行接触孔光刻，得到位于元胞区及终端保护区上相应的接触孔，如图12所示；

l、在上述半导体基板23的第一主面17上注入P型杂质并退火；

如图13所示：通过注入P型杂质并退火后，能够保证上述接触孔形成欧姆接触孔，所述退火温度通常在700℃~900℃左右；上述欧姆接触孔包括第一欧姆接触孔7、第二欧姆接触孔9及第三欧姆接触孔10；第一欧姆接触孔7位于截止沟槽16外侧，第一欧姆接触孔7从绝缘介质层6的表面延伸进入截止沟槽16外侧的P阱层4内；第二欧姆接触孔9位于截止沟槽16槽口的上方，第二欧姆接触孔9从绝缘介质层6向下延伸进入截止沟槽16；第三欧姆接触孔10位于相邻元胞沟槽13的侧上方，第三欧姆接触孔10从绝缘介质层6的表面向下延伸进入相邻元胞沟槽13间的P阱层4内；

m、在上述绝缘介质层6上淀积金属层，所述金属层填充于相应接触孔内，并覆盖于对应的绝缘介质层6上，形成金属连线；所述金属连线包括位于元胞区内的第一金属层11及位于终端保护区内的第二金属层8。

如图14所示：第一金属层11填充在第三欧姆接触孔10内，第一金属层11将相应的P阱层4与N+有源区12连接成等电位；第一金属层11形成功率MOS器件的源极端；第二金属层8同时填充在第一欧姆接触孔7及第二欧姆接触孔9内，通过第二金属层8将截止沟槽16内的导电多晶硅15与截止沟槽16外侧的P阱层4与N+注入区5电性连接。

经过上述步骤后，还包括步骤n、在上述金属连线上淀积钝化层，并在钝化层上制作光刻胶定义出金属连线窗口，通过干法刻蚀形成所述金属连线窗口。所述钝化层包括淀积于金属连线上的二氧化硅层及位于所述二氧化硅层上的氮化硅层。步骤n后形成的结构图中未示出。

如图1~图14所示：所述元胞沟槽13位于N型第二外延层3中，元胞沟槽13的内壁表面及底部生长有绝缘栅氧化层14，然后在元胞沟槽13内淀积导电多晶硅15，绝缘栅氧化层14的厚度通常在50-3000埃，这样就形成了一个MOS结构（金属-氧化物-半导体）。N型漏极区1形成MOS器件的漏极端，第一金属层11形成MOS器件的源极区引出端，MOS器件的栅极端图中未示出。

本实用新型截止环采用沟槽结构，器件在反向偏压时，即漏极端与源极端、栅极端间存在正向压降时，截止环内导电多晶硅15的电极电势与截止环外侧P阱层4的电势相同，并近似等于漏极上所加的高电势，截止环外侧P阱层4的高电势使截止沟槽16外侧的PN结耗尽层变窄，截止环电极的高电势使截止沟槽16底部不形成反型层，仍为N型导电区域，能抑制漏电流的大小，具有很好的截止作用。

截止环耐压的机理解释如下：器件在反向偏压时，截止环内电极电势和截止环外侧的P阱层4的电势相等，并近似等于漏极的高电势；此时，截止环的电势高于截止环内侧P阱层4的电势，也即截止沟槽16内导电多晶硅15的电势高于截止沟槽16与邻近元胞沟槽13间的P阱层4的电势，截止环的电势与截止环内侧P阱层4的电势差大小与漏极电压大小相关，并在截止沟槽16的内侧形成耗尽层，耗尽层由截止沟槽16向元胞区延伸，此耗尽层承受等于截止环电势的电压，其大小等于漏极所加偏压，由此能够承受反向偏压，达到现有分压环的功能作用，从而可以省去现有终端保护区中的分压环结构；与现有国内专利200710302461.4相比，能节省终端面积，能有效抑制源极漏极间的漏电流，提高截止效果。

Claims (5)

1.一种改进型终端结构的功率MOS器件，在所述功率MOS器件的俯视平面上，包括位于半导体基板中心区的元胞区及位于所述元胞区外圈的终端保护区，所述终端保护区环绕包围元胞区；在所述功率MOS器件的截面上，半导体基板具有相对应的第一主面与第二主面，所述第一主面与第二主面间包括第一导电类型漏极区及位于所述第一导电类型漏极区上方的第一导电类型外延层，第一导电类型外延层对应的表面形成第一主面，第一导电类型漏极区对应的表面形成第二主面；第一导电类型外延层内的上部设有第二导电类型阱层，所述第二导电类型阱层贯通元胞区及终端保护区；元胞区包括若干并联设置的元胞；其特征是： 

所述终端保护区有且仅有截止环，所述截止环采用沟槽结构；所述截止沟槽位于第二导电类型阱层内，深度伸入第二导电类型阱层下方的第一导电类型外延层内；截止沟槽内壁表面生长有绝缘栅氧化层，在所述生长有绝缘栅氧化层的截止沟槽内填充有导电多晶硅；截止沟槽内的上部设有第二欧姆接触孔，截止沟槽的外侧设有第一欧姆接触孔；终端保护区对应设置第一欧姆接触孔及第二欧姆接触孔外的区域均覆盖有绝缘介质层，第一欧姆接触孔及第二欧姆接触孔内均填充有第二金属层，第二金属层覆盖于相应的绝缘介质层上，且所述第二金属层将截止沟槽外侧的第二导电类型阱层与截止沟槽内的导电多晶硅连接成等电位。

2.根据权利要求1所述的改进型终端结构的功率MOS器件，其特征是：在所述功率MOS器件的截面上，所述终端保护区内对应截止沟槽外侧的第二导电类型阱层内设有第一导电类型注入区，第一导电类型注入区从第一主面向下延伸并位于第二导电类型阱层内的上部；第二金属层与第一导电类型注入区欧姆接触。

3.根据权利要求1所述的改进型终端结构的功率MOS器件，其特征是：在所述功率MOS器件的截面上，元胞区采用沟槽结构，所述元胞沟槽位于第二导电类型阱层，深度伸入第二导电类型阱层下方的第一导电类型外延层内；元胞沟槽内壁表面生长有绝缘栅氧化层，所述元胞沟槽内淀积有导电多晶硅，元胞沟槽的槽口由绝缘介质层覆盖；相邻元胞沟槽间相对应的外壁上方设有第一导电类型源极区，元胞区内的元胞通过元胞沟槽内的导电多晶硅并联成整体；相邻元胞沟槽间的侧上方均设置第三欧姆接触孔，所述第三欧姆接触孔从绝缘介质层表面向下延伸；元胞沟槽上方设置第一金属层，所述第一金属层填充在第三欧姆接触孔内，且第一金属层与元胞沟槽间的第一导电类型有源区及第二导电类型阱层欧姆接触。

4.根据权利要求1所述的改进型终端结构的功率MOS器件，其特征是：所述第一导电类型外延层包括第一导电类型第一外延层及第一导电类型第二外延层，第一导电类型第一外延层位于第一导电类型第二外延层与第一导电类型漏极区间，且第一导电类型第一外延层邻近第一导电类型漏极区及第一导电类型第二外延层；第二导电类型阱层位于第一导电类型第二外延层内的上部；元胞沟槽的深度伸入第一导电类型第二外延层或第一导电类型第一外延层内。

5.根据权利要求3所述的改进型终端结构的功率MOS器件，其特征是：所述第一金属层与第二金属层为同一制造层。

Images