CN205319162U - 具有防静电保护结构的低压mosfet器件 - Google Patents

Abstract

本实用新型涉及一种具有防静电保护结构的低压MOSFET器件，其静电保护区包括位于第一导电类型漂移区内上部的第二导电类型阱区以及位于所述第二导电类型阱区上方的绝缘支撑层，所述第二导电类型阱区贯穿终端保护区，绝缘支撑层位于半导体基板的第一主面上并与所述第二导电类型阱区相接触；在所述绝缘支撑层上设有多晶硅二极管组，所述多晶硅二极管组包括第一二极管以及第二二极管，所述第一二极管的阴极端与第二二极管的阴极端连接，第一二极管的阳极端与上方的栅极金属欧姆接触，第二二极管的阳极端与上方的源极金属欧姆接触。本实用新型结构紧凑，与现有工艺步骤兼容，提高具有ESD保护的器件耐压，降低制造成本，安全可靠。

Description

具有防静电保护结构的低压MOSFET器件

技术领域

本实用新型涉及一种MOSFET器件及其制造方法，尤其是一种具有防静电保护结构的低压MOSFET器件，属于半导体MOSFET器件的技术领域。

背景技术

功率MOSFET器件在封装、包装、运输、装配及使用过程中容易出现静电释放（Electro-Staticdischarge）现象，静电会使得栅源间绝缘介质被击穿，从而导致器件失效。为追求更高的成品率、器件可靠性，越来越多MOSFET要求带有ESD保护设计。

现有工艺设计中普遍设计方法是在栅极和源极间并联接入多晶硅二极管组，当有静电发生时，二极管组能够先于栅极氧化层被击穿，瞬间泄放电压电流，从而保护MOSFET不被损坏。

普通带ESD保护结构的VDMOSFET的设计要有场氧结构，场氧层厚度一般是6000à-10000à之间，具体根据器件性能和工艺水平而定，场氧发挥两个作用，一是作为终端耐压结构使用，二是充当多晶硅二极管组结构的绝缘垫层，在设计制造中，场氧层需要1块光刻版，即会导致工艺流程和生产成本都随之增加，同时终端场板设计结构也占用了元胞区使用面积，器件综合性能得不到提高，尤其是低压MOSFET的特征电阻得不到优化。

发明内容

本实用新型的目的是克服现有技术中存在的不足，提供一种具有防静电保护结构的低压MOSFET器件，其结构紧凑，与现有工艺步骤兼容，提高具有ESD保护的器件耐压，有效降低特征电阻以及降低制造成本，安全可靠。

按照本实用新型提供的技术方案，所述具有静电保护结构的低压MOSFET器件，在所述MOSFET器件的俯视平面上，包括位于半导体基板上的元胞区以及终端保护区，所述元胞区位于半导体基板的中心区，终端保护区位于元胞区的外圈并环绕包围所述元胞区；所述终端保护区包括紧邻元胞区的静电保护区；在所述MOSFET器件的截面上，所述半导体基板包括位于上方的第一导电类型漂移区以及位于下方的第一导电类型衬底，所述第一导电类型衬底邻接第一导电类型漂移区，第一导电类型漂移区的上表面形成半导体基板的第一主面，第一导电类型衬底的下表面形成半导体基板的第二主面；其创新在于：

在所述MOSFET器件的截面上，所述静电保护区包括位于第一导电类型漂移区内上部的第二导电类型阱区以及位于所述第二导电类型阱区上方的绝缘支撑层，所述第二导电类型阱区贯穿终端保护区，绝缘支撑层位于半导体基板的第一主面上并与所述第二导电类型阱区相接触；在所述绝缘支撑层上设有多晶硅二极管组，所述多晶硅二极管组包括第一二极管以及第二二极管，所述第一二极管的阴极端与第二二极管的阴极端连接，第一二极管的阳极端与上方的栅极金属欧姆接触，第二二极管的阳极端与上方的源极金属欧姆接触。

所述终端保护区还包括分压保护区以及截止保护区，所述截止保护区位于终端保护区的外圈，分压保护区位于静电保护区与截止保护区之间；

在所述MOSFET器件的截面上，所述分压保护区内包括至少一个分压环，所述分压环采用沟槽结构，所述分压沟槽位于第二导电类型阱区，分压沟槽的深度伸入第二导电类型阱区下方的第一导电类型漂移区内；所述分压沟槽的侧壁以及底壁生长有分压沟槽绝缘栅氧化层，在生长有分压沟槽绝缘栅氧化层的分压沟槽内填充有分压沟槽导电多晶硅，所述分压沟槽的槽口由绝缘介质层覆盖，所述绝缘介质层位于半导体基板的第一主面上。

在所述MOSFET器件的截面上，所述截止保护区采用沟槽结构，所述截止沟槽位于第二导电类型阱区，截止沟槽的深度伸入第二导电类型阱区下方的第一导电类型漂移区内；所述截止沟槽的侧壁及底壁生长有截止沟槽绝缘栅氧化层，在生长有截止沟槽绝缘栅氧化层的截止沟槽内填充有截止沟槽导电多晶硅；截止沟槽邻近分压沟槽外侧壁的上方设有第一导电类型截止有源区，绝缘介质层覆盖在与所述截止保护区对应半导体基板的第一主面上；第一导电类型截止有源区上方设有截止金属，所述截止金属穿过绝缘介质层后与第一导电类型截止有源区以及截止沟槽导电多晶硅欧姆接触。

在所述MOSFET器件的截面上，元胞区包括若干规则排布且相互平行分布的有源元胞，所述有源元胞采用沟槽结构，所述元胞沟槽从半导体基板的第一主面垂直向下延伸，元胞沟槽的槽底穿过第二导电类型阱区后伸入第一导电类型漂移区，第二导电类型阱区贯穿元胞区；在所述元胞沟槽的侧壁及底壁生长有元胞沟槽绝缘栅氧化层，在所述生长有元胞沟槽绝缘栅氧化层的元胞沟槽内填充有元胞沟槽导电多晶硅，在相邻元胞沟槽间相对应外侧壁上方设有第一导电类型元胞有源区，所述第一导电类型元胞有源区、相邻元胞沟槽间的第二导电类型阱区与半导体基板第一主面上方的源极金属欧姆接触，所述源极金属通过半导体基板第一主面上的绝缘介质层与元胞沟槽导电多晶硅绝缘隔离。

一种具有静电保护结构的低压MOSFET器件的制造方法，所述低压MOSFET器件的制造方法包括如下步骤：

a、提供具有两个相对主面的半导体基板，所述两个相对主面包括第一主面与第二主面，在第一主面与第二主面间包括第一导电类型漂移区以及位于所述第一导电类型漂移区下方的第一导电类型衬底；

b、在上述半导体基板的第一主面上淀积硬掩膜层，选择性地掩蔽和刻蚀所述硬掩膜层，以得到所需贯通硬掩膜层的硬掩膜窗口；

c、利用上述硬掩膜窗口对半导体基板的第一主面进行刻蚀，以得到所需的元胞沟槽、分压沟槽以及截止沟槽；

d、去除上述硬掩膜层，并在上述半导体基板的第一主面生成所需的第一氧化层，以得到覆盖元胞沟槽的侧壁及底壁的元胞沟槽绝缘栅氧化层、覆盖分压沟槽的侧壁及底壁的分压沟槽绝缘栅氧化层以及覆盖截止沟槽的侧壁及底壁的截止沟槽绝缘栅氧化层；

e、在上述半导体基板的第一主面淀积导电多晶硅，所述导电多晶硅覆盖于半导体基板的第一主面并填充于元胞沟槽、分压沟槽以及截止沟槽内，刻蚀去除半导体基板第一主面上的导电多晶硅，以得到位于元胞沟槽内的元胞沟槽导电多晶硅、位于分压沟槽内的分压沟槽导电多晶硅以及位于截止沟槽内的截止沟槽导电多晶硅；

f、在上述半导体基板的第一主面进行第二导电类型杂质离子注入并退火，以得到位于半导体基板第一导电类型漂移区内的第二导电类型阱区，所述第二导电类型阱区从半导体基板的第一主面垂直向下延伸；

g、在上述半导体基板的第一主面上淀积第二氧化层，并在所述第二氧化层上淀积静电保护导电多晶硅；

h、选择性地掩蔽上述静电保护导电多晶硅，以得到静电保护离子注入窗口；利用所述静电保护离子注入窗口进行第二导电类型杂质注入，退火后形成多晶硅二极管组区域；

i、选择性地掩蔽和刻蚀上述第二氧化层以及静电保护导电多晶硅，去除多晶硅二极管组区域外的第二氧化层以及静电保护导电多晶硅，以得到绝缘支撑层以及位于所述绝缘支撑层上的多晶硅二极管组；

j、在上述半导体基板的第一主面进行第一导电类型杂质离子注入，以得到所需的第一导电类型元胞有源区以及第一导电类型截止有源区；

k、在上述半导体基板的第一主面淀积绝缘介质层，所述绝缘介质层覆盖在半导体基板的第一主面上以及多晶硅二极管组上，并在所述绝缘介质层上刻蚀得到所需的接触孔；

l、在上述绝缘介质层上淀积金属层，并对所述金属层进行选择性地掩蔽和刻蚀，以得到所需的源极金属、栅极金属以及截止金属。

所述半导体基板的材料包括硅。

述硬掩膜层为LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。

所述“第一导电类型”和“第二导电类型”两者中，对于N型功率MOSFET器件，第一导电类型指N型，第二导电类型为P型；对于P型功率MOSFET器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。

本实用新型的优点：第二导电类型阱区贯穿终端保护区，绝缘支撑层以及多晶硅二极管组通过一步刻蚀得到，绝缘支撑层与第一导电类型漂移区间具有第二导电类型阱区，绝缘支撑层不用承担耐压，降低了制作成本，节省了加工时间；利用分压保护区的耐压，能够耐压能力，从而能提高第一导电类型漂移区的掺杂浓度，特征导通电阻可以明显下降，减小芯片面积，与现有工艺步骤兼容，安全可靠。

附图说明

图1为本实用新型的等效原理图。

图2为本实用新型的俯视图。

图3为本实用新型图2的F-F剖视图。

图4为本实用新型图2的G-G剖视图。

附图标记说明：1-漏极端、2-栅极端、3-源极端、4-N+衬底、5-N型漂移区、6-P阱、7-分压沟槽、8-元胞沟槽、9-元胞沟槽绝缘栅氧化层、10-元胞沟槽导电多晶硅、11-绝缘介质层、12-栅极金属、13-多晶硅二极管组、14-源极金属、15-N+元胞沟槽有源区、16-截止金属、17-截止沟槽、18-绝缘支撑层、19-分压沟槽绝缘栅氧化层、20-分压沟槽导电多晶硅、21-截止沟槽绝缘栅氧化层、22-截止沟槽导电多晶硅、23-N+截止沟槽有源区、A-终端保护区、B-静电保护区、C-分压保护区、D-截止保护区以及E-元胞区。

具体实施方式

下面结合具体附图和实施例对本实用新型作进一步说明。

如图1、图2、图3和图4所示：为了提高具有ESD保护的器件耐压，降低制造成本，以N型低压MOSFET器件为例，本实用新型在所述MOSFET器件的俯视平面上，包括位于半导体基板上的元胞区E以及终端保护区A，所述元胞区E位于半导体基板的中心区，终端保护区A位于元胞区的外圈并环绕包围所述元胞区A；所述终端保护区A包括紧邻元胞区A的静电保护区B；在所述MOSFET器件的截面上，所述半导体基板包括位于上方的N型漂移区5以及位于下方的N+衬底4，所述N+衬底4邻接N型漂移区5，N型漂移区5的上表面形成半导体基板的第一主面，N+衬底的下表面形成半导体基板的第二主面；

在所述MOSFET器件的截面上，所述静电保护区B包括位于N型漂移区5内上部的P阱6以及位于所P阱6上方的绝缘支撑层18，所述P阱6贯穿终端保护区A，绝缘支撑层18位于半导体基板的第一主面上并与P阱区6相接触；在所述绝缘支撑层18上设有多晶硅二极管组13，所述多晶硅二极管组13包括第一二极管以及第二二极管，所述第一二极管的阴极端与第二二极管的阴极端连接，第一二极管的阳极端与上方的栅极金属12欧姆接触，第二二极管的阳极端与上方的源极金属14欧姆接触。

具体地，元胞区E位于半导体基板的中心区，元胞区E外圈的区域形成终端保护区A，终端保护区A内紧邻元胞区E的区域用于形成静电保护区B。在所述MOSFET器件的截面上，P阱6从半导体基板的第一主面垂直向下延伸，P阱6在N型漂移区5内的深度小于所述N型漂移区5内的厚度，绝缘支撑层18直接支撑于半导体基板的第一主面上，并与下方的P阱6相接触。P阱6的上方由绝缘支撑层18以及部分绝缘介质层11覆盖，使得静电保护区B内的P阱6也处于浮置状态，静电保护区B内的P阱6与下方的N型漂移区5形成PN结，绝缘支撑层18位于P阱6上，绝缘支撑层18并承担耐压，且利用所述PN结的耐压，能够降低绝缘支撑层18的宽度。

绝缘支撑层18可以为二氧化硅层，多晶硅二极管组13分布于整个绝缘支撑层18上，多晶硅二极管组13通过绝缘支撑层18与P阱6绝缘隔离。多晶硅二极管组13内包括有两块N导电区域，在每个N导电区域的两侧均设置有P导电区域，从而能够形成两个所需的第一二极管以及第二二极管，源极金属14从元胞区E延伸至多晶硅二极管组13的上方，栅极金属12位于静电保护区B的上方，栅极金属12与下方的P导电区域欧姆接触，源极金属14与下方相应的P导电区域欧姆接触，从而能形成图1所示的等效结构。栅极金属12、源极金属14通过多晶硅二极管组13上的绝缘介质层11与多晶硅二极管组13内其余的P导电区域以及N导电区域相互绝缘隔离。

进一步地，所述终端保护区A还包括分压保护区C以及截止保护区D，所述截止保护区D位于终端保护区A的外圈，分压保护区C位于静电保护区B与截止保护区D之间；

在所述MOSFET器件的截面上，所述分压保护区C内包括至少一个分压环，所述分压环采用沟槽结构，所述分压沟槽7位于P阱6内，分压沟槽7的深度伸入P阱6下方的N型漂移区5内；所述分压沟槽7的侧壁以及底壁生长有分压沟槽绝缘栅氧化层19，在生长有分压沟槽绝缘栅氧化层19的分压沟槽7内填充有分压沟槽导电多晶硅20，所述分压沟槽7的槽口由绝缘介质层覆盖11，所述绝缘介质层11位于半导体基板的第一主面上。

本实用新型实施例中，分压沟槽7的槽底位于P阱6的下方，当分压保护区C内包括多个分压环时，相邻分压沟槽7间由P阱6相间隔，图3中示出了，分压保护区C内具有三个分压环时的情况。绝缘介质层11覆盖分压沟槽7的槽口，以使得分压沟槽7内的分压沟槽导电多晶硅形成浮置的状态。

在所述MOSFET器件的截面上，所述截止保护区D采用沟槽结构，所述截止沟槽17位于P阱6内，截止沟槽17的深度伸入P阱6下方的N型漂移区5内；所述截止沟槽17的侧壁及底壁生长有截止沟槽绝缘栅氧化层21，在生长有截止沟槽绝缘栅氧化层21的截止沟槽17内填充有截止沟槽导电多晶硅22；截止沟槽17邻近分压沟槽7外侧壁的上方设有N+截止有源区23，绝缘介质层11覆盖在与所述截止保护区D对应半导体基板的第一主面上；N+截止有源区23上方设有截止金属16，所述截止金属16穿过绝缘介质层11后与N+截止有源区23以及截止沟槽导电多晶硅22欧姆接触。

本实用新型实施例中，截止沟槽17与分压沟槽7为同一工艺制造层，截止沟槽绝缘栅氧化层21与分压沟槽绝缘栅氧化层19为同一制造层，截止沟槽导电多晶硅22与分压沟槽导电多晶硅20为同一制造层。绝缘介质层11覆盖与截止保护区D相对应半导体基板的第一主面上，截止保护区D位于整个终端保护区A的最外圈。N+截止有源区23位于截止沟槽17对应邻近分压沟槽7外侧壁的上方，N+截止有源区23位于P阱6内且与截止沟槽17的外侧壁相接触。在N+截止有源区23的正上方设有截止接触孔，所述截止接触孔贯通绝缘介质层11，截止金属16填充在截止接触孔内并覆盖在绝缘介质层11上，截止金属16与N+截止有源区23欧姆接触，且与截止沟槽17内的部分截止沟槽导电多晶硅22欧姆接触。所述截止金属16与栅极金属12以及源极金属14为同一制造层。

在所述MOSFET器件的截面上，元胞区E包括若干规则排布且相互平行分布的有源元胞，所述有源元胞采用沟槽结构，所述元胞沟槽8从半导体基板的第一主面垂直向下延伸，元胞沟槽8的槽底穿过P阱6后伸入N型漂移区5，P阱6贯穿元胞区E；在所述元胞沟槽8的侧壁及底壁生长有元胞沟槽绝缘栅氧化层9，在所述生长有元胞沟槽绝缘栅氧化层9的元胞沟槽8内填充有元胞沟槽导电多晶硅10，在相邻元胞沟槽10间相对应外侧壁上方设有N+元胞有源区15，所述N+元胞有源区15、相邻元胞沟槽10间的P阱6与半导体基板第一主面上方的源极金属14欧姆接触，所述源极金属14通过半导体基板第一主面上的绝缘介质层11与元胞沟槽导电多晶硅10绝缘隔离。

本实用新型实施例中，元胞区E内的有源元胞通过元胞沟槽8内的元胞沟槽导电多晶硅10并联成一体，元胞沟槽导电多晶硅10与分压沟槽导电多晶硅20、截止沟槽导电多晶硅22为同一制造层；元胞沟槽绝缘栅氧化层9与分压沟槽绝缘栅氧化层19以及截止沟槽绝缘栅氧化层21为同一制造层。P阱6同样贯穿整个元胞区E，即P阱6贯穿半导体基板。元胞沟槽8的槽底位于P阱6的下方，且元胞沟槽8的槽底位于N型漂移区5内。N+元胞有源区15位于相邻元胞沟槽8相对应外侧壁的上方，N+元胞有源区15位于P阱6内的上部，且N+元胞有源区15与元胞沟槽8的外侧壁相接触。在相邻元胞元胞8间设置有贯通绝缘介质11的元胞接触孔，源极金属14填充在元胞接触孔内，从而能死的源极金属14与N+元胞有源区15以及相邻元胞沟槽8之间的P阱6欧姆接触。源极金属14通过绝缘介质层11还能够与元胞沟槽导电多晶硅10相接触隔离。

上述具有静电保护结构的低压MOSFET器件，可以通过下述的工艺步骤制备得到，所述低压MOSFET器件的制造方法包括如下步骤：

a、提供具有两个相对主面的半导体基板，所述两个相对主面包括第一主面与第二主面，在第一主面与第二主面间包括N型漂移区5以及位于所述N型漂移区5下方的N+衬底；

本实用新型实施例中，半导体基板可以采用现有常用的半导体材料，如硅等。

b、在上述半导体基板的第一主面上淀积硬掩膜层，选择性地掩蔽和刻蚀所述硬掩膜层，以得到所需贯通硬掩膜层的硬掩膜窗口；

本实用新型实施例中，述硬掩膜层为LPTEOS、热氧化二氧化硅加化学气相沉积二氧化硅或热二氧化硅加氮化硅。在半导体基板的第一主面上淀积硬掩膜层、以及得到硬掩膜窗口的过程均为本技术领域人员所熟知，此处不再赘述。

c、利用上述硬掩膜窗口对半导体基板的第一主面进行刻蚀，以得到所需的元胞沟槽8、分压沟槽7以及截止沟槽17；

本实用新型实施例中，由于硬掩膜窗口贯通硬掩膜层，即通过硬掩膜窗口能使得相应的半导体基板的第一主面裸露，从而能对半导体基板裸露的区域进行刻蚀，同时得到元胞沟槽8、分压沟槽7以及截止沟槽17，其中，元胞沟槽8位于半导体基板的有源区E、分压沟槽7位于设定的分压保护区C，截止沟槽17位于设定的截止保护区D，具体为本技术领域人员所熟知，此处不再赘述。

d、去除上述硬掩膜层，并在上述半导体基板的第一主面生成所需的第一氧化层，以得到覆盖元胞沟槽8的侧壁及底壁的元胞沟槽绝缘栅氧化层9、覆盖分压沟槽7的侧壁及底壁的分压沟槽绝缘栅氧化层19以及覆盖截止沟槽17的侧壁及底壁的截止沟槽绝缘栅氧化层21；

本实用新型实施例中，第一氧化层可以为二氧化硅层，去除硬掩膜层的过程以及生成第一氧化层的过程均为本技术领域人员所熟知，此处不再赘述。在半导体基板的第一主面生成第一氧化层的同时，能得到元胞沟槽绝缘栅氧化层9、分压沟槽绝缘栅氧化层19以及截止沟槽绝缘栅氧化层21。

e、在上述半导体基板的第一主面淀积导电多晶硅，所述导电多晶硅覆盖于半导体基板的第一主面并填充于元胞沟槽8、分压沟槽7以及截止沟槽17内，刻蚀去除半导体基板第一主面上的导电多晶硅，以得到位于元胞沟槽8内的元胞沟槽导电多晶硅10、位于分压沟槽7内的分压沟槽导电多晶硅20以及位于截止沟槽17内的截止沟槽导电多晶硅22；

本实用新型实施例中，在半导体基板的第一主面上淀积导电多晶硅时，所述导电多晶硅会同时填充在元胞沟槽8、分压沟槽7以及截止沟槽17内，去除覆盖于半导体基板上相应的导电多晶硅，即能得到所需的元胞沟槽导电多晶硅10、分压沟槽导电多晶硅20以及截止沟槽导电多晶硅22。

f、在上述半导体基板的第一主面进行P型杂质离子注入并退火，以得到位于半导体基板N型漂移区5内的P阱6，所述P阱6从半导体基板的第一主面垂直向下延伸；

本实用新型实施例中，由于N型漂移区5的导电类型为N型，注入P型杂质离子并退火后，能形成P阱6，P阱6的深度小于N型漂移区5的厚度，且P阱6均位于元胞沟槽8槽底的上方、分压沟槽7槽底的上方以及截止沟槽17槽底的上方，形成P阱6的工艺过程均为本技术领域人员所熟知，此处不再赘述。

g、在上述半导体基板的第一主面上淀积第二氧化层，并在所述第二氧化层上淀积静电保护导电多晶硅；

本实用新型实施例中，第二氧化层覆盖半导体基板的第一主面，静电保护导电多晶硅覆盖于第二氧化层上，第二氧化层可以为二氧化硅层。

h、选择性地掩蔽上述静电保护导电多晶硅，以得到静电保护离子注入窗口；利用所述静电保护离子注入窗口进行P型杂质注入，退火后形成多晶硅二极管组区域；

本实用新型实施例中，可以在静电保护多晶硅层上设置离子注入掩膜层，通过对所述离子注入掩膜层进行选择性的掩蔽和刻蚀，能得到静电保护离子注入窗口，其中，所述静电保护离子注入窗口位于静电保护区B。利用静电保护离子注入窗口进行P型杂质离子注入后，能得到多晶硅二极管组区域，所述多晶硅二极管组区域包括依次连接的P导电区域、N导电区域、P导电区域、N导电区域以及P导电区域，从而能够形成所需的第一二极管以及第二二极管，第一二极管的阴极端与第二二极管的阴极端连接，如图4所示。

i、选择性地掩蔽和刻蚀上述第二氧化层以及静电保护导电多晶硅，去除多晶硅二极管组区域外的第二氧化层以及静电保护导电多晶硅，以得到绝缘支撑层18以及位于所述绝缘支撑层18上的多晶硅二极管组13；

本实用新型实施例中，去除上述的离子注入掩膜层，并对所述静电保护导电多晶硅以及第二氧化层进行同时刻蚀，仅保留多晶硅二极管组区域以及下方的第二氧化层，从而能得到多晶硅二极管组13以及绝缘支撑层18，刻蚀得到多晶硅二极管组13以及绝缘支撑层18的过程均为本技术领域人员所熟知，此处不再赘述。

j、在上述半导体基板的第一主面进行N型杂质离子注入，以得到所需的N+元胞有源区15以及N+截止有源区23；

本实用新型实施例中，在进行N型杂质离子注入前，可以在半导体基板的第一主面上进行选择性掩蔽，以使得N+元胞有源区15仅位于相邻元胞沟槽8相对应的外侧壁上方，且N+截止有源区23位于截止沟槽17对应邻近分压沟槽7外侧壁的上方，注入N型杂质离子，得到N+元胞有源区15以及N+截止有源区23的过程为本技术领域人员所熟知，此处不再赘述。

k、在上述半导体基板的第一主面淀积绝缘介质层11，所述绝缘介质层11覆盖在半导体基板的第一主面上以及多晶硅二极管组13上，并在所述绝缘介质层11上刻蚀得到所需的接触孔；

本实用新型实施例中，绝缘介质层11覆盖在半导体基板的第一主面以及多晶硅二极管组13上，所述接触孔包括截止接触孔、元胞接触孔以及多晶硅二极管组13上方的静电保护接触孔，所述接触孔贯通绝缘介质层11。

l、在上述绝缘介质层11上淀积金属层，并对所述金属层进行选择性地掩蔽和刻蚀，以得到所需的源极金属14、栅极金属12以及截止金属16。

本实用新型实施例中，采用常规工艺步骤得到位于绝缘介质层11上的金属层，所述金属层填充上述的接触孔，对所述金属层进行选择性地掩蔽和刻蚀，能得到源极金属14、栅极金属12以及截止金属16。接触金属16填充在截止接触孔内，以使得截止金属16与N+截止有源区23以及截止沟槽导电多晶硅22欧姆接触，源极金属14与N+元胞有源区15以及相应的P阱6欧姆接触，且源极金属14、栅极金属12通过静电保护接触孔与第一二极管的阳极端、第二二极管的阳极端欧姆接触。

本实用新型实施例中，利用N+衬底4能形成MOSFET器件的漏极端1、利用源极金属14能形成MOSFET器件的源极端3，利用栅极金属12能形成栅极端2。P阱6存在于整个终端保护区A内，多个分压沟槽7之间有P阱6。

当在所述N型MOSFET器件的漏极端1上加正向偏置电压，源极端3与柵极端2接地时，最大碰撞电离率处于元胞区沟槽8的底部，MOSFET器件在元胞区8击穿。N型漂移区5和元胞区E内的P阱6构成的PN结反偏，耗尽层会向轻掺杂的N型漂移区5扩展，当耗尽层扩展到静电保护区B内时，静电保护区B内的P阱6与N型漂移区5组成的PN结承担耐压。当耗尽层扩展到分压保护区C时，分压沟槽7开始承担耐压，能够有效提高MOSFET器件的耐压能力。

在现有MOSFET器件的静电保护区内，由于不存在P阱6，即绝缘支撑层18与N型漂移区5直接接触。此时，在漏极端1上加正向偏置电压，源极端3与柵极端2接地时，最大碰撞电离率处在主结与其对应的元胞沟槽8的交叉处，即器件在终端保护区A击穿。所述主结为元胞区E最外侧的元胞沟槽8左侧的P阱6与N型漂移区5组成的PN结。在现有的静电保护区内，绝缘支撑层18还需要承担耐压，因此，需要光刻版光刻形成绝缘支撑层，导致MOSFET器件的生产成本大大增加。

本实用新型P阱6贯穿终端保护区A，绝缘支撑层18以及多晶硅二极管组13通过一步刻蚀得到，绝缘支撑层18与N型漂移区5间具有P阱6，绝缘支撑层18不用承担耐压，降低了制作成本，节省了加工时间；利用分压保护区C的耐压，能够耐压能力，从而能提高N型漂移区5的掺杂浓度，特征导通电阻可以明显下降，减小芯片面积，与现有工艺步骤兼容，安全可靠。

Claims (4)

1.一种具有静电保护结构的低压MOSFET器件，在所述MOSFET器件的俯视平面上，包括位于半导体基板上的元胞区以及终端保护区，所述元胞区位于半导体基板的中心区，终端保护区位于元胞区的外圈并环绕包围所述元胞区；所述终端保护区包括紧邻元胞区的静电保护区；在所述MOSFET器件的截面上，所述半导体基板包括位于上方的第一导电类型漂移区以及位于下方的第一导电类型衬底，所述第一导电类型衬底邻接第一导电类型漂移区，第一导电类型漂移区的上表面形成半导体基板的第一主面，第一导电类型衬底的下表面形成半导体基板的第二主面；其特征是：

在所述MOSFET器件的截面上，所述静电保护区包括位于第一导电类型漂移区内上部的第二导电类型阱区以及位于所述第二导电类型阱区上方的绝缘支撑层，所述第二导电类型阱区贯穿终端保护区，绝缘支撑层位于半导体基板的第一主面上并与所述第二导电类型阱区相接触；在所述绝缘支撑层上设有多晶硅二极管组，所述多晶硅二极管组包括第一二极管以及第二二极管，所述第一二极管的阴极端与第二二极管的阴极端连接，第一二极管的阳极端与上方的栅极金属欧姆接触，第二二极管的阳极端与上方的源极金属欧姆接触。

2.根据权利要求1所述的具有静电保护结构的低压MOSFET器件，其特征是：所述终端保护区还包括分压保护区以及截止保护区，所述截止保护区位于终端保护区的外圈，分压保护区位于静电保护区与截止保护区之间；

在所述MOSFET器件的截面上，所述分压保护区内包括至少一个分压环，所述分压环采用沟槽结构，所述分压沟槽位于第二导电类型阱区，分压沟槽的深度伸入第二导电类型阱区下方的第一导电类型漂移区内；所述分压沟槽的侧壁以及底壁生长有分压沟槽绝缘栅氧化层，在生长有分压沟槽绝缘栅氧化层的分压沟槽内填充有分压沟槽导电多晶硅，所述分压沟槽的槽口由绝缘介质层覆盖，所述绝缘介质层位于半导体基板的第一主面上。

3.根据权利要求2所述的具有静电保护结构的低压MOSFET器件，其特征是：在所述MOSFET器件的截面上，所述截止保护区采用沟槽结构，所述截止沟槽位于第二导电类型阱区，截止沟槽的深度伸入第二导电类型阱区下方的第一导电类型漂移区内；所述截止沟槽的侧壁及底壁生长有截止沟槽绝缘栅氧化层，在生长有截止沟槽绝缘栅氧化层的截止沟槽内填充有截止沟槽导电多晶硅；截止沟槽邻近分压沟槽外侧壁的上方设有第一导电类型截止有源区，绝缘介质层覆盖在与所述截止保护区对应半导体基板的第一主面上；第一导电类型截止有源区上方设有截止金属，所述截止金属穿过绝缘介质层后与第一导电类型截止有源区以及截止沟槽导电多晶硅欧姆接触。

4.根据权利要求1所述的具有静电保护结构的低压MOSFET器件，其特征是：在所述MOSFET器件的截面上，元胞区包括若干规则排布且相互平行分布的有源元胞，所述有源元胞采用沟槽结构，所述元胞沟槽从半导体基板的第一主面垂直向下延伸，元胞沟槽的槽底穿过第二导电类型阱区后伸入第一导电类型漂移区，第二导电类型阱区贯穿元胞区；在所述元胞沟槽的侧壁及底壁生长有元胞沟槽绝缘栅氧化层，在所述生长有元胞沟槽绝缘栅氧化层的元胞沟槽内填充有元胞沟槽导电多晶硅，在相邻元胞沟槽间相对应外侧壁上方设有第一导电类型元胞有源区，所述第一导电类型元胞有源区、相邻元胞沟槽间的第二导电类型阱区与半导体基板第一主面上方的源极金属欧姆接触，所述源极金属通过半导体基板第一主面上的绝缘介质层与元胞沟槽导电多晶硅绝缘隔离。