CN113270471A - Vdmosfet器件的终端结构及其制作方法 - Google Patents

Vdmosfet器件的终端结构及其制作方法 Download PDF

Info

Publication number
CN113270471A
CN113270471A CN202010091891.1A CN202010091891A CN113270471A CN 113270471 A CN113270471 A CN 113270471A CN 202010091891 A CN202010091891 A CN 202010091891A CN 113270471 A CN113270471 A CN 113270471A
Authority
CN
China
Prior art keywords
region
electrode
groove
drift region
vdmosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010091891.1A
Other languages
English (en)
Inventor
卢烁今
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Huatai Electronics Co Ltd
Original Assignee
Suzhou Huatai Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Huatai Electronics Co Ltd filed Critical Suzhou Huatai Electronics Co Ltd
Priority to CN202010091891.1A priority Critical patent/CN113270471A/zh
Publication of CN113270471A publication Critical patent/CN113270471A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种VDMOSFET器件的终端结构及其制作方法。该VDMOSFET器件的终端结构包括沿竖直方向依次设置的第一电极、截止区、漂移区和介质层，所述漂移区内还分布有阱区、电极区以及间隔设置的多个沟槽，所述沟槽内填充有导电材料，以及，所述漂移区上还设置有第二电极，所述漂移区中对应于所述沟槽下部、中下部的区域内还分别形成有第一保护环、第二保护环。本发明在沟槽的底部和中部偏下的位置都形成有P型保护环，可以保护沟槽的底部和中部偏下的位置不发生击穿，而将击穿发生的位置转移到P阱区和N‑漂移区之间的PN结，进而在不影响性能的前提下，提高了器件的击穿电压和器件的长期可靠性。

Description

VDMOSFET器件的终端结构及其制作方法
技术领域
本发明特别涉及一种VDMOSFET器件的终端结构及其制作方法，属于半导体技术领域。
背景技术
VDMOSFET器件是在高阻外延层上采用平面自对准双扩散工艺，利用两次扩散结深差，在水平方向形成MOS结构多子导电沟道的单极器件；它的源极和漏极分别位于芯片的上下两面，形成垂直电流通道，这种结构可以实现较高漏源之间的击穿电压，因此特别适合用来制作高压MOS器件。
图1a所示的是现有的一种沟槽结构的N沟道SiC VDMOSFET器件，其包括1是N+截止区，2是N-漂移区,3是沟槽侧壁和底部的氧化层，4是沟槽内填充的多晶硅，5是Pwell，6是N+源极，7是介质层，8是源极金属，9是漏极金属，10是位于沟槽底部的第一保护环(P型)。这种终端结构的左侧是元胞，右侧是划片道，中间是沟槽，通过调整沟槽的数量和间距，可以满足不同的电压需求；与场限环结构的终端相比，不需要通过高温长时间的热过程来形成深P型掺杂。
然而，由于实际工艺效果的原因，在沟槽的底部和中下部会先于P阱区和N型漂移区之间的PN结发生击穿，而现有的N沟道SiC VDMOSFET器件的P型保护环只能对沟槽的底部进行保护，而沟槽的中下部缺乏保护，因此，在器件处于击穿状态时，在沟槽的中下部出现很高的电场强度，降低了器件的击穿电压，另外，长期处于这种状态下，会降低氧化层的质量，导致穿通，器件失效，影响长期使用过程中的可靠性。
发明内容
本发明的主要目的在于提供一种VDMOSFET器件的终端结构及其制作方法，进而克服现有技术中的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种VDMOSFET终端结构，其包括沿竖直方向依次设置的第一电极、截止区、漂移区和介质层，所述漂移区内还分布有阱区、电极区以及间隔设置的多个沟槽，所述沟槽内填充有导电材料，
以及，所述漂移区上还设置有第二电极，所述阱区与电极区、第二电极均电性结合，所述第二电极与电极区亦电性结合；所述截止区、漂移区、电极区均为第一导电类型，所述阱区为第二导电类型；
所述第一电极、第二电极中的任一者为源极，另一者为漏极；所述漂移区中对应于所述沟槽下部、中下部的区域内还分别形成有第一保护环、第二保护环，所述第一保护环、第二保护环环绕所述沟槽设置且均为第二导电类型。
进一步的，所述沟槽内壁上覆盖有连续的绝缘层，并且所述沟槽内还填充有导电材料。
进一步的，所述绝缘层为形成在沟槽内壁上的氧化层。
进一步的，所述介质层包括二氧化硅层。
进一步的，所述导电材料包括多晶硅。
进一步的，所述沟槽中下部为对应于沟槽深度的5/8-7/8处。
在一些较为具体的实施方案中，所述VDMOSFET终端结构包括沿竖直方向依次设置的漏电极、N+截止区、N-漂移区和介质层；所述N-漂移区内分布有P阱区、N+电极区以及沿水平方向间隔设置的多个沟槽，以及，所述N-漂移区上还设置有源电极，所述P阱区与N+电极区、源电极均电性结合，所述N+电极区与源电极亦电性结合；所述第一保护环、第二保护环均为P型保护环。
本发明实施例还提供了一种VDMOSFET终端结构的制作方法，其包括：
提供衬底，所述衬底包括N+截止区和N-漂移区，所述漂移区设置在N+截止区上方；
在所述N-漂移区内刻蚀出多个第一沟槽，所述第一沟槽的深度大于最终沟槽深度的1/2但小于最终沟槽深度；
在第一沟槽底部加工形成p型的第二保护环；
继续对所述第一沟槽进行刻蚀直至达到最终沟槽深度，形成第二沟槽；
在第二沟槽底部加工形成p型的第一保护环；
在所述第二沟槽内壁上形成连续的绝缘层，并在所述第二沟槽内填充多晶硅，形成沟槽；
在所述N-漂移区内加工形成P阱区、N+电极区，所述P阱区能分别与N-漂移区、N+电极区形成PN结；
在所述N-漂移区上形成介质层；
以及，设置分别与N+截止区、N-漂移区配合的漏电极、源电极，并使所述源电极分别与P阱区、N+电极区电性结合。
在一些较为具体的实施方案中，所述的制作方法具体包括：采用光刻工艺在所述N-漂移区内刻蚀形成第一沟槽、第二沟槽，之后在第二沟槽内壁上形成连续的氧化层作为绝缘层。
在一些较为具体的实施方案中，所述的制作方法具体包括：通过离子注入和高温扩散工艺在第一沟槽、第二沟槽底部分别形成第二保护环、第一保护环。
在一些较为具体的实施方案中，所述的制作方法具体包括：在所述N-漂移区上设置掩膜，并通过离子注入和高温扩散工艺在所述N-漂移区内分别形成P阱区、N+电极区，其中所述p型阱区、N+电极区的深度分别为第二沟槽深度的1/3-1/2、1/12-1/6。
进一步的，所述第一沟槽的深度为最终沟槽深度的5/8-7/8。
进一步的，所述介质层包括二氧化硅层。
进一步的，所述衬底包括碳化硅衬底。
与现有技术相比，本发明实施例提供的一种VDMOSFET器件的终端结构，在沟槽的底部和中部偏下的位置都形成有P型的保护环，沟槽的底部和中部偏下的位置的P型的保护环可以保护沟槽的底部和中部偏下的位置不发生击穿，而将击穿发生的位置转移到P阱区和N-漂移区之间的PN结，进而在不影响性能的前提下，提高了器件的击穿电压和器件的长期可靠性。
附图说明
图1a是现有技术中的一种VDMOSFET器件的终端结构的结构示意图；
图1b是本发明一典型实施案例中一种VDMOSFET器件的终端结构的结构示意图；
图2是本发明一典型实施案例中一种VDMOSFET器件的终端结构的制作流程示意图；
图3a-图3l分别是本发明一典型实施案例中一种VDMOSFET器件的终端结构的制作流程结构示意图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例提供的一种VDMOSFET器件的终端结构，在其N-漂移区内具有主要由复数个沟槽组成的沟槽结构，在沟槽的底部和中部偏下的位置都形成P型的保护环；由于工艺原因，在沟槽的底部和中部偏下的位置会先于阱区和N-漂移区之间的PN结发生击穿，前述P型的保护环可以保护相应位置处不发生击穿，而将击穿发生的位置转移到P阱区和N-漂移区之间的PN结，进而在不影响性能的前提下，提高了器件的击穿电压，并提高了器件的长期可靠性。
本发明实施例还提供的一种VDMOSFET器件的终端结构的制作方法，通过两次以上的刻蚀制作形成沟槽，第一次刻蚀的深度是最终深度的四分之三左右，在第一次刻蚀后通过离子注入和高温扩散的方式在第一次刻蚀出的沟槽的底部形成P型的保护环(可以称之为第二保护环)；然后进行第二次刻蚀，将沟槽刻蚀到最终深度，此时前述的第二保护环位于沟槽的中部偏下的位置；在第二次刻蚀后再通过离子注入和高温扩散的方式在第二次刻蚀出的沟槽的底部形成P型的保护环(可称之为第一保护环)，这样在沟槽的底部和中部偏下的位置都形成了P型的保护环。
请参阅图1b，本发明一典型实施案例中提供的一种VDMOSFET器件的终端结构包括沿竖直方向依次设置的漏电极9、N+截止区1、N-漂移区2和介质层7；所述N-漂移区2位于所述N+截止区1的上方，所述漂移区2内分布有P阱区5、N+源极(即前述N+电极区)6以及沿水平方向间隔设置的多个沟槽，以及，所述N-漂移区2上还设置有源电极8，所述P阱区5与N+源极6、源电极8均电性结合，所述N+源极6与源电极8亦电性结合；所述N-漂移区2中对应于所述沟槽底部、中下部的区域(所述沟槽中下部为对应于沟槽深度的3/4处)内还分别形成有P型的第一保护环10、P型的第二保护环11。
具体的，第一保护环10、第二保护环12环绕所述沟槽设置；以及，在沟槽内壁上覆盖有连续的氧化层，并且所述沟槽内还填充有多晶硅。
请参阅图2和图3a-图3l，本发明一典型实施案例中提供的一种VDMOSFET器件的终端结构的制作流程具体包括如下流程：
1)提供如图3a所示的碳化硅衬底，该碳化硅衬底包括N+截止区1和N-漂移区2，N-漂移区2位于N+截止区1的上方；N+截止区1为掺磷，电阻率为1.5Ω*cm，厚度为10um，N-漂移区2为掺磷，电阻率为120Ω*cm，厚度为30um；
2)如图3b所示，通过光刻的方式在N-漂移区2的第一面上形成用于刻蚀第一沟槽的掩模14，并进行第一次刻蚀而在N-漂移区2内刻蚀出复数个第一沟槽12，第一沟槽12的深度为第一深度(第一沟槽的第一深度为4.5um)，该第一沟槽的第一深度为最终形成的第二沟槽的第二深度(第二沟槽的第二深度为6um)的3/4左右；
3)如图3c所示，采用离子注入和高温扩散的方式在第一沟槽12的底部制作形成P型的第二保护环11；离子注入条件为：注入离子为铝离子，注入能量为350KeV，注入剂量为1e13，高温扩散条件：退火温度为1650℃，时间为20分钟；
4)如图3d所示，对第一沟槽12进行第二次刻蚀处理至第二深度(6um)而形成第二沟槽13；
5)如图3e所示，采用离子注入和高温扩散的方式在第二沟槽13的底部制作形成P型的第一保护环10；离子注入条件：注入离子为铝离子，注入能量为350KeV，注入剂量为1e13，高温扩散条件：退火温度为1650℃，时间为20分钟；
6)如图3f所示，除去N-漂移区2的第一面上的掩模，并在N-漂移区2远离N+截止区1的第一面和第二沟槽13的表面生长一层氧化层，氧化层的材质为二氧化硅，厚度为100nm；
7)如图3g所示，在N-漂移区2的第一面和第二沟槽13内淀积多晶硅，再刻蚀除去N-漂移区2的第一面上的氧化层和多晶硅，以使第二沟槽13内的多晶硅的表面与N-漂移区2的第一面齐平；
8)如图3h所示，通过光刻的方式在N-漂移区2的第一面上形成用于形成P阱区的掩模，并通过离子注入和高温扩散的方式制作形成P阱区(PWell)5，离子注入条件：注入离子为铝离子，注入能量为150KeV，注入剂量为2e13，高温扩散条件：退火温度为1650℃，时间为20分钟；之后除去掩模，P阱区的厚度为最终形成的沟槽(即第二沟槽)深度的一半左右，即3um；
9)如图3i所示，通过光刻的方式形成用于形成N+源极的掩模，并通过离子注入和高温扩散的方式制作形成N+源极6，离子注入条件：注入离子为磷离子，注入能量为150KeV，注入剂量为2e14，高温扩散条件：退火温度为1050℃，时间为30分钟；之后除去掩模，N+源极的厚度为最终形成的沟槽(即第二沟槽)深度的六分之一左右，即1um；
10)如图3j所示，在N-漂移区2的第一面上淀积一层二氧化硅作为介质层7，厚度为1.2um，通过光刻和刻蚀的方式保留指定区域的介质层；
11)如图3k所示，在N-漂移区2的第一面上淀积源极金属8，源极金属的材料为铝，厚度为4um，并通过光刻和刻蚀的方式保留指定区域的源极金属8；
12)如图3l所示，在N+截止区1远离N-漂移区2的第二面上淀积漏极金属9，漏极金属9的材料为钛-镍-银，即叠层设置的钛层、镍层、银层，厚度分别是200nm-200nm-800nm。
本发明实施例提供的一种VDMOSFET器件的终端结构，在沟槽的底部和中部偏下的位置都形成有P型的保护环，沟槽的底部和中部偏下的位置的P型的保护环可以保护沟槽的底部和中部偏下的位置不发生击穿，而将击穿发生的位置转移到P阱区和N-漂移区之间的PN结，进而在不影响性能的前提下，提高了器件的击穿电压和器件的长期可靠性。相应地，如果仅在在沟槽的底部设置保护环，器件的击穿电压为1300V，而在沟槽的底部和中部偏下的位置都形成有P型的保护环，则器件的击穿电压可以增加到1390V。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种VDMOSFET终端结构，其特征在于包括沿竖直方向依次设置的第一电极、截止区、漂移区和介质层，所述漂移区内还分布有阱区、电极区以及间隔设置的多个沟槽，所述沟槽内填充有导电材料，
以及，所述漂移区上还设置有第二电极，所述阱区与电极区、第二电极均电性结合，所述第二电极与电极区亦电性结合；所述截止区、漂移区、电极区均为第一导电类型，所述阱区为第二导电类型；
所述第一电极、第二电极中的任一者为源极，另一者为漏极；所述漂移区中对应于所述沟槽下部、中下部的区域内还分别形成有第一保护环、第二保护环，所述第一保护环、第二保护环环绕所述沟槽设置且均为第二导电类型。
2.根据权利要求1所述的VDMOSFET终端结构，其特征在于：所述沟槽内壁上覆盖有连续的绝缘层，并且所述沟槽内还填充有导电材料。
3.根据权利要求2所述的VDMOSFET终端结构，其特征在于：所述绝缘层为形成在沟槽内壁上的氧化层；和/或，所述介质层包括二氧化硅层；和/或，所述导电材料包括多晶硅。
4.根据权利要求1所述的VDMOSFET终端结构，其特征在于：所述沟槽中下部为对应于沟槽深度的5/8-7/8处。
5.根据权利要求1所述的VDMOSFET终端结构，其特征在于：所述VDMOSFET终端结构包括沿竖直方向依次设置的漏电极、N+截止区、N-漂移区和介质层；所述N-漂移区内分布有P阱区、N+电极区以及沿水平方向间隔设置的多个沟槽，以及，所述N-漂移区上还设置有源电极，所述P阱区与N+电极区、源电极均电性结合，所述N+电极区与源电极亦电性结合；所述第一保护环、第二保护环均为P型保护环。
6.一种VDMOSFET终端结构的制作方法，其特征在于包括：
提供衬底，所述衬底包括N+截止区和N-漂移区，所述漂移区设置在N+截止区上方；
在所述N-漂移区内刻蚀出多个第一沟槽，所述第一沟槽的深度大于最终沟槽深度的1/2但小于最终沟槽深度；
在第一沟槽底部加工形成p型的第二保护环；
继续对所述第一沟槽进行刻蚀直至达到最终沟槽深度，形成第二沟槽；
在第二沟槽底部加工形成p型的第一保护环；
在所述第二沟槽内壁上形成连续的绝缘层，并在所述第二沟槽内填充多晶硅，形成沟槽；
在所述N-漂移区内加工形成P阱区、N+电极区，所述P阱区能分别与N-漂移区、N+电极区形成PN结；
在所述N-漂移区上形成介质层；
以及，设置分别与N+截止区、N-漂移区配合的漏电极、源电极，并使所述源电极分别与P阱区、N+电极区电性结合。
7.根据权利要求6所述的制作方法，其特征在于具体包括：采用光刻工艺在所述N-漂移区内刻蚀形成第一沟槽、第二沟槽，之后在第二沟槽内壁上形成连续的氧化层作为绝缘层。
8.据权利要求6所述的制作方法，其特征在于具体包括：通过离子注入和高温扩散工艺在第一沟槽、第二沟槽底部分别形成第二保护环、第一保护环。
9.据权利要求6所述的制作方法，其特征在于具体包括：在所述N-漂移区上设置掩膜，并通过离子注入和高温扩散工艺在所述N-漂移区内分别形成P阱区、N+电极区，其中所述p型阱区、N+电极区的深度分别为第二沟槽深度的1/3-1/2、1/12-1/6。
10.据权利要求6所述的制作方法，其特征在于：所述第一沟槽的深度为最终沟槽深度的5/8-7/8；和/或，所述介质层包括二氧化硅层；和/或，所述衬底包括碳化硅衬底。
CN202010091891.1A 2020-02-14 2020-02-14 Vdmosfet器件的终端结构及其制作方法 Pending CN113270471A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010091891.1A CN113270471A (zh) 2020-02-14 2020-02-14 Vdmosfet器件的终端结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010091891.1A CN113270471A (zh) 2020-02-14 2020-02-14 Vdmosfet器件的终端结构及其制作方法

Publications (1)

Publication Number Publication Date
CN113270471A true CN113270471A (zh) 2021-08-17

Family

ID=77227166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010091891.1A Pending CN113270471A (zh) 2020-02-14 2020-02-14 Vdmosfet器件的终端结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113270471A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
CN1610964A (zh) * 2001-12-31 2005-04-27 通用半导体公司 用于制造具有包括用快速扩散形成的掺杂柱体的电压维持区的高压功率mosfet的方法
CN1864270A (zh) * 2003-10-08 2006-11-15 丰田自动车株式会社 绝缘栅型半导体器件及其制造方法
CN101523583A (zh) * 2006-09-30 2009-09-02 万国半导体股份有限公司 沟槽结势垒可控肖特基二极管
JP2010232627A (ja) * 2009-03-04 2010-10-14 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
US20140332882A1 (en) * 2013-05-13 2014-11-13 Sik K. Lui Trench junction barrier controlled schottky
CN104465391A (zh) * 2013-09-13 2015-03-25 株式会社东芝 半导体器件的制造方法
US9548354B1 (en) * 2015-12-17 2017-01-17 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1610964A (zh) * 2001-12-31 2005-04-27 通用半导体公司 用于制造具有包括用快速扩散形成的掺杂柱体的电压维持区的高压功率mosfet的方法
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
CN1864270A (zh) * 2003-10-08 2006-11-15 丰田自动车株式会社 绝缘栅型半导体器件及其制造方法
CN101523583A (zh) * 2006-09-30 2009-09-02 万国半导体股份有限公司 沟槽结势垒可控肖特基二极管
JP2010232627A (ja) * 2009-03-04 2010-10-14 Fuji Electric Systems Co Ltd 半導体装置およびその製造方法
US20140332882A1 (en) * 2013-05-13 2014-11-13 Sik K. Lui Trench junction barrier controlled schottky
CN104465391A (zh) * 2013-09-13 2015-03-25 株式会社东芝 半导体器件的制造方法
US9548354B1 (en) * 2015-12-17 2017-01-17 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same

Similar Documents

Publication Publication Date Title
JP5089284B2 (ja) 省スペース型のエッジ構造を有する半導体素子
TWI593108B (zh) 帶有保護遮罩氧化物的分裂柵溝槽功率金屬氧化物半導體場效應電晶體
TWI509809B (zh) 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法
US9859419B1 (en) Stacked-gate super-junction MOSFET
JP6092749B2 (ja) 半導体装置及び半導体装置の製造方法
JP4192281B2 (ja) 炭化珪素半導体装置
US10361266B2 (en) Semiconductor device
CN108133965B (zh) 一种深沟槽的功率半导体器件及其制作方法
CN109037312B (zh) 一种带有屏蔽栅的超结igbt及其制造方法
CN111081779B (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
EP2242107A1 (en) Semiconductor device
CN111509035B (zh) 低成本高性能沟槽型功率半导体器件及其制备方法
TWI517415B (zh) 具有增進的溝槽保護之溝槽為基的裝置
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
CN110429129B (zh) 高压沟槽型功率半导体器件及制备方法
CN111211168B (zh) 一种rc-igbt芯片及其制造方法
CN108604551B (zh) 半导体装置以及用于制造这种半导体装置的方法
CN105428241A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
TWI702722B (zh) 半導體裝置及半導體裝置之製造方法
CN113497132A (zh) 超级结绝缘栅双极型晶体管及其制作方法
CN107658343B (zh) 一种优化器件特性的半导体结构及其制造方法
CN103378171A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN113782608A (zh) 集成tmbs结构的超结mos器件及其制造方法
CN113270471A (zh) Vdmosfet器件的终端结构及其制作方法
JP2014192191A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 215000 10-1f, creative industry park, 328 Xinghu street, Suzhou Industrial Park, Jiangsu Province

Applicant after: Suzhou Huatai Electronic Technology Co.,Ltd.

Address before: Room b0604, 388 Ruoshui Road, Suzhou Industrial Park, 215000

Applicant before: SUZHOU HUATAI ELECTRONIC TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20210817

RJ01 Rejection of invention patent application after publication