CN211265483U - 一种功率半导体器件 - Google Patents

Abstract

本实用新型涉及半导体技术领域，具体公开了一种功率半导体器件，包括半导体基板，半导体基板被划分为元胞区和终端保护区，元胞区位于半导体基板的中心区，其中，半导体基板包括第一导电类型衬底和第一导电类型外延层；位于元胞区的第二导电类型体区内设置有第一类沟槽；位于终端保护区的第二导电类型体区内设置有至少一根第二类沟槽；第二类沟槽的上方设置有金属场板，金属场板位于终端保护区内，且从靠近元胞区的第二类沟槽开始并沿着远离元胞区的方向延伸，金属场板至少覆盖一根第二类沟槽。本实用新型提供的功率半导体器件能够提高功率半导体器件的耐压，提高功率半导体器件的可靠性。

Description

一种功率半导体器件

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种功率半导体器件。

背景技术

如图11所示，为传统沟槽MOSFET结构的结构示意图。如图11所示，沟槽MOSFET结构包括元胞区和终端保护区，元胞区位于器件的中心区。图13显示了器件承受耐压时的击穿点，所示击穿点位于最靠近元胞区的第二类沟槽的靠近元胞区的一侧，该击穿点极其靠近栅氧层，并且该位置电场极高，这种击穿情形容易导致栅氧层的损伤，导致器件耐压下降。

发明内容

本实用新型提供了一种功率半导体器件，解决相关技术中存在的器件耐压下降的问题。

作为本实用新型的一个方面，提供一种功率半导体器件，包括半导体基板，所述半导体基板被划分为元胞区和终端保护区，所述元胞区位于所述半导体基板的中心区，所述终端保护区位于所述元胞区的外圈且环绕所述元胞区设置，其中，所述半导体基板包括第一导电类型衬底和位于所述第一导电类型衬底上的第一导电类型外延层，所述第一导电类型外延层的表面设置有第二导电类型体区；

位于所述元胞区的所述第二导电类型体区内设置有第一类沟槽，所述第一类沟槽的沟槽底部伸入所述第一类导电类型外延层内；

位于所述终端保护区的所述第二导电类型体区内设置有至少一根第二类沟槽，所述第二类沟槽的沟槽底部伸入所述第一导电类型外延层内；

所述第二类沟槽的上方设置有金属场板，所述金属场板位于所述终端保护区内，且从靠近所述元胞区的所述第二类沟槽开始并沿着远离所述元胞区的方向延伸，所述金属场板至少覆盖一根所述第二类沟槽。

进一步地，所述终端保护区内设置栅极金属，所述栅极金属与所述金属场板同层设置，所述金属场板连接源极电位。

进一步地，所述终端保护区内设置栅极金属，所述栅极金属与所述金属场板同层设置，所述金属场板连接栅极金属，且所述金属场板与所述栅极金属连接为一体。

进一步地，所述第一类沟槽和所述第二类沟槽的侧壁和底壁均形成有栅氧层，所述第一类沟槽和所述第二类沟槽的内部均设置导电多晶硅，所述第一类沟槽内的所述导电多晶硅连接栅极电位，所述第二类沟槽内的所述导电多晶硅浮空设置。

进一步地，位于所述元胞区的所述第二导电类型体区的表面设置有第一导电类型源区，位于所述元胞区以及所述终端保护区的所述第二导电类型体区的表面均设置有绝缘介质层，位于所述元胞区的绝缘介质层表面设置有源极金属，位于所述终端保护区的绝缘介质层表面设置有所述金属场板；

所述源极金属通过所述绝缘介质层上的通孔与所述第二导电类型体区以及所述第一导电类型源区接触；

位于终端保护区上的所述源极金属通过所述绝缘介质层上的通孔与所述第二导电类型体区接触。

进一步地，所述功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述功率半导体器件为所述N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述功率半导体器件为所述P型半导体器件时，第一导电类型为P型，第二导电类型为N型。

通过上述功率半导体器件，在第二类沟槽的上方设置金属场板，该金属场板能够明显抑制第二类沟槽内的浮空多晶硅的电势的变化，从而降低第二类沟槽侧壁的电场，防止击穿点出现在沟槽侧壁，进而能够提高功率半导体器件的耐压，提高功率半导体器件的可靠性。

附图说明

附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。在附图中：

图1为本实用新型提供的功率半导体器件的形成外延层的结构示意图。

图2为本实用新型提供的功率半导体器件的形成第一类沟槽和第二类沟槽的结构示意图。

图3为本实用新型提供的功率半导体器件的形成栅氧层的结构示意图。

图4为本实用新型提供的功率半导体器件的淀积导电多晶硅后的结构示意图。

图5为本实用新型提供的功率半导体器件的刻蚀导电多晶硅，形成所述第一类沟槽和第二类沟槽内的导电多晶硅的结构示意图。

图6为本实用新型提供的功率半导体器件的注入第二导电类型杂质并热退火，形成第二导电类型体区的结构示意图。

图7为本实用新型提供的功率半导体器件的选择性注入第一导电类型杂质并激活，形成第一导电类型源区的结构示意图。

图8为本实用新型提供的功率半导体器件的淀积绝缘介质层的结构示意图。

图9为本实用新型提供的功率半导体器件的在绝缘介质层上选择性刻蚀出通孔，并注入第二导电类型杂质的结构示意图。

图10为发明提供的功率半导体器件的淀积金属并选择性刻蚀金属，形成源极金属、栅极金属和金属场板的结构示意图。

图11为传统功率器件的结构示意图。

图12为本实用新型提供的功率半导体器件的在击穿时的击穿点位置示意图。

图13为传统功率器件在击穿时的击穿点位置示意图。

图14为本实用新型提供的功率半导体器件的栅极金属用作金属场板的结构示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本实用新型中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本实用新型。

为了使本领域技术人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本实施例中提供了一种功率半导体器件，图10和图14是根据本实用新型实施例提供的功率半导体器件的结构示意图，如图10和图14所示，包括：

包括半导体基板，所述半导体基板被划分为元胞区01和终端保护区02，所述元胞区01位于所述半导体基板的中心区，所述终端保护区02位于所述元胞区01的外圈且环绕所述元胞区01设置，其中，所述半导体基板包括第一导电类型衬底1和位于所述第一导电类型衬底1上的第一导电类型外延层2，所述第一导电类型外延层2的表面设置有第二导电类型体区3；

位于所述元胞区01的所述第二导电类型体区3内设置有第一类沟槽4，所述第一类沟槽4的沟槽底部伸入所述第一类导电类型外延层2内；

位于所述终端保护区02的所述第二导电类型体区3内设置有至少一根第二类沟槽5，所述第二类沟槽5的沟槽底部伸入所述第一导电类型外延层2内；

所述第二类沟槽5的上方设置有金属场板12，所述金属场板12位于所述终端保护区02内，且从靠近所述元胞区01的所述第二类沟槽5开始并沿着远离所述元胞区01的方向延伸，所述金属场板12至少覆盖一根所述第二类沟槽5。

通过上述功率半导体器件，在第二类沟槽的上方设置金属场板，该金属场板能够明显抑制第二类沟槽内的浮空多晶硅的电势的变化，从而降低第二类沟槽侧壁的电场，防止击穿点出现在沟槽侧壁，进而能够提高功率半导体器件的耐压，提高功率半导体器件的可靠性。

作为金属场板12的一种具体地实施方式，如图10所示，所述终端保护区02内设置栅极金属11，所述栅极金属11与所述金属场板12同层设置，所述金属场板12连接源极电位。

由图10可以看出，在终端保护区02内，第二类沟槽5上方设有金属场板12，所述金属场板12覆盖了从最靠近元胞区01的第二类沟槽5开始的至少一根第二类沟槽5。

通过将金属场板12连接源极电位，能够在提高功率半导体器件的耐压的同时具有高稳定性的优势。

作为金属场板12的另一种具体地实施方式，如图14所示，所述终端保护区02内设置栅极金属11，所述栅极金属11与所述金属场板12同层设置，所述金属场板12连接栅极金属11，且所述金属场板12与所述栅极金属11连接为一体。

由图14可以看出，在终端保护区02内，第二类沟槽5上方设有栅极金属11，所述栅极金属11覆盖了从最靠近元胞区01的第二类沟槽5开始的至少一根第二类沟槽5。

通过将栅极金属11直接覆盖在第二类沟槽5的上方，实现金属场板，可以在工艺上可以方便的提高功率半导体器件的耐压。

具体地，如图10和图14所示，所述第一类沟槽4和所述第二类沟槽5的侧壁和底壁均形成有栅氧层6，所述第一类沟槽4和所述第二类沟槽5的内部均设置导电多晶硅7，所述第一类沟槽4内的所述导电多晶硅7连接栅极电位，所述第二类沟槽5内的所述导电多晶硅7浮空设置。

应当理解的是，此处“浮空设置”的含义为不连接任何电位，即第二类沟槽5内的导电多晶硅不连接任何电位。

具体地，位于所述元胞区01的所述第二导电类型体区3的表面设置有第一导电类型源区8，位于所述元胞区01以及所述终端保护区02的所述第二导电类型体区3的表面均设置有绝缘介质层9，位于所述元胞区01的绝缘介质层9表面设置有源极金属10，位于所述终端保护区02的绝缘介质层9表面设置有所述金属场板12；

所述源极金属10通过所述绝缘介质层9上的通孔与所述第二导电类型体区3以及所述第一导电类型源区8接触；

位于终端保护区02上的所述源极金属10通过所述绝缘介质层9上的通孔与所述第二导电类型体区3接触。

优选地，所述功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述功率半导体器件为所述N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述功率半导体器件为所述P型半导体器件时，第一导电类型为P型，第二导电类型为N型。

需要说明的是，本实用新型实施例均以功率半导体器件为N型功率半导体器件为例进行说明的。

下面结合图10对本实用新型实施例提供的功率半导体器件的一种实施方式结构进行整体说明。

功率半导体器件包括半导体基板，所述半导体基板被划分为元胞区01和终端保护区02，所述元胞区01位于所述半导体基板的中心区，所述终端保护区02位于所述元胞区01的外圈且环绕所述元胞区01设置，所述半导体基板包括N型衬底1和位于所述N型衬底上的N型外延层2，所述N型外延层2的表面设置有P型体区3，位于所述N型外延层2的表面均设置有绝缘介质层9；

位于所述元胞区01的所述P型体区3内设置有第一类沟槽4，所述第一类沟槽4的沟槽底部伸入所述N型外延层2内，位于所述终端保护区02的所述P型体区3内设置有至少一根第二类沟槽5，所述第二类沟槽5的沟槽底部伸入所述N型外延层2内，所述第一类沟槽4和所述第二类沟槽5的底壁和侧壁上均形成有栅氧层6，所述第一类沟槽4和所述第二类沟槽5内均设置有导电多晶硅7，所述第一类沟槽4内的导电多晶硅7连接栅极电位，所述第二类沟槽5内的导电多晶硅7浮空设置。

位于所述元胞区01的所述P体区3的表面设置有N型源区8，位于所述元胞区01的绝缘介质层9表面设置有源极金属10，所述源极金属10通过所述绝缘介质层9上的通孔与所述P型体区3以及所述N型源区8接触，位于所述元胞区01与终端保护区02之间的区域，所述源极金属10通过所述绝缘介质层9上的通孔与所述P型体区3接触，并且在所述源极金属10外侧设有栅极金属11。其中，在终端保护区02内，第二类沟槽5上方设有金属场板12，所述金属场板12覆盖了从最靠近元胞区01的第二类沟槽5开始的至少一根第二类沟槽5。所述金属场板12接源极电位。

下面结合图14对本实用新型实施例提供的功率半导体器件的另一种实施方式结构进行整体说明。

功率半导体器件包括半导体基板，所述半导体基板被划分为元胞区01和终端保护区02，所述元胞区01位于所述半导体基板的中心区，所述终端保护区02位于所述元胞区01的外圈且环绕所述元胞区01设置，所述半导体基板包括N型衬底1和位于所述N型衬底上的N型外延层2，所述N型外延层2的表面设置有P型体区3，位于所述N型外延层2的表面均设置有绝缘介质层9；

位于所述元胞区01的所述P型体区3内设置有第一类沟槽4，所述第一类沟槽4的沟槽底部伸入所述N型外延层2内，位于所述终端保护区02的所述P型体区3内设置有至少一根第二类沟槽5，所述第二类沟槽5的沟槽底部伸入所述N型外延层2内，所述第一类沟槽4和所述第二类沟槽5的底壁和侧壁上均形成有栅氧层6，所述第一类沟槽4和所述第二类沟槽5内均设置有导电多晶硅7，所述第一类沟槽4内的导电多晶硅7连接栅极电位，所述第二类沟槽5内的导电多晶硅7浮空设置。

位于所述元胞区01的所述P体区3的表面设置有N型源区8，位于所述元胞区01的绝缘介质层9表面设置有源极金属10，所述源极金属10通过所述绝缘介质层9上的通孔与所述P型体区3以及所述N型源区8接触，位于所述元胞区01与终端保护区02之间的区域，所述源极金属10通过所述绝缘介质层9上的通孔与所述P型体区3接触，并且在所述源极金属10外侧设有栅极金属11。其中，在终端保护区02内，第二类沟槽5上方设有栅极金属11，所述栅极金属11覆盖了从最靠近元胞区01的第二类沟槽5开始的至少一根第二类沟槽5。

图12为本实用新型实施例的功率半导体器件在击穿时的击穿点的位置示意图，图13为现有技术的功率半导体器件在击穿时的击穿点的位置示意图，由图12和图13对比可以发现，在终端保护区02内设置的金属场板12，在器件耐压时，能够有效抑制浮空设置的导电多晶硅7的电势，使得沟槽5侧壁的电场强度明显下降，最终能够使得击穿点转移进入元胞区01，提升器件的可靠性，提高器件耐压。

作为本实用新型的另一实施例，提供一种功率半导体器件的制作方法，其中，如图1至图10以及图14所示，包括：

提供第一导电类型衬底1，在所述第一导电类型衬底1上生长第一导电类型外延层2；

在所述第一导电类型外延层2上选择性刻蚀沟槽，形成第一类沟槽4和第二类沟槽5；

热生长形成栅氧层6；

在所述栅氧层6上淀积导电多晶硅7，并刻蚀保留所述第一类沟槽4和所述第二类沟槽5内的导电多晶硅7；

注入第二导电类型杂质并热退火，形成第二导电类型体区3；

选择性注入第一导电类型杂质并激活，形成第一导电类型源区8；

淀积绝缘介质层9，然后在绝缘介质层9上选择性刻蚀出通孔，并注入第二导电类型杂质；

淀积金属并选择性刻蚀金属，形成源极金属10和金属场板12。

通过上述功率半导体器件的制作方法制作得到的功率半导体器件，在第二类沟槽的上方设置金属场板，该金属场板能够明显抑制第二类沟槽内的浮空多晶硅的电势的变化，从而降低第二类沟槽侧壁的电场，防止击穿点出现在沟槽侧壁，进而能够提高功率半导体器件的耐压，提高功率半导体器件的可靠性。本实用新型实施例提供的功率半导体器件的制作方法还具有工艺简单，易于实现的优势。

具体地，如图10所示，所述金属场板12连接源极电位，并形成栅极金属11；或者，如图14所示，所述金属场板12连接栅极金属11，且所述金属场板12与所述栅极金属11连接为一体。

下面以第一导电类型为N型，第二导电类型为P型为例对本实用新型实时提供的功率半导体器件的制作方法进行详细描述。

提供N型衬底1，在所述N型衬底1上生长N型外延层2；

在所述N型外延层2上选择性刻蚀沟槽，形成第一类沟槽4和第二类沟槽5；

热生长形成栅氧层6；

淀积导电多晶硅；

刻蚀导电多晶硅，形成所述第一类沟槽4和第二类沟槽5内的导电多晶硅7；

注入P型杂质并热退火，形成P型体区3；

选择性注入N型杂质并激活，形成N型源区8；

淀积绝缘介质层9；

在绝缘介质层9上选择性刻蚀出通孔，并注入P型杂质；

淀积金属并选择性刻蚀金属，形成源极金属10、栅极金属11。

需要说明的是，图1至图10以及图14均以功率半导体器件为N型功率器件为例进行示意的，其中第一导电类型为N型，第二导电类型为P型。

应当理解的是，图1至图10仅示意了制作得到图10所示的功率半导体器件，针对图14所示的功率半导体器件的制作与图1至图9所示相同，区别仅在于在形成金属场板时，通过直接增加栅极金属的面积即可。

本实施例提供的功率半导体器件的制作方法与现有产品工艺完全兼容，不需要额外增加光刻板，即不需要增加成本即可解决现有技术中心的耐压可靠性问题。

可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。

Claims (6)

1.一种功率半导体器件，包括半导体基板，所述半导体基板被划分为元胞区和终端保护区，所述元胞区位于所述半导体基板的中心区，所述终端保护区位于所述元胞区的外圈且环绕所述元胞区设置，其特征在于，所述半导体基板包括第一导电类型衬底和位于所述第一导电类型衬底上的第一导电类型外延层，所述第一导电类型外延层的表面设置有第二导电类型体区；

位于所述元胞区的所述第二导电类型体区内设置有第一类沟槽，所述第一类沟槽的沟槽底部伸入所述第一导电类型外延层内；

位于所述终端保护区的所述第二导电类型体区内设置有至少一根第二类沟槽，所述第二类沟槽的沟槽底部伸入所述第一导电类型外延层内；

所述第二类沟槽的上方设置有金属场板，所述金属场板位于所述终端保护区内，且从靠近所述元胞区的所述第二类沟槽开始并沿着远离所述元胞区的方向延伸，所述金属场板至少覆盖一根所述第二类沟槽。

2.根据权利要求1所述的功率半导体器件，其特征在于，所述终端保护区内设置栅极金属，所述栅极金属与所述金属场板同层设置，所述金属场板连接源极电位。

3.根据权利要求1所述的功率半导体器件，其特征在于，所述终端保护区内设置栅极金属，所述栅极金属与所述金属场板同层设置，所述金属场板连接栅极金属，且所述金属场板与所述栅极金属连接为一体。

4.根据权利要求1至3中任意一项所述的功率半导体器件，其特征在于，所述第一类沟槽和所述第二类沟槽的侧壁和底壁均形成有栅氧层，所述第一类沟槽和所述第二类沟槽的内部均设置导电多晶硅，所述第一类沟槽内的所述导电多晶硅连接栅极电位，所述第二类沟槽内的所述导电多晶硅浮空设置。

5.根据权利要求1至3中任意一项所述的功率半导体器件，其特征在于，位于所述元胞区的所述第二导电类型体区的表面设置有第一导电类型源区，位于所述元胞区以及所述终端保护区的所述第二导电类型体区的表面均设置有绝缘介质层，位于所述元胞区的绝缘介质层表面设置有源极金属，位于所述终端保护区的绝缘介质层表面设置有所述金属场板；

所述源极金属通过所述绝缘介质层上的通孔与所述第二导电类型体区以及所述第一导电类型源区接触；

位于终端保护区上的所述源极金属通过所述绝缘介质层上的通孔与所述第二导电类型体区接触。

6.根据权利要求1至3中任意一项所述的功率半导体器件，其特征在于，所述功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述功率半导体器件为所述N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述功率半导体器件为所述P型半导体器件时，第一导电类型为P型，第二导电类型为N型。

Images