CN110379848B - 一种具有截止环结构的功率半导体器件及其制作方法 - Google Patents

一种具有截止环结构的功率半导体器件及其制作方法 Download PDF

Info

Publication number
CN110379848B
CN110379848B CN201910805818.3A CN201910805818A CN110379848B CN 110379848 B CN110379848 B CN 110379848B CN 201910805818 A CN201910805818 A CN 201910805818A CN 110379848 B CN110379848 B CN 110379848B
Authority
CN
China
Prior art keywords
type
conductive
groove
type groove
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910805818.3A
Other languages
English (en)
Other versions
CN110379848A (zh
Inventor
朱袁正
周锦程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi NCE Power Co Ltd
Original Assignee
Wuxi NCE Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi NCE Power Co Ltd filed Critical Wuxi NCE Power Co Ltd
Priority to CN201910805818.3A priority Critical patent/CN110379848B/zh
Publication of CN110379848A publication Critical patent/CN110379848A/zh
Application granted granted Critical
Publication of CN110379848B publication Critical patent/CN110379848B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及半导体技术领域，具体公开了一种具有截止环结构的功率半导体器件，包括半导体基板，元胞区位于半导体基板的中心区，终端保护区位于元胞区的外圈且环绕元胞区设置；位于终端保护区的第二导电类型体区内环绕第二类沟槽的外围设置有截止环结构；截止环结构包括第三类沟槽和截止环金属，第三类沟槽的侧壁上设置有导电多晶硅，第三类沟槽的底壁及内部均填充绝缘介质层，截止环金属位于第三类沟槽的上方，且截止环金属能够分别与第三类沟槽的侧壁上的导电多晶硅以及第一导电类型外延层接触。本发明还公开了一种具有截止环结构的功率半导体器件的制作方法。本发明提供的具有截止环结构的功率半导体器能够阻止器件漏电。

Description

一种具有截止环结构的功率半导体器件及其制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种具有截止环结构的功率半导体器件及具有截止环结构的功率半导体器件的制作方法。
背景技术
如图1所示，为传统沟槽MOSFET结构的结构示意图。如图1所示，沟槽MOSFET结构包括元胞区和终端保护区，所述元胞区位于器件的中心区，在终端保护区内设置有截止环结构。图1所示的截止环由第四类沟槽16构成，以N型器件为例，所述第四类沟槽16位于P型体区的表面被绝缘介质层覆盖，沟槽底部进入N型外延层中，并且环绕第二类沟槽5。第四类沟槽16上方的绝缘介质层中设有通孔，该通孔从绝缘介质层的表面进入导电多晶硅内，在第四类沟槽16远离元胞区的一侧设有通孔，该通孔从绝缘介质层的表面进入P型体区内。在第四类沟槽的上方设有截止环金属12，截止环金属12填充满第四类沟槽16与其远离元胞区的一侧的通孔。在实际生产过程中，当沟槽深度变浅时，器件耐压时出现了严重的漏电现象，经过仿真验证，如图2所示，为传统沟槽MOSFET结构耐压时的电势分布图，在器件耐压时，截止环并没有将电场完全截止，因此导致了器件的漏电，经过研究发现在传统沟槽MOSFET内的第四类沟槽16远离元胞区一侧的通孔内的截止环金属12由于与P型体区接触，因此无法使第四类沟槽16内的导电多晶硅带上漏极电位，实际上第四类沟槽16内的导电多晶硅的电位一直比漏极电位低。
发明内容
本发明提供了一种具有截止环结构的功率半导体器件及具有截止环结构的功率半导体器件的制作方法，解决相关技术中存在的沟槽的漏电问题。
作为本发明的一个方面，提供一种具有截止环结构的功率半导体器件，包括半导体基板，所述半导体基板被划分为元胞区和终端保护区，所述元胞区位于所述半导体基板的中心区，所述终端保护区位于所述元胞区的外圈且环绕所述元胞区设置，其中，所述半导体基板包括第一导电类型衬底和位于所述第一导电类型衬底上的第一导电类型外延层，所述第一导电类型外延层的表面设置有第二导电类型体区；
位于所述元胞区的所述第二导电类型体区内设置有第一类沟槽，所述第一类沟槽的沟槽底部伸入所述第一类导电类型外延层内；
位于所述终端保护区的所述第二导电类型体区内靠近所述元胞区的位置设置有至少一根第二类沟槽；
位于所述终端保护区的所述第二导电类型体区内环绕所述第二类沟槽的外围设置有截止环结构；
所述截止环结构包括第三类沟槽和截止环金属，所述第三类沟槽的沟槽底部伸入所述第一导电类型外延层内，所述第三类沟槽环绕所述第二类沟槽设置，所述第三类沟槽的侧壁上设置有导电多晶硅，所述第三类沟槽的底壁及内部均填充绝缘介质层，所述截止环金属位于所述第三类沟槽的上方，且所述截止环金属能够分别与所述第三类沟槽的侧壁上的导电多晶硅以及所述第三类沟槽底部的所述第一导电类型外延层接触。
进一步地，位于所述元胞区以及所述终端保护区的所述第二导电类型体区的表面均设置有绝缘介质层，所述第三类沟槽被所述绝缘介质层覆盖，所述第三类沟槽的侧壁和底壁上均形成有栅氧层，所述第三类沟槽靠近所述第二类沟槽的侧壁且位于所述栅氧层的表面设置有第一类导电多晶硅，所述第三类沟槽远离所述第二类沟槽的侧壁且位于所述栅氧层的表面上设置有第二类导电多晶硅，位于所述第一类导电多晶硅上方的绝缘介质层中设置有第一通孔，位于所述第三类沟槽内的绝缘介质层中设置有第二通孔，所述截止环金属的一端填充所述第一通孔并与所述第一类导电多晶硅接触，所述截止环金属的另一端填充所述第二通孔并与所述第一导电类型外延层接触。
进一步地，所述第二类导电多晶硅浮空设置。
进一步地，位于所述元胞区以及所述终端保护区的所述第二导电类型体区的表面均设置有绝缘介质层，所述第三类沟槽被所述绝缘介质层覆盖，所述第三类沟槽的侧壁和底壁上均形成有栅氧层，所述第三类沟槽靠近所述第二类沟槽的侧壁且位于所述栅氧层的表面设置有第一类导电多晶硅，所述第三类沟槽远离所述第二类沟槽的侧壁且位于所述栅氧层的表面上设置有第二类导电多晶硅，位于所述第一类导电多晶硅上方的绝缘介质层中设置有第一通孔，位于所述第三类沟槽内的绝缘介质层中设置有第二通孔，位于所述第二类导电多晶硅上方的绝缘介质层中设置有第三通孔，所述截止环金属的一端填充所述第一通孔并与所述第一类导电多晶硅接触，所述截止环金属的另一端填充所述第三通孔并与所述第二类导电多晶硅接触，所述截止环金属的中心区域填充所述第二通孔并与所述第一导电类型外延层接触。
进一步地，所述第一类沟槽和所述第二类沟槽的底壁和侧壁上均形成有栅氧层，所述第一类沟槽和所述第二类沟槽内均设置有导电多晶硅，所述第一类沟槽内的导电多晶硅连接栅极电位，所述第二类沟槽内的导电多晶硅浮空设置。
进一步地，位于所述元胞区的所述第二导电类型体区的表面设置有第一导电类型源区，位于所述元胞区的绝缘介质层表面设置有源极金属，位于所述终端保护区的绝缘介质层表面设置有栅极总线金属，所述源极金属通过所述绝缘介质层上的第四通孔与所述第二导电类型体区以及所述第一导电类型源区接触。
进一步地，位于所述终端保护区的所述第二导电类型体区内设置有三根第二类沟槽。
进一步地，所述功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述功率半导体器件为所述N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述功率半导体器件为所述P型半导体器件时，第一导电类型为P型，第二导电类型为N型。
作为本发明的另一个方面，提供一种具有截止环结构的功率半导体器件的制作方法，其中，所述具有截止环结构的功率半导体器件的制作方法包括：
提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层；
在所述第一导电类型外延层上选择性刻蚀沟槽，形成第一类沟槽、第二类沟槽和第三类沟槽；
热生长形成栅氧层；
淀积导电多晶硅，并刻蚀形成所述第一类沟槽和第二类沟槽内的导电多晶硅以及形成第三类沟槽的侧壁上的导电多晶硅；
淀积绝缘介质层，并填充所述第三类沟槽，刻蚀所述绝缘介质层，并保留所述第三类沟槽内的绝缘介质层；
注入第二导电类型杂质并热退火，形成第二导电类型体区；
选择性注入第一导电类型杂质并激活，形成第一导电类型源区；
淀积绝缘介质层，然后在绝缘介质层上选择性刻蚀出通孔，并注入第二导电类型杂质；
淀积金属并选择性刻蚀金属，形成源极金属、栅极总线金属和截止环金属。
进一步地，所述形成第三类沟槽的侧壁上的导电多晶硅包括形成第一类导电多晶硅和形成第二类导电多晶硅，其中，所述第一类导电多晶硅位于所述第三类沟槽靠近所述第二类沟槽的侧壁上，所述第二类导电多晶硅位于所述第三类沟槽远离所述第二类沟槽的侧壁上。
通过上述具有截止环结构的功率半导体器件及其制作方法，在截止环结构中设置第三类沟槽，由于第三类沟槽内的截止环金属能够进入到第一导电类型外延层内，因而使得第三类沟槽内的导电多晶硅的电位与漏极电位完全相同，阻挡了耗尽层向芯片外部的扩张，能够提高功率半导体器件的截止能力，阻止器件漏电。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为现有技术中的沟槽MOSFET结构的结构示意图。
图2为现有技术中的沟槽MOSFET结构耐压时的电势分布图。
图3为本发明提供的功率半导体器件的俯视图。
图4为沿图3的虚线AA’截得的第一种具体实施方式的结构示意图。
图5为沿图3的虚线AA’截得的第二种具体实施方式的结构示意图。
图6为图4所示的具有截止环结构的功率半导体器件耐压时的电势分布图。
图7为图5所示的具有截止环结构的功率半导体器件耐压时的电势分布图。
图8为本发明提供的形成外延层的结构示意图。
图9为本发明提供的形成第一类沟槽、第二类沟槽和第三类沟槽的结构示意图。
图10为本发明提供的形成栅氧层的结构示意图。
图11为本发明提供的淀积导电多晶硅后的结构示意图。
图12为本发明提供的刻蚀导电多晶硅后形成第三类沟槽内的绝缘介质层的结构示意图。
图13为本发明提供的形成第二导电类型体区与第一导电类型源区的结构示意图。
图14为本发明提供的形成绝缘介质层与通孔的结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种具有截止环结构的功率半导体器件，图3至图5是根据本发明实施例提供的具有截止环结构的功率半导体器件的结构示意图，如图3至图5所示，包括：
包括半导体基板，所述半导体基板被划分为元胞区01和终端保护区02，所述元胞区01位于所述半导体基板的中心区，所述终端保护区02位于所述元胞区01的外圈且环绕所述元胞区01设置，其中，所述半导体基板包括第一导电类型衬底1和位于所述第一导电类型衬底1上的第一导电类型外延层2，所述第一导电类型外延层2的表面设置有第二导电类型体区3；
位于所述元胞区01的所述第二导电类型体区3内设置有第一类沟槽4，所述第一类沟槽4的沟槽底部伸入所述第一类导电类型外延层2内；
位于所述终端保护区02的所述第二导电类型体区3内靠近所述元胞区01的位置设置有至少一根第二类沟槽5；
位于所述终端保护区02的所述第二导电类型体区3内环绕所述第二类沟槽5的外围设置有截止环结构；
所述截止环结构包括第三类沟槽13和截止环金属12，所述第三类沟槽13的沟槽底部伸入所述第一导电类型外延层2内，所述第三类沟槽13环绕所述第二类沟槽5设置，所述第三类沟槽13的侧壁上设置有导电多晶硅，所述第三类沟槽13的底壁及内部均填充绝缘介质层9，所述截止环金属12位于所述第三类沟槽13的上方，且所述截止环金属12能够分别与所述第三类沟槽13的侧壁上的导电多晶硅以及所述第三类沟槽13底部的所述第一导电类型外延层2接触。
通过上述具有截止环结构的功率半导体器件，在截止环结构中设置第三类沟槽，由于第三类沟槽内的截止环金属能够进入到第一导电类型外延层内，因而使得第三类沟槽内的导电多晶硅的电位与漏极电位完全相同，阻挡了耗尽层向芯片外部的扩张，能够提高功率半导体器件的截止能力，阻止器件漏电。
需要说明的是，如图3所示，为功率半导体器件的俯视图，图4和图5均为沿图3的虚线AA’截得的两种实施方式的结构示意图。
作为一种具体地实施方式，如图4所示，位于所述元胞区01以及所述终端保护区02的所述第二导电类型体区3的表面均设置有绝缘介质层9，所述第三类沟槽13被所述绝缘介质层9覆盖，所述第三类沟槽13的侧壁和底壁上均形成有栅氧层，所述第三类沟槽13靠近所述第二类沟槽5的侧壁且位于所述栅氧层6的表面设置有第一类导电多晶硅14，所述第三类沟槽13远离所述第二类沟槽5的侧壁且位于所述栅氧层6的表面上设置有第二类导电多晶硅15，位于所述第一类导电多晶硅14上方的绝缘介质层9中设置有第一通孔17，位于所述第三类沟槽13内的绝缘介质层9中设置有第二通孔18，所述截止环金属12的一端填充所述第一通孔17并与所述第一类导电多晶硅14接触，所述截止环金属12的另一端填充所述第二通孔18并与所述第一导电类型外延层2接触。
在该具体实施方式中，所述第二类导电多晶硅15浮空设置。
应当理解的是，此处“浮空设置”的含义为不连接任何电位，即所述第二类导电多晶硅不连接任何电位。
作为另一种具体地实施方式，如图5所示，位于所述元胞区01以及所述终端保护区02的所述第二导电类型体区3的表面均设置有绝缘介质层9，所述第三类沟槽13被所述绝缘介质层9覆盖，所述第三类沟槽13的侧壁和底壁上均形成有栅氧层6，所述第三类沟槽13靠近所述第二类沟槽5的侧壁且位于所述栅氧层6的表面设置有第一类导电多晶硅14，所述第三类沟槽13远离所述第二类沟槽5的侧壁且位于所述栅氧层6的表面上设置有第二类导电多晶硅15，位于所述第一类导电多晶硅14上方的绝缘介质层中设置有第一通孔17，位于所述第三类沟槽13内的绝缘介质层9中设置有第二通孔18，位于所述第二类导电多晶硅15上方的绝缘介质层9中设置有第三通孔19，所述截止环金属12的一端填充所述第一通孔17并与所述第一类导电多晶硅14接触，所述截止环金属12的另一端填充所述第三通孔19并与所述第二类导电多晶硅15接触，所述截止环金属12的中心区域填充所述第二通孔18并与所述第一导电类型外延层2接触。
具体地，所述第一类沟槽4和所述第二类沟槽5的底壁和侧壁上均形成有栅氧层6，所述第一类沟槽4和所述第二类沟槽5内均设置有导电多晶硅7，所述第一类沟槽4内的导电多晶硅连接栅极电位，所述第二类沟槽5内的导电多晶硅浮空设置。
应当理解的是，此处“浮空设置”的含义为不连接任何电位，即第二类沟槽5内的导电多晶硅不连接任何电位。
具体地，位于所述元胞区01的所述第二导电类型体区3的表面设置有第一导电类型源区8，位于所述元胞区01的绝缘介质层9表面设置有源极金属10，位于所述终端保护区02的绝缘介质层9表面设置有栅极总线金属11，所述源极金属10通过所述绝缘介质层9上的第四通孔20与所述第二导电类型体区3以及所述第一导电类型源区8接触。
应当理解的是，所述第四通孔20包括位于元胞区01内的第四通孔20和位于终端保护区02内的第四通孔20。
由图4或图5可以看出，位于所述元胞区01的所述源极金属10通过位于元胞区01内的第四通孔20与所述第一导电类型源区8接触；位于所述终端保护区02的所述源极金属10通过位于终端保护区02内的第四通孔20与所述第二导电类型体区接触。
具体地，位于所述终端保护区02的所述第二导电类型体区3内设置有三根第二类沟槽5。
应当理解的是，所述第二导电类型体区3内设置的第二类沟槽5的数量可以根据需求进行设置，此处不做限定，图4和图5仅为示意性表示。
优选地，所述功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述功率半导体器件为所述N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述功率半导体器件为所述P型半导体器件时，第一导电类型为P型，第二导电类型为N型。
需要说明的是，本实施例均以功率半导体器件为N型功率半导体器件为例进行说明的。
下面结合图4和图5对本实施例提供的具有截止环结构的功率半导体器件的结构进行整体说明。
第一种具体实施方式，如图4所示，以N型功率器件为例，提供的具有截止环结构的功率半导体器件，包括元胞区01和终端保护区02，所述元胞区01位于器件的中心区，所述终端保护区02环绕在元胞区01的周围，所述元胞区01包括多个元胞单元，所述元胞单元包括半导体基板，所述半导体基板包括N型衬底1及位于N型衬底1上的N型外延层2，所述N型外延层2表面设有P型体区3，所述P型体区3表面设有第一类沟槽4，所述第一类沟槽4内设有栅氧层6与导电多晶硅7，所述第一类沟槽4的底部进入N型外延层2中，所述P型体区3表面设有N型源区8，在所述元胞区01表面覆盖绝缘介质层9，源极金属10通过所述绝缘介质层9上的通孔与P型体区3、N型源区8接触，所述终端保护区02包括半导体基板，所述半导体基板包括N型衬底1及位于N型衬底1上的N型外延层2，所述N型外延层2表面设有P型体区3，所述P型体区3内设有至少一根互相平行的第二类沟槽5，所述第二类沟槽5内设有栅氧层6与导电多晶硅7，所述第二类沟槽5上方与P型体区3上方覆盖有绝缘介质层9，在绝缘介质层9的上方设有栅极总线金属11，其中：在器件的最外围，即在第二类沟槽5的远离元胞区01的一侧，设有截止环结构，所述截止环由第三类沟槽13构成，所述第三类沟槽13位于P型体区3的表面被绝缘介质层9覆盖，并且沟槽底部进入N型外延层2中，所述第三类沟槽13环绕第二类沟槽5，所述第三类沟槽13的表面设有栅氧层6，在所述第三类沟槽13的侧壁设有导电多晶硅，在所述第三类沟槽13内靠近元胞区一侧的导电多晶硅为第一导电多晶硅14，在所述第三类沟槽13内远离元胞区一侧的导电多晶硅为第二导电多晶硅15，在所述第三类沟槽13的中心部分的沟槽底部不设有导电多晶硅7，并且被绝缘介质层9填充满，在所述第一导电多晶硅14的上方设有通孔，在所述第三类沟槽13内的绝缘介质层9中设有通孔，所述通孔从绝缘介质层9的表面进入N型外延层内，在第三类沟槽13的上方设有截止环金属12，所述截止环金属填充满第三类沟槽13内的通孔与第一导电多晶硅14上方的通孔。
第二种具体实施方式，本具体实施方式与第一种具体实施方式的区别在于截止环结构，如图5所示，在器件的最外围，即在第二类沟槽5的远离元胞区01的一侧，设有截止环结构，所述截止环由第三类沟槽13构成，所述第三类沟槽13位于P型体区3的表面被绝缘介质层9覆盖，并且沟槽底部进入N型外延层2中，所述第三类沟槽13环绕第二类沟槽5，所述第三类沟槽13的表面设有栅氧层6，在所述第三类沟槽13的侧壁设有导电多晶硅，在所述第三类沟槽13内靠近元胞区一侧的导电多晶硅为第一导电多晶硅14，在所述第三类沟槽13内远离元胞区一侧的导电多晶硅为第二导电多晶硅15，在所述第三类沟槽13的中心部分的沟槽底部不设有导电多晶硅7，并且被绝缘介质层9填充满，在所述第一导电多晶硅14的上方设有通孔，在所述第二导电多晶硅15的上方设有通孔，在所述第三类沟槽13内的绝缘介质层9中设有通孔，所述通孔从绝缘介质层9的表面进入N型外延层内，在第三类沟槽13的上方设有截止环金属12，所述截止环金属填充满第三类沟槽13内的通孔、第一导电多晶硅14上方的通孔和第二导电多晶硅15上方的通孔。
如图6和图7所示，为本实施例的两种具体实施方式分别对应的功率半导体器件耐压时的电势分布图，当进行耐压时，由于在第三类沟槽内的截止环金属进入N型外延层中，所以第三类沟槽内的导电多晶硅的电位与漏极电位完全相同，因此本实施例的截止效果优于传统截止环。
本发明的另一实施例，提供一种具有截止环结构的功率半导体器件的制作方法，其中，如图8至图14所示，所述具有截止环结构的功率半导体器件的制作方法包括：
如图8所示，提供第一导电类型衬底1，在所述第一导电类型衬底1上生长第一导电类型外延层2；
如图9所示，在所述第一导电类型外延层2上选择性刻蚀沟槽，形成第一类沟槽4、第二类沟槽5和第三类沟槽13；
如图10所示，热生长形成栅氧层6；
如图11所示，淀积导电多晶硅7，并刻蚀形成所述第一类沟槽4和第二类沟槽5内的导电多晶硅7以及形成第三类沟槽13的侧壁上的导电多晶硅；
如图12所示，淀积绝缘介质层9，并填充所述第三类沟槽13，刻蚀所述绝缘介质层9，并保留所述第三类沟槽13内的绝缘介质层9；
如图13所示，注入第二导电类型杂质并热退火，形成第二导电类型体区3；
如图14所示，选择性注入第一导电类型杂质并激活，形成第一导电类型源区8；
如图4和图5所示，淀积绝缘介质层9，然后在绝缘介质层9上选择性刻蚀出通孔，并注入第二导电类型杂质；
如图4和图5所示，淀积金属并选择性刻蚀金属，形成源极金属10、栅极总线金属11和截止环金属12。
通过上述具有截止环结构的功率半导体器件的制作方法制得的具有截止环结构的功率半导体器件，在截止环结构中设置第三类沟槽，由于第三类沟槽内的截止环金属能够进入到第一导电类型外延层内，因而使得第三类沟槽内的导电多晶硅的电位与漏极电位完全相同，阻挡了耗尽层向芯片外部的扩张，能够提高功率半导体器件的截止能力，阻止器件漏电。另外，本实施例提供的具有截止环结构的功率半导体器件的制作方法与现有的工艺兼容，且截至环结构设置位于与现有技术相同，因此不增加芯片面积，也不增加成本。
应当理解的是，上述具有截止环结构的功率半导体器件的制作方法对应图4所示的具有截止环结构的功率半导体器件的制作，关于图5的具有截止环结构的功率半导体器件的制作方法可以参照图4结构的制作方法，区别仅在于形成通孔以及填充截止环金属。
需要说明的是，图4至图13所示的结构示意图均以N型功率器件为例进行示意的，其中第一导电类型为N型，第二导电类型为P型。
具体地，所述形成第三类沟槽13的侧壁上的导电多晶硅包括形成第一类导电多晶硅14和形成第二类导电多晶硅15，其中，所述第一类导电多晶硅14位于所述第三类沟槽13靠近所述第二类沟槽5的侧壁上，所述第二类导电多晶硅15位于所述第三类沟槽13远离所述第二类沟槽5的侧壁上。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种具有截止环结构的功率半导体器件，包括半导体基板，所述半导体基板被划分为元胞区和终端保护区，所述元胞区位于所述半导体基板的中心区，所述终端保护区位于所述元胞区的外圈且环绕所述元胞区设置，其特征在于，所述半导体基板包括第一导电类型衬底和位于所述第一导电类型衬底上的第一导电类型外延层，所述第一导电类型外延层的表面设置有第二导电类型体区；
位于所述元胞区的所述第二导电类型体区内设置有第一类沟槽，所述第一类沟槽的沟槽底部伸入所述第一导电类型外延层内；
位于所述终端保护区的所述第二导电类型体区内靠近所述元胞区的位置设置有至少一根第二类沟槽；
位于所述终端保护区的所述第二导电类型体区内环绕所述第二类沟槽的外围设置有截止环结构；
所述截止环结构包括第三类沟槽和截止环金属，所述第三类沟槽的沟槽底部伸入所述第一导电类型外延层内，所述第三类沟槽环绕所述第二类沟槽设置，所述第三类沟槽的侧壁上设置有导电多晶硅，所述第三类沟槽的底壁及内部均填充绝缘介质层，所述截止环金属位于所述第三类沟槽的上方，且所述截止环金属能够分别与所述第三类沟槽的侧壁上的导电多晶硅以及所述第三类沟槽底部的所述第一导电类型外延层接触。
2.根据权利要求1所述的具有截止环结构的功率半导体器件，其特征在于，位于所述元胞区以及所述终端保护区的所述第二导电类型体区的表面均设置有绝缘介质层，所述第三类沟槽被所述绝缘介质层覆盖，所述第三类沟槽的侧壁和底壁上均形成有栅氧层，所述第三类沟槽靠近所述第二类沟槽的侧壁且位于所述栅氧层的表面设置有第一类导电多晶硅，所述第三类沟槽远离所述第二类沟槽的侧壁且位于所述栅氧层的表面上设置有第二类导电多晶硅，位于所述第一类导电多晶硅上方的绝缘介质层中设置有第一通孔，位于所述第三类沟槽内的绝缘介质层中设置有第二通孔，所述截止环金属的一端填充所述第一通孔并与所述第一类导电多晶硅接触，所述截止环金属的另一端填充所述第二通孔并与所述第一导电类型外延层接触。
3.根据权利要求2所述的具有截止环结构的功率半导体器件，其特征在于，所述第二类导电多晶硅浮空设置。
4.根据权利要求1所述的具有截止环结构的功率半导体器件，其特征在于，位于所述元胞区以及所述终端保护区的所述第二导电类型体区的表面均设置有绝缘介质层，所述第三类沟槽被所述绝缘介质层覆盖，所述第三类沟槽的侧壁和底壁上均形成有栅氧层，所述第三类沟槽靠近所述第二类沟槽的侧壁且位于所述栅氧层的表面设置有第一类导电多晶硅，所述第三类沟槽远离所述第二类沟槽的侧壁且位于所述栅氧层的表面上设置有第二类导电多晶硅，位于所述第一类导电多晶硅上方的绝缘介质层中设置有第一通孔，位于所述第三类沟槽内的绝缘介质层中设置有第二通孔，位于所述第二类导电多晶硅上方的绝缘介质层中设置有第三通孔，所述截止环金属的一端填充所述第一通孔并与所述第一类导电多晶硅接触，所述截止环金属的另一端填充所述第三通孔并与所述第二类导电多晶硅接触，所述截止环金属的中心区域填充所述第二通孔并与所述第一导电类型外延层接触。
5.根据权利要求1至4中任意一项所述的具有截止环结构的功率半导体器件，其特征在于，所述第一类沟槽和所述第二类沟槽的底壁和侧壁上均形成有栅氧层，所述第一类沟槽和所述第二类沟槽内均设置有导电多晶硅，所述第一类沟槽内的导电多晶硅连接栅极电位，所述第二类沟槽内的导电多晶硅浮空设置。
6.根据权利要求2或4所述的具有截止环结构的功率半导体器件，其特征在于，位于所述元胞区的所述第二导电类型体区的表面设置有第一导电类型源区，位于所述元胞区的绝缘介质层表面设置有源极金属，位于所述终端保护区的绝缘介质层表面设置有栅极总线金属，所述源极金属通过所述绝缘介质层上的第四通孔与所述第二导电类型体区以及所述第一导电类型源区接触。
7.根据权利要求1所述的具有截止环结构的功率半导体器件，其特征在于，位于所述终端保护区的所述第二导电类型体区内设置有三根第二类沟槽。
8.根据权利要求1至4中任意一项所述的具有截止环结构的功率半导体器件，其特征在于，所述功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述功率半导体器件为所述N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述功率半导体器件为所述P型功率半导体器件时，第一导电类型为P型，第二导电类型为N型。
9.一种具有截止环结构的功率半导体器件的制作方法，其特征在于，所述具有截止环结构的功率半导体器件的制作方法包括：
提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层；
在所述第一导电类型外延层上选择性刻蚀沟槽，形成第一类沟槽、第二类沟槽和第三类沟槽；
热生长形成栅氧层；
淀积导电多晶硅，并刻蚀形成所述第一类沟槽和第二类沟槽内的导电多晶硅以及形成第三类沟槽的侧壁上的导电多晶硅；
淀积绝缘介质层，并填充所述第三类沟槽，刻蚀所述绝缘介质层，并保留所述第三类沟槽内的绝缘介质层；
注入第二导电类型杂质并热退火，形成第二导电类型体区；
选择性注入第一导电类型杂质并激活，形成第一导电类型源区；
淀积绝缘介质层，然后在绝缘介质层上选择性刻蚀出通孔，并注入第二导电类型杂质；
淀积金属并选择性刻蚀金属，形成源极金属、栅极总线金属和截止环金属；
所述截止环结构包括第三类沟槽和截止环金属，所述第三类沟槽的沟槽底部伸入所述第一导电类型外延层内，所述第三类沟槽环绕所述第二类沟槽设置，所述第三类沟槽的侧壁上设置有导电多晶硅，所述第三类沟槽的底壁及内部均填充绝缘介质层，所述截止环金属位于所述第三类沟槽的上方，且所述截止环金属能够分别与所述第三类沟槽的侧壁上的导电多晶硅以及所述第三类沟槽底部的所述第一导电类型外延层接触。
10.根据权利要求9所述的具有截止环结构的功率半导体器件的制作方法，其特征在于，所述形成第三类沟槽的侧壁上的导电多晶硅包括形成第一类导电多晶硅和形成第二类导电多晶硅，其中，所述第一类导电多晶硅位于所述第三类沟槽靠近所述第二类沟槽的侧壁上，所述第二类导电多晶硅位于所述第三类沟槽远离所述第二类沟槽的侧壁上。
CN201910805818.3A 2019-08-29 2019-08-29 一种具有截止环结构的功率半导体器件及其制作方法 Active CN110379848B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910805818.3A CN110379848B (zh) 2019-08-29 2019-08-29 一种具有截止环结构的功率半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910805818.3A CN110379848B (zh) 2019-08-29 2019-08-29 一种具有截止环结构的功率半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN110379848A CN110379848A (zh) 2019-10-25
CN110379848B true CN110379848B (zh) 2024-03-12

Family

ID=68261034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910805818.3A Active CN110379848B (zh) 2019-08-29 2019-08-29 一种具有截止环结构的功率半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN110379848B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234056B (zh) * 2020-09-03 2024-04-09 深圳市汇德科技有限公司 一种半导体器件
CN113035933B (zh) * 2021-03-10 2022-11-04 上海擎茂微电子科技有限公司 一种可靠性改善型半导体器件
CN113555354B (zh) * 2021-06-24 2023-08-11 滁州华瑞微电子科技有限公司 一种集成sbd的沟槽终端结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544107A (zh) * 2012-03-13 2012-07-04 无锡新洁能功率半导体有限公司 一种改进型终端结构的功率mos器件及其制造方法
CN103151381A (zh) * 2013-02-02 2013-06-12 张家港凯思半导体有限公司 沟槽型半导体功率器件及其制造方法和终端保护结构
CN104377245A (zh) * 2014-11-26 2015-02-25 张家港凯思半导体有限公司 一种沟槽型mos器件及其制造方法和终端保护结构
CN107204372A (zh) * 2017-07-19 2017-09-26 无锡新洁能股份有限公司 一种优化终端结构的沟槽型半导体器件及制造方法
CN210156381U (zh) * 2019-08-29 2020-03-17 无锡新洁能股份有限公司 一种具有截止环结构的功率半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267140A1 (en) * 2008-04-29 2009-10-29 Fu-Yuan Hsieh Mosfet structure with guard ring

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544107A (zh) * 2012-03-13 2012-07-04 无锡新洁能功率半导体有限公司 一种改进型终端结构的功率mos器件及其制造方法
CN103151381A (zh) * 2013-02-02 2013-06-12 张家港凯思半导体有限公司 沟槽型半导体功率器件及其制造方法和终端保护结构
CN104377245A (zh) * 2014-11-26 2015-02-25 张家港凯思半导体有限公司 一种沟槽型mos器件及其制造方法和终端保护结构
CN107204372A (zh) * 2017-07-19 2017-09-26 无锡新洁能股份有限公司 一种优化终端结构的沟槽型半导体器件及制造方法
CN210156381U (zh) * 2019-08-29 2020-03-17 无锡新洁能股份有限公司 一种具有截止环结构的功率半导体器件

Also Published As

Publication number Publication date
CN110379848A (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
TWI593108B (zh) 帶有保護遮罩氧化物的分裂柵溝槽功率金屬氧化物半導體場效應電晶體
JP5089284B2 (ja) 省スペース型のエッジ構造を有する半導体素子
KR100861213B1 (ko) 반도체 소자 및 그 제조방법
CN110379848B (zh) 一种具有截止环结构的功率半导体器件及其制作方法
CN102386124B (zh) 直接接触的沟槽结构
US20110121386A1 (en) Trench MOSFET with trenched floating gates as termination
CN105321824B (zh) 半导体装置的制造方法
CN103855220A (zh) 包括翼片和漏极延伸区的半导体器件和制造方法
US9786665B1 (en) Dual deep trenches for high voltage isolation
US8039898B2 (en) Process for manufacturing a charge-balance power diode and an edge-termination structure for a charge-balance semiconductor power device
CN104716177A (zh) 一种改善漏电的射频ldmos器件及其制造方法
CN102456688B (zh) 具有不同器件外延层的集成电路技术
CN102074573B (zh) 具有器件隔离结构的半导体器件
CN105513971A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN104051320B (zh) 半导体元件的制造方法
CN107452789B (zh) 用于器件制造的改进布局
JP2017188590A (ja) 半導体装置およびその製造方法
CN103681850B (zh) 功率mosfet及其形成方法
CN110544725B (zh) 具有截止环结构的功率半导体器件及其制作方法
CN210156381U (zh) 一种具有截止环结构的功率半导体器件
CN110993683A (zh) 一种功率半导体器件及其制作方法
CN210272375U (zh) 具有截止环结构的功率半导体器件
CN110400836A (zh) 一种功率半导体器件及其制作方法
CN210272369U (zh) 一种功率半导体器件
CN211265483U (zh) 一种功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant