CN108511340A - 一种横向晶体管及其制作方法 - Google Patents
一种横向晶体管及其制作方法 Download PDFInfo
- Publication number
- CN108511340A CN108511340A CN201810257532.1A CN201810257532A CN108511340A CN 108511340 A CN108511340 A CN 108511340A CN 201810257532 A CN201810257532 A CN 201810257532A CN 108511340 A CN108511340 A CN 108511340A
- Authority
- CN
- China
- Prior art keywords
- areas
- crystal silicon
- emitter
- trench
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 142
- 239000010703 silicon Substances 0.000 claims abstract description 142
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 119
- 239000013078 crystal Substances 0.000 claims abstract description 90
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 76
- 239000002184 metal Substances 0.000 claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 230000004888 barrier function Effects 0.000 claims abstract description 35
- 238000009792 diffusion process Methods 0.000 claims abstract description 32
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 239000010953 base metal Substances 0.000 claims abstract description 14
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 claims description 56
- 238000005530 etching Methods 0.000 claims description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 9
- 239000000460 chlorine Substances 0.000 claims description 9
- 229910052801 chlorine Inorganic materials 0.000 claims description 9
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 238000001459 lithography Methods 0.000 claims description 5
- 239000002244 precipitate Substances 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000000047 product Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 25
- 239000007789 gas Substances 0.000 description 12
- 239000000243 solution Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- NTHWMYGWWRZVTN-UHFFFAOYSA-N sodium silicate Chemical compound [Na+].[Na+].[O-][Si]([O-])=O NTHWMYGWWRZVTN-UHFFFAOYSA-N 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
- H01L29/1008—Base region of bipolar transistors of lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明提供了一种横向晶体管及其制作方法，涉及半导体芯片技术领域，首先，提供SOI型衬底，形成氧化硅阻挡层，形成第一PB区和第二PB区；其次，涂覆光刻胶层，在光刻胶层上形成集电极沟槽，去除剩余光刻胶层，形成第一N+多晶硅区、第二N+多晶硅区和第三N+多晶硅区；然后，对器件进行高温快速退火处理，形成N+扩散区，最后，形成介质隔离层和P+传导区，形成基极金属、发射极金属和集电极金属。该技术方案实现了器件内PN结掺杂浓度的均匀分布，提高了发射极的发射效率，改善了器件的电流能力，同时降低了器件制作工艺的难度，保证了器件质量的稳定性，进而缓解了现有技术存在的器件发射极发射率低、电流放大能力差的技术问题。
Description
技术领域
本发明涉及半导体芯片技术领域，尤其是涉及一种横向晶体管及其制作方法。
背景技术
晶体三极管，是半导体基本元器件之一，具有电流放大作用，是电子电路的核心元件。三极管是在一块半导体基片上制作两个相距很近的PN结，两个PN结把正块半导体分成三部分，中间部分是基区，两侧部分是发射区和集电区，排列方式有PNP和NPN两种，相比较来说NPN管的电流放大能力更强，在实际应用中更为广泛。典型的集成垂直NPN晶体管结构中，BN为集电极埋层，DN为集电极磷桥，BN-DN回路可以降低集电极电阻，增加器件的驱动能力。Pbase为NPN三极管中P型基区，N+区为NPN三极管的发射区，基极接触孔下方的P+区域为基极的接触。
在实现本发明过程中，发明人发现现有技术中至少存在如下问题：现有的NPN晶体管的结构中PN结的纵向的掺杂浓度难以做到均匀的分布，浓度梯度较大，进而导致器件参数波动，严重影响了器件的质量，发射区必须要在Pbase基区内，尤其是N+区下方的基区厚度及浓度决定了三极管的电流放大系数β，且电流放大系数同时受到Pbase基区自身以及发射区的厚度影响，难以有效的提高β，且现有的晶体管结构中发射极处于硅片的表面，限制了三极管发射极面积，进而降低了三极管的电流能力，因此，现有技术存在器件发射极发射率低、电流放大能力差的技术问题。
发明内容
有鉴于此，本发明的目的在于提供一种横向晶体管及其制作方法，以缓解现有技术中存在的器件发射极发射率低、电流放大能力差技术问题。
第一方面，本发明实施例提供了一种横向晶体管的制作方法，包括以下步骤：
步骤一：提供SOI型衬底，SOI型衬底包括：N+硅层、氧化硅绝缘层和N-硅层；
步骤二：在SOI型衬底的表面沉淀形成氧化硅阻挡层；
步骤三：在氧化硅阻挡层上采用光刻和刻蚀工艺形成发射极沟槽，发射极沟槽延伸至氧化硅绝缘层的上表面；
步骤四：采用侧向注入或固态源扩散的方式在位于发射极沟槽的侧壁上的N-硅层内形成第一PB区和第二PB区；
步骤五：在器件的表面及发射极沟槽内部涂覆光刻胶层；
步骤六：在光刻胶层上通过刻蚀形成集电极沟槽，集电极沟槽延伸至N+硅层的上表面；
步骤七：去除剩余光刻胶层，在氧化硅阻挡层的上表面、发射极沟槽内部和集电极沟槽内部填充N+掺杂多晶硅，形成N+多晶硅层；
步骤八：以氧化硅阻挡层为界，对N+多晶硅层进行平坦化研磨，形成位于发射极沟槽内部的第一N+多晶硅区，以及，分别位于集电极沟槽内的第二N+多晶硅区和第三N+多晶硅区；
步骤九：对器件进行高温快速退火处理，在第一N+多晶硅区、第二N+多晶硅区和第三N+多晶硅区周围形成N+扩散区，N+扩散区包括：分别与第一PB区和第二PB区相接触的N+发射极区、与N-硅层相接触的N+集电极区、以及与N+硅层相接触的N+接触区；
步骤十：在器件的上表面生长形成介质隔离层；
步骤十一：在介质隔离层上光刻形成接触孔，接触孔分别延伸至第一PB区、第二PB区和第一N+多晶硅区的上表面，在接触孔内进行P+注入形成P+传导区，并在第一PB区和第二PB区上方相对应的P+传导区上表面分别通过金属层淀积和刻蚀形成基极金属，在第一N+多晶硅区上方相对应的P+传导区上表面通过金属层淀积和刻蚀形成发射极金属；
步骤十二：在器件的底面形成集电极金属。
进一步的，本发明实施例提供的横向晶体管的制作方法中，步骤三具体为：在氧化硅阻挡层上采用氟基气体由上到下刻蚀氧化硅阻挡层，再采用氯基气体继续向下刻蚀N-硅层至氧化硅绝缘层的上表面终止，形成发射极沟槽。
进一步的，本发明实施例提供的横向晶体管的制作方法中，氟基气体为SF6气体、CF4气体、CHF3气体中的任一种，氯基气体为氯气或BCL3 气体。
进一步的，本发明实施例提供的横向晶体管的制作方法中， N+多晶硅层的掺杂浓度为1E20-1E22/cm3。
进一步的，本发明实施例提供的横向晶体管的制作方法中，退火温度为900~1100℃，退火时间为30~120S。
进一步的，本发明实施例提供的横向晶体管的制作方法中， N+扩散区的厚度为0.1~0.5μm。
进一步的，本发明实施例提供的横向晶体管的制作方法中，介质隔离层厚度为3000~10000 Å。
进一步的，本发明实施例提供的横向晶体管的制作方法中，发射极沟槽的宽度为0.5~3μm。
进一步的，本发明实施例提供的横向晶体管的制作方法中，集电极沟槽的宽度为0.3~2μm，且发射极沟槽的宽度小于发射极沟槽的宽度。
第二方面，本发明实施例提供了一种横向晶体管，横向晶体管根据上述的横向晶体管的制作方法所制备，包括：SOI型衬底、氧化硅阻挡层、第一PB区、第二PB区、第一N+多晶硅区、第二N+多晶硅区、第三N+多晶硅区、N+扩散区、介质隔离层、P+传导区、发射极金属、基极金属和集电极金属；
SOI型衬底包括：N+硅层、氧化硅绝缘层和N-硅层；
N+扩散区包括：N+发射极区、N+集电极区和N+接触区；
氧化硅阻挡层位于SOI型衬底的上表面，SOI型衬底内部的发射极沟槽侧壁上分别设置有第一PB区和第二PB区，第一PB区和第二PB区之间设置有第一N+多晶硅区，SOI型衬底内部的集电极沟槽内分别设置有第二N+多晶硅区和第三N+多晶硅区，N+扩散区分别与第一N+多晶硅区、第二N+多晶硅区和第三N+多晶硅区相接触，介质隔离层位于器件的上表面，P+传导区位于介质隔离层内部的接触孔中，接触孔分别连接了基极金属和分别与其相对应的第二N+多晶硅区和第三N+多晶硅区，接触孔还连接了发射极金属和与其相对应的第一N+多晶硅区，集电极金属位于器件的底面。
本发明实施例带来了以下有益效果：本发明实施例所提供的横向晶体管及其制作方法，首先，提供SOI型衬底，SOI型衬底包括：N+硅层、氧化硅绝缘层和N-硅层，在SOI型衬底的表面沉淀形成氧化硅阻挡层；在氧化硅阻挡层上采用光刻和刻蚀工艺形成发射极沟槽，发射极沟槽延伸至氧化硅绝缘层的上表面；采用侧向注入或固态源扩散的方式在位于发射极沟槽的侧壁上的N-硅层内形成第一PB区和第二PB区；其次，在器件的表面及发射极沟槽内部涂覆光刻胶层；在光刻胶层上通过刻蚀形成集电极沟槽，集电极沟槽延伸至N+硅层的上表面；去除剩余光刻胶层，在氧化硅阻挡层的上表面、发射极沟槽内部和集电极沟槽内部填充N+掺杂多晶硅，形成N+多晶硅层；以氧化硅阻挡层为界，对N+多晶硅层进行平坦化研磨，形成位于发射极沟槽内部的第一N+多晶硅区，以及，分别位于集电极沟槽内的第二N+多晶硅区和第三N+多晶硅区；然后，对器件进行高温快速退火处理，在第一N+多晶硅区、第二N+多晶硅区和第三N+多晶硅区周围形成N+扩散区，N+扩散区包括：分别与第一PB区和第二PB区相接触的N+发射极区、与N-硅层相接触的N+集电极区、以及与N+硅层相接触的N+接触区；最后，在器件的上表面生长形成介质隔离层；在介质隔离层上光刻形成接触孔，接触孔分别延伸至第一PB区、第二PB区和第一N+多晶硅区的上表面，在接触孔内进行P+注入形成P+传导区，并在第一PB区和第二PB区上方相对应的P+传导区上表面分别通过金属层淀积和刻蚀形成基极金属，在第一N+多晶硅区上方相对应的P+传导区上表面通过金属层淀积和刻蚀形成发射极金属；在器件的底面形成集电极金属。该技术方案通过采用发射区、基区、集电区的横向排布形成的横向晶体管，实现了器件内PN结掺杂浓度的均匀分布，增加了器件发射极的面积，进而提高了其发射效率，改善了器件的电流能力，同时降低了器件制作工艺的难度，实现了器件参数的可控，保证了器件质量的稳定性，进而缓解了现有技术存在的器件发射极发射率低、电流放大能力差的技术问题。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种横向晶体管的制作方法的流程图；
图2为本发明实施例提供的横向晶体管的制作方法中，步骤一的产品示意图；
图3为本发明实施例提供的横向晶体管的制作方法中，步骤二的产品示意图；
图4为本发明实施例提供的横向晶体管的制作方法中，步骤三的产品示意图；
图5为本发明实施例提供的横向晶体管的制作方法中，步骤四的产品示意图；
图6为本发明实施例提供的横向晶体管的制作方法中，步骤五的产品示意图；
图7为本发明实施例提供的横向晶体管的制作方法中，步骤六的产品示意图；
图8为本发明实施例提供的横向晶体管的制作方法中，步骤七的产品示意图；
图9为本发明实施例提供的横向晶体管的制作方法中，步骤八的产品示意图；
图10为本发明实施例提供的横向晶体管的制作方法中，步骤九的产品示意图；
图11为本发明实施例提供的横向晶体管的制作方法中，步骤十的产品示意图；
图12为本发明实施例提供的横向晶体管的制作方法中，步骤十一的产品示意图；
图13为本发明实施例提供的横向晶体管的制作方法中，步骤十二的产品示意图。
图标：
100-SOI型衬底；110-N+硅层；120-氧化硅绝缘层；130-N-硅层；200-氧化硅阻挡层；310-第一PB区；320-第二PB区；330-光刻胶层；400-N+多晶硅层；410-第一N+多晶硅区；420-第二N+多晶硅区；430-第三N+多晶硅区；500-N+扩散区；600-介质隔离层；700-P+传导区；810-发射极金属；820-基极金属；830-集电极金属。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，现有的NPN晶体管的结构中PN结的纵向的掺杂浓度难以做到均匀的分布，浓度梯度较大，进而导致器件参数波动，严重影响了器件的质量，发射区必须要在Pbase基区内，尤其是N+区下方的基区厚度及浓度决定了三极管的电流放大系数β，且电流放大系数同时受到Pbase基区自身以及发射区的厚度影响，难以有效的提高β，且现有的晶体管结构中发射极处于硅片的表面，限制了三极管发射极面积，进而降低了三极管的电流能力，基于此，本发明实施例提供的一种横向晶体管及其制作方法，可以实现器件内PN结掺杂浓度的均匀分布，实现器件参数的可控，保证器件质量的稳定性，增加器件发射极的面积，提高其发射效率。
实施例一：
参见图1，本发明实施例提供的一种横向晶体管的制作方法的流程图。本发明实施例提供的一种横向晶体管的制作方法，包括以下步骤：
步骤一：提供SOI型衬底100，SOI型衬底由下到上依次包括：N+硅层110、氧化硅绝缘层120和N-硅层130。参见图2，本发明实施例提供的横向晶体管的制作方法中，步骤一的产品示意图。
步骤二：在SOI型衬底的表面沉淀形成氧化硅阻挡层200。参见图3，本发明实施例提供的横向晶体管的制作方法中，步骤二的产品示意图。
步骤三：在氧化硅阻挡层200上采用光刻和刻蚀工艺形成发射极沟槽，发射极沟槽延伸至氧化硅绝缘层的上表面。进一步的，本发明实施例提供的横向晶体管的制作方法中，发射极沟槽的宽度为0.5~3μm。参见图4，本发明实施例提供的横向晶体管的制作方法中，步骤三的产品示意图。
步骤四：采用侧向注入或固态源扩散的方式在位于发射极沟槽的侧壁上的N-硅层130内形成第一PB区310和第二PB区320。参见图5，本发明实施例提供的横向晶体管的制作方法中，步骤四的产品示意图。
步骤五：在器件的表面及发射极沟槽内部涂覆光刻胶层330。参见图6，本发明实施例提供的横向晶体管的制作方法中，步骤五的产品示意图。
步骤六：在光刻胶层上通过刻蚀形成集电极沟槽，集电极沟槽延伸至N+硅层的上表面。具体的，集电极沟槽由上到下进行刻蚀，将SOI型衬底的氧化硅绝缘层120刻穿，到N+硅层的上表面为止。进一步的，本发明实施例提供的横向晶体管的制作方法中，集电极沟槽的宽度为0.3~2μm，且发射极沟槽的宽度小于发射极沟槽的宽度。参见图7，本发明实施例提供的横向晶体管的制作方法中，步骤六的产品示意图。
步骤七：去除剩余光刻胶层，在氧化硅阻挡层的上表面、发射极沟槽内部和集电极沟槽内部填充N+掺杂多晶硅，形成N+多晶硅层400。参见图8，本发明实施例提供的横向晶体管的制作方法中，步骤七的产品示意图。进一步的，本发明实施例提供的横向晶体管的制作方法中，N+多晶硅层的掺杂浓度为1E20-1E22，掺杂浓度的单位为离子个数/立方厘米。
步骤八：以氧化硅阻挡层为界，对N+多晶硅层进行平坦化研磨，形成位于发射极沟槽内部的第一N+多晶硅区410，以及，分别位于集电极沟槽内的第二N+多晶硅区420和第三N+多晶硅区430。参见图9，本发明实施例提供的横向晶体管的制作方法中，步骤八的产品示意图。
步骤九：对器件进行高温快速退火处理，在第一N+多晶硅区、第二N+多晶硅区和第三N+多晶硅区周围形成N+扩散区500， N+扩散区500包括：分别与第一PB区和第二PB区相接触的N+发射极区、与N-硅层相接触的N+集电极区、以及与N+硅层相接触的N+接触区。进一步的，本发明实施例提供的横向晶体管的制作方法中，退火温度为900~1100℃，退火时间为30~120S。进一步的，本发明实施例提供的横向晶体管的制作方法中，N+扩散区的厚度为0.1~0.5μm。参见图10，本发明实施例提供的横向晶体管的制作方法中，步骤九的产品示意图。
步骤十：在器件的上表面生长形成介质隔离层600。进一步的，本发明实施例提供的横向晶体管的制作方法中，介质隔离层厚度为3000~10000 Å。参见图11，本发明实施例提供的横向晶体管的制作方法中，步骤十的产品示意图。
步骤十一：在介质隔离层上光刻形成接触孔，接触孔分别延伸至第一PB区、第二PB区和第一N+多晶硅区的上表面，在接触孔内进行P+注入形成P+传导区700，并在第一PB区和第二PB区上方相对应的P+传导区上表面分别通过金属层淀积和刻蚀形成基极金属820，在第一N+多晶硅区上方相对应的P+传导区上表面通过金属层淀积和刻蚀形成发射极金属810。参见图12，本发明实施例提供的横向晶体管的制作方法中，步骤十一的产品示意图。
步骤十二：在器件的底面形成集电极金属830。参见图13，本发明实施例提供的横向晶体管的制作方法中，步骤十二的产品示意图。
进一步的，本发明实施例提供的横向晶体管的制作方法中，步骤三具体为：在氧化硅阻挡层上采用氟基气体由上到下刻蚀氧化硅阻挡层，再采用氯基气体继续向下刻蚀N-硅层至氧化硅绝缘层的上表面终止，形成发射极沟槽。具体的，本发明实施例提供的横向晶体管的制作方法中，氟基气体为SF6气体、CF4气体、CHF3气体中的任一种，氯基气体为氯气或BCL3 气体。
本发明实施例所提供的横向晶体管的制作方法，首先，提供SOI型衬底，SOI型衬底包括：N+硅层、氧化硅绝缘层和N-硅层，在SOI型衬底的表面沉淀形成氧化硅阻挡层；在氧化硅阻挡层上采用光刻和刻蚀工艺形成发射极沟槽，发射极沟槽延伸至氧化硅绝缘层的上表面；采用侧向注入或固态源扩散的方式在位于发射极沟槽的侧壁上的N-硅层内形成第一PB区和第二PB区；其次，在器件的表面及发射极沟槽内部涂覆光刻胶层；在光刻胶层上通过刻蚀形成集电极沟槽，集电极沟槽延伸至N+硅层的上表面；去除剩余光刻胶层，在氧化硅阻挡层的上表面、发射极沟槽内部和集电极沟槽内部填充N+掺杂多晶硅，形成N+多晶硅层；以氧化硅阻挡层为界，对N+多晶硅层进行平坦化研磨，形成位于发射极沟槽内部的第一N+多晶硅区，以及，分别位于集电极沟槽内的第二N+多晶硅区和第三N+多晶硅区；然后，对器件进行高温快速退火处理，在第一N+多晶硅区、第二N+多晶硅区和第三N+多晶硅区周围形成N+扩散区，N+扩散区包括：分别与第一PB区和第二PB区相接触的N+发射极区、与N-硅层相接触的N+集电极区、以及与N+硅层相接触的N+接触区；最后，在器件的上表面生长形成介质隔离层；在介质隔离层上光刻形成接触孔，接触孔分别延伸至第一PB区、第二PB区和第一N+多晶硅区的上表面，在接触孔内进行P+注入形成P+传导区，并在第一PB区和第二PB区上方相对应的P+传导区上表面分别通过金属层淀积和刻蚀形成基极金属，在第一N+多晶硅区上方相对应的P+传导区上表面通过金属层淀积和刻蚀形成发射极金属；在器件的底面形成集电极金属。该技术方案通过采用发射区、基区、集电区的横向排布形成的横向晶体管，实现了器件内PN结掺杂浓度的均匀分布，增加了器件发射极的面积，进而提高了其发射效率，改善了器件的电流能力，同时降低了器件制作工艺的难度，实现了器件参数的可控，保证了器件质量的稳定性，进而缓解了现有技术存在的器件发射极发射率低、电流放大能力差的技术问题。
实施例二：
本发明实施例提供的一种横向晶体管，横向晶体管根据上述的横向晶体管的制作方法所制备，包括：SOI型衬底、氧化硅阻挡层、第一PB区、第二PB区、第一N+多晶硅区、第二N+多晶硅区、第三N+多晶硅区、N+扩散区、介质隔离层、P+传导区、发射极金属、基极金属和集电极金属。其中，SOI型衬底包括：N+硅层、氧化硅绝缘层和N-硅层，N+扩散区包括：N+发射极区、N+集电极区和N+接触区。参见图13，上述实施例提供的横向晶体管的制作方法中，步骤十二的产品示意图中的产品，即为本发明实施例提供的横向晶体管的结构示意图。
氧化硅阻挡层位于SOI型衬底的上表面，SOI型衬底内部的发射极沟槽侧壁上分别设置有第一PB区和第二PB区，第一PB区和第二PB区之间设置有第一N+多晶硅区，SOI型衬底内部的集电极沟槽内分别设置有第二N+多晶硅区和第三N+多晶硅区，N+扩散区分别与第一N+多晶硅区、第二N+多晶硅区和第三N+多晶硅区相接触，介质隔离层位于器件的上表面，P+传导区位于介质隔离层内部的接触孔中，接触孔分别连接了基极金属和分别与其相对应的第二N+多晶硅区和第三N+多晶硅区，接触孔还连接了发射极金属和与其相对应的第一N+多晶硅区，集电极金属位于器件的底面。
本发明实施例提供的横向晶体管，与上述实施例提供的横向晶体管具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。
本发明实施例所提供的横向晶体管，包括：SOI型衬底、氧化硅阻挡层、第一PB区、第二PB区、第一N+多晶硅区、第二N+多晶硅区、第三N+多晶硅区、N+扩散区、介质隔离层、P+传导区、发射极金属、基极金属和集电极金属。SOI型衬底包括：N+硅层、氧化硅绝缘层和N-硅层；N+扩散区包括：N+发射极、N+集电极和N+接触区；氧化硅阻挡层位于SOI型衬底的上表面，SOI型衬底内部的发射极沟槽侧壁上分别设置有第一PB区和第二PB区，第一PB区和第二PB区之间设置有第一N+多晶硅区，SOI型衬底内部的集电极沟槽内分别设置有第二N+多晶硅区和第三N+多晶硅区，N+扩散区分别与第一N+多晶硅区、第二N+多晶硅区和第三N+多晶硅区相接触，介质隔离层位于器件的上表面，P+传导区位于介质隔离层内部的接触孔中，接触孔分别连接了基极金属和分别与其相对应的第二N+多晶硅区和第三N+多晶硅区，接触孔还连接了发射极金属和与其相对应的第一N+多晶硅区，集电极金属位于器件的底面。该技术方案通过采用发射区、基区、集电区的横向排布形成的横向晶体管，实现了器件内PN结掺杂浓度的均匀分布，增加了器件发射极的面积，进而提高了其发射效率，改善了器件的电流能力，同时降低了器件制作工艺的难度，实现了器件参数的可控，保证了器件质量的稳定性，进而缓解了现有技术存在的器件发射极发射率低、电流放大能力差的技术问题。
在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种横向晶体管的制作方法，其特征在于，包括以下步骤：
步骤一：提供SOI型衬底，所述SOI型衬底包括：N+硅层、氧化硅绝缘层和N-硅层；
步骤二：在所述SOI型衬底的表面沉淀形成氧化硅阻挡层；
步骤三：在所述氧化硅阻挡层上采用光刻和刻蚀工艺形成发射极沟槽，所述发射极沟槽延伸至所述氧化硅绝缘层的上表面；
步骤四：采用侧向注入或固态源扩散的方式在位于所述发射极沟槽的侧壁上的N-硅层内形成第一PB区和第二PB区；
步骤五：在器件的表面及所述发射极沟槽内部涂覆光刻胶层；
步骤六：在所述光刻胶层上通过刻蚀形成集电极沟槽，所述集电极沟槽延伸至所述N+硅层的上表面；
步骤七：去除剩余所述光刻胶层，在所述氧化硅阻挡层的上表面、发射极沟槽内部和集电极沟槽内部填充N+掺杂多晶硅，形成N+多晶硅层；
步骤八：以氧化硅阻挡层为界，对所述N+多晶硅层进行平坦化研磨，形成位于所述发射极沟槽内部的第一N+多晶硅区，以及，分别位于所述集电极沟槽内的第二N+多晶硅区和第三N+多晶硅区；
步骤九：对器件进行高温快速退火处理，在所述第一N+多晶硅区、第二N+多晶硅区和第三N+多晶硅区周围形成N+扩散区，所述N+扩散区包括：分别与所述第一PB区和第二PB区相接触的N+发射极区、与所述N-硅层相接触的N+集电极区、以及与所述N+硅层相接触的N+接触区；
步骤十：在器件的上表面生长形成介质隔离层；
步骤十一：在所述介质隔离层上光刻形成接触孔，所述接触孔分别延伸至所述第一PB区、第二PB区和所述第一N+多晶硅区的上表面，在所述接触孔内进行P+注入形成P+传导区，并在所述第一PB区和第二PB区上方相对应的P+传导区上表面分别通过金属层淀积和刻蚀形成基极金属，在所述第一N+多晶硅区上方相对应的P+传导区上表面通过金属层淀积和刻蚀形成发射极金属；
步骤十二：在器件的底面形成集电极金属。
2.根据权利要求1所述的制作方法，其特征在于，所述步骤三具体为：在所述氧化硅阻挡层上采用氟基气体由上到下刻蚀所述氧化硅阻挡层，再采用氯基气体继续向下刻蚀所述N-硅层至所述氧化硅绝缘层的上表面终止，形成所述发射极沟槽。
3.根据权利要求2所述的制作方法，其特征在于，所述氟基气体为SF6气体、CF4气体、CHF3气体中的任一种，所述氯基气体为氯气或BCL3 气体。
4.根据权利要求1所述的制作方法，其特征在于，所述N+多晶硅层的掺杂浓度为1E20-1E22/cm3。
5.根据权利要求1所述的制作方法，其特征在于，所述退火温度为900~1100℃，所述退火时间为30~120S。
6.根据权利要求1所述的制作方法，其特征在于，所述N+扩散区的厚度为0.1~0.5μm。
7.根据权利要求1所述的制作方法，其特征在于，所述介质隔离层厚度为3000~10000Å。
8.根据权利要求1所述的制作方法，其特征在于，所述发射极沟槽的宽度为0.5~3μm。
9.根据权利要求8所述的制作方法，其特征在于，所述集电极沟槽的宽度为0.3~2μm，且所述发射极沟槽的宽度小于所述发射极沟槽的宽度。
10.一种横向晶体管，其特征在于，所述横向晶体管根据权利要求1至9任一项所述的横向晶体管的制作方法所制备，包括：SOI型衬底、氧化硅阻挡层、第一PB区、第二PB区、第一N+多晶硅区、第二N+多晶硅区、第三N+多晶硅区、N+扩散区、介质隔离层、P+传导区、发射极金属、基极金属和集电极金属；
所述SOI型衬底包括：N+硅层、氧化硅绝缘层和N-硅层；
所述N+扩散区包括：N+发射极区、N+集电极区和N+接触区区；
所述氧化硅阻挡层位于所述SOI型衬底的上表面，所述SOI型衬底内部的发射极沟槽侧壁上分别设置有所述第一PB区和第二PB区，所述第一PB区和第二PB区之间设置有所述第一N+多晶硅区，所述SOI型衬底内部的集电极沟槽内分别设置有第二N+多晶硅区和第三N+多晶硅区，所述N+扩散区分别与所述第一N+多晶硅区、第二N+多晶硅区和第三N+多晶硅区相接触，所述介质隔离层位于器件的上表面，所述P+传导区位于所述介质隔离层内部的接触孔中，所述接触孔分别连接了所述基极金属和分别与其相对应的第二N+多晶硅区和第三N+多晶硅区，所述接触孔还连接了发射极金属和与其相对应的第一N+多晶硅区，所述集电极金属位于器件的底面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810257532.1A CN108511340A (zh) | 2018-03-27 | 2018-03-27 | 一种横向晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810257532.1A CN108511340A (zh) | 2018-03-27 | 2018-03-27 | 一种横向晶体管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108511340A true CN108511340A (zh) | 2018-09-07 |
Family
ID=63378808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810257532.1A Pending CN108511340A (zh) | 2018-03-27 | 2018-03-27 | 一种横向晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108511340A (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4749661A (en) * | 1984-02-03 | 1988-06-07 | Advanced Micro Devices, Inc. | Vertical slot bottom bipolar transistor structure |
| EP0316562A2 (en) * | 1987-11-19 | 1989-05-24 | Texas Instruments Incorporated | Semiconductor bipolar transistors with base and emitter structures in a trench and process to produce same |
| JP2000294563A (ja) * | 1999-04-09 | 2000-10-20 | New Japan Radio Co Ltd | ラテラルバイポーラトランジスタ |
| CN1512595A (zh) * | 2002-12-24 | 2004-07-14 | 国际商业机器公司 | 具有多数载流子累积层作为子集电极的双极晶体管 |
| CN202473933U (zh) * | 2012-03-13 | 2012-10-03 | 无锡新洁能功率半导体有限公司 | 一种改进型终端结构的功率mos器件 |
| CN103022091A (zh) * | 2011-09-23 | 2013-04-03 | 万国半导体股份有限公司 | 带有窄沟槽发射极的横向pnp双极晶体管 |
| CN104167436A (zh) * | 2013-05-16 | 2014-11-26 | 深圳市力振半导体有限公司 | 一种半导体功率器件的结构 |
| CN104183644A (zh) * | 2013-05-22 | 2014-12-03 | 力士科技股份有限公司 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
| CN107665924A (zh) * | 2017-09-19 | 2018-02-06 | 中航（重庆）微电子有限公司 | 一种中低压沟槽型mos器件及其制备方法 |
-
2018
- 2018-03-27 CN CN201810257532.1A patent/CN108511340A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4749661A (en) * | 1984-02-03 | 1988-06-07 | Advanced Micro Devices, Inc. | Vertical slot bottom bipolar transistor structure |
| EP0316562A2 (en) * | 1987-11-19 | 1989-05-24 | Texas Instruments Incorporated | Semiconductor bipolar transistors with base and emitter structures in a trench and process to produce same |
| JP2000294563A (ja) * | 1999-04-09 | 2000-10-20 | New Japan Radio Co Ltd | ラテラルバイポーラトランジスタ |
| CN1512595A (zh) * | 2002-12-24 | 2004-07-14 | 国际商业机器公司 | 具有多数载流子累积层作为子集电极的双极晶体管 |
| CN103022091A (zh) * | 2011-09-23 | 2013-04-03 | 万国半导体股份有限公司 | 带有窄沟槽发射极的横向pnp双极晶体管 |
| CN202473933U (zh) * | 2012-03-13 | 2012-10-03 | 无锡新洁能功率半导体有限公司 | 一种改进型终端结构的功率mos器件 |
| CN104167436A (zh) * | 2013-05-16 | 2014-11-26 | 深圳市力振半导体有限公司 | 一种半导体功率器件的结构 |
| CN104183644A (zh) * | 2013-05-22 | 2014-12-03 | 力士科技股份有限公司 | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 |
| CN107665924A (zh) * | 2017-09-19 | 2018-02-06 | 中航（重庆）微电子有限公司 | 一种中低压沟槽型mos器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100474616C (zh) | 具有增加的导通电阻的沟槽mosfet器件 | |
| CN101924130A (zh) | 具有沟槽式接触孔的沟槽式mosfet及其制备方法 | |
| CN102789987B (zh) | 低米勒电容的超级接面功率晶体管制造方法 | |
| CN101521222B (zh) | 半导体器件及其制造方法 | |
| CN108447911A (zh) | 一种深浅沟槽半导体功率器件及其制备方法 | |
| CN106711207A (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN106783983A (zh) | 一种绝缘栅双极型晶体管器件及其制造方法 | |
| CN101937941B (zh) | 一种晶体硅太阳电池选择性发射结的制作方法 | |
| JPH04283914A (ja) | 貼り合わせ半導体基板とその製造方法 | |
| CN106783956A (zh) | 具有侧壁可变角度的沟槽场限环终端结构及制备方法 | |
| CN101640217A (zh) | 改善微波功率晶体管发射区电流集边效应的结构和方法 | |
| CN103872101A (zh) | 一种绝缘栅场效应晶体管及其制作方法 | |
| CN108511340A (zh) | 一种横向晶体管及其制作方法 | |
| CN115763555A (zh) | 半导体器件 | |
| CN105762077B (zh) | 绝缘栅双极晶体管的制造方法 | |
| CN102738178B (zh) | 一种基于自对准工艺的双多晶SOI SiGe HBT集成器件及制备方法 | |
| CN102723361B (zh) | 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法 | |
| CN101170129A (zh) | 横向pnp晶体管及其制造工艺方法 | |
| CN100431167C (zh) | 双极结型晶体管及其制造方法 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN107393955A (zh) | 一种高效率高可靠度的碳化硅mos管及制造方法 | |
| CN110021658A (zh) | 具有阳极短路npn管结构的深氧化沟槽横向绝缘栅双极型晶体管及其制作方法 | |
| CN204391119U (zh) | 一种双沟槽场效应管 | |
| JPH05506749A (ja) | 絶縁された単結晶シリコンアイランドの製法 | |
| CN207116439U (zh) | 新型沟槽式碳化硅mos管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190708 Address after: 300110 Xindu Building 1-1-505-1 on the southwest side of the intersection of Weijin Road and Wandezhuang Street, Nankai District, Tianjin Applicant after: Huijia network (Tianjin) Technology Co. Ltd. Address before: 029200 No. 101, Unit 3, 6410 Pioneer Road, Tongliao City, Inner Mongolia Autonomous Region Applicant before: Liu Ziqi Applicant before: Huijia network (Tianjin) Technology Co. Ltd. |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180907 |
|
| RJ01 | Rejection of invention patent application after publication |