CN100431167C - 双极结型晶体管及其制造方法 - Google Patents

双极结型晶体管及其制造方法 Download PDF

Info

Publication number
CN100431167C
CN100431167C CNB2005100991630A CN200510099163A CN100431167C CN 100431167 C CN100431167 C CN 100431167C CN B2005100991630 A CNB2005100991630 A CN B2005100991630A CN 200510099163 A CN200510099163 A CN 200510099163A CN 100431167 C CN100431167 C CN 100431167C
Authority
CN
China
Prior art keywords
conductivity type
wellblock
area
substrate
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100991630A
Other languages
English (en)
Other versions
CN1929148A (zh
Inventor
蔡明轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2005100991630A priority Critical patent/CN100431167C/zh
Publication of CN1929148A publication Critical patent/CN1929148A/zh
Application granted granted Critical
Publication of CN100431167C publication Critical patent/CN100431167C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bipolar Transistors (AREA)

Abstract

一种双极结型晶体管元件,此元件的晶体管中的p型井区环绕在n型发射极区周围,且与发射极底部连接,用以作为一基极区。p型基极拾取区与p型基极连接,且环绕于发射极区周围。n型深井区,其与基极区底部以及n型井区的底部连接,用以作为一集电极区。n型井区环绕于基极区周围,并且与n型的深井区连接。n型集电极拾取区连接n型井区,且环绕于基极区周围。隔离结构,位于发射极区与基极区之间以及部分的基极区与部分的n型井区之间。缓冲区位于部分隔离结构下方,且与部分隔离结构共同隔离开p型基极区与n型井区。

Description

双极结型晶体管及其制造方法
技术领域
本发明涉及一种半导体元件的制造方法与结构,尤其涉及一种双极结型晶体管(Bipolar Junction Transistor;BJT)的制造方法与结构。
背景技术
在现代的集成电路设计中,双极结型晶体管常常使用在高电压、高功率(High power)或是高频率(High Frequency)的部分,也可以用作须快速切换的开关(Switch)。双极结型晶体管的基本结构分为pnp结类型与npn结类型两种。典型的npn双极结型晶体管的n型集电极(collector)是由形成于p型衬底的n型井区所构成。p型基极(base)是由位于n型井区中的p型井区所构成。n型发射极(emitter)则是由形成在p型井区中的n型掺杂区构成。由于p型基极的侧向是直接和n型集电极接触的,因此,其反偏结漏电流(reverse junction leakage)的情况非常严重,且其电流增益(current gain)较低。
发明内容
本发明的目的是提供一种双极结型晶体管及其制造法,其可以减少反偏结的漏电流。
本发明的目的是提供一种双极结型晶体管及其制造法,其可以增加电流增益。
本发明提出一种双极结型晶体管,此晶体管包括一具有第一导电型的井区、一具有第二导电型的发射极区、一具有第二导电型的井区、一具有第二导电型的深井区、一隔离结构、一缓冲区、一具有第二导电型的集电极拾取区以及一具有第一导电型的基极拾取区位于具有第一导电型的衬底中。具有第一导电型的井区环绕发射极区周围,且与发射极底部连接,用以作为一基极区。具有第一导电型的基极拾取区与基极区连接,且环绕于发射极区周围。具有第二导电型的深井区,其与基极区底部以及具有第二导电型井区的底部连接,用以作为一集电极区。具有第二导电型的井区环绕于基极区周围,并且与具有第二导电型的深井区连接。具有第二导电型的集电极拾取区连接具有第二导电型的井区,且环绕于基极区周围。隔离结构,位于发射极区与基极区之间以及部分的基极区与部分的具有第二导电型的井区之间。缓冲区位于部分隔离结构下方,且与部分隔离结构共同隔离开具有第一导电型的基极区与具有第二导电型的井区。
在一实施例中,上述缓冲区是一个具有第一导电型的掺杂区且其浓度低于基极区的浓度,或是一个具有第二导电型的掺杂区且其浓度低于第二导电型井区的浓度,或是一个绝缘层。
在一实施例中,上述的双极结型晶体管还包括一层硅化金属层,其位于发射极、具有第二导电型的集电极拾取区以及具有第一导电型的基极拾取区上。
本发明提出一种双极结型晶体管,其包括一具有第一导电型的井区、一具有第二导电型的发射极区、一具有第二导电型的井区、一具有第二导电型的深井区、一隔离结构、一缓冲区、一具有第二导电型的集电极拾取区以及一具有第一导电型的基极拾取区位于具有第一导电型的衬底中。具有第二导电型的井区,位于发射极区两侧。具有第二导电型的集电极拾取区位于发射极区两侧,且与具有第二导电型的井区连接。具有第一导电型的井区,位于发射极与具有第二导电型的井区之间,并且与发射极底部连接,用以作为一基极区。具有第一导电型的基极拾取区位于发射极的两侧且连接该基极区。具有第二导电型的深井区,其与基极区底部以及具有第二导电型井区的底部连接,用以作为一集电极区。隔离结构,位于发射极区与基极区之间以及部分基极区与部分具有第二导电型的井区之间。缓冲区,位于部分隔离结构下方,且与部分隔离结构共同隔离开基极区与具有第二导电型的井区。
在一实施例中,上述缓冲区是一个具有第一导电型的掺杂区且其浓度低于基极区的浓度,或是一个具有第二导电型的掺杂区且其浓度低于第二导电型井区的浓度,或是一个绝缘层。
在一实施例中,上述的双极结型晶体管还包括一层硅化金属层,其位于发射极、具有第二导电型的集电极拾取区以及具有第一导电型的基极拾取区上。
本发明的还提出一种双极结型晶体管的制造方法,此方法是先在具有第一导电型的衬底中形成隔离结构,然后,在具有第一导电型的衬底中形成具有第二导电型的深井区,以作为一集电极区。之后,在衬底中形成具有第二导电型的井区,再于衬底中形成一具有第一导电型的井区,以作为一基极区。在部分隔离结构下方、基极区与第二导电型井区之间形成一缓冲区,此缓冲区与隔离结构共同间隔开基极区与第二导电型井区。其后,在具有第一导电型衬底的表面上选择性地形成具有第二导电型的发射极区以及一具有第二导电型的集电极拾取区,之后再选择性地形成一具有第一导电型的基极拾取区。
在一实施例中,上述缓冲区为具有第一导电型的掺杂区,其浓度低于该基极区的浓度。此外,上述基极区、第二导电型井区以及缓冲区的形成方法是先在具有第一导电型的衬底上形成一第一光致抗蚀剂掩模,并进行一第二导电型的垂直离子注入工艺,以形成第二导电型井区。之后,去除该第一光致抗蚀剂掩模,再于具有第一导电型的衬底上形成一第二光致抗蚀剂掩模,并进行一第一导电型的垂直离子注入工艺,以形成基极区,其中第二导电型井区和基极区之间具有一间隙,该间隙为具有第一导电型的衬底的一部分,其用以作为缓冲层,其后,再去除第二光致抗蚀剂掩模。
在另一实施例中,上述缓冲区为一具有第二导电型的掺杂区,其浓度低于该第二导电型井区的浓度。此外,上述基极区、第二导电型井区以及缓冲区的形成方法是先在具有第一导电型的衬底上形成一层第一光致抗蚀剂掩模,并进行第二导电型的倾斜离子注入工艺,以形成第二导电型井区,并同时在该第二导电型井区和该基极区之间形成该具有第二导电型的掺杂区,以作为缓冲层。之后,去除第一光致抗蚀剂掩模,再于具有第一导电型的衬底上形成一层第二光致抗蚀剂掩模,并进行一第一导电型的垂直离子注入工艺,以形成基极区,然后,再去除该第二光致抗蚀剂掩模。或者,可先形成第二导电型井区以及缓冲层,再形成基极区。
在另一实施例中,上述缓冲区为一绝缘层,此绝缘层是在形成隔离结构的同时形成。
在一实施例中,上述双极结型晶体管的制造方法还包括在发射极、具有第二导电型的集电极拾取区以及具有第一导电型的基极拾取区上形成硅化金属层。
由于本发明的第二导电型井区和第一导电型井区之间是以隔离结构和缓冲区隔开,因此,其可以阻挡或减缓反偏结的漏电流并增加电流增益。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举优选实施例,并配合附图,作详细说明如下。
附图说明
图1绘示本发明一种双极结型晶体管的剖面示意图;
图2绘示图1的一种双极结型晶体管的上视图,其中并未绘示出硅化金属层;
图3绘示图1的另一种双极结型晶体管的上视图,其中并未绘示出硅化金属层;
图4A至4E是依照本发明实施例所绘示的一种双极结型晶体管的制造方法的流程剖面图;
图5是依照本发明另一实施例所绘示的一种双极结型晶体管的制造方法的部分流程剖面图;
图6A至6C是依照本发明另一实施例所绘示的一种双极结型晶体管的制造方法的部分流程剖面图。
主要元件符号说明
200:衬底
202:隔离结构
204:n型深井区(集电极)
206、210、218、224:掩模
207、212、219:离子注入
208:n型并区
214:p型井区(基极)
216、264a:缓冲区
220:n型掺杂区(发射极)
222:n型集电极拾取区
226:p型基极拾取区
228:硅化金属层
250:垫氧化层
252:氮化硅层
254:硬掩模层
256:深沟渠
258、262:绝缘层
260:浅沟渠
264:深沟渠隔离结构
266:浅沟渠隔离结构
270、280、290:区域
307:倾斜离子注入
具体实施方式
图1绘示本发明一种双极结型晶体管的剖面示意图。图2绘示图1的一种双极结型晶体管的上视图,其中并未绘示出硅化金属层。图3绘示图1的另一种双极结型晶体管的上视图,其中并未绘示出硅化金属层。
为了方便说明,以下是以n-p-n型双极结型晶体管来说明本发明,然其并非用以限制本发明的范围。本发明的方法亦可应用于p-n-p型双极结型晶体管。
请参照图1和图2,本发明的双极结型晶体管包括一个隔开p型基极区214与n型井区208的缓冲区216。更具体说,本发明的一实施例的双极结型晶体管是形成在p型的衬底200中,其包括发射极区域270、基极区域280和集电极区域290。发射极区域270具有一n型掺杂区220,用以作为发射极。基极区域280中具有作为基极的p型井区214以及p型基极拾取区226。p型井区214环绕在发射极区220的周围,且以隔离结构202与发射极区220相隔,并且p型井区214则和发射极区220的底部连接。p型基极拾取区226位于p型井区214上且环绕在发射极区220周围。集电极区域290包括作为集电极的n型深井区204、n型并区208以及n型集电极拾取区222。N型深井区204与p型井区214的底部以及n型井区208的底部连接;n型井区208则环绕于p型井区214的周围,且以隔离结构202以及缓冲区216隔开p型井区214;而n型集电极拾取区222则是位于n型井区208上且与其电性连接。本发明的缓冲区216可以是一个p型的掺杂区且其浓度低于基极区220的浓度,例如是掺杂浓度和衬底200相同的p型掺杂区。或者,缓冲区216可以是一个n型掺杂区且其浓度低于n型井区208的浓度,例如是具有浓度梯度的n型掺杂区。或者,缓冲区216可以是一个绝缘层,其材质例如是和隔离结构202材质相同的绝缘材料。为降低n型发射极区220、n型集电极拾取区222以及p型基极拾取区226的阻值,在这一些区域上可再形成硅化金属层228(图2未绘示出)。
由于本发明的n型井区208和p型井区214是以隔离结构202和掺杂浓度低于n型井区208和p型井区214的掺杂浓度或是绝缘材质的缓冲区216隔开,因此,其可以阻挡或减缓反偏结的漏电流(reverse junction leakage)并增加电流增益。
请参照图1和图3,在另一实施例中,p型基极拾取区226同样是与发射极220连接,但仅是位于发射极220的两侧,并未环绕于发射极220的周围;n型井区208亦同样是和n型深井区204连接,但仅是位于p型井区214两侧,而未环绕于其周围;n型集电极拾取区222与n型井区208连接,但亦仅是位于p型井区214两侧,而未环绕于其周围。
本发明的双极结型晶体管的制造方法如图4A至4E所示。
请参照图4A,本发明提出一种双极结型晶体管的制造方法,此方法是先在p型衬底200中形成隔离结构202,例如是以浅沟渠隔离法形成的浅沟渠隔离结构。然后,以离子注入法在衬底200中形成n型深井区204,以作为集电极区。
之后,在衬底200上形成n型井区208,其形成的方法例如是在衬底200上形成一层光致抗蚀剂掩模206。在一实施例中,光致抗蚀剂掩模206是裸露出隔离结构202边界202a以外的衬底200。然后,再进行垂直离子注入工艺207,以在衬底200中形成n型井区208。之后,将光致抗蚀剂掩模206移除。
其后,请参照图4B,于衬底200上形成另一层光致抗蚀剂掩模210。在一实施例中,光致抗蚀剂掩模210是裸露出隔离结构202边界202b内的衬底200表面。然后,进行垂直离子注入工艺212,以在衬底200中形成p型井区214,作为基极区。之后,再将光致抗蚀剂掩模210移除。
在进行上述步骤后,p型井区214和n型井区208之间具有一个未进行上述垂直离子注入工艺207以及212的区域,此区域称之为缓冲区216,其和隔离结构202共同隔开p型井区214和n型井区208。缓冲区216的掺杂型态和掺杂浓度皆与p型衬底200相同。换言之,缓冲区216的掺杂型态和p型井区214相同,其掺杂浓度低于p型井区214。
请参照图5,在另一实施例中,上述的缓冲区216可以是一个掺杂型态和n型井区208相同但浓度较低的n型掺杂区。其形成的方法可以在衬底200上形成上述的光致抗蚀剂掩模206,然后,进行倾斜离子注入工艺307,以在光致抗蚀剂掩模206裸露的衬底200中形成n型井区208,在此同时,紧邻光致抗蚀剂掩模206的隔离结构202下方的区域,因为隔离结构202的阻挡而形成一个具有浓度梯度的n型掺杂区,此区域即为缓冲区216。之后,将光致抗蚀剂掩模206去除,再依照上述图1B的步骤形成p型井区214。
其后,请参照图4C,在衬底200的表面上选择性地形成n型发射极区220以及n型集电极拾取区222。其形成方法例如是在衬底200上形成一层图案化的光致抗蚀剂掩模218,然后,进行离子注入工艺219,再将光致抗蚀剂掩模218去除。
之后,请参照图4D,在衬底200的表面上选择性地形成p型基极拾取区226。其形成方法例如是在衬底200上形成一层图案化的光致抗蚀剂掩模224,然后,进行离子注入工艺225。之后,将光致抗蚀剂掩模224去除。
其后,请参照图4E,在n型发射极区220、n型集电极拾取区222以及p型基极拾取区226上形成硅化金属层228。
在另一实施例中,缓冲区216可以是一个绝缘层,此绝缘层例如是在形成隔离结构202的同时形成。例如,请参照图3A,在衬底200上形成图案化的硬掩模层254,此硬掩模层254例如是由一层垫氧化层250以及一层氮化硅层252构成。之后,以此硬掩模层254为蚀刻掩模,蚀刻衬底200,以在其中形成较深的沟渠256。其后,再于其中填入绝缘层258。
之后,请参照图6B,将绝缘层258以及硬掩模层254图案化,并于衬底200中形成较浅的沟渠260。之后,在衬底200上沉积另一层绝缘层262,以填满浅沟渠260以及深沟渠256。
然后,请参照图6C,以硬掩模层254为终止层,利用化学机械抛光工艺或回蚀刻工艺移除衬底200表面上多余的绝缘层258和262,之后,再去除硬掩模层254,即可完成深沟渠隔离结构264以及浅沟渠隔离结构266的制作。此例中,深沟渠隔离结构264的下半部即为缓冲区264a,用以隔开后续形成的p型井区214和n型井区208。
其后,依照上述的方法形成n型深井区204、n型井区208、p型井区214、n型发射极区220以及n型的集电极拾取区222以及p型基极拾取区226,并于n型发射极区220、n型集电极拾取区222以及p型基极拾取区226上形成硅化金属层228。
以上的实施例是以n-p-n型双极结型晶体管来说明的,然而,实际上,本发明亦可用来形成p-n-p型的双极结型晶体管,即P型深井区204、p型井区208、n型井区214、p型发射极区220以及p型的集电极拾取区222以及n型基极拾取区226。
虽然本发明已以优选实施例揭露如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围的前提下,可作些许的更动与润饰,因此本发明的保护范围当视所附权利要求所界定者为准。

Claims (18)

1.一种双极结型晶体管,包括:
一具有第一导电型的衬底;
一具有第二导电型的一发射极区,位于该具有第一导电型的衬底中;
一具有第一导电型的井区,位于该具有第一导电型的衬底中,其环绕于该发射极区周围且与该发射极底部连接,用以作为一基极区;
一具有第二导电型的井区,位于该具有第一导电型的衬底中,其环绕于该基极区周围;
一具有第二导电型的深井区,位于该具有第一导电型的衬底中,与该基极区底部以及该具有第二导电型井区的底部连接,用以作为一集电极区;
一隔离结构,位于该发射极区与该基极区之间以及部分该基极区与部分该具有第二导电型的井区之间;
一缓冲区,位于部分该隔离结构下方,且与部分该隔离结构共同隔开该基极区与该具有第二导电型的井区;
一具有第二导电型的集电极拾取区,连接该具有第二导电型的井区且环绕该具有第一导电型的井区周围;以及
一具有第一导电型的基极拾取区,连接该基极区且环绕于该发射极区周围。
2.如权利要求1所述的双极结型晶体管,其中该缓冲区为一具有第一导电型的掺杂区,其浓度低于该基极区的浓度。
3.如权利要求1所述的双极结型晶体管,其中该缓冲区为一具有第二导电型的掺杂区,其浓度低于该第二导电型井区的浓度。
4.如权利要求1所述的双极结型晶体管,其中该缓冲区为一绝缘层。
5.如权利要求1所述的双极结型晶体管,还包括一硅化金属层,位于该发射极、该具有第二导电型的集电极拾取区以及该具有第一导电型的基极拾取区上。
6.一种双极结型晶体管,包括:
一具有第一导电型的衬底;
一具有第二导电型的一发射极区,位于该具有第一导电型的衬底中;
一具有第二导电型的井区,位于该发射极区两侧的该具有第一导电型的衬底中;
一具有第一导电型的井区,位于该具有第一导电型的衬底中,其位于该发射极与该具有第二导电型的井区之间并且与该发射极底部连接,用以作为一基极区;
一具有第二导电型的深井区,位于该具有第一导电型的衬底中,与该基极区底部以及该具有第二导电型井区的底部连接,用以作为一集电极区;
一隔离结构,位于该发射极区与该基极区之间以及部分该基极区与部分该具有第二导电型的井区之间;
一缓冲区,位于部分该隔离结构下方,且与部分该隔离结构共同隔开该基极区与该具有第二导电型的井区;
一具有第二导电型的集电极拾取区,位于该具有第一导电型的井区两侧且连接该具有第二导电型的井区;以及
一具有第一导电型的基极拾取区,于该发射极区两侧且连接该基极区。
7.如权利要求6所述的双极结型晶体管,其中该缓冲区为一具有第一导电型的掺杂区,其浓度低于该基极区的浓度。
8.如权利要求6所述的双极结型晶体管,其中该缓冲区为一具有第二导电型的掺杂区,其浓度低于该第二导电型井区的浓度。
9.如权利要求6所述的双极结型晶体管,其中该缓冲区为一绝缘层。
10.如权利要求6所述的双极结型晶体管,还包括一硅化金属层,位于该发射极、该具有第二导电型的集电极拾取区以及该具有第一导电型的基极拾取区上。
11.一种双极结型晶体管的制造方法,包括:
在一具有第一导电型的衬底中形成一隔离结构;
在该具有第一导电型的衬底中形成一具有第二导电型的深井区,以作为一集电极区;
在该具有第一导电型的衬底中形成一具有第二导电型的井区;
在该具有第一导电型的衬底中形成一具有第一导电型的井区,以作为一基极区;
在部分该隔离结构下方、该基极区与该第二导电型井区之间形成一缓冲区,该缓冲区与该隔离结构共同间隔开该基极区与该第二导电型井区;
在该具有第一导电型衬底的表面上选择性地形成一具有第二导电型的发射极区、一具有第二导电型的集电极拾取区;以及
在该具有第一导电型衬底的表面上选择性地形成一具有第一导电型的基极拾取区。
12.如权利要求11所述的双极结型晶体管的制造方法,其中该缓冲区为一具有第一导电型的掺杂区,其浓度低于该基极区的浓度。
13.如权利要求12所述的双极结型晶体管的制造方法,其中该基极区、该第二导电型井区以及该缓冲区的形成方法包括:
在该具有第一导电型的衬底上形成一第一光致抗蚀剂掩模,并进行一第二导电型的垂直离子注入工艺,以形成该第二导电型井区;
去除该第一光致抗蚀剂掩模;
在该具有第一导电型的衬底上形成一第二光致抗蚀剂掩模,并进行一第一导电型的垂直离子注入工艺,以形成该基极区,其中该第二导电型井区和该基极区之间具有一间隙,该间隙为部分该具有第一导电型的衬底,作为该缓冲层;以及
去除该第二光致抗蚀剂掩模。
14.如权利要求11所述的双极结型晶体管的制造方法,其中该缓冲区为一具有第二导电型的掺杂区,其浓度低于该第二导电型井区的浓度。
15.如权利要求14所述的双极结型晶体管的制造方法,其中该基极区、该第二导电型井区以及该缓冲区的形成方法包括:
在该具有第一导电型的衬底上形成一第一光致抗蚀剂掩模,并进行一第二导电型的倾斜离子注入工艺,以形成该第二导电型井区,并同时在该第二导电型井区和该基极区之间形成该具有第二导电型的掺杂区,以作为该缓冲层;
去除该第一光致抗蚀剂掩模;
在该具有第一导电型的衬底上形成一第二光致抗蚀剂掩模,并进行一第一导电型的垂直离子注入工艺,以形成该基极区;以及
去除该第二光致抗蚀剂掩模。
16.如权利要求11所述的双极结型晶体管的制造方法,其中该缓冲区为一绝缘层。
17.如权利要求16所述的双极结型晶体管的制造方法,其中该绝缘层是在形成该隔离结构的同时形成。
18.如权利要求11所述的双极结型晶体管的制造方法,还包括在该发射极、该具有第二导电型的集电极拾取区以及该具有第一导电型的基极拾取区上形成一硅化金属层。
CNB2005100991630A 2005-09-09 2005-09-09 双极结型晶体管及其制造方法 Active CN100431167C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100991630A CN100431167C (zh) 2005-09-09 2005-09-09 双极结型晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100991630A CN100431167C (zh) 2005-09-09 2005-09-09 双极结型晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN1929148A CN1929148A (zh) 2007-03-14
CN100431167C true CN100431167C (zh) 2008-11-05

Family

ID=37859025

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100991630A Active CN100431167C (zh) 2005-09-09 2005-09-09 双极结型晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN100431167C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101699629B (zh) * 2009-10-29 2011-07-20 上海宏力半导体制造有限公司 具有双超浅隔离结构的硅晶体管及其制作方法
TWI560873B (en) * 2016-05-04 2016-12-01 Macronix Int Co Ltd Bipolar junction transistor
CN114784094A (zh) * 2017-05-05 2022-07-22 联华电子股份有限公司 双极性晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5348896A (en) * 1992-11-27 1994-09-20 Winbond Electronic Corp. Method for fabricating a BiCMOS device
US6372595B1 (en) * 1999-12-03 2002-04-16 Legerity, Inc. Lateral bipolar junction transistor with reduced parasitic current loss
CN1607679A (zh) * 2003-10-16 2005-04-20 瑞昱半导体股份有限公司 具有深n井区的串接二极管结构及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5348896A (en) * 1992-11-27 1994-09-20 Winbond Electronic Corp. Method for fabricating a BiCMOS device
US6372595B1 (en) * 1999-12-03 2002-04-16 Legerity, Inc. Lateral bipolar junction transistor with reduced parasitic current loss
CN1607679A (zh) * 2003-10-16 2005-04-20 瑞昱半导体股份有限公司 具有深n井区的串接二极管结构及其形成方法

Also Published As

Publication number Publication date
CN1929148A (zh) 2007-03-14

Similar Documents

Publication Publication Date Title
JP5172330B2 (ja) 半導体デバイスおよびその製造方法
EP1065710A2 (en) Semiconductor device having a recessed gate and method of manufacturing therof
KR101530582B1 (ko) 반도체 소자 및 이의 제조 방법
JP2004079719A (ja) 半導体装置及びその製造方法
US20090206364A1 (en) Insulated gate bipolar transistor and method of fabricating the same
US20090166795A1 (en) Schottky diode of semiconductor device and method for manufacturing the same
US8115273B2 (en) Deep trench isolation structures in integrated semiconductor devices
US20030193077A1 (en) Bipolar transistor and method of fabricating the same
CN100431167C (zh) 双极结型晶体管及其制造方法
CN108109916B (zh) 双极晶体管及其制作方法
US7524730B2 (en) Method of fabricating bipolar junction transistor
US8372723B2 (en) Bipolar device having buried contacts
CN108054096B (zh) 双极晶体管的制作方法
JP3493681B2 (ja) 埋込みアバランシュ・ダイオード
CN108063162B (zh) 双极晶体管的制作方法
CN108155098B (zh) 双极晶体管的制作方法
US7811894B2 (en) Bipolar junction transistor and manufacturing method thereof
US20080230872A1 (en) Bipolar transistor and method for manufacturing the same
KR102141845B1 (ko) 고전력 스위칭용 반도체 소자 및 그 제조방법
CN112864230B (zh) 双极晶体管及其制作方法
JP2001267326A (ja) 半導体装置及びその製造方法
CN100353540C (zh) 半导体器件的接触结构及其制造方法
KR100273121B1 (ko) 접합형 바이폴라 트랜지스터 및 그 제조방법
JPH10335346A (ja) ラテラルpnpバイポーラ電子デバイスおよびその製造方法
KR100262802B1 (ko) 횡방향 바이폴라 트랜지스터를 적용한 인터그래이티드 인젝션 로직소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant