CN1607679A - 具有深n井区的串接二极管结构及其形成方法 - Google Patents

具有深n井区的串接二极管结构及其形成方法 Download PDF

Info

Publication number
CN1607679A
CN1607679A CN 200310100542 CN200310100542A CN1607679A CN 1607679 A CN1607679 A CN 1607679A CN 200310100542 CN200310100542 CN 200310100542 CN 200310100542 A CN200310100542 A CN 200310100542A CN 1607679 A CN1607679 A CN 1607679A
Authority
CN
China
Prior art keywords
wellblock
aforementioned
dark
type
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200310100542
Other languages
English (en)
Inventor
叶达勋
李朝政
曹太和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN 200310100542 priority Critical patent/CN1607679A/zh
Publication of CN1607679A publication Critical patent/CN1607679A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

一种具有深N井区的串接二极管，并将该串接二极管所寄生的晶体管的基极浮接，藉以有效降低泄漏于P型基材的漏电电流。该串接二极管包含：一P型基材；一深N井区，是形成于P型基材上；多个二极管组件，是形成于深N井区上；以及多个导体，藉以串接多个二极管组件。其中每个二极管组件包含：一P型井区，是形成于深N井区上；一P型高掺杂区，是形成于P型井区上；以及一N型高掺杂区，是形成于P型井区上，并与P型高掺杂区相隔离。

Description

具有深N井区的串接二极管结构及其形成方法
技术领域
本发明涉及一种串接二极管结构，特别是一种具有深N井区的串接二极管结构及其形成方法。
背景技术
为了构成高电路集积密度并达到预期的功能，缩小尺寸的金氧半场效晶体管(MOSFET)已使用于先进的集成电路技术中。但为了符合固定的场比(fieldscaling)需求，在许多集成电路技术中亦将工作电压(power supply voltage)比例地降低。因此，在计算机结构中需具备接口(interface)来连接具有不同工作电压的半导体芯片(semiconductor chip)或子系统(sub-system)。由于具有混合的工作电压，芯片之间接口的I/O电路必须具备避免电压过高(overstress)以及防止不宜的漏电流路径(current leakage path)的功能。静电放电(electrostatic discharge，以下简称ESD)防护电路亦必须满足相同的接口状态与限制。
图1显示习知具有ESD箝制电路(clamp circuit)的集成电路结构图。如该图所示，一般的集成电路10包含有输入接点(input pad)11、输出接点(outputpad)13、内部电路(internal circuit)12、输入接点箝制电路(clampcircuit)14、输出接点箝制电路15、以及ESD箝制电路16。内部电路12、输入接点箝制电路14、输出接点箝制电路15、以及ESD箝制电路16都跨接于工作电压VDD与VSS之间。输入接点箝制电路14一般包含两个串接的二极管Dp1、Dn1、以及一个电阻R1，且输入接点11经由电阻连接于二极管Dp1、Dn1之间，并连接至内部电路12。而输出接点箝制电路15一般包含一PMOS晶体管、一NMOS晶体管、以及两个二极管Dp2、Dn2。ESD箝制电路16用来保护该集成电路10不受静电破坏。亦即，当有静电经由接点(pad)、电压源(VDD、VSS)等灌入集成电路10时，ESD箝制电路16会排出静电电流，而不会破坏内部电路12。
图2显示以串接的二极管作为ESD箝制电路的结构图。如该图所示，ESD箝制电路16是由m个二极管D1～Dm串接而成，且第一工作电压VDD连接于第一个二极管D1的P极，第二工作电压VSS连接于第m个二极管Dm的N极。其中，第一工作电压VDD的电位高于第二工作电压VSS。由于每个二极管均有一个导通电压，例如0.8V，当跨接于二极管两端的电压高于该导通电压时，才会有较大电流流过该二极管。因此，利用该特性即可根据需要串接多个二极管，使其整体的导通电压符合要求。
图3显示美国专利第6,537,868号[形成低漏电电流的串接二极管的方法(method for forming novel low leakage current cascaded diodes tructure)]的结构图。该串接二极管16可作为ESD箝制电路，且如该图所示，该串接二极管16是形成于一P型基材161上。每个二极管包含形成于P型基材161上的深N井区(Deep Nwe11，DNW)162、形成于该深N井区162的N井区163、形成于该N井区163的P型高参杂164、以及形成于该N井区163的N型高参杂165。而且，该串接二极管16中还由P型高参杂164、N井区163(包含深N井区162与N型高参杂165)、以及P型基材161寄生出一晶体管166，且基极(Base)是连接于N型高参杂165。
图4为图2的串接二极管结构所寄生生晶体管电路。因此，如图4所示，该串接二极管16亦会经由多个晶体管166产生漏电电流。虽然该串接二极管16可藉由深N井区162来降低漏电电流，但仍无法有效降低。
发明内容
有鉴于上述问题，本发明的目的是提出一种具有深N井区的串接二极管结构，且将该串接二极管结构所寄生的晶体管的基极浮接，藉以有效降低泄漏于P型基材的漏电电流。
本发明的上述目的是由如下技术方案来实现的。
一种具有深N井区的串接二极管结构，包含：
一P型基材；
一深N井区，是形成于前述P型基材上；
多个二极管组件，是形成于前述深N井区上；以及
多个导体，藉以串接前述多个二极管组件；
其中前述每个二极管组件包含：
一P型井区，是形成于前述深N井区上；
一P型高掺杂区，是形成于前述P型井区上；以及
一N型高掺杂区，是形成于前述P型井区上，并与前述P型高掺杂区相隔离；
其特征是：该P型井区、该深N井区及该P型基材是用以形成具有浮接的基极的一双载子晶体管(BJT)。
所述的具有深N井区的串接二极管结构，其特征是：还包含一N型井区，是形成于前述深N井区上的前述P型井区周围，藉以隔开前述多个二极管组件的P型井区。
所述的具有深N井区的串接二极管结构，其特征是：还包含多个隔离浅沟，是形成于前述N型井区上，藉以隔开前述多个二极管组件之间高掺杂区。
所述的具有深N井区的串接二极管结构，其特征是：还包含多个隔离浅沟，是形成于前述P型井区上，藉以隔开前述多个二极管组件之内的高掺杂区。
本发明还提供一种形成具有深N井区的串接二极管的方法。
一种形成具有深N井区的串接二极管的方法，该串接二极管结构可降低漏电电流，该方法的特征是包含：
形成深N井区，是在一P型基材上形成一深N井区；
形成多个二极管，是于前述深N井区上形成多个二极管，每个二极管包含位于该深N井区上的一P井区域、位于该P井区域上的一P型高掺杂区与一N型高掺杂区，使该P井区域、该深N井区、以及前述P型基材所寄生的晶体管的基极浮接，藉以有效降低泄漏于P型基材的漏电电流；以及
串接前述多个二极管，是将前述多个二极管的P型高掺杂区与相邻二极管的N型高掺杂区导电连接。
所述的形成具有深N井区的串接二极管的方法，其特征是：还包含将前述串接二极管的前端二极管的P型高掺杂区导电连接于一高工作电压，以及将前述串接二极管的末端二极管的N型高掺杂区导电连接于一低工作电压。
本发明的优点在于：
由于该串接二极管结构所寄生的晶体管的基极浮接，所以有效降低泄漏于P型基材的漏电电流。
以下参考附图详细说明本发明具有深N井区的串接二极管结构。
附图说明
图1显示习知具有ESD箝制电路(clamp circuit)的集成电路结构图。
图2显示以串接的二极管作为ESD箝制电路的结构图。
图3显示习知串接二极管的结构图。
图4为图2的串接二极管结构所寄生生晶体管电路。
图5显示本发明具有深N井区的串接二极管结构。
图6显示本发明具有深N井区的串接二极管结构的对应电路图。
图7为本发明的寄生PNP双载子晶体管崩溃电压特性。
具体实施方式
图5显示本发明具有深N井区的串接二极管结构。如该图所示，本发明具有深N井区的串接二极管50的每个二极管是形成于一深N井区52，而该深N井区52是形成于一P型基材51上。每个二极管包含一形成于深N井区52的P井区域53、一形成于P井区域53的P型高参杂区54、以及形成于P井区域53的N型高参杂区55。P型高参杂区54与N型高参杂区55是由一隔离浅沟(shallow trench isolation，STI)56隔开。另外，每个二极管的P井区域53之间是由N井区域57隔开，且该N井区域57上方亦形成一隔离浅沟58隔开P型高参杂区54与另一二极管的N型高参杂区55。而且，中间的二极管的P型高参杂区54是经由连接线连接相邻二极管的N型高参杂区55，藉以将每个二极管串接起来。而该串接二极管的前端二极管D1的P型高参杂区54是连接于第一工作电压VDD，末端二极管Dm的N型高参杂区55是连接于第二工作电压VSS，且第一工作电压VDD高于第二工作电压VSS。
再参考图5，本发明具有深N井区的串接二极管50中是由P型高参杂区54(包含P井区域53)、深N井区52、以及P型基材51寄生出一晶体管58。但是，如图所示，该晶体管58的基极(Base)是呈浮接(floating)状态，亦即该晶体管58的基极并未如习知的晶体管166(图3)一样连接于高参杂区。
图6显示本发明具有深N井区的串接二极管结构的对应电路图。如图6所示，该串接二极管50包含m个串接的二极管D1～Dm、以及m个寄生的晶体管T1～Tm。但由图6可了解到，每个晶体管T1～Tm的射极(emitter)连接于二极管的接点、基极为浮接状态、以及源极(source)接地。因此，由于晶体管的基极为浮接状态，经由射极流向源极的漏电电流会有效降低。
因此，本发明具有深N井区的串接二极管结构利用串接二极管置于浮接的深N井区以有效降低泄漏于P型基材的漏电电流。其结构特色包含了：
1、深N井区采用高能量离子布植(高于1000000电子伏特)，所形成的深度与厚度分别为1um与1.5um。对于接近基板表面的串接二极管电性特性不会造成影响。
2、利用深N井区所形成的寄生PNP双载子晶体管(BJT)(P井区域_深N井区_P型基材)，射极(P井区域)、基极(深N井区)、与集极(P型基材)参杂浓度皆远比传统双载子晶体管结构为低，故可提供较高的崩溃电压与较低的界面漏电流。图7为此寄生PNP双载子晶体管崩溃电压特性。
3、如前所述，1.5um厚的深N井区同时有效降低寄生PNP双载子晶体管的电流增益。此低电流增益可以防止噪声触发基极(深N井区)所产生的集极(P型基材)漏电电流。
以上虽以实施例说明本发明，但并不因此限定本发明的范围，只要不脱离本发明的要旨，该行业者可进行各种变形或变更。

Claims (6)

1、一种具有深N井区的串接二极管结构，包含：
一P型基材；
一深N井区，是形成于前述P型基材上；
多个二极管组件，是形成于前述深N井区上；以及
多个导体，藉以串接前述多个二极管组件；
其中前述每个二极管组件包含：
一P型井区，是形成于前述深N井区上；
一P型高掺杂区，是形成于前述P型井区上；以及
一N型高掺杂区，是形成于前述P型井区上，并与前述P型高掺杂区相隔离；
其特征是：该P型井区、该深N井区及该P型基材是用以形成具有浮接的基极的一双载子晶体管(BJT)。
2、根据权利要求1所述的具有深N井区的串接二极管结构，其特征是：还包含一N型井区，是形成于前述深N井区上的前述P型井区周围，藉以隔开前述多个二极管组件的P型井区。
3、根据权利要求2所述的具有深N并区的串接二极管结构，其特征是：还包含多个隔离浅沟，是形成于前述N型井区上，藉以隔开前述多个二极管组件之间高掺杂区。
4、根据权利要求2所述的具有深N井区的串接二极管结构，其特征是：还包含多个隔离浅沟，是形成于前述P型井区上，藉以隔开前述多个二极管组件之内的高掺杂区。
5、一种形成具有深N井区的串接二极管的方法，该串接二极管结构可降低漏电电流，该方法的特征是包含：
形成深N井区，是在一P型基材上形成一深N井区；
形成多个二极管，是于前述深N井区上形成多个二极管，每个二极管包含位于该深N井区上的一P井区域、位于该P井区域上的一P型高掺杂区与一N型高掺杂区，使该P井区域、该深N井区、以及前述P型基材所寄生的晶体管的基极浮接，藉以有效降低泄漏于P型基材的漏电电流；以及
串接前述多个二极管，是将前述多个二极管的P型高掺杂区与相邻二极管的N型高掺杂区导电连接。
6、根据权利要求5所述的形成具有深N井区的串接二极管的方法，其特征是：还包含将前述串接二极管的前端二极管的P型高掺杂区导电连接于一高工作电压，以及将前述串接二极管的末端二极管的N型高掺杂区导电连接于一低工作电压。
CN 200310100542 2003-10-16 2003-10-16 具有深n井区的串接二极管结构及其形成方法 Pending CN1607679A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200310100542 CN1607679A (zh) 2003-10-16 2003-10-16 具有深n井区的串接二极管结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200310100542 CN1607679A (zh) 2003-10-16 2003-10-16 具有深n井区的串接二极管结构及其形成方法

Publications (1)

Publication Number Publication Date
CN1607679A true CN1607679A (zh) 2005-04-20

Family

ID=34756000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200310100542 Pending CN1607679A (zh) 2003-10-16 2003-10-16 具有深n井区的串接二极管结构及其形成方法

Country Status (1)

Country Link
CN (1) CN1607679A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431167C (zh) * 2005-09-09 2008-11-05 联华电子股份有限公司 双极结型晶体管及其制造方法
CN102385643A (zh) * 2010-09-01 2012-03-21 上海宏力半导体制造有限公司 一种带dnw的pnp双极结型晶体管的建模方法
CN103094273A (zh) * 2011-10-31 2013-05-08 旺宏电子股份有限公司 静电放电保护元件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100431167C (zh) * 2005-09-09 2008-11-05 联华电子股份有限公司 双极结型晶体管及其制造方法
CN102385643A (zh) * 2010-09-01 2012-03-21 上海宏力半导体制造有限公司 一种带dnw的pnp双极结型晶体管的建模方法
CN103094273A (zh) * 2011-10-31 2013-05-08 旺宏电子股份有限公司 静电放电保护元件
CN103094273B (zh) * 2011-10-31 2016-02-24 旺宏电子股份有限公司 静电放电保护元件

Similar Documents

Publication Publication Date Title
JP4228586B2 (ja) 半導体装置
CN100342535C (zh) 用于芯片上静电放电保护的具有深n型阱的有效开启双极结构
CN1741269A (zh) 使用三重阱结构的基底触发的静电保护电路
CN1396662A (zh) 绝缘层有硅的低电压触发硅控整流器及静电放电防护电路
CN1130770C (zh) 静电放电保护电路
CN1426108A (zh) 用于集成电路中的静电放电保护的电路和方法
CN1855494A (zh) 用于半导体装置的具有scr结构的esd保护电路
CN1210801C (zh) 改进的静电放电二极管结构
CN1361552A (zh) 半导体集成电路装置及其制造方法
CN1841873A (zh) 静电放电防护电路及其布局
CN108807376B (zh) 一种低压mos辅助触发scr的双向瞬态电压抑制器
CN1324716C (zh) 半导体元件
CN1901192A (zh) 高电压静电放电防护装置及其制作方法
CN1202733A (zh) 半导体电路的保护电路
CN1870263A (zh) 半导体基底上的防护环系统
CN1510749A (zh) 具有自身触发效能的静电放电防护电路
CN1581354A (zh) 半导体器件
CN1473362A (zh) 具有改进的静电放电耐压的半导体装置
CN1139991C (zh) 半导体集成电路
US7969697B2 (en) Low-voltage CMOS space-efficient 15 KV ESD protection for common-mode high-voltage receivers
TWI302031B (en) Cascaded diode structure with deep n-well and method for making the same
CN1607679A (zh) 具有深n井区的串接二极管结构及其形成方法
CN1476090A (zh) 用于芯片上静电放电保护的双极结晶体管及其方法
CN1241262C (zh) 静电放电防护电路与相关的金属氧化半导体晶体管结构
CN1311550C (zh) 二极管串esd保护电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication