CN1870263A - 半导体基底上的防护环系统 - Google Patents

半导体基底上的防护环系统 Download PDF

Info

Publication number
CN1870263A
CN1870263A CNA2006100758414A CN200610075841A CN1870263A CN 1870263 A CN1870263 A CN 1870263A CN A2006100758414 A CNA2006100758414 A CN A2006100758414A CN 200610075841 A CN200610075841 A CN 200610075841A CN 1870263 A CN1870263 A CN 1870263A
Authority
CN
China
Prior art keywords
protective ring
supply voltage
dielectric layer
suprabasil
biased
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100758414A
Other languages
English (en)
Other versions
CN100444386C (zh
Inventor
李政宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1870263A publication Critical patent/CN1870263A/zh
Application granted granted Critical
Publication of CN100444386C publication Critical patent/CN100444386C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体基底上的防护环系统，用以保护一集成电路。一第一防护环区域形成于该基底中的一阱区中。一第一电容形成于该第一防护环区域中。该电容包含有二阱接触区以及一第一介电层。该二阱接触区形成于该阱区中，且偏压于一第一供应电压。该第一介电层设于该二阱接触区之间，具有一第一边与该阱区接触。与该第一供应电压互补的一第二供应电压是提供与该第一介电层的一第二边，以于该第一介电层造成跨压，而提供一内建的局部电容。本发明所述半导体基底上的防护环系统，增加了空穴收集的能力。

Description

半导体基底上的防护环系统
技术领域
本发明是关于半导体装置，尤指可以增进对于扩散的离子与噪声的防护力的防护环结构。
背景技术
防护环(guard ring)是一种防护性的结构，用来包围半导体装置中部分的主动区域。利用将防护环偏压到一个高或低的电压，防护环可以防堵离子污染或是噪声的扩散，而这些污染或是噪声可能在晶片制造过程中，穿过已经切割好的晶片的边缘。此外，防护环可以作为一个物理性的“墙”，隔离并提供半导体装置一个机构上的稳定状态。
现有的集成电路具有数个电路群，每个电路群具有不同的特性以及担负不同的功能。某些电路群必须跟其他的电路群相隔离。传统上，尽管一个晶片可能有许多带有不同的特性的电路群，但是一个晶片只具有一单一的防护环来保护其中的所有的主动电路群。比较新的技术则使用多重的防护环，特别是当集成电路同时具有数字跟逻辑电路群时。
举个例子来说，电路群的隔离对于降低噪声的扩散是必要的。在比较大的集成电路中，噪声很容易到处乱跑，而且容易引起许多不需要也无法控制的噪声耦合状况，保护环可以些许地阻挡噪声。此外，保护环也可以用以隔开具有不同操作电压的电路群。目前的高功率但是低电压的晶体管需要有不同的操作电压，而这就是电压栓锁(latch up)发生的原因之一。栓锁是指电路吃掉了大量无法控制的电流，而把电压锁死在一个不想要且无法控制的电平，所以造成了电路无法操作。
当主动元件在操作时，电子或是空穴将会因为元件中的电压差，而在主动元件内流动。有些电子或是空穴会逃离主要的电流路径，然后跑到邻近的主动元件中，因而产生错误的动作、导致元件效能不佳、或是引起栓锁效应。防护环可以用来防止电子或是空穴跑到其他元件。一般的防护环是作为阱区或是基底的接触区，被适当的偏压来收集乱跑的电子或是空穴。为了降低少量载流子的移动，适当偏压的防护环也可以改善效能。
传统防护环的配电，是将高电压(Vdd)接到N型阱区中的N+掺杂区，将接地电压(Vss)接到P型基底中的P+掺杂区。但是，一旦主动元件所产生的动态电流过大，而导致了区域性的电压下降，这样传统的防护环配电方法就不够了。区域性的电压下降不但会导致效能衰减，还会导致电路功能错误以及时序上的错乱。随着元件变的越小且需要更少的功率，这个问题益发严重。在最差的情况下，整个电路可能会因为区域性的电压下降，而根本就不能动作。
因此，在防护环的设计上，除了收集乱跑的电子或是空穴的功能外，还需要有额外的设计来达到保护的目的。
发明内容
本发明提供一种于一半导体基底上的防护环(guard ring)系统，用以保护一集成电路(integrated circuit)。一第一防护环区域形成于该基底中的一阱区中。一第一电容形成于该第一防护环区域中。该电容包含有二阱接触区以及一第一介电层。该二阱接触区形成于该阱区中，且偏压于一第一供应电压。该第一介电层设于该二阱接触区之间，具有一第一边与该阱区接触。与该第一供应电压互补的一第二供应电压是提供与该第一介电层的一第二边，以于该第一介电层造成跨压，而提供一内建的局部电容。
本发明是这样实现的：
本发明提供一种半导体基底上的防护环系统，该半导体基底上的防护环系统用以保护一集成电路，包含有：一第一防护环区域，其中具有一电容，包含有：二第一接触区，形成于该基底中，且偏压于一第一供应电压；以及一第一介电层，设于该二第一接触区之间，具有一第一边，透过该二第一接触区偏压于一第一供应电压，以及一第二边，偏压于一第二供应电压，以于该第一介电层造成跨压，而提供一内建的局部电容；以及一第二防护环区域，邻近于该第一防护环区域。
本发明所述的半导体基底上的防护环系统，该第二防护环区域包含有：至少二第二接触区，形成于该基底中，且偏压于该第二供应电压；以及一第二介电层，设于该二第二接触区之间，具有一第一边，透过该二第二接触区偏压于该第二供应电压，以及一第二边，偏压于该第一供应电压，以于该第二介电层造成跨压，而提供一内建的局部电容。
本发明所述的半导体基底上的防护环系统，该第二防护环区域另包含有耦接到该第二供应电压的一接触区。
本发明所述的半导体基底上的防护环系统，该第一防护环区域是被一预定导电型的一阱区所围绕。
本发明所述的半导体基底上的防护环系统，另包含有一第一多晶层，设于该第一介电层上，以提供该第二供应电压。
本发明所述的半导体基底上的防护环系统，另包含有一第一多晶层，设于该第二介电层上，以提供该第一供应电压。
本发明所述的半导体基底上的防护环系统，该第一介电层是为输出/入晶体管所使用的氧化层所构成。
本发明所述半导体基底上的防护环系统，增加了空穴收集的能力。
附图说明
图1中显示了两个传统的防护环；
图2A中显示了一个传统的防护环以及依据本发明的一实施例的一个防护环；
图2B中显示了一个传统的防护环以及依据本发明的一实施例的另一个防护环；
图3A中同时显示了依据本发明的一实施例实施的两个防护环；
图3B中同时显示了依据本发明的一实施例实施的另两个防护环。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下：
以下提供防护环的仔细描述，用以提供除了收集乱跑的电子或是空穴的功能外的额外保护。
图1为一CMOS元件100的局部剖面图。图1中同时显示了两个传统的防护环。结构上，于P型基底102上，CMOS元件100具有一N型阱104。主动元件PMOS 106就形成于N型阱104中。PMOS106可以是一单一元件，譬如说是一个晶体管，但也可以代表放在集成电路中一特定区域中的一群元件。N型阱104中也具有防护环108。防护环108是以一N型重掺杂区所构成。将防护环108接到适当的高电压，收集从NMOS 112所逃掉且跑过来的电子。在此例子中，防护环108连接到集成电路的一个操作电压上Vdd。另一个防护环110则形成在P型基底102上，用来收集从PMOS 106逃掉的空穴。NMOS 112所代表的，可以是单一个元件，譬如说单一个晶体管，或是放在集成电路中一特定区域中的一群元件。防护环110同时作为基底接触区，将P型基底102偏压到接地电位或是Vss。防护环可能会，也可能不会，环绕邻近主动的CMOS元件，而且，防护环也可以解读成由许多段所构成。
以上的传统设计有个缺点，防护环108以及110所创造出来的电场并没有强壮到足以防止邻近CMOS装置所产生的噪声进入元件106以及112。增加多重的防护环是可以增强电场，但是增加的防护环往往需要有额外的IC面积与昂贵的成本。
图2A为一CMOS元件200的局部剖面图。图2A中同时显示了一个传统的防护环210以及依据本发明的一实施例的一个防护环208。防护环208建立在一个N型阱中，大致上具有一个NMOS电容架构。结构上，于P型基底202上，CMOS元件200具有一N型阱204。主动元件PMOS 206就形成于N型阱204中。防护环208也在N型阱204中，具有一个电容结构，以N型阱204直接作为电容的下电极。另一个防护环区域，譬如说P型防护环210是放在P型基底202中，位于主动元件206跟212之间。P型防护环210与P型基底202之间P+/P-接面可以捕捉大多数射到P型基底202中的空穴。防护环210放置在邻近防护环208的地方。这里所谓“邻近”的意思是指防护环210与防护环208之间没有其他电子元件或是架构。防护环210与防护环208靠的越近，对于电压稳定的效果越好。
防护环208是以一个NMOS为架构。两个N型阱接触区214与216是以N型物质重掺杂进入N型阱204中所形成。一介电层，譬如说氧化层218，长在N型阱204上，如同元件206与212所需要的氧化层一样。这个氧化层也可以用输出/入晶体管所使用的氧化层所构成。输出/入晶体管所使用的氧化层一般比内部电路的晶体管所使用的栅氧化层来的厚，以防止输出/入的较大电压电流对于输出/入栅氧化层造成的损害。一多晶(polycrystalline)层220或是其他类似的导电物质沉积于氧化层218上，与阱接触区214与216相对齐，且位于阱接触区214与216之间。氧化层218与多晶硅层220构成了NMOS的栅极。阱接触区214与216偏压在一个比P型基底202高的电位，来逆偏压N型阱/P基底接面。阱接触区214与216都偏压在一个正电压，譬如说Vdd，来使空乏区(depletion region)能够更深入N型阱或是P型基底，来增加收集的能力。多晶硅层220偏压在跟P型基底202一样的电压，而在此实施例中，P型基底202的电压是接地的Vss。
本实施例的好处是在于防护环208的架构。防护环208的配电方式使得这个NMOS晶体管变成了一个NMOS电容。防护环208本身长度所产生的电阻以及防护环208上的NMOS电容值一起构成了一个噪声滤波器(noise filter)。电容架构可以挡住邻近元件的暂态反应而导致的过度拉高或是拉低电压。而暂态反应可能来自低程度的静电放电事件、短暂的电压不稳定、或是邻近高速切换的元件所产生的突波(signal spikes)。
图2B为一CMOS元件222的局部剖面图。图2B中同时显示了一个传统的防护环以及依据本发明的一实施例的一个防护环208。防护环208并没有在N型阱204中，但是一样具有NMOS电容架构。图2B跟图2A很类似，主要的差别在于防护环208座落于N型阱204的外面。此实施例中，阱接触区214与216有较低的电子收集效率，但是，还是可以提供电源Vdd跟Vss稳定的效果。虽然没有接到N型阱204，连接到Vdd的阱接触区214与216还是可以帮助使空乏区(depletion region)能够更深入P型基底，来增加空穴收集的能力。
图3A为一CMOS元件300的局部剖面图。图3A中同时显示了依据本发明的一实施例实施的两个防护环310与308，一个是设在P型基底中的PMOS电容，另一个是设在N型阱中的NMOS电容。结构上，于P型基底302上，CMOS元件300具有一N型阱304。防护环308设于N型阱304中，就在PMOS元件306的旁边。防护环308大致有一个NMOS的架构。防护环310在P型基底302中，用来收集从PMOS元件306与P型基底302来的空穴。
两个阱接触区314与316是用N型掺杂物重掺杂于N型阱304来形成，同时构成了NMOS结构中的漏极与源极。N型阱304上长了一输出/入氧化层318。一多晶层320沉积在氧化层318上，置于阱接触区314与316之间，且大约跟阱接触区314与316对齐。氧化层318与多晶层320构成了NMOS的栅极。阱接触区314与316偏压在一个比P型基底302高的电压，来逆偏压N型阱/P基底接面。阱接触区314与316都偏压在一个正电压，譬如说Vdd，来使空乏区(depletion region)能够更深入N型阱或是P型基底，来增加收集的能力。多晶硅层320偏压在跟P型基底302一样的电压，而在此实施例中，P型基底302的电压是接地的Vss。
防护环310是建立在一个PMOS的架构上。两个接触区322与324是用P型掺杂物重掺杂于P型基底302来形成，同时构成了PMOS结构中的漏极与源极。P型基底302上长了一输出/入氧化层326。一多晶层328沉积在氧化层326上，置于接触区322与324之间，且大约跟接触区322与324对齐。氧化层326与多晶层328构成了PMOS的栅极。P型基底302透过接触区322与324偏压在Vss或是接地，来顺偏压N型阱/P基底接面。接触区322与324都偏压在一个接地电压Vss，来使空乏区(depletion region)能够更深入P型基底302，来增加电子收集的能力。多晶硅层328偏压在比P型基底302高的电压，而在此实施例中，多晶硅层328偏压电压是Vdd。
本实施例的好处在于防护环308是一个NMOS结构，而防护环310是一个PMOS结构。防护环308的栅极上的负偏压，以及防护环310的栅极上的正电压，构成了一个地方性的能量存放元件。外界动态的电流对于CMOS 300的Vss或是Vdd影响的效果，将会因为这个地方性能量存放元件的存在而减低。所以，CMOS 300的Vss与Vdd会比较稳定。
图3B为一CMOS元件330的局部剖面图。图3B中同时显示了依据本发明的一实施例的两个防护环310与308。防护环310在P型阱302上，具有PMOS电容架构，防护环308并没有在N型阱304中，但是一样具有NMOS电容架构。图3B跟图3A很类似，防护环310还是在一样的位置，但是防护环308座落于N型阱304的外面。此实施例中，阱接触区314与316有较低的电子收集效率，但是，还是可以提供电源Vdd跟Vss稳定的效果。虽然没有接到N型阱304，连接到Vdd的阱接触区314与316还是可以帮助使空乏区(depletion region)能够更深入P型基底302，来增加空穴收集的能力。
本发明利用在防护环上产生MOS电容，来降低了电源噪声以及区域性电压不稳定的现象。电容可以作为一个噪声滤波器以及一个ESD防护元件。本发明的另一个主要好处在于这些防护环的制造方法都跟传统的主动元件的制造方法相容。特别的是，在P型基底上具有P型重掺杂的防护环可以放在主动元件旁边，来吸收乱跑的正离子或是空穴，在厚厚的N型阱上具有N型重掺杂的防护环可以放在主动元件旁边，来吸收乱跑的负离子或是电子。利用传统的制造技术，可以在防护环上形成类似CMOS的晶体管结构，再加上适当的偏压连线，就可以变成CMOS电容，来滤除噪声。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
CMOS元件：100、200、222、300、330
P型基底：102、202、302
N型阱：104、204、304
PMOS：106、206、306
防护环：108、110、208、210、308、310
NMOS：112、212、312
阱接触区：214、216、314、316
氧化层：218、318、326
多晶硅层：220、320、328
接触区：322、324

Claims (7)

1.一种半导体基底上的防护环系统，其特征在于，该半导体基底上的防护环系统用以保护一集成电路，包含有：
一第一防护环区域，其中具有一电容，包含有：
二第一接触区，形成于该基底中，且偏压于一第一供应电压；以及
一第一介电层，设于该二第一接触区之间，具有一第一边，透过该二第一接触区偏压于一第一供应电压，以及一第二边，偏压于一第二供应电压，以于该第一介电层造成跨压，而提供一内建的局部电容；以及
一第二防护环区域，邻近于该第一防护环区域。
2.根据权利要求1所述的半导体基底上的防护环系统，其特征在于，该第二防护环区域包含有：
至少二第二接触区，形成于该基底中，且偏压于该第二供应电压；以及
一第二介电层，设于该二第二接触区之间，具有一第一边，透过该二第二接触区偏压于该第二供应电压，以及一第二边，偏压于该第一供应电压，以于该第二介电层造成跨压，而提供一内建的局部电容。
3.根据权利要求1所述的半导体基底上的防护环系统，其特征在于，该第二防护环区域另包含有耦接到该第二供应电压的一接触区。
4.根据权利要求1所述的半导体基底上的防护环系统，其特征在于，该第一防护环区域是被一预定导电型的一阱区所围绕。
5.根据权利要求2所述的半导体基底上的防护环系统，其特征在于，另包含有一第一多晶层，设于该第一介电层上，以提供该第二供应电压。
6.根据权利要求5所述的半导体基底上的防护环系统，其特征在于，另包含有一第一多晶层，设于该第二介电层上，以提供该第一供应电压。
7.根据权利要求2所述的半导体基底上的防护环系统，其特征在于，该第一介电层是为输出/入晶体管所使用的氧化层所构成。
CNB2006100758414A 2005-05-25 2006-04-20 半导体基底上的防护环系统 Active CN100444386C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/137,241 2005-05-25
US11/137,241 US8587023B2 (en) 2005-05-25 2005-05-25 Guard rings with local coupling capacitance

Publications (2)

Publication Number Publication Date
CN1870263A true CN1870263A (zh) 2006-11-29
CN100444386C CN100444386C (zh) 2008-12-17

Family

ID=37443865

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100758414A Active CN100444386C (zh) 2005-05-25 2006-04-20 半导体基底上的防护环系统

Country Status (3)

Country Link
US (1) US8587023B2 (zh)
CN (1) CN100444386C (zh)
TW (1) TWI304640B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855862B1 (en) * 2006-03-28 2010-12-21 Cypress Semiconductor Corporation Electrostatic discharge (ESD) circuit and method that includes P-channel device in signal path
US8188578B2 (en) * 2008-05-29 2012-05-29 Mediatek Inc. Seal ring structure for integrated circuits
US8492873B1 (en) * 2010-03-04 2013-07-23 Altera Corporation Integrated circuit guard ring structures
US8097925B2 (en) 2010-03-26 2012-01-17 Altera Corporation Integrated circuit guard rings
US8866527B1 (en) 2010-04-02 2014-10-21 Altera Corporation Integrated circuits with hold time avoidance circuitry
US20120313173A1 (en) * 2011-06-07 2012-12-13 Rf Micro Devices, Inc. Method for isolating rf functional blocks on silicon-on-insulator (soi) substrates
TWI511400B (zh) 2014-05-02 2015-12-01 Univ Nat Chiao Tung 可提升閂鎖防疫能力之主動式防護電路及主動防護環電路
KR20200097045A (ko) 2019-02-07 2020-08-18 삼성전자주식회사 반도체 장치
CN114188311A (zh) 2020-09-15 2022-03-15 联华电子股份有限公司 半导体结构
TWI756005B (zh) * 2021-01-04 2022-02-21 力晶積成電子製造股份有限公司 半導體裝置及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375083A (en) * 1993-02-04 1994-12-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit including a substrate having a memory cell array surrounded by a well structure
US5801411A (en) * 1996-01-11 1998-09-01 Dallas Semiconductor Corp. Integrated capacitor with reduced voltage/temperature drift
JP2000049286A (ja) * 1996-01-29 2000-02-18 Toshiba Microelectronics Corp 半導体装置
US5962887A (en) * 1996-06-18 1999-10-05 Micron Technology, Inc. Metal-oxide-semiconductor capacitor
JP3900542B2 (ja) * 1997-03-24 2007-04-04 セイコーエプソン株式会社 半導体容量装置及びそれを用いた半導体装置
JP2002043319A (ja) * 2000-07-19 2002-02-08 Mitsubishi Electric Corp 半導体装置
US6621133B1 (en) * 2002-05-09 2003-09-16 United Microelectronics Corp. Electrostatic discharge protection device
CN1320647C (zh) * 2003-11-28 2007-06-06 络达科技股份有限公司 集成电路芯片
JP4615229B2 (ja) * 2004-02-27 2011-01-19 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20060267132A1 (en) 2006-11-30
CN100444386C (zh) 2008-12-17
US8587023B2 (en) 2013-11-19
TW200642038A (en) 2006-12-01
TWI304640B (en) 2008-12-21

Similar Documents

Publication Publication Date Title
CN100444386C (zh) 半导体基底上的防护环系统
CN105261616B (zh) 瞬态电压抑制器及其制造方法
CN1245758C (zh) 静电放电防护电路
CN103456788B (zh) 垂直功率mosfet及其形成方法
US10128227B2 (en) ESD protection device and method for manufacturing the same
US20110300678A1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US8299533B2 (en) Vertical NPNP structure in a triple well CMOS process
US20200243504A1 (en) Rectification device having a forward pn junction and a reverse schottky barrier formed in an epitaxial semiconductor layer formed over a semiconductor substrate
CN1788349A (zh) 半导体产品的esd保护装置
CN1396662A (zh) 绝缘层有硅的低电压触发硅控整流器及静电放电防护电路
JP2004221569A (ja) トリプル・ウェル半導体デバイスの静電放電保護回路
CN106057781B (zh) 静电放电保护器件的制造方法
TW200427059A (en) Structure to reduce signal cross-talk through semiconductor substrate for system on chip applications
CN1577837A (zh) 对称高频scr结构和方法
US20030071280A1 (en) Method of fabricating seal-ring structure with ESD protection
US7382039B2 (en) Edge seal for improving integrated circuit noise isolation
CN1286174C (zh) 静电放电保护电路
CN1667826A (zh) 具有稳健的静电放电保护的输入/输出晶胞
CN203910809U (zh) 半导体器件
CN101584045A (zh) 静电放电保护器件以及用于保护半导体器件不受静电放电事件损害的方法
CN110246837B (zh) 一种双二极管esd保护电路
CN1476090A (zh) 用于芯片上静电放电保护的双极结晶体管及其方法
CN1599065A (zh) 静电放电保护装置
KR100667215B1 (ko) 단일 폴리 이이피롬 및 그 제조 방법
CN111785717A (zh) Scr静电保护结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant