TWI511400B - 可提升閂鎖防疫能力之主動式防護電路及主動防護環電路 - Google Patents
可提升閂鎖防疫能力之主動式防護電路及主動防護環電路 Download PDFInfo
- Publication number
- TWI511400B TWI511400B TW103115815A TW103115815A TWI511400B TW I511400 B TWI511400 B TW I511400B TW 103115815 A TW103115815 A TW 103115815A TW 103115815 A TW103115815 A TW 103115815A TW I511400 B TWI511400 B TW I511400B
- Authority
- TW
- Taiwan
- Prior art keywords
- effect transistor
- type mos
- field effect
- type
- circuit
- Prior art date
Links
- 238000010615 ring circuit Methods 0.000 title claims description 16
- 230000036039 immunity Effects 0.000 title description 5
- 230000005669 field effect Effects 0.000 claims description 191
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 claims description 125
- 230000000694 effects Effects 0.000 claims description 74
- 229910001922 gold oxide Inorganic materials 0.000 claims description 36
- 238000002347 injection Methods 0.000 claims description 35
- 239000007924 injection Substances 0.000 claims description 35
- 238000001514 detection method Methods 0.000 claims description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims description 21
- 150000004706 metal oxides Chemical class 0.000 claims description 21
- 230000005284 excitation Effects 0.000 claims description 15
- 230000002265 prevention Effects 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 239000013078 crystal Substances 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000012360 testing method Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 238000013461 design Methods 0.000 description 7
- 230000003616 anti-epidemic effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 101000592685 Homo sapiens Meiotic nuclear division protein 1 homolog Proteins 0.000 description 2
- 102100033679 Meiotic nuclear division protein 1 homolog Human genes 0.000 description 2
- 101100513621 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MND2 gene Proteins 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 208000036533 distal 5 myopathy Diseases 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 208000021032 Finnish upper limb-onset distal myopathy Diseases 0.000 description 1
- 101000957559 Homo sapiens Matrin-3 Proteins 0.000 description 1
- 102100038645 Matrin-3 Human genes 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 208000013776 distal muscular dystrophy 3 Diseases 0.000 description 1
- 208000015400 distal muscular dystrophy 4 Diseases 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
- H02H9/025—Current limitation using field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明係關於一種靜電放電(Electro-Static Discharge，ESD)防護電路；特別關於一種用以提升閂鎖防疫能力，避免積體電路於注入激發電流時產生閂鎖效應之一種主動式的防護電路設計。
按，依據1997年發佈的互補式金屬氧化物半導體(CMOS IC)之閂鎖測試條件(Latch-up Test)，其係利用在積體電路之輸入輸出節點(I/O Pin)注入一大小為100毫安培(mA)之激發電流(trigger current)，藉此測試該CMOS IC是否被引發閂鎖效應發作。如下表一所示，所有市售之積體電路，皆必須通過此條件測試，迄今並已習用十餘年之久。
然而，到了2011年，JEDEC標準製程(Standard)再次修訂其閂鎖測試條件之規範為JESD78D(Nov.2011)，其中從輸入輸出節點注入的激發電流已經由原先的+/- 100mA提高到+/- 200mA。有鑑於此，電子業
界廠商也開始被要求必須使用這更嚴格的測試標準來檢驗所生產積體電路的閂鎖防疫能力(Latchup Immunity)。由於先前CMOS IC避免閂鎖效應發生的防制方式都是以+/- 100mA的規格來佈局施工，為了因應激發電流大幅提高至+/- 200mA，習知技術遂提出在積體電路中設置有多重防護環(Guard Ring)結構，來吸取在基底(substrate/well)中逸散之電子(electron)或電洞(hole)，其係以一種「被動式」的防護作法來避免積體電路在激發電流提高後容易發生閂鎖的問題。
然而，值得注意的是，此種習見的作法僅可以針對有施加適當防護環結構的區域作用。也就是說，在有施加防護環結構的區域，其閂鎖防疫能力方可被提昇，至於，那些沒有施加適當防護環結構的區域，其閂鎖防疫能力則仍無法被改善。
再者，利用習知之防護環結構來吸取閂鎖測試所注入之激發電流，則該防護環結構的寬度(width of diffusion)與其設計圈數都必需要大幅度地增加。除此之外，由輸入輸出電路(I/O Cells)到可能發生閂鎖效應的內部電路(core circuits)之間的距離也必須再拉長，類似相關的設計規範(Design Rules)都必須要重新隨之變更，於此，將需要一連串的工程修改才能夠讓積體電路通過此JESD78D所新規範的+/- 200mA閂鎖測試，不僅增加工程上的複雜度，也於無形中造成許多成本的浪費。
是以，本發明人係有感於上述缺失之可改善，且依據多年來從事此方面之相關經驗，悉心觀察且研究之，並配合學理之運用，而提出一種設計新穎且有效改善上述缺失之本發明，其係揭露一種「主動式」的防護電路，其係利用電路「主動式」地操作來提升積體電路閂鎖之防疫能
力，其具體之架構及實施方式將詳述於下。
為解決習知技術存在的問題，本發明之一目的係在於提供一種可提升閂鎖防疫能力之主動式防護電路及主動防護環電路，其係首創揭露一種完全創新的電路設計，並藉由此設計提升互補式金屬氧化物半導體晶片之閂鎖防疫能力，由於本發明係利用電路本身主動式地操作來達到避免閂鎖發生之功效，因此稱之為主動式防護環電路。
本發明之又一目的係在於提供一種可提升閂鎖防疫能力之主動式防護電路及主動防護環電路，其係完全不同於習知必須利用被動防護環的設置，來吸收基底內逸散之電子或電洞的作法，因此可達到精簡積體電路所使用之面積及成本之目的。
本發明之再一目的係在於提供一種可提升閂鎖防疫能力之主動式防護電路及主動防護環電路，當來自外界的激發電流注入積體電路中時，該主動式防護電路係主動偵測此異常之激發電流，並隨之提供一補償電流以減少該外界激發電流之強度，使得真正注入內部電路之電流可以明顯變少，藉此有效地提升其閂鎖防疫能力。
是以，根據本發明所揭示之可提升閂鎖防疫能力之主動式防護電路，其係其係電性連接於一輸入節點與一內部電路之間，包括：一輸入輸出電路，連接該輸入節點，並透過該輸入節點接收一注入電流，輸入輸出電路在該注入電流之激發下係產生一基底電流；以及一主動防護環電路，連接於輸入輸出電路與內部電路之間。
主動防護環電路係偵測該注入電流高於一門檻值時，控制所
述之輸入輸出電路產生一補償電流，以補償基底電流，使得真正注入內部電路之電流可以明顯變少，以避免該內部電路發生閂鎖效應。
根據本發明之一實施例，其中所偵測到之注入電流為一正電流脈衝時，補償電流係為一反向電流；至於，當注入電流係為一負電流脈衝時，補償電流則為一正向電流，以中和真正注入內部電路之電流大小。
根據本發明之實施例，其中輸入輸出電路係由一組串聯之P型金氧半場效電晶體與N型金氧半場效電晶體所組成，主動防護環電路則包含有一偵測電路與一控制電路。其中，偵測電路連接該輸入節點，以針對所述之注入電流進行偵測，並將偵測結果傳至控制電路。之後，控制電路即可根據偵測結果控制上述之P型金氧半場效電晶體或N型金氧半場效電晶體導通，以貢獻作為所述之補償電流。
底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
1‧‧‧主動式防護電路
10‧‧‧輸入節點
20‧‧‧內部電路
30‧‧‧輸入輸出電路
40‧‧‧主動防護環電路
42‧‧‧正向電流
44‧‧‧反向電流
50‧‧‧注入電流
60‧‧‧被動防護環
402‧‧‧偵測電路
404‧‧‧控制電路
502‧‧‧感測電路
504‧‧‧電流鏡電路
R1‧‧‧第一電阻
R2‧‧‧第二電阻
MP1‧‧‧第一P型金氧半場效電晶體
MP2‧‧‧第二P型金氧半場效電晶體
MP3‧‧‧第三P型金氧半場效電晶體
MP4‧‧‧第四P型金氧半場效電晶體
MP5‧‧‧第五P型金氧半場效電晶體
MP6‧‧‧第六P型金氧半場效電晶體
MP7‧‧‧第七P型金氧半場效電晶體
MN1‧‧‧第一N型金氧半場效電晶體
MN2‧‧‧第二N型金氧半場效電晶體
MN3‧‧‧第三N型金氧半場效電晶體
MN4‧‧‧第四N型金氧半場效電晶體
MN5‧‧‧第五N型金氧半場效電晶體
MN6‧‧‧第六N型金氧半場效電晶體
MN7‧‧‧第七N型金氧半場效電晶體
MN8‧‧‧第八N型金氧半場效電晶體
MPD1,MPD2,MPD3,MPD4,MPD5‧‧‧串接金氧半場效電晶體
MND1,MND2‧‧‧串接金氧半場效電晶體
第1圖係為根據本發明實施例之主動式防護電路之示意圖。
第2圖係為根據本發明實施例之主動防護環電路之簡要示意圖。
第3圖係為根據本發明實施例之主動防護環電路之詳細電路示意圖。
第4圖係為根據本發明另一實施例之主動式防護電路之示意圖。
第5圖係為利用一正電流脈衝激發本發明實施例之等效電路示意圖。
第6圖係為利用複數個串接之金氧半場效電晶體以產生操作所需電壓之電路示意圖。
第7圖係為利用一負電流脈衝激發本發明實施例之等效電路示意圖。
以上有關於本發明的內容說明，與以下的實施方式係用以示
範與解釋本發明的精神與原理，並且提供本發明的專利申請範圍更進一步的解釋。有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
請參閱第1圖所示，其係為根據本發明實施例之主動式防護
電路之示意圖。如第1圖所示，本發明所揭示之可提升閂鎖防疫能力之主動式防護電路1係電性連接於一輸入節點(Pad)10與一內部電路(core circuits)20之間，當一注入電流50透過該輸入節點10注入電路中時，本發明所揭露之主動式防護電路1係可偵測該注入電流50，並適時地提供補償電流，藉此補償外界激發電流的強度，使得真正注入內部電路20的激發電流可以明顯變少，因此提升CMOS IC之閂鎖防疫能力。
詳細而言，本發明所揭露之主動式防護電路1係包含有一輸
入輸出電路30，連接上述之輸入節點10，以透過該輸入節點10接收注入電流50；以及一主動防護環電路40，連接於上述之輸入輸出電路30與內部電路20之間。主動防護環電路40係可針對注入電流50進行偵測之工作，包括：注入電流50係為正電流脈衝或負電流脈衝、以及偵測注入電流50之電流強度。因此，當注入電流50之電流強度高於一預設之電路門檻值(例如可設定為：1mA)時，主動防護環電路40即可反饋控制輸入輸出電路30產生一補償電流，藉以補償輸入輸出電路30在受激發後產生之基底電流大小。
請一併參閱第2圖及第3圖所示，其係分別為本發明實施例之
主動防護環電路之簡要與詳細電路示意圖，主動防護環電路40主要包含有一偵測電路402與一控制電路404，其中偵測電路402係電性連接輸入節點10，以針對注入電流50進行偵測，控制電路404係連接偵測電路402與輸入輸出電路30。因此，偵測電路402可將其偵測結果傳送給控制電路404，使得控制電路404根據該偵測結果控制輸入輸出電路30產生所述之補償電流。根據本發明之實施例，所述之補償電流例如可為第2圖所示之正向電流42或反向電流44，以利用該補償電流提供之中和作用，使得真正注入內部電路20的激發電流、或者自內部電路20流出之電流大小可以明顯變少，以達成避免內部電路之閂鎖效應發作之目的。
值得說明的是，偵測電路402所偵測之注入電流之門檻值係
可依照不同電路之需求而設計之，熟習此項技術領域者當可根據實際電路需求而自行調整之，惟依本發明所揭示之技術思想所作之均等變化或修飾，隸應屬於本發明之專利範圍。
詳細而言，本發明所揭示之偵測電路402係由一感測電路502
與一電流鏡電路(current mirror)504所組成，其中，感測電路502包括一第一N型金氧半場效電晶體MN1、一第一P型金氧半場效電晶體MP1、一第一電阻R1與一第二電阻R2。控制電路404包括一第二N型金氧半場效電晶體MN2、一第二P型金氧半場效電晶體MP2、一第三N型金氧半場效電晶體MN3、一第三P型金氧半場效電晶體MP3、一第四N型金氧半場效電晶體MN4、一第四P型金氧半場效電晶體MP4、一第五N型金氧半場效電晶體MN5、以及一第五P型金氧半場效電晶體MP5，其中第二N型金氧半場效電晶體MN2與第二P型金氧半場效電晶體MP2；第三N型金氧半場效電晶體
MN3與第三P型金氧半場效電晶體MP3；第四N型金氧半場效電晶體MN4與第四P型金氧半場效電晶體MP4；以及第五N型金氧半場效電晶體MN5與第五P型金氧半場效電晶體MP5係各自串聯為一組互補式金屬氧化物半導體。至於，輸入輸出電路30係亦由一組串聯之第七P型金氧半場效電晶體MP7與第八N型金氧半場效電晶體MN8所組成。電流鏡電路504則包括有一第六P型金氧半場效電晶體MP6、一第六N型金氧半場效電晶體MN6以及一第七N型金氧半場效電晶體MN7。
其中，第一N型金氧半場效電晶體MN1之源極係電性連接第
一P型金氧半場效電晶體MP1之源極與輸入節點10，第一電阻R1之一端係連接第一N型金氧半場效電晶體MN1之汲極，另一端則連接一高電壓準位VDD。第一P型金氧半場效電晶體MP1之汲極係連接第二電阻R2後接地，且第一N型金氧半場效電晶體MN1之閘極亦接地。
第六P型金氧半場效電晶體MP6之閘極連接該第一P型金氧
半場效電晶體MP1之閘極，第六P型金氧半場效電晶體MP6之源極連接第一P型金氧半場效電晶體MP1之源極與輸入節點10，第六P型金氧半場效電晶體MP6之汲極連接第六N型金氧半場效電晶體MN6之汲極，第六N型金氧半場效電晶體MN6之源極連接一接地端，第六N型金氧半場效電晶體MN6之閘極連接第七N型金氧半場效電晶體MN7之閘極，第七N型金氧半場效電晶體MN7之源極連接該接地端，且第七N型金氧半場效電晶體MN7之汲極連接該第三P型金氧半場效電晶體MP3之閘極與第一N型金氧半場效電晶體MN1之汲極。
根據本發明之實施例，輸入輸出電路30中的第七P型金氧半
場效電晶體MP7之汲極係電性連接第八N型金氧半場效電晶體MN8之汲極與輸入節點10，第七P型金氧半場效電晶體MP7之源極與第八N型金氧半場效電晶體MN8之源極係各自連接高電壓準位VDD與接地端。並且，第七P型金氧半場效電晶體MP7之閘極係連接第二N型金氧半場效電晶體MN2之汲極與第二P型金氧半場效電晶體MP2之汲極，第八N型金氧半場效電晶體MN8之閘極係連接第四N型金氧半場效電晶體MN4之汲極與第四P型金氧半場效電晶體MP4之汲極。
而控制電路404中之第二N型金氧半場效電晶體MN2之閘極
係連接第三N型金氧半場效電晶體MN3之閘極與第三P型金氧半場效電晶體MP3之汲極，第四P型金氧半場效電晶體MP4之閘極係連接第五P型金氧半場效電晶體MP5之閘極與第五N型金氧半場效電晶體MN5之汲極。至於，第五N型金氧半場效電晶體MN5之閘極則連接第一P型金氧半場效電晶體MP1之汲極。
是以，當感測電路502利用第一N型金氧半場效電晶體
MN1、第一P型金氧半場效電晶體MP1、第一電阻R1與一第二電阻R2偵測注入電流50係為正電流脈衝或負電流脈衝且其電流強度是否高於門檻值(1mA)後，電流鏡電路504即可將其感測結果鏡射至控制電路404，之後，控制電路404控制第七P型金氧半場效電晶體MP7與第八N型金氧半場效電晶體MN8之閘極電壓，使其產生所述之補償電流。
第4圖係為根據本發明較佳實施例之主動式防護電路之示意
圖，與第1圖不同的是，在此一實施例中，第七P型金氧半場效電晶體MP7及第八N型金氧半場效電晶體MN8更可選擇性地電性並聯有至少一被動防
護環60，其作用係同習見所設置之防護環結構，利用被動防護環60吸取基底(substrate/well)中逸散之電子或電洞，以更進一步地減少流入該內部電路之電流大小，進而針對電路之閂鎖防疫能力作更一步之增益。
承本發明表一所述，由於CMOS IC在接受閂鎖測試時，必
須同時通過正電流脈衝與負電流脈衝之激發電流測試，因此，為了證實本發明能夠有效達成提升閂鎖防疫能力之功效，本發明將針對此兩種測試條件進行說明如下。
首先，請參閱第5圖與第6圖所示，其中第5圖係為利用一正
電流脈衝激發本發明實施例之電路示意圖，第6圖係為利用複數個串接金氧半場效電晶體MPD1~MPD5與MND1~MND2以產生本電路操作所需之電壓值VPSG、VP1與VN1之電路示意圖。其中，VPSG係用以驅動第一P型金氧半場效電晶體MP1與第六P型金氧半場效電晶體MP6；VP1係用以驅動第二P型金氧半場效電晶體MP2；VN1係用以驅動第四N型金氧半場效電晶體MN4。
詳細而言，當注入電流50係為一正電流脈衝(positive current
pulse)且其電流強度大於1mA時，輸入節點10之電壓係升高至接近高電壓準位VDD。在此情況下，第七P型金氧半場效電晶體MP7受激發會產生基底電流(bulk current)Idb_p。然而，由於節點VPSG之電壓值係略小於VDD，第一P型金氧半場效電晶體MP1與第六P型金氧半場效電晶體MP6之源閘極壓差會大到足夠產生對應的通道電流，使得第五N型金氧半場效電晶體MN5與第三P型金氧半場效電晶體MP3之閘極電壓各自被拉至高電壓準位與低電壓準位。此時，第三P型金氧半場效電晶體MP3產生之電流即會透過第三
N型金氧半場效電晶體MN3與第二N型金氧半場效電晶體MN2之作用而反射至第二P型金氧半場效電晶體MP2而與第二P型金氧半場效電晶體MP2本身所產生之電流相比較。一旦第三P型金氧半場效電晶體MP3所反射之電流較大，則第七P型金氧半場效電晶體MP7之閘極電壓被拉至低電壓準位，而使得第七P型金氧半場效電晶體MP7被導通，藉此產生電流Isd_mp1。
同樣地，藉由第四P型金氧半場效電晶體MP4與第五P型金
氧半場效電晶體MP5之作用，第五N型金氧半場效電晶體MN5產生之電流亦會被反射至第四N型金氧半場效電晶體MN4而與其比較。一旦第五N型金氧半場效電晶體MN5所反射之電流較大，則第八N型金氧半場效電晶體MN8之閘極電壓被拉至高電壓準位，而使得第八N型金氧半場效電晶體MN8被導通，藉此產生電流Ids_mn1。是以，在此實施例中，本發明係藉由Isd_mp1與Ids_mn1電流的生成來補償原先的基底電流Idb_p，使得注入內部電路之激發電流減少，達成避免內部電路閂鎖效應發作之功效。
另一方面而言，請參閱第7圖所示，其係為利用一負電流脈
衝激發本發明實施例之電路示意圖。如第7圖所示，當注入電流50係為一負電流脈衝(negative current pulse)且其電流強度大於1mA時，輸入節點10之電壓係被拉低至VSS以下，使得第一N型金氧半場效電晶體MN1產生對應之生成電流。之後，由於第一電阻R1兩端之壓差使第三P型金氧半場效電晶體MP3之源極-閘極電壓大於其門檻電壓，第三P型金氧半場效電晶體MP3與第三N型金氧半場效電晶體MN3亦產生對應之電流。之後，第三N型金氧半場效電晶體MN3係將其電流反射至第二N型金氧半場效電晶體MN2，一旦流入第二N型金氧半場效電晶體MN2之電流大於自第二P型金氧半場效電
晶體MP2流出之電流，第七P型金氧半場效電晶體MP7之閘極電壓係被拉至低電壓準位，而使得第七P型金氧半場效電晶體MP7被導通，藉此產生電流Isd_mp1。是以，本發明係藉由Isd_mp1電流的生成來補償第八N型金氧半場效電晶體MN8之基底電流Ibd_mn1，使得基底電流Ibd_mn1之電流大小以及自內部電路流入之電流減少，藉此避免內部電路之閂鎖效應發作。
是以，綜上而言，當注入電流為正電流脈衝時，本發明主要
係利用第八N型金氧半場效電晶體MN8導通產生Ids_mn1貢獻反向電流，以作為電路中的補償電流。相對地，當注入電流為負電流脈衝時，利用第七P型金氧半場效電晶體MP7導通產生Isd_mp1貢獻正向電流，以作為電路中的補償電流，藉此減少基底電流之電流大小，使得真正注入CMOS IC或自該CMOS IC回流之電流減少，實現提升其閂鎖防疫能力之目的。
接著，本發明經實體IC晶片驗證，應用本發明所揭露之主動
防護環電路於積體電路閂鎖電流測試之數據結果表可參閱下表二。由下表二可以明顯看出，當在正電流脈衝之激發下，使用本發明所揭露之主動防護環電路，其閂鎖防疫能力相較於習知技術可大幅提升50倍左右；至於，在負電流脈衝之激發下，其閂鎖防疫能力相較於習知技術亦可達20倍以上，並且二者皆可通過JESD78D所新規範的+/- 200mA之電流測試條件。
是以，綜上所述，本發明所揭示之主動式防護電路，其係為
一種新穎而獨樹一格之電路設計。當一個會引發習見閂鎖效應發作之外界電流注入積體電路時，此防護電路可主動偵測注入電流之大小與強度，並隨之提供一因應的等效補償電流，藉此減少真正注入內部電路之電流大小，因此可以有效地提升其閂鎖防疫能力。
由此觀之，相較於習知技術僅能以被動的方式額外佈局防護
電路，本發明不僅兼具有製程上之低複雜度與低成本、低面積消耗等優勢，更可使得積體電路能夠通過新制訂標準之閂鎖測試條件，具有極佳之產業利用性及競爭力。
以上所述之實施例僅係為說明本發明之技術思想及特點，其
目的在使熟習此項技藝之人士能夠瞭解本發明之內容並據以實施，當不能以之限定本發明之專利範圍，即大凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵蓋在本發明之專利範圍內。
10‧‧‧輸入節點
60‧‧‧被動防護環
402‧‧‧偵測電路
404‧‧‧控制電路
R1‧‧‧第一電阻
R2‧‧‧第二電阻
MP1‧‧‧第一P型金氧半場效電晶體
MP2‧‧‧第二P型金氧半場效電晶體
MP3‧‧‧第三P型金氧半場效電晶體
MP4‧‧‧第四P型金氧半場效電晶體
MP5‧‧‧第五P型金氧半場效電晶體
MP6‧‧‧第六P型金氧半場效電晶體
MP7‧‧‧第七P型金氧半場效電晶體
MN1‧‧‧第一N型金氧半場效電晶體
MN2‧‧‧第二N型金氧半場效電晶體
MN3‧‧‧第三N型金氧半場效電晶體
MN4‧‧‧第四N型金氧半場效電晶體
MN5‧‧‧第五N型金氧半場效電晶體
MN6‧‧‧第六N型金氧半場效電晶體
MN7‧‧‧第七N型金氧半場效電晶體
MN8‧‧‧第八N型金氧半場效電晶體
Claims (15)
- 一種可提升閂鎖防疫能力之主動式防護電路，其係電性連接於一輸入節點與一內部電路之間，包括：一輸入輸出電路，連接該輸入節點，以透過該輸入節點接收一注入電流，該輸入輸出電路在該注入電流之激發下係產生一基底電流；以及一主動防護環電路，連接於該輸入輸出電路與該內部電路之間，該主動防護環電路偵測該注入電流高於一門檻值時，係控制該輸入輸出電路產生一補償電流，以補償該基底電流，避免該內部電路發生閂鎖效應。
- 根據請求項1所述之主動式防護電路，其中該注入電流係為一正電流脈衝時，該補償電流係為一反向電流，以減少流入該內部電路之電流大小。
- 根據請求項1所述之主動式防護電路，其中該注入電流係為一負電流脈衝時，該補償電流係為一正向電流，以減少自該內部電路流出之電流大小。
- 根據請求項1所述之主動式防護電路，其中該主動防護環電路包含一偵測電路與一控制電路，該偵測電路連接該輸入節點，以針對該注入電流進行偵測，並將偵測結果傳至該控制電路，該控制電路連接該偵測電路與該輸入輸出電路，以根據該偵測結果控制該輸入輸出電路產生該補償電流。
- 根據請求項4所述之主動式防護電路，其中該偵測電路更包含：一感測電路，係感測該注入電流係為一正電流脈衝或一負電流脈衝且該注入電流是否高於該門檻值，該感測電路包括一第一N型金氧半場效電晶體、一第一P型金氧半場效電晶體、一第一電阻與一第二電阻，其中該第一N型金氧半場效電晶體之源極係電性連接該第一P型金氧半 場效電晶體之源極與該輸入節點，該第一電阻之一端係連接該第一N型金氧半場效電晶體之汲極，該第一電阻之另一端係連接一高電壓準位，該第一P型金氧半場效電晶體之汲極係連接該第二電阻後接地，且該第一N型金氧半場效電晶體之閘極係接地；以及一電流鏡電路，電性連接於該第一P型金氧半場效電晶體之閘極與該控制電路之間，以將該感測電路之感測結果鏡射至該控制電路。
- 根據請求項5所述之主動式防護電路，其中該控制電路更包括：一第二N型金氧半場效電晶體、一第二P型金氧半場效電晶體、一第三N型金氧半場效電晶體、一第三P型金氧半場效電晶體、一第四N型金氧半場效電晶體、一第四P型金氧半場效電晶體、一第五N型金氧半場效電晶體、以及一第五P型金氧半場效電晶體，其中該第二N型金氧半場效電晶體與該第二P型金氧半場效電晶體、該第三N型金氧半場效電晶體與該第三P型金氧半場效電晶體、該第四N型金氧半場效電晶體與該第四P型金氧半場效電晶體、以及該第五N型金氧半場效電晶體與該第五P型金氧半場效電晶體係各自串聯形成一互補式金屬氧化物半導體，該第二N型金氧半場效電晶體之閘極連接該第三N型金氧半場效電晶體之閘極與該第三P型金氧半場效電晶體之汲極，該第四P型金氧半場效電晶體之閘極係連接該第五P型金氧半場效電晶體之閘極與該第五N型金氧半場效電晶體之汲極，該第二N型金氧半場效電晶體之汲極係連接該第二P型金氧半場效電晶體之汲極與該輸入輸出電路，該第四N型金氧半場效電晶體之汲極係連接該第四P型金氧半場效電晶體之汲極與該輸入輸出電路，該第三P型金氧半場效電晶體之閘極係連接該電流鏡電路與該第一N型金氧半場效 電晶體之汲極，且該第五N型金氧半場效電晶體之閘極係連接該感測電路之該第一P型金氧半場效電晶體之汲極。
- 根據請求項6所述之主動式防護電路，其中該電流鏡電路包括：一第六P型金氧半場效電晶體、一第六N型金氧半場效電晶體與一第七N型金氧半場效電晶體，其中該第六P型金氧半場效電晶體之閘極連接該第一P型金氧半場效電晶體之閘極，該第六P型金氧半場效電晶體之源極連接該第一P型金氧半場效電晶體之源極與該輸入節點，該第六P型金氧半場效電晶體之汲極連接該第六N型金氧半場效電晶體之汲極，該第六N型金氧半場效電晶體之源極連接一接地端，該第六N型金氧半場效電晶體之閘極連接該第七N型金氧半場效電晶體之閘極，該第七N型金氧半場效電晶體之源極連接該接地端，該第七N型金氧半場效電晶體之汲極連接該第三P型金氧半場效電晶體之閘極與該第一N型金氧半場效電晶體之汲極。
- 根據請求項7所述之主動式防護電路，其中該輸入輸出電路係包含一組串聯之第七P型金氧半場效電晶體與第八N型金氧半場效電晶體，其中該第七P型金氧半場效電晶體之汲極係電性連接該第八N型金氧半場效電晶體之汲極與該輸入節點，該第七P型金氧半場效電晶體之源極與該第八N型金氧半場效電晶體之源極係各自連接該高電壓準位與該接地端，該第七P型金氧半場效電晶體之閘極係連接該第二N型金氧半場效電晶體之汲極與該第二P型金氧半場效電晶體之汲極，該第八N型金氧半場效電晶體之閘極係連接該第四N型金氧半場效電晶體之汲極與該第四P型金氧半場效電晶體之汲極。
- 根據請求項8所述之主動式防護電路，其中該注入電流為該正電流脈衝 時，該第八N型金氧半場效電晶體係導通，以貢獻該反向電流。
- 根據請求項8所述之主動式防護電路，其中該注入電流為該負電流脈衝時，該第七P型金氧半場效電晶體係導通，以貢獻該正向電流。
- 根據請求項8所述之主動式防護電路，其中該第七P型金氧半場效電晶體或該第八N型金氧半場效電晶體更可電性並聯有至少一被動防護環，以減少流入該內部電路或自該內部電路流出之電流大小。
- 一種主動防護環電路，其係連接一內部電路，避免該內部電路發生閂鎖效應，該主動防護環電路包括：一偵測電路，連接一輸入節點，以針對該輸入節點上之一注入電流進行偵測；以及一控制電路，連接該偵測電路，該控制電路係接收該偵測電路之偵測結果，並在該注入電流高於一門檻值時提供一補償電流，以避免該內部電路發生閂鎖效應，其中該注入電流係為一正電流脈衝時，該補償電流係為一反向電流，以減少流入該內部電路之電流大小，該注入電流係為一負電流脈衝時，該補償電流係為一正向電流，以減少自該內部電路流出之電流大小。
- 根據請求項12所述之主動防護環電路，其中該偵測電路更包含：一感測電路，係感測該注入電流係為該正電流脈衝或該負電流脈衝且該注入電流是否高於該門檻值，該感測電路包括一第一N型金氧半場效電晶體、一第一P型金氧半場效電晶體、一第一電阻與一第二電阻，其中該第一N型金氧半場效電晶體之源極係電性連接該第一P型金氧半場效電晶體之源極與該輸入節點，該第一電阻之一端係連接該第一N 型金氧半場效電晶體之汲極，該第一電阻之另一端係連接一高電壓準位，該第一P型金氧半場效電晶體之汲極係連接該第二電阻後接地，且該第一N型金氧半場效電晶體之閘極係接地；以及一電流鏡電路，電性連接於該第一P型金氧半場效電晶體之閘極與該控制電路之間，以將該感測電路之感測結果鏡射至該控制電路。
- 根據請求項13所述之主動防護環電路，其中該控制電路更包括：一第二N型金氧半場效電晶體、一第二P型金氧半場效電晶體、一第三N型金氧半場效電晶體、一第三P型金氧半場效電晶體、一第四N型金氧半場效電晶體、一第四P型金氧半場效電晶體、一第五N型金氧半場效電晶體、以及一第五P型金氧半場效電晶體，其中該第二N型金氧半場效電晶體與該第二P型金氧半場效電晶體、該第三N型金氧半場效電晶體與該第三P型金氧半場效電晶體、該第四N型金氧半場效電晶體與該第四P型金氧半場效電晶體、以及該第五N型金氧半場效電晶體與該第五P型金氧半場效電晶體係各自串聯形成一互補式金屬氧化物半導體，該第二N型金氧半場效電晶體之閘極連接該第三N型金氧半場效電晶體之閘極與該第三P型金氧半場效電晶體之汲極，該第四P型金氧半場效電晶體之閘極係連接該第五P型金氧半場效電晶體之閘極與該第五N型金氧半場效電晶體之汲極，該第二N型金氧半場效電晶體之汲極係連接該第二P型金氧半場效電晶體之汲極與一輸入輸出電路，該第四N型金氧半場效電晶體之汲極係連接該第四P型金氧半場效電晶體之汲極，該第三P型金氧半場效電晶體之閘極係連接該電流鏡電路與該第一N型金氧半場效電晶體之汲極，且該第五N型金氧半場效電晶體之閘極係連接該感測電路之該第一P型金 氧半場效電晶體之汲極。
- 根據請求項14所述之主動防護環電路，其中該電流鏡電路包括：一第六P型金氧半場效電晶體、一第六N型金氧半場效電晶體與一第七N型金氧半場效電晶體，其中該第六P型金氧半場效電晶體之閘極連接該第一P型金氧半場效電晶體之閘極，該第六P型金氧半場效電晶體之源極連接該第一P型金氧半場效電晶體之源極與該輸入節點，該第六P型金氧半場效電晶體之汲極連接該第六N型金氧半場效電晶體之汲極，該第六N型金氧半場效電晶體之源極連接一接地端，該第六N型金氧半場效電晶體之閘極連接該第七N型金氧半場效電晶體之閘極，該第七N型金氧半場效電晶體之源極連接該接地端，該第七N型金氧半場效電晶體之汲極連接該第三P型金氧半場效電晶體之閘極與該第一N型金氧半場效電晶體之汲極。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103115815A TWI511400B (zh) | 2014-05-02 | 2014-05-02 | 可提升閂鎖防疫能力之主動式防護電路及主動防護環電路 |
| US14/468,497 US9425183B2 (en) | 2014-05-02 | 2014-08-26 | Active guard ring structure to improve latch-up immunity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW103115815A TWI511400B (zh) | 2014-05-02 | 2014-05-02 | 可提升閂鎖防疫能力之主動式防護電路及主動防護環電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201543779A TW201543779A (zh) | 2015-11-16 |
| TWI511400B true TWI511400B (zh) | 2015-12-01 |
Family
ID=54355923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103115815A TWI511400B (zh) | 2014-05-02 | 2014-05-02 | 可提升閂鎖防疫能力之主動式防護電路及主動防護環電路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9425183B2 (zh) |
| TW (1) | TWI511400B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109686735A (zh) * | 2018-12-27 | 2019-04-26 | 天津大学 | 一种提高电路抗闩锁能力的保护环结构 |
| CN112952789B (zh) * | 2021-03-31 | 2024-06-18 | 上海华虹宏力半导体制造有限公司 | 高Latch up能力的失效安全IO电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465190A (en) * | 1992-07-16 | 1995-11-07 | Sgs-Thomson Microelectronics S.A. | Circuit and method for protecting power components against forward overvoltages |
| US7990666B2 (en) * | 2007-06-07 | 2011-08-02 | Atmel Corporation | Threshold voltage method and apparatus for ESD protection |
| CN102222891A (zh) * | 2011-06-20 | 2011-10-19 | 北京大学 | 利用电流镜的电源钳位esd保护电路 |
| TW201227909A (en) * | 2010-12-16 | 2012-07-01 | Ememory Technology Inc | Electrostatic discharge protection apparatus |
| TW201312729A (zh) * | 2011-09-07 | 2013-03-16 | Univ Nat Sun Yat Sen | 靜電放電保護電路 |
| CN103427650A (zh) * | 2013-07-16 | 2013-12-04 | 广州金升阳科技有限公司 | 输入电压采样的补偿电路 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5710689A (en) * | 1996-06-24 | 1998-01-20 | Xerox Corporation | Overcurrent protection for an ink-jet printhead |
| DE10325254C5 (de) | 2003-06-03 | 2011-03-31 | Carl Freudenberg Kg | Montageschutzring |
| EP1751800B1 (de) * | 2004-06-01 | 2008-03-26 | Deutsches Zentrum für Luft- und Raumfahrt e.V. | Verfahren zum löschen von in einer schaltung auftretenden latch-ups sowie anordnungen zum durchführen des verfahrens |
| JP4689244B2 (ja) | 2004-11-16 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7145204B2 (en) * | 2005-04-15 | 2006-12-05 | Texas Instruments Incorporated | Guardwall structures for ESD protection |
| US8587023B2 (en) | 2005-05-25 | 2013-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Guard rings with local coupling capacitance |
| US7705404B2 (en) * | 2006-12-20 | 2010-04-27 | Amazing Microelectronic Corporation | Electrostatic discharge protection device and layout thereof |
| US7566915B2 (en) | 2006-12-29 | 2009-07-28 | Intel Corporation | Guard ring extension to prevent reliability failures |
| US8164139B2 (en) | 2008-04-29 | 2012-04-24 | Force Mos Technology Co., Ltd. | MOSFET structure with guard ring |
| US7825487B2 (en) | 2008-09-30 | 2010-11-02 | Northrop Grumman Systems Corporation | Guard ring structures and method of fabricating thereof |
| US7989282B2 (en) | 2009-03-26 | 2011-08-02 | International Business Machines Corporation | Structure and method for latchup improvement using through wafer via latchup guard ring |
| US8395241B2 (en) | 2009-11-25 | 2013-03-12 | Intel Corporation | Through silicon via guard ring |
| US8492873B1 (en) | 2010-03-04 | 2013-07-23 | Altera Corporation | Integrated circuit guard ring structures |
| US8097925B2 (en) | 2010-03-26 | 2012-01-17 | Altera Corporation | Integrated circuit guard rings |
| US8278710B2 (en) | 2010-07-23 | 2012-10-02 | Freescale Semiconductor, Inc. | Guard ring integrated LDMOS |
| US8451028B2 (en) * | 2011-03-22 | 2013-05-28 | University Of Saskatchewan | Methods and devices for detecting single-event transients |
| US8558389B2 (en) | 2011-12-08 | 2013-10-15 | Stats Chippac, Ltd. | Semiconductor device and method of forming guard ring around conductive TSV through semiconductor wafer |
| JP5939675B2 (ja) * | 2012-04-20 | 2016-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及び制御システム |
| US9391448B2 (en) * | 2013-09-17 | 2016-07-12 | The Boeing Company | High current event mitigation circuit |
-
2014
- 2014-05-02 TW TW103115815A patent/TWI511400B/zh not_active IP Right Cessation
- 2014-08-26 US US14/468,497 patent/US9425183B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5465190A (en) * | 1992-07-16 | 1995-11-07 | Sgs-Thomson Microelectronics S.A. | Circuit and method for protecting power components against forward overvoltages |
| US7990666B2 (en) * | 2007-06-07 | 2011-08-02 | Atmel Corporation | Threshold voltage method and apparatus for ESD protection |
| TW201227909A (en) * | 2010-12-16 | 2012-07-01 | Ememory Technology Inc | Electrostatic discharge protection apparatus |
| CN102222891A (zh) * | 2011-06-20 | 2011-10-19 | 北京大学 | 利用电流镜的电源钳位esd保护电路 |
| TW201312729A (zh) * | 2011-09-07 | 2013-03-16 | Univ Nat Sun Yat Sen | 靜電放電保護電路 |
| CN103427650A (zh) * | 2013-07-16 | 2013-12-04 | 广州金升阳科技有限公司 | 输入电压采样的补偿电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9425183B2 (en) | 2016-08-23 |
| TW201543779A (zh) | 2015-11-16 |
| US20150318692A1 (en) | 2015-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10134723B2 (en) | Electrostatic discharge protection device and electronic device having the same | |
| CN104319275B (zh) | 静电放电保护电路 | |
| CN103001206B (zh) | 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位 | |
| US9647452B2 (en) | Electrostatic discharge protection for level-shifter circuit | |
| US10826290B2 (en) | Electrostatic discharge (ESD) protection for use with an internal floating ESD rail | |
| Ker et al. | High-voltage-tolerant ESD clamp circuit with low standby leakage in nanoscale CMOS process | |
| US20130286516A1 (en) | Gate dielectric protection | |
| CN103646944A (zh) | 一种双模静电放电保护io电路 | |
| Ker et al. | Design of mixed-voltage I/O buffer by using NMOS-blocking technique | |
| TWI511400B (zh) | 可提升閂鎖防疫能力之主動式防護電路及主動防護環電路 | |
| Tsai et al. | Active guard ring to improve latch-up immunity | |
| US9154122B2 (en) | Latch up detection | |
| KR100795328B1 (ko) | 정전기 방전 특성을 고려한 전계효과 트랜지스터의 모델링회로 | |
| Do et al. | Design of All-Directional ESD Protection circuit with SCR-based I/O and LIGBT-based Power clamp | |
| Ker et al. | Design of high-voltage-tolerant ESD protection circuit in low-voltage CMOS processes | |
| WO2018053991A1 (zh) | 应用于集成电路之静电放电防护电路 | |
| Ker et al. | On the design of power-rail ESD clamp circuit with consideration of gate leakage current in 65-nm low-voltage CMOS process | |
| Song et al. | Analysis of a Parasitic‐Diode‐Triggered Electrostatic Discharge Protection Circuit for 12 V Applications | |
| Altolaguirre et al. | Low-leakage bidirectional SCR with symmetrical trigger circuit for ESD protection in 40-nm CMOS process | |
| Lin et al. | Design of embedded SCR device to improve ESD robustness of stacked-device output driver in low-voltage CMOS technology | |
| JP2015159137A (ja) | Ｅｓｄ保護回路 | |
| Altolaguirre et al. | Active ESD protection for input transistors in a 40-nm CMOS process | |
| Ker et al. | ESD protection design for mixed-voltage I/O buffer with substrate-triggered circuit | |
| Xiang et al. | A radiation-hardened and ESD-optimized wireline driver with wide terminal common-mode voltage range | |
| JPS63301558A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |