CN108054096B - 双极晶体管的制作方法 - Google Patents
双极晶体管的制作方法 Download PDFInfo
- Publication number
- CN108054096B CN108054096B CN201711397397.2A CN201711397397A CN108054096B CN 108054096 B CN108054096 B CN 108054096B CN 201711397397 A CN201711397397 A CN 201711397397A CN 108054096 B CN108054096 B CN 108054096B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- polycrystalline silicon
- base
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 87
- 238000002955 isolation Methods 0.000 claims abstract description 64
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 31
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims description 41
- 230000000149 penetrating effect Effects 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 9
- 239000000945 filler Substances 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及一种双极晶体管的制作方法。所述制作方法在进行介质隔离层的接触孔刻蚀时，包括以下步骤：在所述介质隔离层上形成光刻胶，所述光刻胶包括对应所述N阱的窗口；利用所述窗口对所述介质隔离层及所述氧化层进行预刻蚀，从而形成贯穿所述介质隔离层并延伸至所述氧化层中的第一接触孔，所述第一接触孔与所述N阱之间具有所述氧化层，去除所述光刻胶；对所述氧化层、所述介质隔离层、所述氧化硅层进行刻蚀，从而去除所述第一接触孔下方的氧化层使得所述第一接触孔贯穿所述氧化层以及形成贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、形成贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔。
Description
【技术领域】
本发明涉及半导体制造工艺技术领域，特别地，涉及一种双极晶体管的制作方法。
【背景技术】
起源于1948年发明的点接触晶体三极管，50年代初发展成结型三极管，即现在所称的双极型晶体管。双极型晶体管有两种基本结构： PNP型和NPN型。在这3层半导体中，中间一层称基区，外侧两层分别称发射区和集电区。当基区注入少量电流时，在发射区和集电区之间就会形成较大的电流，这就是晶体管的放大效应。双极晶体管中，电子和空穴同时参与导电。同场效应晶体管相比，双极型晶体管开关速度慢，输入阻抗小，功耗大。单双极型晶体管体积小、重量轻、耗电少、寿命长、可靠性高，已广泛用于广播、电视、通信、雷达、计算机、自控装置、电子仪器、家用电器等领域，起放大、振荡、开关等作用。
在现有双极晶体管的制作过程中，器件的集电极与基极位置的介质层厚度不同。其中集电极的介质层厚度包括氧化层以及介质隔离层，厚度通常为7000Å+5000Å，而基极的介质层厚度为5000Å左右。传统工艺中，两个电极的接触孔是同时形成的，若要保证集电极的接触孔形成贯穿，则总刻蚀量约为15000Å左右(包括过刻)，此刻蚀量会对基极的多晶造成严重的损伤，严重时基极的多晶甚至都会被刻蚀干净，进而在金属填充至接触孔中后，很难保证基极的接触，从而导致器件性能失效，影响器件的可靠性。
【发明内容】
本发明的其中一个目的在于为解决上述至少一个技术问题而提供一种双极晶体管的制作方法。
一种双极晶体管的制作方法，其包括以下步骤：
提供P型衬底，在所述P型衬底上形成N型埋层，在所述N型埋层上形成N型外延层，形成贯穿所述N型外延层与所述N型埋层并延伸至所述P型衬底中的隔离沟槽，所述隔离沟槽具有填充物；
形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，以及在所述隔离沟槽、所述N阱及所述N型外延层上形成氧化层与贯穿所述氧化层且对应所述N型外延层的开口；
在所述N型外延层及所述氧化层上方形成基极多晶硅；
进行基区注入及高温扩散，从而在所述N型外延层表面形成基区结；
在所述基极多晶硅邻近所述基区结一侧形成隔离侧墙，在所述基区结上形成发射极多晶硅；
在所述氧化层、所述氧化硅层及所述发射极多晶硅上形成介质隔离层；
在所述介质隔离层上形成光刻胶，所述光刻胶包括对应所述N阱的窗口；
利用所述窗口对所述介质隔离层及所述氧化层进行预刻蚀，从而形成贯穿所述介质隔离层并延伸至所述氧化层中的第一接触孔，所述第一接触孔与所述N阱之间具有所述氧化层，去除所述光刻胶；
对所述氧化层、所述介质隔离层、所述氧化硅层进行刻蚀，从而去除所述第一接触孔下方的氧化层使得所述第一接触孔贯穿所述氧化层以及形成贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、形成贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔。
在一种实施方式中，所述制作方法还包括以下步骤：在所述介质隔离层上形成集电极、基极及发射极，所述集电极通过所述第一接触孔连接所述N阱，所述基极通过所述第二接触孔连接所述基极多晶硅，所述发射极通过所述第三接触孔连接所述发射极多晶硅。
在一种实施方式中，利用所述窗口对所述介质隔离层及所述氧化层进行预刻蚀的步骤中，所述第一接触孔与所述N阱之间的所述氧化层的厚度与所述发射极多晶硅上方的介质隔离层的厚度相等。
在一种实施方式中，利用所述窗口对所述介质隔离层及所述氧化层进行预刻蚀的步骤中，所述第一接触孔与所述N阱之间的所述氧化层的厚度与所述基极多晶硅上方的氧化硅层及介质隔离层的厚度相等。
在一种实施方式中，利用所述窗口对所述介质隔离层及所述氧化层进行预刻蚀的步骤中，所述第一接触孔的深度为7000埃。
在一种实施方式中，在所述N型外延层及所述氧化层上方形成基极多晶硅的步骤包括：
在所述氧化层及所述开口处的N型外延层上形成多晶硅层，对所述多晶硅层进行P型注入；
在所述多晶硅层表面形成氧化硅层；
利用光刻胶对所述氧化硅层进行光刻及腐蚀，从而去除所述氧化层上的部分所述多晶硅层及上方的所述氧化硅层、以及所述N型外延层上的部分所述多晶硅层及上方的氧化硅层，所述保留的位于所述N 型外延层及所述氧化层上方的多晶硅层作为基极多晶硅。
在一种实施方式中，所述基区结还延伸至所述基区多晶硅及所述氧化层的下方。
在一种实施方式中，所述基区结包括基区及连接于所述基区两侧的P型接触区，所述基区多晶硅形成于所述P型接触区上。
在一种实施方式中，所述隔离侧墙位于所述基区上并将所述基区多晶硅与所述发射极多晶硅间隔。
在一种实施方式中，所述基极多晶硅、所述基极、所述N阱、所述集电极、所述第二接触孔及所述第三接触孔的数量均为两个，所述两个基极多晶硅分别位于所述基区两侧的P型接触区上，所述两个基极分别通过对应的一个第二接触孔连接所述两个基极多晶硅，所述两个N阱分别位于所述基区的两侧，所述两个集电极分别通过对应的一个第三接触孔连接所述两个N阱。
相较于现有技术，本发明双极晶体管的制作方法中，在进行介质隔离层的接触孔刻蚀时，可以利用形成所述N阱的光罩(mask)及所述光刻胶先进行接触孔的预刻蚀，使得所述集电极对应的第一接触孔先贯穿所述介质隔离层并延伸至所述氧化层中，进一步对所述氧化层、所述介质隔离层、所述氧化硅层进行刻蚀，从而去除所述第一接触孔下方的氧化层使得所述第一接触孔贯穿所述氧化层以及形成贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、形成贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔，可以防止基极下方的多晶硅被刻蚀掉，大幅提升器件性能及可靠性。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明双极晶体管的制作方法的流程图。
图2-图12为图1所示双极晶体管的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1-图12，图1为本发明双极晶体管的制作方法的流程图，图2-图12为图1所示双极晶体管的制作方法的各步骤的结构示意图。所述双极晶体管的制作方法包括以下步骤。
步骤S1，请参阅图2，提供P型衬底，在所述P型衬底上形成N 型埋层，在所述N型埋层上形成N型外延层，形成贯穿所述N型外延层与所述N型埋层并延伸至所述P型衬底中的隔离沟槽，所述隔离沟槽具有填充物。所述填充物的材料可以包括氧化物或者氧化物与多晶硅，其中，所述氧化物可以为氧化硅。
步骤S2，请参阅图3，形成贯穿所述N型外延层并延伸至所述N 型埋层中的N阱，以及在所述隔离沟槽、所述N阱及所述N型外延层上形成氧化层与贯穿所述氧化层且对应所述N型外延层的开口。
步骤S3，请参阅图4至图6，在所述N型外延层及所述氧化层上方形成基极多晶硅。所述步骤S3可以具体包括以下步骤：
步骤S31，请参阅图4，在所述氧化层及所述开口处的N型外延层上形成多晶硅层，对所述多晶硅层进行P型注入；
步骤S32，请参阅图5，在所述多晶硅层表面形成氧化硅层；及
步骤S33，请参阅图6，利用光刻胶对所述氧化硅层进行光刻及腐蚀，从而去除所述氧化层上的部分所述多晶硅层及上方的所述氧化硅层、以及所述N型外延层上的部分所述多晶硅层及上方的氧化硅层，所述保留的位于所述N型外延层及所述氧化层上方的多晶硅层作为基极多晶硅。
步骤S4，请参阅图7，进行基区注入及高温扩散，从而在所述N 型外延层表面形成基区结。所述基区结还延伸至所述基区多晶硅及所述氧化层的下方。具体地，所述基区结可以包括基区及连接于所述基区两侧的P型接触区，所述基区多晶硅形成于所述P型接触区上
步骤S5，请参阅图8，在所述基极多晶硅邻近所述基区结一侧形成隔离侧墙，在所述基区结上形成发射极多晶硅。所述隔离侧墙位于所述基区上并将所述基区多晶硅与所述发射极多晶硅间隔。
步骤S6，请参阅图9，在所述氧化层、所述氧化硅层及所述发射极多晶硅上形成介质隔离层。
步骤S7，请参阅图10，在所述介质隔离层上形成光刻胶，所述光刻胶包括对应所述N阱的窗口。
步骤S8，请参阅图11，利用所述窗口对所述介质隔离层及所述氧化层进行预刻蚀，从而形成贯穿所述介质隔离层并延伸至所述氧化层中的第一接触孔，所述第一接触孔与所述N阱之间具有所述氧化层，去除所述光刻胶。所述步骤S8中，所述第一接触孔与所述N阱之间的所述氧化层的厚度与所述发射极多晶硅上方的介质隔离层的厚度可以相等，所述第一接触孔与所述N阱之间的所述氧化层的厚度与所述基极多晶硅上方的氧化硅层及介质隔离层的厚度可以相等。所述预刻蚀形成的所述第一接触孔的深度为7000埃。
步骤S9，请参阅图12，对所述氧化层、所述介质隔离层、所述氧化硅层进行刻蚀，从而去除所述第一接触孔下方的氧化层使得所述第一接触孔贯穿所述氧化层以及形成贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、形成贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔。
步骤S10，请参阅图12，在所述介质隔离层上形成集电极、基极及发射极，所述集电极通过所述第一接触孔连接所述N阱，所述基极通过所述第二接触孔连接所述基极多晶硅，所述发射极通过所述第三接触孔连接所述发射极多晶硅。
进一步地，本实施方式中，所述基极多晶硅、所述基极、所述N 阱、所述集电极、所述第二接触孔及所述第三接触孔的数量均为两个，所述两个基极多晶硅分别位于所述基区两侧的P型接触区上，所述两个基极分别通过对应的一个第二接触孔连接所述两个基极多晶硅，所述两个N阱分别位于所述基区的两侧，所述两个集电极分别通过对应的一个第三接触孔连接所述两个N阱。
相较于现有技术，本发明双极晶体管的制作方法中，在进行介质隔离层的接触孔刻蚀时，可以利用形成所述N阱的光罩(mask)及所述光刻胶先进行接触孔的预刻蚀，使得所述集电极对应的第一接触孔先贯穿所述介质隔离层并延伸至所述氧化层中，进一步对所述氧化层、所述介质隔离层、所述氧化硅层进行刻蚀，从而去除所述第一接触孔下方的氧化层使得所述第一接触孔贯穿所述氧化层以及形成贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、形成贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔，可以防止基极下方的多晶硅被刻蚀掉，大幅提升器件性能及可靠性。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (8)
1.一种双极晶体管的制作方法，其特征在于：所述制作方法包括以下步骤：
提供P型衬底，在所述P型衬底上形成N型埋层，在所述N型埋层上形成N型外延层，形成贯穿所述N型外延层与所述N型埋层并延伸至所述P型衬底中的隔离沟槽，所述隔离沟槽具有填充物；
形成贯穿所述N型外延层并延伸至所述N型埋层中的N阱，以及在所述隔离沟槽、所述N阱及所述N型外延层上形成氧化层与贯穿所述氧化层且对应所述N型外延层的开口；
在所述N型外延层及所述氧化层上方形成基极多晶硅；
进行基区注入及高温扩散，从而在所述N型外延层表面形成基区结；
在所述基极多晶硅邻近所述基区结一侧形成隔离侧墙，在所述基区结上形成发射极多晶硅；
在所述氧化层、所述氧化硅层及所述发射极多晶硅上形成介质隔离层；
在所述介质隔离层上形成光刻胶，所述光刻胶包括对应所述N阱的窗口；
利用所述窗口对所述介质隔离层及所述氧化层进行预刻蚀，从而形成贯穿所述介质隔离层并延伸至所述氧化层中的第一接触孔，所述第一接触孔与所述N阱之间具有所述氧化层，去除所述光刻胶，其中，所述第一接触孔与所述N阱之间的所述氧化层的厚度与所述发射极多晶硅上方的介质隔离层的厚度相等，所述第一接触孔与所述N阱之间的所述氧化层的厚度与所述基极多晶硅上方的氧化硅层及介质隔离层的厚度相等；
对所述氧化层、所述介质隔离层、所述氧化硅层进行刻蚀，从而去除所述第一接触孔下方的氧化层使得所述第一接触孔贯穿所述氧化层以及形成贯穿所述介质隔离层及所述氧化硅层且对应所述基极多晶硅的第二接触孔、形成贯穿所述介质隔离层且对应所述发射极多晶硅的第三接触孔。
2.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述制作方法还包括以下步骤：在所述介质隔离层上形成集电极、基极及发射极，所述集电极通过所述第一接触孔连接所述N阱，所述基极通过所述第二接触孔连接所述基极多晶硅，所述发射极通过所述第三接触孔连接所述发射极多晶硅。
3.如权利要求1所述的双极晶体管的制作方法，其特征在于：利用所述窗口对所述介质隔离层及所述氧化层进行预刻蚀的步骤中，所述第一接触孔的深度为7000埃。
4.如权利要求1所述的双极晶体管的制作方法，其特征在于：在所述N型外延层及所述氧化层上方形成基极多晶硅的步骤包括：
在所述氧化层及所述开口处的N型外延层上形成多晶硅层，对所述多晶硅层进行P型注入；
在所述多晶硅层表面形成氧化硅层；
利用光刻胶对所述氧化硅层进行光刻及腐蚀，从而去除所述氧化层上的部分所述多晶硅层及上方的所述氧化硅层、以及所述N型外延层上的部分所述多晶硅层及上方的氧化硅层，保留的位于所述N型外延层及所述氧化层上方的多晶硅层作为基极多晶硅。
5.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述基区结还延伸至所述基区多晶硅及所述氧化层的下方。
6.如权利要求1所述的双极晶体管的制作方法，其特征在于：所述基区结包括基区及连接于所述基区两侧的P型接触区，所述基区多晶硅形成于所述P型接触区上。
7.如权利要求6所述的双极晶体管的制作方法，其特征在于：所述隔离侧墙位于所述基区上并将所述基区多晶硅与所述发射极多晶硅间隔。
8.如权利要求2所述的双极晶体管的制作方法，其特征在于：所述基极多晶硅、所述基极、所述N阱、所述集电极、所述第二接触孔及所述第三接触孔的数量均为两个，所述两个基极多晶硅分别位于所述基区两侧的P型接触区上，所述两个基极分别通过对应的一个第二接触孔连接所述两个基极多晶硅，所述两个N阱分别位于所述基区的两侧，所述两个集电极分别通过对应的一个第三接触孔连接所述两个N阱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397397.2A CN108054096B (zh) | 2017-12-21 | 2017-12-21 | 双极晶体管的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711397397.2A CN108054096B (zh) | 2017-12-21 | 2017-12-21 | 双极晶体管的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108054096A CN108054096A (zh) | 2018-05-18 |
| CN108054096B true CN108054096B (zh) | 2020-08-28 |
Family
ID=62130503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711397397.2A Expired - Fee Related CN108054096B (zh) | 2017-12-21 | 2017-12-21 | 双极晶体管的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108054096B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109166800A (zh) * | 2018-09-04 | 2019-01-08 | 深圳市诚朗科技有限公司 | 一种晶体管及其制作方法 |
| CN113013086B (zh) * | 2020-06-03 | 2024-02-02 | 上海积塔半导体有限公司 | 深沟道隔离结构及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114744A (en) * | 1997-03-14 | 2000-09-05 | Sanyo Electric Company | Semiconductor integration device and fabrication method of the same |
| CN1267916A (zh) * | 1999-03-15 | 2000-09-27 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| KR100359036B1 (ko) * | 1997-02-28 | 2003-01-24 | 산요 덴키 가부시키가이샤 | 반도체 집적 회로 장치 |
-
2017
- 2017-12-21 CN CN201711397397.2A patent/CN108054096B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100359036B1 (ko) * | 1997-02-28 | 2003-01-24 | 산요 덴키 가부시키가이샤 | 반도체 집적 회로 장치 |
| US6114744A (en) * | 1997-03-14 | 2000-09-05 | Sanyo Electric Company | Semiconductor integration device and fabrication method of the same |
| CN1267916A (zh) * | 1999-03-15 | 2000-09-27 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108054096A (zh) | 2018-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3186691B2 (ja) | 半導体装置及びその形成方法 | |
| CN104134688A (zh) | 制造双极晶体管的方法、双极晶体管和集成电路 | |
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| CN102479703B (zh) | 异质结双极晶体管制造方法和包括异质结双极晶体管的集成电路 | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| CN108520896B (zh) | 一种耐压双极晶体管及其制作方法 | |
| CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN108054096B (zh) | 双极晶体管的制作方法 | |
| CN108109916B (zh) | 双极晶体管及其制作方法 | |
| CN108133892B (zh) | 双极晶体管的制作方法 | |
| CN108231583B (zh) | 双极晶体管及其制作方法 | |
| JPH0684929A (ja) | 半導体装置 | |
| JPS5936432B2 (ja) | 半導体装置の製造方法 | |
| CN108155098B (zh) | 双极晶体管的制作方法 | |
| JPH0437580B2 (zh) | ||
| CN108063162B (zh) | 双极晶体管的制作方法 | |
| CN107946194B (zh) | 双极晶体管的制作方法 | |
| JP2011253883A (ja) | 半導体装置及びその製造方法 | |
| CN108109913B (zh) | 双极晶体管的制作方法 | |
| JP6059333B2 (ja) | 半導体装置及びその製造方法 | |
| CN108054095B (zh) | 双极晶体管的制作方法 | |
| JPH06318600A (ja) | 半導体デバイス | |
| CN108172615A (zh) | 高频三极管及其制作方法 | |
| CN107680933A (zh) | Mos型功率器件及其制造方法 | |
| JP2003258219A (ja) | 光半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200806 Address after: 210000 Kechuang building, Futian Road, Zhetang street, Lishui Economic Development Zone, Nanjing City, Jiangsu Province Applicant after: Nanjing Lishui hi tech Venture Capital Management Co.,Ltd. Address before: 518000 Guangdong city of Shenzhen province Baoan District Fuyong Street Peace community Junfeng Industrial Zone A3 building the first floor Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200828 Termination date: 20201221 |