CN113013086B - 深沟道隔离结构及其制作方法 - Google Patents

深沟道隔离结构及其制作方法 Download PDF

Info

Publication number
CN113013086B
CN113013086B CN202010495900.3A CN202010495900A CN113013086B CN 113013086 B CN113013086 B CN 113013086B CN 202010495900 A CN202010495900 A CN 202010495900A CN 113013086 B CN113013086 B CN 113013086B
Authority
CN
China
Prior art keywords
semiconductor substrate
nitride
manufacturing
polysilicon
trench isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010495900.3A
Other languages
English (en)
Other versions
CN113013086A (zh
Inventor
林威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
GTA Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTA Semiconductor Co Ltd filed Critical GTA Semiconductor Co Ltd
Priority to CN202010495900.3A priority Critical patent/CN113013086B/zh
Publication of CN113013086A publication Critical patent/CN113013086A/zh
Application granted granted Critical
Publication of CN113013086B publication Critical patent/CN113013086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种深沟道隔离结构及其制作方法，制作方法包括：提供半导体衬底，其上依次形成有与所述半导体衬底类型相反的外延层、浅沟道隔离以及氮化物；在浅沟道隔离上进行深沟道隔离的光罩工艺以及反应离子刻蚀；线性氧化，并采用TEOS淀积；TEOS刻蚀，以清除顶部和底部的氧化物；多晶硅淀积，进行CMP工艺以及去除氮化物；淀积氧化物和氮化物，进行LOCOS光罩工艺以及反应离子刻蚀；LOCOS氧化；去除氮化物；ILD淀积，Contact通过多晶硅与所述半导体衬底连接。本发明通过TEOS刻蚀步骤清除了顶部和底部的氧化物，为多晶硅填充提供了更大空间，从而使得多晶硅与半导体衬底直接接触，省略了接触阱的制作过程。

Description

深沟道隔离结构及其制作方法
技术领域
本发明涉及半导体领域，特别涉及一种深沟道隔离(Deep Trench Isolation，DTI)结构及其制作方法。
背景技术
传统的深沟道隔离结构如图1所示，需要与深P阱(Deep P-Well)进行结合以实现P型基板(P-substrate)的接触，具体地，Contact通过Deep P-Well与P-substrate进行连接。相应地，在上述深沟道隔离结构的制作过程中需要制作P型接触阱，还需要进行Deep P-Well的光罩工艺，制作流程复杂。
发明内容
本发明要解决的技术问题是为了克服现有技术中需要制作P型接触阱导致制作流程复杂的缺陷，提供一种深沟道隔离结构及其制作方法。
本发明是通过下述技术方案来解决上述技术问题：
本发明的第一方面提供一种深沟道隔离结构的制作方法，包括以下步骤：
提供半导体衬底，其上依次形成有与所述半导体衬底的类型相反的外延层、浅沟道隔离(shallow trench isolation，STI)以及氮化物；
在浅沟道隔离上进行深沟道隔离的光罩工艺以及反应离子刻蚀；
线性氧化，并采用TEOS(四乙氧基硅烷)淀积；
TEOS刻蚀，以清除顶部和底部的氧化物；
多晶硅淀积，进行CMP(Chemical Mechanical Polishing化学机制抛光)工艺，以及去除氮化物；
淀积氧化物和氮化物，进行LOCOS(Local Oxidation of Silicon局部硅氧化隔离)光罩工艺以及反应离子刻蚀；
LOCOS氧化；
去除氮化物；
ILD(Inter Layer Dielectric，层间介电)淀积，Contact通过多晶硅与所述半导体衬底连接。
较佳地，所述半导体衬底为P型，所述外延层为N型。
较佳地，所述半导体衬底为硅衬底。
本发明的第二方面还提供一种深沟道隔离结构，其利用上述第一方面提供的制作方法制成。
本发明的积极进步效果在于：通过TEOS刻蚀步骤清除了顶部和底部的氧化物，为后续的多晶硅填充提供了更大的空间，从而使得多晶硅与半导体衬底直接接触，省略了通常的接触阱的制作过程。
附图说明
图1为传统的深沟道隔离结构的示意图。
图2为本发明实施例1提供的深沟道隔离结构的制作方法流程图。
图3中(1)-(8)为本发明实施例1提供的深沟道隔离结构的制作过程示意图。
图4为本发明实施例2提供的深沟道隔离结构的示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供一种深沟道隔离结构的制作方法，如图2所示，包括：
步骤S100、提供半导体衬底，其上依次形成有与所述半导体衬底的类型相反的外延层、浅沟道隔离STI以及氮化物Nitride。
在一种可选的实施方式中，半导体衬底为P型硅衬底，也叫P型基板P-substrate，外延层Epi为N型，即N-Epi。
步骤S101、如图3(1)所示，在浅沟道隔离STI上进行深沟道隔离DTI的光罩Mask工艺以及反应离子刻蚀(Reactive Ion Etch，RIE)。
步骤S102、如图3(2)所示，线性氧化，并采用TEOS淀积。
步骤S103、如图3(3)所示，TEOS刻蚀(Etch back)，以清除顶部(箭头31所指的位置)和底部(箭头32所指的位置)的氧化物。
步骤S104、如图3(4)所示，多晶硅Poly淀积，进行CMP工艺，以及去除氮化物Nitride。
步骤S105、如图3(5)所示，淀积氧化物和氮化物Nitride，进行LOCOS光罩工艺以及反应离子刻蚀。
步骤S106、如图3(6)所示，LOCOS氧化，使得在顶部角落处如箭头33所指的位置引起的氧化更多。
步骤S107、如图3(7)所示，去除氮化物Nitride。
步骤S108、ILD淀积，Contact通过多晶硅Poly与所述半导体衬底连接。如图3(8)所示，多晶硅Poly与P型基板P-substrate直接接触。
本实施例制作深沟道隔离结构的方法简单，可以应用于180nmBCD(Bipolar CMOSDMOS)工艺平台中，具体地，通过步骤S103，即TEOS刻蚀清除了顶部和底部的氧化物，为后续的多晶硅Poly填充提供了更大的空间，从而使得多晶硅Poly与半导体衬底直接接触，省略了通常的接触阱的制作过程。
实施例2
本实施例提供一种深沟道隔离结构，如图4所示，利用实施例1提供的制作方法制成。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (4)

1.一种深沟道隔离结构的制作方法，其特征在于，包括以下步骤：
提供半导体衬底，其上依次形成有与所述半导体衬底的类型相反的外延层、浅沟道隔离以及氮化物；
在浅沟道隔离上进行深沟道隔离的光罩工艺以及反应离子刻蚀；
对包括所述半导体衬底、所述外延层、所述浅沟道隔离以及所述氮化物的半导体结构进行线性氧化，并采用TEOS淀积；
对所述半导体结构进行TEOS刻蚀，以清除所述半导体结构顶部和所述半导体结构底部的氧化物；
在所述半导体衬底上进行多晶硅淀积，进行CMP工艺，以及去除所述氮化物；
在所述半导体结构的上方淀积氧化物和氮化物，进行LOCOS光罩工艺以及反应离子刻蚀；
LOCOS氧化；
去除淀积的氮化物；
在所述半导体结构的上方进行ILD淀积，Contact通过多晶硅与所述半导体衬底连接。
2.如权利要求1所述的制作方法，其特征在于，所述半导体衬底为P型，所述外延层为N型。
3.如权利要求1所述的制作方法，其特征在于，所述半导体衬底为硅衬底。
4.一种深沟道隔离结构，其特征在于，利用权利要求1-3中任一项所述制作方法制成。
CN202010495900.3A 2020-06-03 2020-06-03 深沟道隔离结构及其制作方法 Active CN113013086B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010495900.3A CN113013086B (zh) 2020-06-03 2020-06-03 深沟道隔离结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010495900.3A CN113013086B (zh) 2020-06-03 2020-06-03 深沟道隔离结构及其制作方法

Publications (2)

Publication Number Publication Date
CN113013086A CN113013086A (zh) 2021-06-22
CN113013086B true CN113013086B (zh) 2024-02-02

Family

ID=76383048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010495900.3A Active CN113013086B (zh) 2020-06-03 2020-06-03 深沟道隔离结构及其制作方法

Country Status (1)

Country Link
CN (1) CN113013086B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406987B1 (en) * 1998-09-08 2002-06-18 Taiwan Semiconductor Manufacturing Company Method for making borderless contacts to active device regions and overlaying shallow trench isolation regions
WO2006025037A1 (en) * 2004-09-02 2006-03-09 Koninklijke Philips Electronics, N.V. Contacting and filling deep-trench-isolation with tungsten
CN103545364A (zh) * 2012-07-11 2014-01-29 上海华虹Nec电子有限公司 自对准接触孔的小尺寸mosfet结构及制作方法
CN104103576A (zh) * 2013-04-15 2014-10-15 上海华虹宏力半导体制造有限公司 沟槽型双层栅功率mos器件的接触孔工艺方法
CN104716179A (zh) * 2013-12-11 2015-06-17 上海华虹宏力半导体制造有限公司 一种具有深孔的ldmos器件及其制造方法
US9460962B1 (en) * 2015-08-06 2016-10-04 Texas Instruments Incorporated Substrate contact etch process
CN107527800A (zh) * 2016-06-22 2017-12-29 无锡华润上华科技有限公司 沟槽栅极结构及其制造方法
CN108054096A (zh) * 2017-12-21 2018-05-18 深圳市晶特智造科技有限公司 双极晶体管的制作方法
CN110379765A (zh) * 2019-08-27 2019-10-25 上海华虹宏力半导体制造有限公司 深槽隔离工艺方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015086B2 (en) * 2004-02-05 2006-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench-deep trench isolation region for a BiCMOS/CMOS technology
JP5563186B2 (ja) * 2007-03-30 2014-07-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406987B1 (en) * 1998-09-08 2002-06-18 Taiwan Semiconductor Manufacturing Company Method for making borderless contacts to active device regions and overlaying shallow trench isolation regions
WO2006025037A1 (en) * 2004-09-02 2006-03-09 Koninklijke Philips Electronics, N.V. Contacting and filling deep-trench-isolation with tungsten
CN103545364A (zh) * 2012-07-11 2014-01-29 上海华虹Nec电子有限公司 自对准接触孔的小尺寸mosfet结构及制作方法
CN104103576A (zh) * 2013-04-15 2014-10-15 上海华虹宏力半导体制造有限公司 沟槽型双层栅功率mos器件的接触孔工艺方法
CN104716179A (zh) * 2013-12-11 2015-06-17 上海华虹宏力半导体制造有限公司 一种具有深孔的ldmos器件及其制造方法
US9460962B1 (en) * 2015-08-06 2016-10-04 Texas Instruments Incorporated Substrate contact etch process
CN107527800A (zh) * 2016-06-22 2017-12-29 无锡华润上华科技有限公司 沟槽栅极结构及其制造方法
CN108054096A (zh) * 2017-12-21 2018-05-18 深圳市晶特智造科技有限公司 双极晶体管的制作方法
CN110379765A (zh) * 2019-08-27 2019-10-25 上海华虹宏力半导体制造有限公司 深槽隔离工艺方法

Also Published As

Publication number Publication date
CN113013086A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
CN109244033B (zh) 具有气隙结构的射频开关
CN108565261B (zh) 半导体器件及其制造方法
US6097076A (en) Self-aligned isolation trench
US6531369B1 (en) Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe)
KR101057651B1 (ko) 반도체 소자의 제조방법
TW202010046A (zh) 一種絕緣體上半導體基板及其形成方法
US4563227A (en) Method for manufacturing a semiconductor device
US8431465B2 (en) Semiconductor device and method for fabricating the same
US20130175614A1 (en) Semiconductor devices and methods of fabricating the same
JP2009021526A (ja) 電力用半導体装置及びその製造方法
US9431286B1 (en) Deep trench with self-aligned sinker
US10395970B2 (en) Dual trench structure
US10083857B2 (en) Method for manufacturing semiconductor device with trench isolation structure having plural oxide films
CN113013086B (zh) 深沟道隔离结构及其制作方法
CN114823482B (zh) 横向扩散金属氧化物半导体的制备方法和器件
US11756794B2 (en) IC with deep trench polysilicon oxidation
CN111969065B (zh) 一种半导体装置的制备方法
JP3952914B2 (ja) 半導体装置の製造方法
CN111129153B (zh) Ldmos的制作方法及ldmos器件
KR101338575B1 (ko) 반도체 소자 및 그의 제조방법
US20240038580A1 (en) Locos or siblk to protect deep trench polysilicon in deep trench after sti process
US20220367444A1 (en) Shallow trench isolation processing with local oxidation of silicon
US20030176036A1 (en) Method of manufacturing MOS semiconductor device having PIP capacitor
KR101035584B1 (ko) 반도체 소자 및 그의 제조방법
US20230060695A1 (en) Deep trench isolation with field oxide

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant