CN104103576A - 沟槽型双层栅功率mos器件的接触孔工艺方法 - Google Patents
沟槽型双层栅功率mos器件的接触孔工艺方法 Download PDFInfo
- Publication number
- CN104103576A CN104103576A CN201310128412.9A CN201310128412A CN104103576A CN 104103576 A CN104103576 A CN 104103576A CN 201310128412 A CN201310128412 A CN 201310128412A CN 104103576 A CN104103576 A CN 104103576A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- bucking electrode
- groove
- polysilicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 88
- 238000001312 dry etching Methods 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims description 80
- 238000005530 etching Methods 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000001459 lithography Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 11
- 238000001259 photo etching Methods 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽型双层栅功率MOS器件的接触孔工艺方法，将沟槽型双层栅功率MOS器件中的屏蔽电极及多晶硅栅极制作完成之后，通过全面刻蚀至沟槽中间特定深度，利用深孔接触的方法一次刻蚀同时引出，不再需要额外多一块光刻版定义出电极需要引出的区域，该深接触孔利用干法刻蚀高选择比的特性实现，避免了传统的屏蔽电极引出区域与周边区域的栅极多晶硅横向隔离问题，使得工作区域没有了横向隔离氧化层而得到很大扩张，在降低工艺成本及控制难度的基础上还有效提高器件工作性能。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是指一种沟槽型双层栅功率MOS器件的接触孔工艺方法。
背景技术
在功率器件中，沟槽型双层栅功率MOS器件具有击穿电压高、导通电阻低、转换效率高、开关速度快的特性。其沟槽中的多晶硅具有上下两层，通常，源极多晶硅（位于沟槽底部的多晶硅）电极作为屏蔽电极与源极短接或者通单独引出，第二层多晶硅电极作为栅极。因而在一个沟槽内，会存在源极多晶硅引出端区域与栅极多晶硅横向接触的区域。如图1和图2所示，第一层多晶硅101与第二层多晶硅103之间靠HDP（高密度等离子体）氧化层102隔离。这两层多晶硅电极之间的氧化层厚度需要严格控制，否则会形成漏电或较低的击穿电压。目前的方法是利用源极多晶硅（第一层多晶硅）反刻之后生长的HDP氧化膜，加一层光刻版在HDP湿法反刻时横向覆盖住部分氧化膜使其不被刻蚀，最终在源极多晶硅引出端边上留下约的HDP氧化膜作为两层多晶硅之间的横向隔离介质层。其具体工艺步骤包括：（1）沟槽腐蚀；（2）源极多晶硅（沟槽底层多晶硅）淀积；（3）源极多晶硅第一步反刻蚀；（4）源极多晶硅光刻、源极多晶硅第二步反刻蚀；（5）HDP氧化膜淀积；（6）HDP-CMP（化学机械研磨）至剩余；（7）多晶硅淀积光刻后湿法腐蚀形成双层多晶硅横向隔离区域，同时在管芯区沟槽内的第一层多晶硅上进行剩余HDP氧化膜淀积；（8）栅氧化层生长、第二层多晶硅淀积、第二层多晶硅反刻蚀；（9）金属下介质层生长；（10）接触孔介质层刻蚀、接触孔硅刻蚀；（11）源极金属生长与刻蚀。
上述工艺方法存在如下几个问题：首先，完全依赖于HDP工艺，而且在现在改良的热氧方法生长的双层栅之间介质层的工艺中无法实现；其次，已有双层栅功率MOS器件存在因为HDP氧化膜刻蚀速率的起伏波动，以及湿法刻蚀各向同性的特性，使得横向隔离区域长度需要很大才可以保证两层多晶硅之间横向不会穿通，这样大大减少了工作区域面积，影响器件参数。
发明内容
本发明所要解决的技术问题在于提供一种沟槽型双层栅功率MOS器件的接触孔工艺方法。
为解决上述问题，本发明所述的一种沟槽型双层栅功率MOS器件的接触孔工艺方法，包含如下步骤：
第1步，在硅衬底上刻蚀形成沟槽后，表面淀积氧化层，再淀积屏蔽电极多晶硅填充沟槽并反刻去除硅衬底表面的多晶硅，在沟槽内形成屏蔽电极，去除屏蔽电极之上的沟槽侧壁上的氧化层；
第2步，隔离介质层生长，覆盖屏蔽电极；
第3步，第二层多晶硅生长及反刻，在沟槽内制作形成多晶硅栅极；
第4步，光刻定义出屏蔽电极引出区，刻蚀掉所述引出区的多晶硅栅极；
第5步，注入形成体区及源区，淀积硼磷硅玻璃形成层间介质，层间介质同时填满屏蔽电极引出区；
第6步，屏蔽电极接触孔及多晶硅栅极接触孔第一次刻蚀，使接触孔穿透层间介质，所述接触孔底部分别接触到屏蔽电极和多晶硅栅极；
第7步，接触孔第二次刻蚀，进一步向下刻蚀，分别使接触孔深入到屏蔽电极和多晶硅栅极，填入金属钨，形成引出屏蔽电极的深孔接触和引出多晶硅栅极的接触孔。
进一步地，所述第4步中，制作屏蔽电极引出区，是在多晶硅栅极制作形成之后，在多晶硅栅极上加一层光刻层定义出屏蔽电极引出区。
进一步地，所述第4步中，屏蔽电极引出区域的多晶硅栅极需全部刻蚀掉，露出隔离介质层。
进一步地，所述第4步中，屏蔽电极引出区的多晶硅栅极刻蚀后形成的凹坑一直保持到接触孔形成之前，直到利用所述第9步淀积的层间介质填充，形成所述屏蔽电极引出区域。
进一步地，所述第6步的第一次刻蚀和第7步中的第二次刻蚀，利用具有高选择比特性的干法刻蚀，同时形成引出屏蔽电极的深孔接触和引出多晶硅栅极的接触孔。
本发明所述的沟槽型双层栅功率MOS器件的接触孔工艺方法，利用干法刻蚀高选择比的特性实现深孔接触引出屏蔽电极，省去定义源极多晶硅引出区域的光刻板，还避免了引出区域与周边区域的栅极多晶硅横向隔离问题，使得工作区域因为没有了横向隔离氧化层而得到很大扩张，在降低工艺成本及控制难度的基础上有效提高器件工作性能。
附图说明
图1是现有技术沟槽型双层栅结构剖面图；
图2是现有技术沟槽型双层栅引出区的剖面图；
图3～16是本发明的工艺步骤示意图；
图17是本发明工艺步骤流程图。
附图标记说明
101是屏蔽电极多晶硅，102是HDP氧化膜，103是栅极多晶硅栅极，104是沟槽，1是硅衬底，2是氧化膜，3是第一层多晶硅（屏蔽电极），4是沟槽，5是HDP氧化膜，6是第二层多晶硅（多晶硅栅极），7是ILD层间介质，8是接触孔，9是钨。
具体实施方式
本发明所述的沟槽栅双层栅功率MOS器件的接触孔工艺方法，其具体步骤现结合附图说明如下：
第1步，如图3所示，在硅衬底1上刻蚀形成沟槽4并形成氧化层2，再淀积第一层多晶硅3（用于制作屏蔽电极的多晶硅，后续与源极相连，亦称源极多晶硅）。淀积完成后再反刻第一层多晶硅3，保留沟槽4底部的部分多晶硅以形成屏蔽电极，去除屏蔽电极以上的沟槽侧壁的氧化层2。图4显示的是用于第一层多晶硅3引出的引出区域的第一层多晶硅经过本步骤处理后的截面图，上方的虚线表示硅衬底平面（后图6亦是）。
第2步，进行隔离电介质的生长，如图5及图6所示，隔离电介质5用于隔离第一层多晶硅3和下一步即将制作的多晶硅栅极。图6是隔离介质层5生长之后的所述引出区的截面图，在第一层多晶硅3上覆盖有隔离介质5。
第3步，淀积第二层多晶硅6并反刻以制作形成栅极，如图7及8所示。图8显示的是将作为屏蔽电极引出区的沿沟槽方向的剖面图。
第4步，第二层多晶硅6光刻定义出第一层多晶硅3（屏蔽电极）引出区，刻蚀掉所述引出区的第二层多晶硅6，如图9和图10所示，分别显示的是第二层多晶硅6全部刻蚀后的第一层多晶硅3引出区和管芯区的沟槽断面图及沿沟槽长度方向的剖面图。
第5步，如图11和图12所示，进行体区和源区的注入（本步骤图中未示出），淀积硼磷硅玻璃制作层间介质7。
第6步，进行第一次接触孔刻蚀，即对硼磷硅玻璃层间介质7进行刻蚀，使第一次刻蚀形成的接触孔8的底部分别接触到第一层多晶硅3和第二层多晶硅6，如13和图14所示，分别是管芯区和第一层多晶硅引出区进行第一次接触孔刻蚀之后的截面图。
第7步，进行第二次接触孔刻蚀，即在第一次接触孔刻蚀的基础上进一步继续向下刻蚀，使接触孔8的底部分别深入到第一层多晶硅3和第二层多晶硅6中，引出第一层多晶硅3的为深孔接触，引出第二层多晶硅6的为普通接触孔，接触孔内淀积金属钨9形成电连接，将第一层多晶硅（即屏蔽电极）和第二层多晶硅（即栅极）引出。如图15和图16所示。
通过上述工艺步骤，本发明利用深孔接触引出屏蔽电极，避免了屏蔽电极引出区域与器件其他工作区域的多晶硅栅极横向隔离的问题，并减小了引出区域占用的芯片面积，提高了器件的性能。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种沟槽型双层栅功率MOS器件的接触孔工艺方法，其特征在于：包含如下工艺步骤：
第1步，在硅衬底上刻蚀形成沟槽后，表面淀积氧化层，再淀积屏蔽电极多晶硅填充沟槽并反刻去除硅衬底表面的多晶硅，在沟槽内形成屏蔽电极，去除屏蔽电极之上的沟槽侧壁上的氧化层；
第2步，隔离介质层生长，覆盖屏蔽电极；
第3步，第二层多晶硅生长及反刻，在沟槽内制作形成多晶硅栅极；
第4步，光刻定义出屏蔽电极引出区，刻蚀掉所述引出区的多晶硅栅极；
第5步，注入形成体区及源区，淀积硼磷硅玻璃形成层间介质，层间介质同时填满屏蔽电极引出区；
第6步，屏蔽电极接触孔及多晶硅栅极接触孔第一次刻蚀，使接触孔穿透层间介质，所述接触孔底部分别接触到屏蔽电极和多晶硅栅极；
第7步，接触孔第二次刻蚀，进一步向下刻蚀，分别使接触孔深入到屏蔽电极和多晶硅栅极，填入金属钨，形成引出屏蔽电极的深孔接触和引出多晶硅栅极的接触孔。
2.如权利要求1所述的沟槽型双层栅功率MOS器件的接触孔工艺方法，其特征在于：所述第4步中，制作屏蔽电极引出区，是在多晶硅栅极制作形成之后，在多晶硅栅极上加一层光刻层定义出屏蔽电极引出区。
3.如权利要求1所述的沟槽型双层栅功率MOS器件的接触孔工艺方法，其特征在于：所述第4步中，屏蔽电极引出区域的多晶硅栅极需全部刻蚀掉，露出隔离介质层。
4.如权利要求1所述的沟槽型双层栅功率MOS器件的接触孔工艺方法，其特征在于：所述第4步中，屏蔽电极引出区的多晶硅栅极刻蚀后形成的凹坑一直保持到接触孔形成之前，直到利用所述第9步淀积的层间介质填充，形成所述屏蔽电极引出区域。
5.如权利要求1所述的沟槽型双层栅功率MOS器件的接触孔工艺方法，其特征在于：所述第6步的第一次刻蚀和第7步中的第二次刻蚀，利用具有高选择比特性的干法刻蚀，同时形成引出屏蔽电极的深孔接触和引出多晶硅栅极的接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310128412.9A CN104103576A (zh) | 2013-04-15 | 2013-04-15 | 沟槽型双层栅功率mos器件的接触孔工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310128412.9A CN104103576A (zh) | 2013-04-15 | 2013-04-15 | 沟槽型双层栅功率mos器件的接触孔工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104103576A true CN104103576A (zh) | 2014-10-15 |
Family
ID=51671602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310128412.9A Pending CN104103576A (zh) | 2013-04-15 | 2013-04-15 | 沟槽型双层栅功率mos器件的接触孔工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104103576A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789043A (zh) * | 2014-12-25 | 2016-07-20 | 中航（重庆）微电子有限公司 | 沟槽型半导体器件及其制作方法 |
| CN109148584A (zh) * | 2018-07-11 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅功率mosfet器件及制作工艺方法 |
| CN109979823A (zh) * | 2017-12-28 | 2019-07-05 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
| CN113013086A (zh) * | 2020-06-03 | 2021-06-22 | 上海积塔半导体有限公司 | 深沟道隔离结构及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315893A (zh) * | 2007-05-30 | 2008-12-03 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos结构实现方法 |
| CN102130000A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | 沟槽型双层栅mos器件的制备方法 |
| US20120187474A1 (en) * | 2011-01-20 | 2012-07-26 | Rexer Christopher L | Trench Power MOSFET With Reduced On-Resistance |
| CN102623340A (zh) * | 2011-01-26 | 2012-08-01 | 上海华虹Nec电子有限公司 | 沟槽型双层栅mos器件的制备方法 |
-
2013
- 2013-04-15 CN CN201310128412.9A patent/CN104103576A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101315893A (zh) * | 2007-05-30 | 2008-12-03 | 上海华虹Nec电子有限公司 | 沟槽型双层栅功率mos结构实现方法 |
| CN102130000A (zh) * | 2010-01-20 | 2011-07-20 | 上海华虹Nec电子有限公司 | 沟槽型双层栅mos器件的制备方法 |
| US20120187474A1 (en) * | 2011-01-20 | 2012-07-26 | Rexer Christopher L | Trench Power MOSFET With Reduced On-Resistance |
| CN102623340A (zh) * | 2011-01-26 | 2012-08-01 | 上海华虹Nec电子有限公司 | 沟槽型双层栅mos器件的制备方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105789043A (zh) * | 2014-12-25 | 2016-07-20 | 中航（重庆）微电子有限公司 | 沟槽型半导体器件及其制作方法 |
| CN109979823A (zh) * | 2017-12-28 | 2019-07-05 | 深圳尚阳通科技有限公司 | 一种屏蔽栅功率器件及制造方法 |
| CN109148584A (zh) * | 2018-07-11 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅功率mosfet器件及制作工艺方法 |
| CN113013086A (zh) * | 2020-06-03 | 2021-06-22 | 上海积塔半导体有限公司 | 深沟道隔离结构及其制作方法 |
| CN113013086B (zh) * | 2020-06-03 | 2024-02-02 | 上海积塔半导体有限公司 | 深沟道隔离结构及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107017167B (zh) | 具有屏蔽栅的沟槽栅器件的制造方法 | |
| CN101853852B (zh) | 单胞中集成肖特基二极管的沟槽mos器件及制造方法 | |
| CN101777556B (zh) | 一种沟槽型大功率mos器件及其制造方法 | |
| CN109979823B (zh) | 一种屏蔽栅功率器件及制造方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN101567320B (zh) | 功率mos晶体管的制造方法 | |
| CN104103576A (zh) | 沟槽型双层栅功率mos器件的接触孔工艺方法 | |
| CN110993693A (zh) | 沟槽型功率mosfet及其工艺方法 | |
| CN103855017A (zh) | 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法 | |
| CN102437191B (zh) | 低栅漏电容的沟槽mos器件及其制造方法 | |
| CN104517824B (zh) | 沟槽型双层栅的制造方法 | |
| CN102194694B (zh) | 沟槽式金属氧化物半导体场效应晶体管的制造方法 | |
| CN104752334B (zh) | 接触插塞的形成方法 | |
| CN102956481B (zh) | 具有源极沟槽的沟槽式功率半导体元件的制造方法 | |
| CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN102569381A (zh) | 具有屏蔽栅的ldmos结构及其制备方法 | |
| CN101908488B (zh) | 沟渠式金氧半导体组件的制作方法 | |
| CN102569385A (zh) | 具有屏蔽栅的vdmos结构及其制备方法 | |
| CN102623340A (zh) | 沟槽型双层栅mos器件的制备方法 | |
| CN112271134B (zh) | 半导体功率器件的制造方法 | |
| CN103632950A (zh) | 沟槽型双层栅mos中的多晶硅之间的氮化膜形成方法 | |
| CN113327858A (zh) | 屏蔽栅场效应晶体管及其制造方法 | |
| CN103426925A (zh) | 低栅极电荷沟槽功率mos器件及制造方法 | |
| CN110739346A (zh) | 具有屏蔽栅的sj mos器件终端结构及其制作方法 | |
| CN203850309U (zh) | 一种沟槽式肖特基芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20141015 |