CN102437191B - 低栅漏电容的沟槽mos器件及其制造方法 - Google Patents
低栅漏电容的沟槽mos器件及其制造方法 Download PDFInfo
- Publication number
- CN102437191B CN102437191B CN201110399926.9A CN201110399926A CN102437191B CN 102437191 B CN102437191 B CN 102437191B CN 201110399926 A CN201110399926 A CN 201110399926A CN 102437191 B CN102437191 B CN 102437191B
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- source area
- epitaxial loayer
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 13
- 239000010703 silicon Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- 229910044991 metal oxide Inorganic materials 0.000 title abstract 2
- 150000004706 metal oxides Chemical class 0.000 title abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 68
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 58
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 29
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 142
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 18
- 230000005611 electricity Effects 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 7
- 210000000481 breast Anatomy 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 35
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 39
- 238000001312 dry etching Methods 0.000 description 18
- 229910052581 Si3N4 Inorganic materials 0.000 description 17
- 230000004224 protection Effects 0.000 description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 17
- 238000005530 etching Methods 0.000 description 14
- 150000001875 compounds Chemical class 0.000 description 10
- 230000008021 deposition Effects 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 3
- 240000002853 Nelumbo nucifera Species 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种低栅漏电容的沟槽MOS器件及其制造方法，包括若干个并联排列的沟槽MOS单胞；单胞中存在沟槽和由单晶硅外延层构成的凸台结构；沟槽的底部为半圆形，位于沟槽中央设置有作为源极区且填充导电多晶的第二源极区，此第二源极区由矩形块和位于此矩形块下端的椭圆形块组成；所述矩形块周边且位于沟槽内设置有作为栅极区的第一导电类型重掺杂的多晶硅栅，此多晶硅栅上表面截止于所述外延层上表面，多晶硅栅下表面为曲面，多晶硅栅的曲面最深处不超过所述椭圆形块的横向中线；所述多晶硅栅与第二源极区之间，以及外延层凸台结构之间均设置有二氧化硅层。本发明有效减小了栅漏寄生电容，从而有效减小了器件工作时候的开关损耗，同时显著增强了器件开关工作状态下抑制误开启的能力。
Description
技术领域
本发明涉及功率MOS场效应管器件及其制造方法，特别涉及一种低栅漏电容的沟槽MOS场效应管器件及其制造方法。
背景技术
沟槽MOS器件广泛应用于功率类电路中，作为开关器件连接电源与负载。随着用电效率要求提高，以及设备小型化要求，沟槽MOS器件需要在更高开关频率下工作，随之而来的器件高开关损耗变得无法接受。造成开关损耗的主要原因是MOS器件栅极与漏极间存在寄生电容Cgd，MOS器件开关动作中，由于寄生电容Cgd的存在，造成流经源漏极的电流信号和源漏电压信号间产生相位差，引起功率损耗;同时，驱动MOS器件开关需要对Cgd重复充电和放电，引起功率损耗。另外，存在于器件漏极的电压尖峰信号可通过Cgd藕合至器件栅极，栅极上产生的藕合电压信号的大小与栅漏电容Cgd和栅源电容Cgs的比值（Cgd/Cgs）成正比；一旦藕合电压信号高于器件阈值电压，导致器件误开启，可以引起器件损坏甚至设备烧毁的事故。可见，降低Cgd具有十分重要的意义。
制作沟槽MOS器件的硅片通常由第一导电类型重掺杂的衬底和第一导电类型轻掺杂的外延层构成。MOS漏极位于硅片底而高掺杂部分。MOS栅极由垂直硅片表面延伸入外延层中的一系列沟槽构成，沟槽侧壁被位于外延层中的第二导电类型的阱层包围，阱层的底部高于沟槽底部。MOS源极由位于硅片表面阱层中包围着沟槽的第一导电类型重掺杂的区域构成。寄生电容Cgd存在于沟槽底部未被阱层包围的区域。而栅极与源极交叠部分构成的寄生电容则是栅源电容Cgs的主要组成部分。
美国专利US 7,492,005 B2披露了一种可减小Cgd的沟槽MOS器件结构及制造方法，其实施例的器件结构如图1所示（图1相当于美国专利的图3L）。从该图中可以看出，在外延层205中，存在有沟槽，沟槽表面覆盖有栅氧化层240，沟槽内填充有导电多晶硅250，构成栅结构。栅沟槽之间的外延层中存在阱260包围着栅沟槽。阱260中靠近外延层上表面存在有重掺杂区域270包围着栅沟槽，构成源结构。位于外延层中未被阱包围的的栅沟槽底部被一圆形洞230包围，圆形洞横向尺寸大于栅沟槽开口尺寸，圆形洞表面覆盖有氧化层220，圆形洞内填充有导电多晶硅，该导电多晶硅连接沟槽MOS器件源极。栅沟槽延伸入圆形洞内填充的导电多晶硅中，并通过栅氧化层240实现电隔离。通过在栅沟槽底部引入连接源极的区域，减小了栅漏寄生电容Cgd，稍许增大了栅源电容Cgs，从而减小了该器件在高速开关动作时的开关损耗，并降低了器件误开启的概率。然而，这种结构设计所暴露出来的弱点是：
1、栅沟槽底部的栅氧化层是由填充于圆形洞中的导电多晶硅氧化生长而成，该氧化层的致密度和厚度均匀性差于单晶硅上生长的氧化层，影响器件性能和器件可靠性；
2、栅沟槽刻蚀采用时间调制方式，栅沟槽深度由圆形洞中填充的导电多晶硅的刻蚀量决定，刻蚀工艺难控制，栅沟槽深度一致性低。虽然由于圆形洞结构的存在，栅沟槽深度不一致不会引起Cgd不一致，但是会引起Cgs差异，导致Cgd/Cgs的一致性变差，影响器件抑制误开启能力。
为此，如何克服上述不足，并进一步优化沟槽MOS器件性能和提高器件可靠性是本发明研究的课题。
发明内容
本发明的目的是提供一种低栅漏电容的沟槽MOS器件及其制造方法，此器件及其制造方法有效减小了栅漏寄生电容，从而有效减小了器件工作时候的开关损耗；同时显著增强了器件开关工作状态下抑制误开启的能力。
为达到上述目的，本发明采用的第一技术方案是：一种低栅漏电容的沟槽MOS器件，该器件的有源区由若干个并联排列的沟槽MOS单胞构成；在有源区截面上，每个沟槽MOS单胞包括位于硅片背面的第一导电类型重掺杂的漏极区，位于所述漏极区上方的第一导电类型轻掺杂的外延层；位于所述外延层内上部的第二导电类型的阱层；穿过所述阱层并延伸至外延层内的沟槽；在所述阱层上部内且位于所述沟槽周边第一导电类型重掺杂的第一源极区；
所述沟槽的底部为半圆弧形，此半圆弧形直径不小于沟槽开口尺寸，位于沟槽中央设置有作为源极区且填充第一导电类型重掺杂导电多晶硅的第二源极区，此第二源极区由矩形块和位于此矩形块下端的椭圆形块组成；此矩形块的上表面低于所述外延层上表面；椭圆形块横向尺寸大于矩形块横向尺寸；所述矩形块周边且位于沟槽内设置有作为栅极区的第一导电类型重掺杂的多晶硅栅，此多晶硅栅上表面截止于所述外延层上表面，多晶硅栅下表面为曲面，此曲面弧度与位于其下部的椭圆形块的表面弧度相近似，多晶硅栅的曲面最深处不超过所述椭圆形块的横向中线；所述多晶硅栅与第二源极区之间设置有二氧化硅层实现电隔离，所述多晶硅栅和外延层之间设置有栅氧化层实现电隔离。
上述技术方案中进一步改进的技术方案如下：
1、作为优选方案，所述漏极区底面有下金属层，此下金属层作为沟槽MOS器件漏极金属层；所述外延层上表面设有层间介质层，此层间介质层上表面设置有上金属层，所述层间介质层中存在接触孔，用以连接上金属层和沟槽MOS的第一源极区和第二源极区。
2、作为优选方案，所述连接第一源极区的接触孔向下延伸穿过所述第一源极区，底部位于所述阱层内；所述接触孔底部被第二导电类型重掺杂的阱接触区包围。
3、作为优选方案，所述矩形块侧壁垂直于所述外延层表面；所述沟槽侧壁垂直于外延层表面；所述多晶硅栅的侧壁垂直于外延层表面。
4、作为优选方案，所述曲面弧度与位于其下部的椭圆形块的表面弧度相同。
5、作为优选方案，所述阱层的下底面高于所述多晶硅栅下底面的最低点。
为达到上述目的，本发明采用的第二技术方案是：
一种用于制造所述低栅漏电容的沟槽MOS器件的制造方法，该方法包括下列工艺步骤：
步骤一、在作为MOS漏极区的第一导电类型重掺杂的单晶硅衬底上，生长第一导电类型轻掺杂的单晶硅外延层；
步骤二、在N-单晶硅外延层表面生长衬垫氧化层，在衬底氧化层表面沉积低应力氮化硅介质层，形成由衬垫氧化层和氮化硅介质层构成的复合介质层；
步骤三、对复合介质层实施光刻，定义出沟槽图形；
步骤四、采用干法刻蚀方法，选择性除去未被光刻胶保护的复合介质层，曝露出沟槽图形对应的外延层，而除去光刻胶后保留下来的复合介质层作为介质硬掩膜使用；
步骤五、以介质硬掩膜为保护，采用干法刻蚀方法选择性除去曝露出的外延层单晶硅，在外延层中形成沟槽。沟槽之间形成单晶硅凸台结构；
步骤六、在整个结构表面沉积低应力氮化硅；
步骤七、采用干法刻蚀方法，除去沟槽底部的氮化硅层，曝露出沟槽底部的外延层，沟槽侧壁形成氮化硅侧墙，单晶硅凸台顶部有介质硬掩膜保护；
步骤八、采用各向同性气相刻蚀方法，选择性除去曝露的外延层单晶硅，在沟槽底部形成椭圆形洞结构。椭圆形洞横向尺寸大于沟槽开口尺寸；
步骤九、采用湿法腐蚀方法，选择性去除氮化硅侧墙，曝露出沟槽侧壁的外延层单晶硅；构成介质硬掩膜的氮化硅介质层有少量损失；
步骤十、在整个结构表面均匀生长二氧化硅层，单晶硅凸台顶部有介质硬掩膜保护，不会生长二氧化硅层；
步骤十一、在整个结构上沉积第一导电类型重掺杂的导电多晶硅层，完全填充满上表面的凹陷；
步骤十二、采用干法刻蚀方法，选择性除去部分导电多晶硅，使导电多晶硅层上表面与单晶硅凸台上表面平齐；
步骤十三、在整个结构表面生长二氧化硅层，单晶硅凸台顶部有介质硬掩膜保护，不会生长二氧化硅层。导电多晶硅顶部生长的二氧化硅层厚度远大于构成介质硬掩膜的衬垫氧化层的厚度。导电多晶硅被二氧化硅层包围，封闭在沟槽结构中，构成第二源极区；第二源极区上部为矩形块结构，矩形块向下延伸入椭圆形块中，椭圆形块横向尺寸大于矩形块横向尺寸。
步骤十四、采用湿法腐蚀方法，选择性除去部分氮化硅。使氮化硅介质层的图形开口尺寸大于沟槽开口尺寸，但小于沟槽底部圆弧形洞的横向尺寸。部分曝露出沟槽两侧的单晶硅凸台及覆盖其上的衬垫氧化层；
步骤十五、采用湿法腐蚀方法，选择性去除未被氮化硅介质层保护的衬垫氧化层。至此，介质硬掩膜图形开口尺寸大于沟槽开口尺寸，小于沟槽底部圆弧形洞横向尺寸，第二源极区依然被二氧化硅层覆盖保护；
步骤十六、采用干法刻蚀方法，选择性去除未被介质硬掩膜保护的外延层单晶硅，形成一系列沟槽，沟槽向下延伸，遇到覆盖椭圆形块结构的二氧化硅层后刻蚀过程自动停止；
步骤十七步、采用湿法腐蚀，去除介质硬掩膜。在整个结构表面均匀生长栅氧化层；
步骤十八、在整个结构上沉积第一导电类型重掺杂的导电多晶硅层，通过干法刻蚀方法形成MOS器件多晶硅栅；至此，在外延层中形成了包含第二源极区和多晶硅栅的沟槽结构，以及沟槽之间的单晶硅凸台结构；
步骤十九、实施光刻，曝露出MOS器件有源区，进行第二导电类型的离子注入和热退火，在单晶硅凸台上部形成第二导电类型的阱层，阱层下底面高于多晶硅栅下底面的最低点；
步骤二十、实施光刻，曝露出MOS器件有源区，进行第一导电类型的离子注入和热退火，在阱层内单晶硅凸台上表面形成第一导电类型重掺杂的第一源极区；
步骤二十一、在整个结构表面沉积二氧化硅层，或者二氧化硅层和氮化硅层构成的复合介质层，构成器件层间介质层；
步骤二十二、实施光刻定义出接触孔图形，经过对层间介质层和单晶硅的干法刻蚀，在阱层中制作出底部低于第一源极区的接触孔。与此同时，经过对层间介质层和导电多晶硅的干法刻蚀，形成连接第二源极区的接触孔；
步骤二十三、以层间介质层为保护，通过接触孔进行第二导电类型的离子注入，使阱层内接触孔底部形成第二导电类型重掺杂的阱接触区。而导电多晶硅的第一导电类型掺杂浓度远大于注入的第二导电类型的离子浓度，因此不受影响；
步骤二十四、沉积金属钛粘结层和氮化钛阻挡层到整个结构表面，随后沉积钨层，进行钨的干法刻蚀形成填充钨的接触孔；
步骤二十五、沉积上金属层到整个结构表面，实施光刻定义出源极金属电极区域，并进行刻蚀形成源极金属电极；
步骤二十六、在作为MOS漏极区的第一导电类型重掺杂单晶硅衬底的底面上沉积下金属层形成漏极金属电极。
由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：
1、本发明多晶硅栅底部和一侧被第二源极区包围，有效减小了栅漏寄生电容Cgd。从而有效减小了器件工作时候的开关损耗。
2、本发明包围多晶硅栅的二氧化硅层和栅氧化层皆由外延层中的单晶硅氧化生长而成，致密度和厚度均匀性高，提升器件性能和可靠性。
3、本发明栅极沟槽刻蚀中存在自停止机制，在栅沟槽刻蚀之前即在下部存在有二氧化硅层作为刻蚀停止层，刻蚀工艺简单，栅沟槽深度一致性高。
4、本发明多晶硅栅底部和一侧被第二源极区包围，有效增大Cgs，从而减小Cgd/Cgs，抑制器件误开启能力强。
5、本发明栅极沟槽图形定义不需要光刻，由自对准工艺生成，工艺简单，成本低。
附图说明
附图1为现有减小栅漏电容的沟槽MOS器件剖面示意图；
附图2为本发明低栅漏电容的沟槽MOS器件结构示意图；
附图3A-3G为本发明低栅漏电容的沟槽MOS器件制造流程图。
以上附图中：1、有源区；2、沟槽MOS单胞；3、漏极区；4、外延层；5、阱层；6、沟槽；7、第一源极区；8、第二源极区；9、矩形块； 10、椭圆形块；11、多晶硅栅；12、二氧化硅层；13、栅氧化层；14、下金属层；15、层间介质层；16、上金属层；17、阱接触区；18、衬垫氧化层；19、氮化硅介质层。
具体实施方式
下面结合附图及实施例对本发明作进一步描述：
实施例：一种低栅漏电容的沟槽MOS器件，该器件的有源区1由若干个并联排列的沟槽MOS单胞2构成；在有源区1的横向截面上，每个沟槽MOS单胞2包括位于硅片背面的第一导电类型重掺杂的漏极区3，位于所述漏极区3上方的第一导电类型轻掺杂的外延层4；位于所述外延层4内上部的第二导电类型的阱层5；穿过所述阱层5并延伸至外延层4内的沟槽6；在所述阱层5上部内且位于所述沟槽6周边第一导电类型重掺杂的第一源极区7；
所述沟槽6的底部为半圆弧形，此半圆弧形直径不小于沟槽6开口尺寸，位于沟槽6中央设置有作为源极区且填充第一导电类型重掺杂导电多晶硅的第二源极区8，此第二源极区8由矩形块9和位于此矩形块9下端的椭圆形块10组成；此矩形块9的上表面低于所述外延层4上表面；椭圆形块10横向尺寸大于矩形块9横向尺寸；所述矩形块9周边且位于沟槽6内设置有作为栅极区的重掺杂第一导电类型的多晶硅栅11，此多晶硅栅11上表面截止于所述外延层4上表面，多晶硅栅11下表面为曲面，此曲面弧度与位于其下部的椭圆形块10的表面弧度相近似，多晶硅栅11的曲面最深处不超过所述椭圆形块10的横向中线；所述多晶硅栅11与第一源极区7之间设置有二氧化硅层12实现电隔离，所述多晶硅栅11和外延层4之间设置有栅氧化层13实现电隔离。
上述漏极区3底面有下金属层14，此下金属层14作为沟槽MOS器件漏极金属层；所述外延层4上表面设有层间介质层15，此层间介质层15上表面设置有上金属层16，所述层间介质层15中存在接触孔，用以连接上金属层16和沟槽MOS的第一源极区7和第二源极区8。
上述连接第一源极区7的接触孔向下延伸穿过所述第一源极区7，底部位于所述阱层5内；所述接触孔底部被第二导电类型重掺杂的阱接触区17包围。
上述矩形块9侧壁垂直于所述外延层4表面；所述沟槽6侧壁垂直于外延层表面；所述多晶硅栅11的侧壁垂直于外延层4表面。
上述曲面弧度与位于其下部的椭圆形块10的表面弧度相同。
上述阱层5的下底面高于所述多晶硅栅11下底面的最低点。
一种用于制造所述权利要求1低栅漏电容的沟槽MOS器件的制造方法，该方法包括下列工艺步骤：
步骤一、在作为MOS漏极区3的第一导电类型重掺杂的单晶硅衬底上，生长第一导电类型轻掺杂的单晶硅外延层4；
步骤二、在外延层4表面生长衬垫氧化层18，在衬垫氧化层18表面沉积低应力氮化硅介质层19，形成由衬垫氧化层18和氮化硅介质层19构成的复合介质层；
步骤三、对复合介质层实施光刻，定义出沟槽图形；
步骤四、采用干法刻蚀方法，选择性除去未被光刻胶保护的复合介质层，曝露出沟槽图形对应的外延层，而除去光刻胶后保留下来的复合介质层作为介质硬掩膜使用；
步骤五、以介质硬掩膜为保护，采用干法刻蚀方法选择性除去曝露出的外延层单晶硅，在外延层4中形成沟槽。沟槽之间形成单晶硅凸台结构；
步骤六、在整个结构表面沉积低应力氮化硅；
步骤七、采用干法刻蚀方法，除去沟槽底部的氮化硅层，曝露出沟槽底部的外延层，沟槽侧壁形成氮化硅侧墙，单晶硅凸台顶部有介质硬掩膜保护；
步骤八、采用各向同性气相刻蚀方法，选择性除去曝露的外延层单晶硅，在沟槽底部形成椭圆形洞结构。椭圆形洞横向尺寸大于沟槽开口尺寸；
步骤九、采用湿法腐蚀方法，选择性去除氮化硅侧墙，曝露出沟槽侧壁的外延层单晶硅，构成介质硬掩膜的氮化硅介质层19有少量损失；
步骤十、在整个结构表面均匀生长二氧化硅层，单晶硅凸台顶部有介质硬掩膜保护，不会生长二氧化硅层；
步骤十一、在整个结构上沉积第一导电类型重掺杂的导电多晶硅层，完全填充满上表面的凹陷；
步骤十二、采用干法刻蚀方法，选择性除去部分导电多晶硅，使导电多晶硅层上表面与单晶硅凸台上表面平齐；
步骤十三、在整个结构表面生长二氧化硅层，单晶硅凸台顶部有介质硬掩膜保护，不会生长二氧化硅层。导电多晶硅顶部生长的二氧化硅层厚度远大于构成介质硬掩膜的衬垫氧化层18的厚度。导电多晶硅被二氧化硅层12包围，封闭在沟槽结构中，构成第二源极区8；第二源极区8上部为矩形块9结构，矩形块9向下延伸入椭圆形块10中，椭圆形块10横向尺寸大于矩形块9横向尺寸。
步骤十四、采用湿法腐蚀方法，选择性除去部分氮化硅。使氮化硅介质层19的图形开口尺寸大于沟槽开口尺寸，但小于沟槽底部圆弧形洞的横向尺寸。部分曝露出沟槽两侧的单晶硅凸台及覆盖其上的衬垫氧化层；
步骤十五、采用湿法腐蚀方法，选择性去除未被氮化硅介质层19保护的衬垫氧化层。至此，介质硬掩膜图形开口尺寸大于沟槽开口尺寸，小于沟槽底部圆弧形洞横向尺寸，第二源极区8依然被二氧化硅层12覆盖保护；
步骤十六、采用干法刻蚀方法，选择性去除未被介质硬掩膜保护的外延层单晶硅，形成一系列沟槽，沟槽向下延伸，遇到覆盖椭圆形块10结构的二氧化硅层12后刻蚀过程自动停止；
步骤十七步、采用湿法腐蚀，去除介质硬掩膜。在整个结构表面均匀生长栅氧化层13；
步骤十八、在整个结构上沉积第一导电类型重掺杂的导电多晶硅层，通过干法刻蚀方法形成MOS器件多晶硅栅11；至此，在外延层4中形成了包含第二源极区8和多晶硅栅11的沟槽6结构，以及沟槽之间的单晶硅凸台结构；
步骤十九、实施光刻，曝露出MOS器件有源区，进行第二导电类型的离子注入和热退火，在单晶硅凸台上部形成第二导电类型的阱层5，阱层5下底面高于多晶硅栅11下底面的最低点；
步骤二十、实施光刻，曝露出MOS器件有源区，进行第一导电类型的离子注入和热退火，在阱层5内单晶硅凸台上表面形成第一导电类型重掺杂的第一源极区7；
步骤二十一、在整个结构表面沉积二氧化硅层，或者二氧化硅层和氮化硅层构成的复合介质层，构成器件层间介质层15；
步骤二十二、实施光刻定义出接触孔图形，经过对层间介质层15和单晶硅的干法刻蚀，在阱层5中制作出底部低于第一源极区7的源极接触孔。与此同时，经过对层间介质层15和导电多晶硅的干法刻蚀，形成连接第二源极区8的接触孔；
步骤二十三、以层间介质层15为保护，通过接触孔进行第二导电类型的离子注入，使阱层5内接触孔底部形成第二导电类型重掺杂的阱接触区17。而导电多晶硅的第一导电类型掺杂浓度远大于注入的第二导电类型的离子浓度，因此不受影响；
步骤二十四、沉积金属钛粘结层和氮化钛阻挡层到整个结构表面，随后沉积钨层，进行钨的干法刻蚀形成填充钨的接触孔；
步骤二十五、沉积上金属层16到整个结构表面，实施光刻定义出源极金属电极区域，并进行刻蚀形成源极金属电极；
步骤二十六、在作为MOS漏极区3的第一导电类型重掺杂单晶硅衬底的底面上沉积下金属层14形成漏极金属电极。
采用上述低栅漏电容的沟槽MOS器件及其制造方法时，多晶硅栅11底部和一侧被第二源极区8包围，有效减小了栅漏寄生电容Cgd，从而有效减小了器件工作时候的开关损耗；其次，本发明包围多晶硅栅11的二氧化硅层12和栅氧化层13皆由外延层4中的单晶硅氧化生长而成，致密度和厚度均匀性高，提升器件性能和可靠性；再次，栅极沟槽刻蚀中存在自停止机制，在栅沟槽刻蚀之前即在底部存在有二氧化硅层12作为刻蚀停止层，刻蚀工艺简单，栅沟槽深度一致性高；再次，多晶硅栅11底部和一侧被第二源极区8包围，有效增大Cgs，从而减小Cgd/Cgs，抑制器件误开启能力强；再次，本发明栅极沟槽图形定义不需要光刻，由自对准工艺生成，工艺简单，成本低。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (6)
1.一种低栅漏电容的沟槽MOS器件，该器件的有源区（1）由若干个并联排列的沟槽MOS单胞（2）构成；在有源区（1）的截面上，每个沟槽MOS单胞（2）包括位于硅片背面的第一导电类型重掺杂的漏极区（3），位于所述漏极区（3）上方的第一导电类型轻掺杂的外延层（4）；位于所述外延层（4）内上部的第二导电类型的阱层（5）；穿过所述阱层（5）并延伸至外延层（4）内的沟槽（6）；在所述阱层（5）上部内且位于所述沟槽（6）周边第一导电类型重掺杂的第一源极区（7），其特征在于：
所述沟槽（6）的底部为半圆弧形，此半圆弧形直径不小于沟槽（6）开口尺寸，位于沟槽（6）中央设置有作为源极区且填充第一导电类型重掺杂导电多晶硅的第二源极区（8），此第二源极区（8）由矩形块（9）和位于此矩形块（9）下端的椭圆形块（10）组成；此矩形块（9）的上表面低于所述外延层（4）上表面；椭圆形块（10）横向尺寸大于矩形块（9）横向尺寸；所述矩形块（9）周边且位于沟槽（6）内设置有作为栅极区的第一导电类型重掺杂的多晶硅栅（11），此多晶硅栅（11）上表面截止于所述外延层（4）上表面，多晶硅栅（11）下表面为曲面，此曲面弧度与位于其下部的椭圆形块（10）的表面弧度相近似，多晶硅栅（11）的曲面最深处不超过所述椭圆形块（10）的横向中线；所述多晶硅栅（11）与第二源极区（8）之间设置有二氧化硅层（12）实现电隔离，所述多晶硅栅（11）和外延层（4）之间设置有栅氧化层（13）实现电隔离。
2.根据权利要求1所述的沟槽MOS器件，其特征在于：所述漏极区（3）底面有下金属层（14），此下金属层（14）作为沟槽MOS器件漏极金属层；所述外延层（4）上表面设有层间介质层（15），此层间介质层（15）上表面设置有上金属层（16），所述层间介质层（15）中存在接触孔，用以连接上金属层（16）和沟槽MOS的第一源极区（7）和第二源极区（8）。
3.根据权利要求2所述的沟槽MOS器件，其特征在于：所述连接第一源极区（7）的接触孔向下延伸穿过所述第一源极区（7），底部位于所述阱层（5）内；所述接触孔底部被第二导电类型重掺杂的阱接触区（17）包围。
4.根据权利要求1所述的沟槽MOS器件，其特征在于：所述矩形块（9）侧壁垂直于所述外延层（4）表面；所述沟槽（6）侧壁垂直于外延层表面；所述多晶硅栅（11）的侧壁垂直于外延层（4）表面。
5.根据权利要求1所述的沟槽MOS器件，其特征在于：所述曲面弧度与位于其下部的椭圆形块（10）的表面弧度相同。
6.根据权利要求1所述的沟槽MOS器件，其特征在于：所述阱层（5）的下底面高于所述多晶硅栅（11）下底面的最低点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110399926.9A CN102437191B (zh) | 2011-12-06 | 2011-12-06 | 低栅漏电容的沟槽mos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110399926.9A CN102437191B (zh) | 2011-12-06 | 2011-12-06 | 低栅漏电容的沟槽mos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102437191A CN102437191A (zh) | 2012-05-02 |
| CN102437191B true CN102437191B (zh) | 2014-01-15 |
Family
ID=45985168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110399926.9A Active CN102437191B (zh) | 2011-12-06 | 2011-12-06 | 低栅漏电容的沟槽mos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102437191B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201409578A (zh) * | 2012-08-17 | 2014-03-01 | Anpec Electronics Corp | 具有低米勒電容之半導體元件的製作方法 |
| CN105092898B (zh) * | 2014-05-04 | 2018-03-09 | 中芯国际集成电路制造(北京)有限公司 | 半导体检测结构及形成方法、检测方法 |
| CN106876450B (zh) * | 2017-03-06 | 2023-08-29 | 济南安海半导体有限公司 | 低栅漏电容的纵向场效应晶体管及其制造方法 |
| CN107908881A (zh) * | 2017-11-18 | 2018-04-13 | 兰州理工大学 | 一种纳米氮化硅微球体抗压性能的模拟测试方法 |
| CN114023648B (zh) * | 2021-10-18 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | 沟槽栅半导体器件的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006007096B4 (de) * | 2006-02-15 | 2008-07-17 | Infineon Technologies Austria Ag | MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung |
| CN102169896A (zh) * | 2010-02-26 | 2011-08-31 | 苏州东微半导体有限公司 | 一种沟槽型功率mos晶体管的制造方法 |
| CN202473929U (zh) * | 2011-12-06 | 2012-10-03 | 苏州硅能半导体科技股份有限公司 | 低栅漏电容的沟槽mos器件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0407012D0 (en) * | 2004-03-27 | 2004-04-28 | Koninkl Philips Electronics Nv | Trench insulated gate field effect transistor |
| JP4817827B2 (ja) * | 2005-12-09 | 2011-11-16 | 株式会社東芝 | 半導体装置 |
-
2011
- 2011-12-06 CN CN201110399926.9A patent/CN102437191B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102006007096B4 (de) * | 2006-02-15 | 2008-07-17 | Infineon Technologies Austria Ag | MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung |
| CN102169896A (zh) * | 2010-02-26 | 2011-08-31 | 苏州东微半导体有限公司 | 一种沟槽型功率mos晶体管的制造方法 |
| CN202473929U (zh) * | 2011-12-06 | 2012-10-03 | 苏州硅能半导体科技股份有限公司 | 低栅漏电容的沟槽mos器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102437191A (zh) | 2012-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101853852B (zh) | 单胞中集成肖特基二极管的沟槽mos器件及制造方法 | |
| CN105870022A (zh) | 屏蔽栅沟槽mosfet的制造方法 | |
| CN101866923B (zh) | 三层光罩沟槽mos器件及制造方法 | |
| CN102437191B (zh) | 低栅漏电容的沟槽mos器件及其制造方法 | |
| US20140213026A1 (en) | Trench metal oxide semiconductor field effect transistor with embedded schottky rectifier using reduced masks process | |
| CN108649072B (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN101853854B (zh) | 一种改进型终端结构的沟槽功率mos器件 | |
| CN201663162U (zh) | 单胞中集成肖特基二极管的沟槽mos器件 | |
| CN102593175B (zh) | 栅总线加强的沟槽mos器件及其制造方法 | |
| CN102110717B (zh) | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 | |
| CN103855017A (zh) | 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法 | |
| CN103681315A (zh) | 埋层的形成方法 | |
| CN114388623A (zh) | 一种功率晶体管及其制备方法 | |
| CN113808949A (zh) | 一种屏蔽栅沟槽mosfet的制造方法 | |
| CN201725795U (zh) | 三层光罩沟槽mos器件 | |
| CN112864250A (zh) | 改善栅漏电荷的沟槽型功率半导体器件及其制备方法 | |
| CN102956481B (zh) | 具有源极沟槽的沟槽式功率半导体元件的制造方法 | |
| CN104103576A (zh) | 沟槽型双层栅功率mos器件的接触孔工艺方法 | |
| CN114023811B (zh) | 屏蔽栅沟槽型mosfet器件及其制作方法 | |
| CN111261702A (zh) | 沟槽型功率器件及其形成方法 | |
| CN215578581U (zh) | 一种低压屏蔽栅mosfet器件 | |
| CN102569079B (zh) | 具有自对准金属硅化工艺的双栅ldmos的制备方法 | |
| CN202473929U (zh) | 低栅漏电容的沟槽mos器件 | |
| CN108091695A (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN208861992U (zh) | 绝缘栅双极晶体管设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240206 Address after: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee after: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region after: China Address before: Unit 11A, Suchun Industrial Building, No. 428 Xinglong Street, Industrial Park, Suzhou City, Jiangsu Province, 215126 Patentee before: SUZHOU SILIKRON SEMICONDUCTOR TECHNOLOGY CO.,LTD. Country or region before: China |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240318 Address after: Room 306, Building 2, No.1 Qingshan Road, High tech Zone, Suzhou City, Jiangsu Province, 215100 Patentee after: New Silicon Microelectronics (Suzhou) Co.,Ltd. Country or region after: China Address before: 518000 Room 201, building A, 1 front Bay Road, Shenzhen Qianhai cooperation zone, Shenzhen, Guangdong Patentee before: Shenzhen Hemeiyuan Technology Co.,Ltd. Country or region before: China |
|
| TR01 | Transfer of patent right |