CN208861992U - 绝缘栅双极晶体管设备 - Google Patents

绝缘栅双极晶体管设备 Download PDF

Info

Publication number
CN208861992U
CN208861992U CN201821222129.7U CN201821222129U CN208861992U CN 208861992 U CN208861992 U CN 208861992U CN 201821222129 U CN201821222129 U CN 201821222129U CN 208861992 U CN208861992 U CN 208861992U
Authority
CN
China
Prior art keywords
active
groove
table top
igbt
insulated gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201821222129.7U
Other languages
English (en)
Inventor
刘明焦
沙姆斯·阿列芬·卡恩
戈登·M·格里芙尼亚
李孟家
拉尔夫·N·沃尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN208861992U publication Critical patent/CN208861992U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本实用新型涉及绝缘栅双极晶体管设备，所述绝缘栅双极晶体管设备可包括有源区、无源区、以及沿所述有源区中的纵向轴线延伸的沟槽。所述绝缘栅双极晶体管设备还可包括第一台面和第二台面，所述第一台面由所述沟槽的第一侧壁限定并且与所述沟槽平行，所述第二台面由所述沟槽的第二侧壁限定并且与所述沟槽平行。所述第一台面可包括所述绝缘栅双极晶体管设备的至少一个有源区段，并且所述第二台面可包括所述绝缘栅双极晶体管设备的至少一个无源区段。

Description

绝缘栅双极晶体管设备
技术领域
本说明书涉及绝缘栅双极晶体管设备。
背景技术
绝缘栅双极晶体管(IGBT)设备通常用于许多高电压应用中，诸如功率因数校正(PFC)和汽车点火系统、电机驱动器等。在一些应用中，诸如电机驱动器，可能期望IGBT设备能够满足短路承受要求。也就是说，这样的IGBT应当能够承受短路电流(例如，在其发射极端子和集电极端子之间)持续特定的(短的)时间段而不会损坏设备。在其他应用中，诸如功率因数校正，可能期望IGBT 设备具有低输入电容(例如，米勒电容)和快速开关时间。在当前IGBT实施方式中，增加短路能力(短路承受时间等)在设备处于导通(Vce,sat)时可导致集电极到发射极电压的不期望的增加，并且可具有可增加设备开关时间的高输入电容。相反，在当前IGBT实施方式中，改善开关时间和/或降低Vce,sat可对短路承受能力具有不利影响。
实用新型内容
在一般方面，绝缘栅双极晶体管(IGBT)设备可包括有源区、无源区、以及沿有源区中的纵向轴线延伸的沟槽。IGBT设备还可包括第一台面和第二台面，该第一台面限定沟槽的第一侧壁(邻近沟槽的第一侧壁延伸等)并且与沟槽平行，该第二台面限定沟槽的第二侧壁(邻近沟槽的第二侧壁延伸等)并且与沟槽平行。第一台面可包括IGBT设备的至少一个有源区段，并且第二台面可包括IGBT设备的至少一个无源区段。
在另一个一般方面，绝缘栅双极(IGBT)设备可包括无源区以及分布地设置在无源区内的多个互连有源区。多个有源区中的有源区可包括沿纵向轴线延伸的沟槽。沟槽的第一侧壁可由有源区的有源台面限定(邻近该有源台面设置等)，并且沟槽的第二侧壁可由无源区限定(邻近该无源区等)。
在另一个一般方面，绝缘栅双极设备(IGBT)可包括电介质终止区、设置在电介质终止区内的有源发射极台面、以及沿纵向轴线延伸的沟槽。沟槽的第一侧壁可由有源发射极台面限定(邻近该有源发射极台面设置等)，并且沟槽的第二侧壁可由电介质终止区限定(邻近该电介质终止区设置等)。
附图说明
图1A-图1F是示意性地示出各种沟槽-栅极绝缘栅双极晶体管(IGBT)设备的示意图。
图2A是示出具有有源栅极区段和无源栅极区段的沟槽-栅极IGBT设备的一部分的等距图。
图2B是示出与图2A对应的沟槽-栅极IGBT设备的一部分的平面图的示意图。
图3A是示出用于限定沟槽-栅极IGBT设备(诸如图2A和图2B的沟槽- 栅极IGBT设备)中的沟槽的掩蔽布局的平面图的示意图。
图3B和图3C是示出用于限定沟槽-栅极IGBT设备中的沟槽的掩蔽布局的相应平面图的示意图，该掩蔽布局可代替图3A的掩蔽布局使用。
图4A-图4G是示出用于制造具有使用图3A的掩蔽布局限定的沟槽的沟槽 -栅极IGBT设备的半导体制造工艺的横截面图。
图5是示意性地示出可包括一个或多个氧化物填充台面的沟槽-栅极IGBT 设备的一部分的示意图。
图6A和图6B是示意性地示出可包括一个或多个氧化物填充台面区段的沟槽-栅极IGBT设备的部分的示意图。
图7A和图7B是示意性地示出可包括一个或多个氧化物填充台面区段的沟槽-栅极IGBT设备的部分的示意图。
图8A-图8H是示出用于制造沟槽-栅极IGBT设备(诸如图5、图6A、图6B、图7A和图7B的沟槽-栅极IGBT设备)的半导体制造工艺的横截面图。
图9是示意性地示出包括有源台面(例如，有源岛)的沟槽-栅极IGBT设备的示意图，其中在有源台面之间具有电介质(例如，氧化物)终止和隔离。
图10A-图10C是示意性地示出有源台面以及相关联的电介质隔离和终止 (它们可被包括在沟槽-栅极IGBT设备，诸如图9的沟槽-栅极IGBT设备中) 的示意图。
图11A-图11C是示出可用于形成IGBT设备(诸如图9的IGBT 900)的氧化物终止和隔离的各种柱的示意图。
图12A-图12C是示意性地示出IGBT设备的部分的示意图，该部分可被包括在IGBT设备(诸如图9的IGBT 900)中。
图13A-图13J是示出用于制造IGBT设备(诸如图9、图10A-图10C和图 12A-图12C的IGBT设备)的半导体制造工艺的示意图(横截面和平面图)。
图14是示意性地示出沟槽-栅极IGBT设备的一部分的示意图。
各个附图中的相同参考标号指示相同和/或类似元件。各种附图中示出的元件通过图示的方式示出，并且可能未必按比例绘制。另外，各种附图的比例可彼此不同，这至少部分地取决于所示的特定视图。
出于说明和讨论的目的提供了各个附图中的参考字符。对于相同视图中的类似元件，可能不会重复相同元件的参考字符。另外，对于给定元件在一个视图中示出的参考字符对于相关视图中的该元件可被省略。例如，在不同视图中示出的给定元件的参考字符可能不一定相对于这些视图中的每个进行讨论。
具体实施方式
绝缘栅双极晶体管(IGBT)设备，IGBT用于许多商业和工业应用中。例如，作为一些示例，IGBT用于汽车、远程通信和功率因数校正(PFC)实施方式中。给定IGBT应用的特定设备性能参数可改变。然而，一般来讲，需要具有短路鲁棒性(例如，特定短路承受时间)和低输入(米勒)电容的更快开关IGBT。一般来讲，设备性能改善可通过以下方式来实现：降低集电极到发射极饱和电压(Vce,sat)；关断能量(例如，开关)损耗(Eoff)；减小发射极注入分数(例如， n+有源发射极区域到整个管芯区域的分数，这可减少饱和电流并改善短路承受时间)等。然而，改善一个设备参数可能不利地影响另一个参数，从而在改善设备性能的一个方面的代价是降低设备性能的另一个方面时产生设计折衷决策。
用于改善IGBT性能参数的当前方法通常旨在基于IGBT栅极沟槽的二维横截面来修改给定IGBT的设计，其中该栅极沟槽沿着其长度在结构上是均匀的。作为一个示例，IGBT设备性能的改善可通过提高前侧载流子注射效率来实现。然而，通过缩小有源半导体台面的宽度(例如，从一个栅极沟槽到邻近或相邻栅极沟槽的有源发射极/源极半导体台面的宽度)来改善前侧注射效率的传统方法具有有限的效率，并且可影响其他设备性能参数，诸如开关时间和/或导通电阻。另外，用于控制前侧注射的当前方法还依赖于有源沟槽长度的部分栅极分数以实现短路鲁棒性(例如，通过掩蔽源极注入)。此类技术正在达到其饱和性能的极限(例如，集电极到发射极电压和饱和电流)，而没有充分解决短路承受时间考虑因素。
本文描述的方法可通过限定有源沟槽区段和无源沟槽区段并且/或者增加有源栅极区段之间的节距(距离)来改善短路承受时间，这可减小由于这样的 IGBT的三维结构导致的有效台面宽度。例如，虽然目前的方法可以可接受的 Vce,sat和开关时间实现大约1/8的发射极分数，但使用本文所述的方法，可实现具有大约1/16或更小的发射极分数的IGBT设备，同时显著影响其他IGBT 性能参数。
在本文所述的方法中，可通过以下方式来限定无源沟槽区段：增加IGBT 栅极的区段上的电介质厚度，用电介质代替半导体台面的区段，以及/或者用电介质隔离和终止将IGBT的有源台面(区段)与其他有源台面隔离以增加有源 IGBT沟槽栅极区段之间的节距。
通过使用三维IGBT设备配置来限定此类有源区段和无源区段，这些方法可用于实现IGBT操作的期望改善。此类配置可通过例如以下方式来改善IGBT 性能：实现期望的短路承受时间而不显著影响其他设备性能参数，诸如集电极到发射极饱和电流(Ice,sat)、集电极到发射极饱和电压(Vce,sat)等。例如，在本文所述的方法中，沿着栅极沟槽的长度和/或在栅极沟槽的相对侧上，IGBT栅极沟槽的整个长度在其结构上可能不均匀。另外，通过结合P-屏蔽(例如，硼) 注入物(诸如图13A-图13J的过程中所示的那些)，即使利用相对窄的无源沟槽尺寸(例如，在可能发生载流子累积的情况下)，也可保持(实现)IGBT 设备的期望击穿(闭锁)电压。虽然没有针对所描述的各种IGBT实施方式中的每个具体示出，但此类屏蔽(阻挡)注入物也可被包括在那些实施方式中。
使用此类三维方法来设计IGBT(其中限定了有源栅极区段和无源栅极区段)可允许灵活的设计细化和控制，同时限制负面的设计折衷。简而言之，此类方法可包括沿着IGBT栅极沟槽限定有源区段和无源区段，其中无源区段可通过以下方式来限定：在栅极沟槽的侧壁上或附近形成厚电介质(例如，氧化物)(有效地缩小或有效地移除半导体台面的相关联部分)，或者物理地移除 (例如，蚀刻)半导体台面的至少一部分并且用电介质(例如，热氧化物、沉积的电介质和/或气隙)来代替所移除的部分。此类方法还可包括通过增加有源栅极区段之间的栅极节距来限定有源IGBT区段和无源IGBT区段，其中有源栅极区段使用电介质隔离彼此隔离。在此类方法中，有源栅极区段(例如，有源台面)之间的电介质隔离也可充当相关联的IGBT的终止，从而消除对注入终止结构的需要。
使用本文示出和描述的方法，可以设计和制造具有以下有益方面和/或特征的IGBT。首先，可以设计(和制造)IGBT，其中前侧注射(例如，过量载流子注射)是可调节的。其次，与当前沟槽栅极IGBT相比，可以减小IGBT(诸如本文所述的那些IGBT)的栅极电容，使得可以增加有源台面宽度(发射极) 而没有显著的性能损失，这可产生具有改善的抗闩锁性能的IGBT设备。具有短路能力的IGBT可通过省去无源区段中的重掺杂源极注入物(例如，n源极注入物)，使用所公开的方法来设计和制造，例如其中沟槽氧化物较厚，或者中断有源台面(例如，由于沟槽侧壁特征的氧化，移除半导体台面材料并用电介质代替半导体台面材料，以及/或者用电介质隔离和终止将一个有源IGBT栅极沟槽与另一个有源IGBT栅极沟槽隔离)。例如，可通过光刻掩蔽操作或通过自对准在IGBT的有源区域(例如，无效区段)中省去源极注入物，其中注入物被用于限定无源区段的电介质阻挡，或者被用于隔离和终止有源IGBT区段的电介质阻挡。
例如，从IGBT的无源区段中省去重掺杂源极注入物(例如，其中电介质较厚或已经用于代替(部分或全部)半导体台面)可减少IGBT的栅极电荷(例如，在无源区段中，其中不需要形成导电沟道)。在本文所公开的其中使用电介质终止和隔离来增加栅极节距的方法中，诸如在示于例如图10A-图10C的方法中，有源栅极区段周围的有源区域减小，这也减小了IGBT的饱和电流，增强了注射效率，并且因此减小了Vce,sat。
在各种视图中，出于讨论和说明的目的，可以示出IGBT设备的某些特征。在实施方式中，附加元件可被包括在此类IGBT设备中，诸如附加注入物、金属互连层、钝化、封装等。出于清楚和说明的目的，未示出此类元件，以免模糊正在讨论和说明的IGBT设备的具体方面。
图1A-图1F是示意性地示出各种沟槽-栅极绝缘栅双极晶体管(IGBT)设备或IGBT实施方式的示意图。示于图1A-图1F中的视图被示为各种IGBT(或 IGBT的部分)的平面(例如，自顶向下)图，所述IGBT可在半导体衬底中(诸如在硅衬底、碳化硅衬底等)中实现。
图1A是示意性地示出IGBT 100的实施方式的示意图。如图1A所示，IGBT 100包括终止区110和有源区120。如本文所述，有源区120可包括IGBT 100 的有源IGBT区段和无源IGBT区段。另外，虽然在图1A中的IGBT 100的终止区110被示为完全围绕有源区120，但在一些实施方式中，终止区100可部分地围绕有源区120。在其他实施方式中，终止区110可使用设置在有源区120 周围的多个非邻接终止区来实现。
图1B是示意性地示出可在IGBT(诸如图1A的IGBT 100)中实现的有源区120b的实施方式的示意图。图1B的有源区120b(其可示出IGBT 100的有源区120的仅一部分)包括半导体台面130b，在该示例中，该半导体台面可作为发射极台面操作。有源区120b还包括电介质部分140b，该电介质部分可包括氧化物、气隙、多晶硅和/或其他适当的材料。电介质部分140b可限定包括有源区120b的IGBT的无源区段。如本文所述，在一些实施方式中，有源区120b 的电介质部分140b可通过氧化限定在IGBT(例如，图3A所示的那些IGBT) 的沟槽的侧壁上的特征(半导体特征)来形成。
有源区120b还可包括导电沟槽电极150b，该导电沟槽电极可以是设置在相应沟槽中的掺杂多晶硅电极，其中沟槽通过蚀刻工艺形成。电极150b的沟槽可沿着纵向轴线L延伸。出于说明的目的，纵向轴线L在图1B-图1F中的每个中示出。虽然未在其他附图中明确示出，但是那些附图中的沟槽仍然可被描述为沿着纵向轴线(诸如轴线L)延伸。根据实施方式，沟槽电极150b可以是栅极电极、发射极电极、或栅极电极和发射极电极的组合。其中设置了电极150b 的沟槽可被衬有栅极电介质160b，诸如二氧化硅。在一些实施方式中，栅极电介质160b可被包括在有源部分120b的电介质部分140b中。
如图1B所示，有源区120b还可包括重掺杂源极注入物170b，该重掺杂源极注入物可限定有源区120b的有源IGBT区段。在一些实施方式中，源极注入物170b可在电介质部分140b之间延伸。另外，附加源极注入物170b可被包括在由电介质部分140b限定的无源IGBT区段之外的台面130b中。有源区120b 的各种元件的特定布置将取决于特定IGBT实施方式。
图1C是示意性地示出可在IGBT(诸如图1A的IGBT 100)中实现的有源区(有源区)120c的一部分的实施方式的示意图。图1C的有源区120c(其可示出IGBT 100的有源区120的仅一部分)包括半导体台面130c，在该示例中，该半导体台面可作为发射极台面操作。有源区120c还包括电介质部分140c。中断台面130c的电介质部分140c可限定包括有源区120c的IGBT的无源区段。如本文所述，电介质部分140c可通过氧化限定在IGBT(例如，图3B所示的那些IGBT)的沟槽的侧壁上的特征(半导体特征)来形成，或者可通过物理地移除台面130的半导体材料并且用一种或多种电介质材料(例如，热生长的电介质和/或沉积的电介质)来代替所移除的半导体材料以产生氧化物填充台面或氧化物填充台面区段来形成。在一些实施方式中，电介质部分140c还可包括气隙(例如，封闭的气隙)、多晶硅(例如，未掺杂的多晶硅)和/或任何数量的其他适当的材料。
有源区120c还可包括导电沟槽电极150c，该导电沟槽电极可以是设置在相应沟槽中的掺杂多晶硅电极，其中沟槽通过蚀刻工艺形成。与有源区120b 的电极150b一样，根据特定实施方式，有源区120c的沟槽电极150c可以是栅极电极、发射极电极、或栅极电极和发射极电极的组合。其中设置了电极150c 的沟槽可被衬有栅极电介质160c，诸如二氧化硅。在一些实施方式中，栅极电介质160c可被包括在有源部分120c的电介质部分140c中。
如图1C所示，有源区120c还可包括重掺杂源极注入物170c，该重掺杂源极注入物可限定有源区120c的有源IGBT区段。在一些实施方式中，源极注入物170c可在电介质部分140c之间延伸。另外，附加源极注入物170c可被包括在由电介质部分140c限定的无源区段之外的台面130c中，该电介质部分中断台面130c的半导体材料。与有源区120b一样，有源区120c的元件的特定布置将取决于特定IGBT实施方式。
图1D是示意性地示出可在IGBT(诸如图1A的IGBT 100)中实现的有源区120d的一部分的实施方式的示意图。在一些实施方式中，有源区120d也可在图9的IGBT 900中实现。
如图1D所示，有源区120d(其可示出IGBT 100的有源区120的仅一部分) 包括半导体台面130d，在该示例中，该半导体台面可作为发射极台面操作。有源区120d还包括电介质部分140d，该电介质部分代替半导体台面或者限定包括有源区120d的IGBT的有源区段的终止或隔离。换句话讲，电介质部分140d 限定包括有源区120d的IGBT的无源区段。如本文所述，电介质部分140c可通过氧化限定在半导体衬底(例如，图11A-图11C所示的那些半导体衬底)中的特征(半导体特征)来形成，或者可通过物理地移除半导体材料并且用一种或多种电介质材料(例如，热生长的电介质和/或沉积的电介质)来代替所移除的半导体材料来形成。在一些实施方式中，电介质部分140d还可包括气隙(例如，封闭的气隙)、多晶硅(例如，未掺杂的多晶硅)和/或任何数量的其他适当的材料。
有源区120d还可包括导电沟槽电极150d，该导电沟槽电极可以是设置在相应沟槽中的掺杂多晶硅电极，其中沟槽通过蚀刻工艺形成。根据特定实施方式，有源区120d的沟槽电极150d可以是栅极电极、发射极电极、或栅极电极和发射极电极的组合。其中设置了电极150d的沟槽可被衬有栅极电介质160d，诸如二氧化硅。在一些实施方式中，栅极电介质160d还可被包括在有源部分 120d的电介质部分140d中。
如图1D所示，有源区120d还可在台面130d中(例如，沿着栅极电介质 160d中的每个)包括重掺杂源极注入物170d，该重掺杂源极注入物限定有源区 120d的有源IGBT区段。
图1E是示意性地示出可在IGBT(诸如图1A的IGBT 100)中实现的有源区120e的一部分的实施方式的示意图。有源区120e包括与图1B和图1C中所示的那些元件类似，但在不同的有源IGBT区段和无源IGBT区段中的元件。例如，有源区120e包括台面130e、电介质部分140e(例如，限定无源区段)、导电电极150e、栅极电介质160e以及重掺杂源极注入物170e(例如，限定有源区段)。与有源区120b和120c一样，在一些实施方式中，源极注入物170e 可在电介质部分140e之间延伸。另外，附加(或延伸的)源极注入物170e可被包括在由电介质部分140e限定的无源区段之外的台面130e中，该电介质部分中断台面130e的半导体材料。与有源区120e一样，有源区120e的元件的特定布置将取决于特定IGBT实施方式。
图1F是示意性地示出可在IGBT(诸如图1A的IGBT 100)中实现的有源区(有源区)120f的一部分的实施方式的示意图。图1F的有源区120f(其可示出IGBT 100的有源区120的仅一部分)包括半导体台面130f，在该示例中，该半导体台面可作为发射极台面操作。有源区120f还包括电介质部分140f，该电介质部分可包括氧化物、气隙和/或多晶硅(掺杂或未掺杂的多晶硅)。电介质部分140f可限定包括有源区120f的IGBT的无源区段。如本文所述，有源区 120f的电介质部分140f可通过氧化限定在IGBT(例如，图3A所示的那些IGBT) 的沟槽的侧壁上的特征(半导体特征)，限定气隙并且/或者用多晶硅填充氧化电介质材料来形成。
有源区120f还可包括导电沟槽电极150f，该导电沟槽电极可以是设置在相应沟槽中的掺杂多晶硅电极，其中沟槽通过蚀刻工艺形成。根据实施方式，沟槽电极150f可以是栅极电极、发射极电极、或栅极电极和发射极电极的组合。其中设置了电极150f的沟槽可被衬有栅极电介质160f，诸如二氧化硅。在一些实施方式中，栅极电介质160f可被包括在有源部分120f的电介质部分140f中。
如图1F所示，有源区120f还可包括重掺杂源极注入物170f，该重掺杂源极注入物可限定有源区120f的有源IGBT区段。在一些实施方式中，源极注入物170f可在电介质部分140f之间延伸。另外，附加(或延伸的)源极注入物 170f可被包括在由电介质部分140f限定的无源区段之外的台面130f中。有源区120f的元件的特定布置将取决于特定IGBT实施方式。
图2A是示出具有有源区段和无源区段的沟槽-栅极IGBT 200的一部分的等距图，诸如相对于例如图1B所讨论。图2B是示出与图2A的沟槽-栅极IGBT 200对应的沟槽-栅极IGBT设备的一部分的平面(自顶向下)图的示意图。如图2A和图2B所示，IGBT 200可包括台面230、电介质部分240(限定IGBT 200 的无源区段)、导电电极250以及栅极电介质260。在一些实施方式中，栅极电介质260也可被包括在电介质部分240中。
虽然没有在图2B中具体示出，但如图2A所示，IGBT 200还可包括重掺杂源极注入物270(限定IGBT 200的有源区段)。图2A还示出掩蔽特征242，该掩蔽特征表示可用于限定半导体结构的光刻掩蔽特征，其随后可被氧化以限定电介质部分240。此类掩蔽特征的示例示于图3A-图3C中，其中可用于制造 IGBT 200的制造工艺的实施方式在图4A-图4G中示出。
在IGBT 200中，台面230可以是发射极台面(例如，有源台面和无源台面的组合)。台面230可包括p阱和/或重掺杂p型注入物(例如，重体注入物)。在包括无源台面的实施方式中，台面230可省去(不包括)源极注入物270(例如，可以是无源台面)。在某些实施方式中，此类无源台面可在IGBT 200的关断期间改善从无源区段中移除多余载流子，因此可提高IGBT关断速度。另外在图2A中，IGBT 200的开口区域可以是半导体衬底材料，诸如本征半导体衬底材料、掺杂半导体衬底材料、注入结型场效应晶体管(JFET)层、掺杂外延层等。半导体衬底材料在图2A中未示出，因此不会模糊IGBT 200的元件。
根据特定实施方式，导电电极250的宽度可以是恒定的(如图2A所示)，或者可在有源区段和无源区段之间改变(如图2B所示)。另外，如图2A所示，沟槽的中心部分(例如，其中形成导电电极250的部分)可比沟槽的外部部分 (例如，其中形成限定IGBT 200的无源区段的电介质部分240的部分)更深。
图3A是示出用于限定沟槽-栅极IGBT设备(诸如图2A和图2B的沟槽- 栅极IGBT设备200)中的沟槽的掩蔽布局300a的平面图的示意图。在图3A 中，对于掩蔽布局300a示出的图案表示光刻掩蔽图案，该光刻掩蔽图案可用于限定要通过后续蚀刻工艺移除的半导体材料的区域。该蚀刻工艺可用于限定沟槽，并且因此还限定可用于限定IGBT的有源区段和/或无源区段的半导体材料特征(其中未移除半导体材料)。
另外，图3A的掩蔽布局300a以限定切口1(两次示出)、切口2和切口 3的线示出。这些切割线对应于图4B-图4G中的相关联横截面视图，它们示出可用于制造沟槽-栅极IGBT(诸如图2A和图2B的沟槽-栅极IGBT 200)的半导体制造工艺。图3A还包括轴线X(其可对应于图1B-图1E中的轴线L)和轴线Y，它们将相对于由掩蔽布局300a限定的特征的示例性尺寸来参考。
如图3A所示，通过限定要移除的半导体材料的部分，掩蔽层300a还限定半导体材料(例如，台面330a)的部分，一旦有源区段和无源区段的沟槽特征诸如通过各向异性蚀刻工艺被移除，该部分仍保留。例如，掩蔽层330a限定对应IGBT的无源区段的中心沟槽部分350a，诸如包括图2A中所示的导电电极 250的较深沟槽部分。掩蔽层300a还限定梳状结构，该梳状结构包括要通过沟槽蚀刻移除的半导体材料的指状物341a，以及在沟槽蚀刻后仍保留的半导体材料的指状物342a。在实施方式中，指状物342a可被使用(例如，氧化、填充等)以形成(限定等)电介质部分(例如，电介质部分240)，该电介质部分限定IGBT设备(诸如IGBT设备200)的无源区段。
掩蔽层300a还可限定有源区段沟槽351a，该有源区段沟槽可被衬有栅极电介质并且填充有导电电极，诸如栅极电极和/或发射极电极，诸如本文所述。虽然由掩蔽层300a限定的特征的特定尺寸将取决于特定实施方式，但以下是掩蔽布局300a的各种特征的示例性尺寸。在实施方式中，沿着轴线X从切口1 到切口1的距离可在1-100微米(μm)的范围内，根据无源区段中的台面330a的宽度，指状物341a和342a中的每个沿着轴线Y的长度可在0.1-0.5μm的范围内，并且指状物341a和342a中的每个沿着轴线X的宽度也可在0.1-0.5μm的范围内。有源区段台面沿着轴线Y(例如，在有源区段沟槽351a之间)的宽度可大于或等于0.5μm。距离、尺寸和间距可基于相关联沟槽栅极IGBT的特定实施方式和期望操作参数而变化。
在一些实施方式中，在使用掩蔽层300a制造的IGBT设备(诸如IGBT设备200)中，由指状物342a形成的电介质部分可以不在台面330a上合并(例如，可以不接触来自相邻沟槽的电介质部分)。在此类实施方式中，由指状物 342a形成的电介质部分可不阻挡空穴电流，并且因此可实现更快的关断速度，即使注射增强(IE)效果可能不如在其他实施方式(例如，使用掩蔽层300b)中那样强。例如，在其中电介质部分不在台面上合并的实施方式中，阈值电压在这些区域中(例如，在无源区段中)将更高，这可显著减小无源区段中的相关联饱和电流，并且实现更好的短路能力。此外，虽然无源区段可具有高阈值电压，但这些区域仍然可在导电期间提供可允许电流扩散的一些反转。因此， Vce,sat、Ice,sat和Eoff间的折衷对于给定实施方式可容易实现。
图3B和图3C是示出用于限定沟槽-栅极IGBT设备中的沟槽的掩蔽布局 300b和300c的相应平面图的示意图。在某些实施方式中，可使用掩蔽布局300b 或300c来代替图3A的掩蔽布局300a。由于掩蔽布局300b和300c类似于掩蔽布局300a，所以上文相对于图3A的掩蔽层300a所讨论的细节在此将不会重复。
如图3B所示，掩蔽布局300b限定半导体台面330b，在该实施方式中，该半导体台面是有源台面。也就是说，如在图3B中可见，无源区段区域中(例如，在中心沟槽部分350b之间的区域340b中)的指状物341a和342a的长度使得指状物341b(移除的半导体材料)和342b(剩余的半导体材料)彼此邻接。当剩余半导体材料的指状物342a被氧化、填充等时，这样的结构可产生电介质部分，诸如图1C中的电介质部分140c，该电介质部分中断台面330b。也就是说，在此类实施方式中，台面330b的半导体材料不是连续的(例如，在图3B 中从左到右)，而是被由指状物342b形成的电介质部分中断(分割等)。在此类实施方式中，固体电介质部分可形成在相关联IGBT的无源区段中。虽然在此类固体电介质结构下存储(定位、存在等)的载流子可以降低对应IGBT的导通电阻，但是横向导电距离(在电介质结构下)可增加关断速度(例如，可增加关断损失Eoff)。
如图3C所示，掩蔽布局300c限定台面330c，在该实施方式中，该台面可包括无源区段，其中半导体材料341c的部分可被移除并且剩余半导体材料340c 的对应部分(例如，在沟槽蚀刻之后)可被使用(例如，氧化)以形成限定台面330c的无源区段的电介质部分。在此类实施方式中，台面330c的有源区段可以与掩蔽布局300a类似的方设置在(由半导体部分340c形成的)电介质部分之间，该电介质部分限定无源IGBT区段。
图4A-图4G是示出用于制造具有使用图3A的掩蔽布局300a限定的沟槽的沟槽-栅极IGBT 400的半导体制造工艺的横截面图。出于简洁和清楚的目的，图4A-图4G中示出的处理流程的每个处理步骤在下面的讨论中没有按细节具体说明或描述。因此，图4A-图4G的每个附图可表示多个半导体处理操作。被执行以制造IGBT设备(诸如IGBT设备400)的特定半导体处理操作(以及相关联的处理参数)将取决于特定实施方式，诸如IGBT设备的期望操作参数(例如，短路承受时间、击穿电压、Vce,sat、输入电容等)。
另外，在图4B-图4G中，与沿着图3A的线切口1、切口2和切口3中的每个的相应剖面视图对应的横截面视图被示为示出IGBT 400的结构，在一些实施方式中，该结构对应于图2A和图2B的IGBT 200的结构。与这些剖面视图中的每个对应的相应切割线在图4B-图4G中的每个中示出。
参见图4A，半导体(例如，n型)衬底401可用于制造IGBT设备400。与图1A的IGBT100一样，IGBT设备400可包括终止区110和有源区120。IGBT 400的终止区仅在图4A中示出，因为图4B-图4G示出沿着示于图3A中的切割线的有源区120的横截面视图，如上所述。
如图4A所示，IGBT 400的终止区110可包括N+终止区402(例如，砷和 /或磷掺杂的)、P+终止环404(例如，硼掺杂的)以及n型增强层406(其可具有比衬底401更高的n型掺杂浓度)。IGBT 400的终止区110还可包括硅局部氧化(LOCOS)层408。在IGBT 400的有源区120中，如图4A所示，n型JFET 层412可形成在衬底401中，可以控制LOCOS层408的形状(例如，鸟喙形) 的焊盘氧化物层410可形成在有源区120(以及终止区110的邻近LOCOS层 408的一部分)上方，并且原硅酸四乙酯(TEOS)层414可形成在终止区110和有源区120上方。TEOS层414可充当用于限定沟槽特征(诸如图3A的掩蔽层 300a的沟槽特征)的硬掩模层。
参见图4B，其示出IGBT 400的有源区120中的横截面视图，其中如图4B 中所示，那些横截面视图分别对应于图3A的线切口1、切口2和切口3。在图 4B中，已经执行了光刻和蚀刻操作以图案化TEOS 414硬掩模层，移除光致抗蚀剂并且使用例如各向同性等离子体蚀刻来蚀刻掩蔽层300a的沟槽特征。在某些实施方式中，可以在5-7μm范围内的目标深度TD1来蚀刻沟槽特征。对应于掩蔽层300a的各种掩蔽特征(沟槽特征)的参考字符在图4B(以及图4C)中用于指示在横截面视图中沿着切割线的那些各种沟槽特征的位置。例如，图4B 指示台面330a、无源IGBT区段的中心沟槽350a、移除的沟槽指状物341a、剩余的沟槽指状物342a以及有源区段沟槽351a。
现在参见图4C，可生长并移除牺牲氧化物(SacOX)，这可帮助去除由图4B 的沟槽蚀刻工艺引起的对半导体衬底401(和JFET层412)的任何损坏。在移除SacOX层之后，可执行栅极氧化工艺，该栅极氧化工艺可在有源区段沟槽351a的侧壁上形成栅极氧化物460(诸如对于图4C的切口1所示)，以及形成无源区段的电介质部分340a(诸如对于图4C的切口2和3所示)。如对于图4C中的切口2所示，无源区段的中心沟槽350a保持打开，而由于半导体指状物342a在其氧化时的体积膨胀，半导体指状物342a的氧化(来自栅极氧化和/或SacOX操作)可沿着切口3(以及无源沟槽区段的外部部分，其中形成移除的沟槽指状物341a和剩余的半导体指状物342a)产生电介质340a的邻接块。
现在参见图4D，导电电极450(例如，掺杂多晶硅)可形成在有源区段沟槽351a和无源区段中心沟槽350a中。如图4E所示，可执行掺杂物注入和热驱动操作以在台面330a中形成p阱430和n型源极注入物440，其中p阱430形成在有源区段(切口1)和无源区段(切口2和3)中，而源极注入物440仅形成在有源区段(切口1)中。在某些实施方式中，源极注入工艺可使用光刻掩模来执行，而在其他实施方式(诸如使用图3B的掩蔽层330b的那些实施方式)中，源极注入物440可被自对准(例如，其中源极注入物被在无源沟槽区段之间连续延伸的无源区段的电介质部分阻挡)。
如图4F所示，可形成前金属电介质层460，诸如磷硅酸盐玻璃(PSG)和/或 TEOS电介质层。现在参见图4G，可形成到IGBT 400的各种元件，以及IGBT 400的其他特征的金属互连。这些特征可包括例如p型增强注入物462、源极触点464、金属化层466和476、钝化层468、以及导电电极触点474(例如，栅极和/或发射极触点)。根据该实施方式，可形成附加特征并且/或者可消除IGBT 400的所示特征中的一个或多个。
图5是示意性地示出可包括一个或多个氧化物填充台面的沟槽-栅极IGBT 500的一部分的示意图。图5的IGBT 500包括多个沟槽510,520,530,540,550, 560,570和580。IGBT 500还包括多个台面515,525,535,545,555,565和575，其中台面515-575中的每个分别设置在沟槽510-580中的两个之间。在某些实施方式中，IGBT 500可使用示于图8A-图8H中的半导体制造工艺来制造，这在下文中有所描述。
在IGBT 500中，沟槽510-580可各自衬有电介质(例如，栅极氧化物)并且包括设置在其中的相应的导电电极(例如，掺杂多晶硅)。根据特定实施方式，IGBT 500的沟槽510-580中的导电电极可以是栅极电极、发射极电极、或栅极电极和发射极电极的组合。台面515-575可以是有源发射极台面、无源发射极台面、氧化物填充台面、浮动无源台面、或者有源发射极台面、无源发射极台面、氧化物填充台面和浮动无源台面的组合。如上所述，氧化物填充台面 (或氧化物填充台面区段)可用于限定IGBT 500的无源区段。根据特定实施方式，IGBT 500的这些无源区段(例如，无源部分)也可包括无源发射极台面和 /或浮动无源台面，它们可用于实现IGBT 500的特定性能特性，诸如导通电阻、开关时间、输入电容等。
下表1示出IGBT 500的各种示例性实施方式(例如，布置)，其中以下缩写在表中使用：OFM指示氧化物填充台面(例如，限定IGBT 500的无源区段)； AEM指示有源发射极台面(例如，其包括源极注入物并且邻近IGBT 500的有源区段中的栅极电极沟槽设置)，PEM指示无源发射极台面，该无源发射极台面在触点中包括P+注入物，但是不包括n+注入物(例如，其可被设置在无源区段或IGBT 500的部分中，并且可改善存储的电荷的移除以提高关断速度)； FPM指示浮动无源台面，该浮动无源台面包括p阱注入物，但是省去P+注入物和n+源极注入物；GT指示栅极电极沟槽；并且ET指示发射极电极沟槽。设置在IGBT 500的无源区段中的栅极电极沟槽(GT)可改善诸如在氧化物填充台面之下的无源区段中的载流子累积(例如，这可通过增强无源区段下方的横向导电来减小IGBT 500的导通电阻)。发射极电极沟槽(ET)可诸如为邻近(相邻)栅极电极沟槽提供屏蔽和噪声抑制，并且还可减小对应IGBT设备的负栅极电容。
在表1中的实施例(指示为实施例1-8)中的一些中，特定台面和沟槽类型 (使用上述缩写)仅对于图5所示的沟槽和台面的子组示出。在这些实施例中，图5的未指定的沟槽和台面在表1中被指示为N/A，并且那些沟槽和台面(指示为N/A)可不作为对应IGBT的相应沟槽和台面布置的一部分而包括。换句话讲，表1中的每个实施例指示可在IGBT 500中实现的沟槽和台面类型的布置。在某些实施方式中，沟槽和台面的这些示例性图案可在IGBT 500的有源区内重复。例如，在实施例1中，所示的图案可在有源发射极台面565下方从沟槽570(与沟槽510一样)中的栅极沟槽电极开始重复，其中实施例1的台面515-565 和沟槽520-560的布置在沟槽570中的栅极电极下方继续。在其他实施方式中，沟槽和台面的不同布置(例如，图案)可在IGBT 500中彼此结合使用。例如，实施例1和实施例2的示例性布置可被交替以形成IGBT 500的有源区。其他组合(包括表1中未具体示出的组合)也是可能的。
表1
图6A和图6B是示意性地示出可包括一个或多个氧化物填充台面区段630 的沟槽-栅极IGBT设备600a和600b的部分的平面图的示意图。IGBT设备600a 和600b的布置可例如包括在图1A所示的IGBT 100的有源区120中。
IGBT设备600a和600b还包括沟槽610，该沟槽可以是栅极电极沟槽、发射极电极沟槽、或栅极电极沟槽和发射极电极沟槽的组合，这取决于特定实施方式。IGBT设备600a和600b还包括有源发射极区段。如图6A所示，如平面图所示，IGBT 600a的有源发射极台面区段620可彼此竖直对准。同样，在图 6A的IGBT 600a中，在平面图中，氧化物填充(无源)台面区段630可彼此竖直对准。
相比之下，如图6B所示，如平面图所示，IGBT 600b的有源发射极台面区段630中的每个可与邻近(相邻)氧化物填充(无源)台面区段630竖直对准。与图5的IGBT 500一样，在一些实施方式中，IGBT 600a和600b可使用图8A-图8H所示的半导体制造工艺来制造，这在下文中有所讨论。
图7A和图7B是示意性地示出可包括一个或多个氧化物填充台面区段的沟槽-栅极IGBT设备700a和700b的部分的示意图。IGBT设备700a和700b的布置可例如包括在图1A所示的IGBT 100的有源区120中。
在IGBT设备700a和700b中，沟槽电极(例如，栅极沟槽电极)可被实现为矩阵，其中有源发射极台面区段720和氧化物填充台面区段730作为岛或以砖壁型配置设置在沟槽电极710内。除了图7A和图7B中所示的那些布置之外的其他布置是可能的。例如，IGBT 700a的有源发射极台面区段720和氧化物填充台面区段730可以与对于图6B中的有源发射极区段620和氧化物填充 (无源)台面区段630所示类似的布置偏移，其中在图7A的平面图中，给定有源发射极区段720与邻近(相邻)氧化物填充台面区段730竖直对准。与图 5的IGBT 500以及图6A和图6B的IGBT 600a和600b一样，在某些实施方式中，IGBT 700a和700b可使用图8A-图8H所示的半导体制造工艺来制造，这在下文中有所讨论。
图8A-图8H是示出用于制造沟槽-栅极IGBT 800的半导体制造工艺的横截面图，该沟槽-栅极IGBT包括氧化物填充台面以限定IGBT 800的无源区段。示于图8A-图8H中的半导体工艺可用于制造IGBT，该IGBT具有诸如示于图 5(以及上表1)、图6A-图6B和图7A-图7B中的那些配置之类的配置，以及诸如本文所公开的那些实施方式之类的其他实施方式。
与图4A-图4G的半导体制造工艺一样，出于简洁和清楚的目的，图8A- 图8H中示出的处理流程的每个处理步骤在下面的讨论中没有按细节具体说明或描述。因此，图8A-图8H的每个附图可表示多个半导体处理操作。被执行以制造IGBT设备(诸如IGBT设备800)的特定半导体处理操作(以及相关联的处理参数)将取决于特定实施方式，诸如IGBT设备的期望操作参数(例如，短路承受时间、击穿电压、Vce,sat、输入电容等)。
另外，在图8A-图8G中，在每个横截面视图中示出终止区110和有源区 120(诸如在图1A中)。在某些实施方式中，图8B-图8H中的有源区120的横截面视图可对应于图5中沿着线8的视图，但是作为示例，在至少一些情况下，示于图8B-图8H中的沟槽和台面的数量不同于示于图5中的沟槽和台面的数量。在实施方式中，类似的剖面线可被包括在图6A-图7B中的任一个中，并且图8A-图8H的有源区120的横截面视图可进一步对应于此类剖面线。
参见图8A(其具有与图4A相同的配置)，半导体(例如，n型)衬底801 可用于制造IGBT设备800。如上所述，IGBT设备800可包括终止区110和有源区120。如图8A所示，IGBT800的终止区110可包括N+终止区802(例如，砷和/或磷掺杂的)、P+终止环804(例如，硼掺杂的)以及n型增强层806(其可具有比衬底801更高的n型掺杂浓度)。IGBT 800的终止区110还可包括硅局部氧化(LOCOS)层808。在IGBT 800的有源区120中，如图8A所示，n型 JFET层812可形成在衬底801中，焊盘氧化物层810可形成在有源区120(以及终止区110的邻近LOCOS层808的一部分)上方，并且原硅酸四乙酯(TEOS) 层814可形成在终止区110和有源区120上方。与图4A的TEOS层414一样， TEOS层814可充当硬掩模层以用于限定IGBT 800的沟槽。
参见图8B，可执行光刻和蚀刻操作以对TEOS 814硬掩模层进行图案化以用于移除光致抗蚀剂和蚀刻沟槽845(例如，使用各向同性沟槽蚀刻)，其中形成沟槽845也将台面847限定在有源区120(以及在该示例中，终止区120) 中。在某些实施方式中，IGBT 800的沟槽845可对应于图5的沟槽510-580，而IGBT 800的台面847可对应于图5的台面515-575。与图4B的沟槽特征一样，图8B的沟槽845也可以在5-7μm范围内的目标深度来蚀刻。
现在参见图8C，可生长并移除牺牲氧化物(SacOX)，这可帮助去除由图8B 的沟槽蚀刻工艺引起的对半导体衬底801(和JFET层812)的任何损坏。在移除SacOX层之后，可执行栅极氧化工艺，这可在沟槽845的侧壁上形成栅极氧化物860。
现在参见图8D，导电电极850(例如，包括掺杂多晶硅)可形成在沟槽 845中。如图8E所示，可执行掺杂物注入和热驱动操作以在台面847中形成p 阱830和n型源极注入物840(例如，诸如对于图8E中的示例性实施方式所示)。在某些实施方式中，可使用光刻掩模来执行源极注入工艺，而在其他实施方式中，可在图8F和图8G的处理操作(例如，形成氧化物填充台面和/或氧化物填充台面区段)之后形成源极注入物840。在此类实施方式中，源极注入物840 可以是自对准的，例如，其中源极注入物可被氧化物填充台面、或限定IGBT 800 的无源区段的氧化物填充台面区段阻挡。在此类实施方式中，源极注入物840 因此将在IGBT800的有源区段中自对准。
现在参见图8F，可执行光刻操作以形成掩蔽层，诸如光致抗蚀剂掩蔽层。然后可执行栅极氧化物蚀刻以移除要被移除的硅台面847的部分或区段上方的栅极氧化物，以限定氧化物填充台面。在移除与掩蔽层相对应的栅极氧化物之后，可执行各向同性或各向异性半导体(例如，硅)蚀刻(其可类似于用于形成沟槽845的蚀刻)以移除半导体材料以在半导体台面847的其中要形成氧化物填充台面的部分或区段中产生空隙874(例如，以限定IGBT800的无源区段)。
参见图8G，可执行电介质的热氧化和/或化学气相沉积(CVD)(例如，CVD TEOS)以限定(形成、产生等)氧化物填充台面区段875。如图8H所示，氧化物填充台面区段875可包括电介质封闭的气隙876。这些气隙876可减小半导体衬底801上的总应力并减少半导体衬底801中的任何弯曲，诸如可能由用于形成氧化物填充台面875的氧化工艺引起或产生的应力或弯曲。与其中图8F 的台面847中的空隙874用电介质(例如，氧化物)完全填充、或几乎完全填充的实施方式相比，可减小应力或弯曲。
如图8G进一步所示，导电电极850可被连接到IGBT 800的发射极端子或栅极端子，这适合于特定实施方式。在图8G中，使用与上表1中所使用的相同的首字母缩略词，连接到IGBT 800的发射极端子的导电电极被指示为ET，而连接到(例如，限定)IGBT 800的栅极端子的导电电极被指示为GT。
如图8H所示，可形成前金属电介质层860，诸如磷硅酸盐玻璃(PSG)和/ 或TEOS电介质层。如图8H进一步所示，可形成到IGBT 800的各种元件，以及IGBT 800的其他特征的金属互连。这些特征可包括例如p型增强注入物862、源极触点864、金属化层866和876以及钝化层868。虽然未在图8H中示出，但也可形成与导电电极850的接触(例如，栅极触点和/或发射极触点)。根据特定实施方式，可形成附加特征并且/或者可消除IGBT 800的所示特征中的一个或多个。
图9是示意性地示出包括有源台面920(例如，有源台面岛)的沟槽-栅极 IGBT 900的示意图，该有源台面具有设置在有源台面920之间(并且围绕该有源台面)的电介质(例如，氧化物)终止和隔离(电介质终止)区910。如图9 所示，IGBT 900的有源台面920可诸如使用导电金属层和/或掺杂多晶硅连接器(例如，以用于发射极端子连接和栅极端子连接)来互连。在IGBT 900中，有源台面920可以是有源发射极台面。在某些实施方式中，使用本文所述的方法，除了其中要限定有源台面920的区域之外，整个半导体衬底(例如，晶圆) 可被氧化以形成IGBT 900的电介质终止区910。在此类方法中，因为电介质终止区910可将有源台面920彼此电隔离，所以可在没有任何注入的终止结构(诸如N+和/或P+保护环)或增强注入物的情况下制造IGBT 900。
使用本文所述的方法，诸如图10A-图10C、图11A-图11C、图12A-图12C 和图13A-图13J中所示的那些方法，可产生IGBT 900的实施方式，其中与当前IGBT实施方式相比，(例如，通过改变栅极和沟槽发射极台面尺寸)由这些所公开的实施方式提供的有源发射极台面920设计的灵活性可提高载流子注射效率，减小Vce,sat(以及饱和电流)，减小输入(米勒)电容，减小开关损失，并且还通过减小IGBT 900的发射极分数来改善短路承受能力。通过增加栅极节距(例如，有源栅极区段之间的平均距离)，可至少部分地实现此类IGBT 性能特性的改善，因此这可减小栅极沟槽周围的有源设备区域，降低饱和电流，提高载流子注射效率，并且减小相关联的IGBT(诸如IGBT 900)的Vce,sat。在一些实施方式中，栅极节距可4μm至50μm的范围内。
图10A-图10C是示意性地示出可被包括在沟槽-栅极IGBT(诸如图9的沟槽-栅极IGBT 900)中的IGBT 1000a,1000b和1000c的有源台面和电介质(隔离)终止的横截面图。在某些实施方式中，IGBT 1000a,1000b和1000c可使用示于图13A-图13J中的半导体制造工艺来制造，这在下文中有所描述。
参见图10A，示出了可被包括在例如IGBT 900中的IGBT 1000a的一部分。 IGBT1000a被示为在半导体衬底1001a中实现并且包括电介质终止1010a(例如，限定IGBT 1000a的无源区域)。另外如图10A所示的是两个有源台面1020a 的包括p阱1030a和源极注入物1040a的部分。IGBT 1000a还包括导电栅极电极1050a，该导电栅极电极通过栅极电介质层1060a与有源台面1020a隔离。在图10A的示例中，有源区段(有源发射极区段)沿着栅极电极1050a由有源台面1020a限定，而电介质终止1010a沿着栅极电极1050a(与栅极电介质1050a的有源区段相对)限定无源IGBT区段。
现在参见图10B，示出了可被包括在例如IGBT 900中的IGBT 1000b的一部分。类似于图10A的IGBT 1000a的IGBT 1000b包括半导体衬底1001b；电介质终止1010b(例如，限定IGBT 1000b的无源区域)；有源台面1020b，该有源台面包括p阱1030b和源极注入物1040b；以及导电栅极电极1050b，该导电栅极电极通过栅极电介质层1060b与有源台面1020b隔离。在图10B的示例中，IGBT 1000b的有源IGBT区段沿着栅极电极1050b由有源台面1020b限定，而电介质终止1010b沿着栅极电极1050b(与栅极电介质1050b的有源区段相对)限定无源IGBT区段。
IGBT 1000b与IGBT 1000a的不同之处在于导电栅极电极1050b在电介质终止区1010b上方延伸，从而形成单个栅极电极1050b(而不是两个单独的栅极电极1050a)，其中竖直部分1054b沿着竖直轴线V延伸。这样的方法可用于改变IGBT 1000b的输入(米勒)电容。
现在参见图10C，示出了可被包括在例如IGBT 900中的IGBT 1000c的一部分。类似于IGBT 1000a和IGBT 1000b的IGBT 1000c包括半导体衬底1001c；电介质终止1010c(例如，限定IGBT 1000c的无源区域)；有源台面1020c，该有源台面包括p阱1030c和源极注入物1404c；以及导电栅极电极1050c，该导电栅极电极通过栅极电介质层1060c与有源台面1020c隔离。在图10C的示例中，IGBT 1000c的有源IGBT区段沿着栅极电极1050c由有源台面1020b限定，而电介质终止1010b沿着栅极电极1050c(与栅极电介质1050c的有源区段相对)限定无源IGBT区段。
IGBT 1000c与IGBT 1000b的不同之处在于导电栅极电极1050c包括列 1052c，该列在电介质终止区1010b中沿着轴线V竖直延伸(在电介质终止区 1010c的底部表面之前终止)。与导电栅极电极1050b一样，这样的方法可用于改变IGBT 1000c的输入(米勒)电容。IGBT 1000c与IGBT 1000b的不同之处在于导电栅极电极1050c包括竖直部分1054c，该竖直部分沿着轴线V竖直延伸到一定深度，该深度小于IGBT 1000c的列1052c的深度，并且还小于IGBT 1000b的竖直部分1054b的深度。
图11A-图11C是示出可用于形成沟槽-栅极IGBT设备的氧化物终止和隔离区(诸如图9-图10C的IGBT设备的氧化物终止区)的各种柱的示意图。根据特定实施方式，可使用用于在相关联的IGBT设备的有源台面中形成沟槽的相同半导体蚀刻工艺来形成限定图11A-图11C的电介质终止区中的柱的沟槽。在一些实施方式中，可使用与用于在相关联的IGBT设备的有源台面中形成沟槽的半导体工艺不同的半导体蚀刻工艺来形成限定图11A-图11C的电介质终止区中的柱的沟槽。在使用不同沟槽蚀刻工艺的实施方式中(在有源区和无源区或电介质终止区中)，不同沟槽深度可在有源台面和电介质(隔离)终止区中实现，这可允许电介质终止结构比有源台面更深，这可进一步改善有源台面之间的隔离和终止。
形成在图11A-图11C的电介质终止区(或其他电介质终止区)中的柱可被氧化，填充有电介质材料，填充有多晶硅，并且/或者用于限定电介质终止区中的气隙。如本文所述，此类电介质终止区可为IGBT的有源发射极台面(诸如IGBT 900的有源台面920)提供电隔离和电终止。
图11A示出包括圆形半导体柱1112a的电介质隔离区1110a。在示例性实施方式中，柱1112a中的每个可具有约0.6μm的宽度，间隔开约0.4μm，并且具有约5μm的高度(例如，限定柱1112a的沟槽的深度可为约5μm)。图11B 示出包括蛇形半导体柱1112b的电介质隔离区1110b，而图11C示出包括Y形半导体柱1112c的电介质隔离区1110c。在示例性实施方式中，柱1112b和1112c 中的每个可具有约0.6μm宽的总宽度，间隔开约0.8μm，并且因为它们在结构上比圆形柱1112a更稳固，所以可具有16μm的高度，或更高(例如，限定柱 1112b和1112c的沟槽的深度可为约16μm，或更深)。其他柱配置也是可能的，例如人字形柱、I形支柱等。
在图11A-图11C的方法中，在形成柱之后，柱可被氧化，这将增加它们的体积，导致它们的外部尺寸由于氧化而增加。然而，由于柱之间的间距(该间距取决于特定实施方式)，柱的氧化不会导致用于形成相关联的IGBT的半导体晶圆的显著应力或弯曲。如本文所述，由于柱之间的狭窄间隙，电介质终止区的氧化柱可被进一步处理以用多晶硅填充间隙和/或形成具有相对小的沉积厚度的电介质封闭的气隙。
图12A-图12C是示意性地示出IGBT设备的部分的示意图，该部分可被包括在IGBT(诸如图9的IGBT 900)中。在图12A-图12C中的每个中，示出了有源台面、IGBT栅极配置和电介质终止区的各种布置。
参见图12A，示出了可被包括在例如图9的IGBT 900中的IGBT设备1200a 的一部分。IGBT 1200a包括电介质终止区1210a，有源发射极台面1220a，以及设置在有源发射极台面1220a中的源极注入物1240a。IGBT设备1200a还包括图案化导电栅极电极1250b，该图案化导电栅极电极可连接到邻近有源台面 1220a的沟槽栅极电极(例如，示于图10A的导电电极1050a)。如图12A所示，栅极电极1250a通过栅极电介质1260a与有源发射极台面1220a隔离。
现在参见图12B，示出了可被包括在例如图9的IGBT 900中的IGBT设备 1200b的一部分。IGBT 1200b包括电介质终止区1210b，有源发射极台面1220b，以及设置在有源发射极台面1220b中的源极注入物1240b。IGBT设备1200b还包括毯式导电栅极电极1250b，其配置与图12A的图案化栅极电极1250a不同。类似于图案化栅极电极1250a，毯式栅极电极1250b可连接到邻近有源台面 1220b的沟槽栅极电极(例如，示于图10A的导电电极1050a)。如图12B所示，毯式栅极电极1250b通过栅极电介质1270a与有源发射极台面1220b隔离。
现在参见图12C，示出了可被包括在例如图9的IGBT 900中的IGBT设备 1200c的一部分。IGBT 1200b包括电介质终止区1210c，有源发射极台面1220c，以及设置在有源发射极台面1220c中的源极注入物1240c。IGBT设备1200b还包括图案化导电栅极电极1250，其配置与图12A的图案化栅极电极1250a不同。类似于图案化栅极电极1250a和毯式栅极电极1250b，图案化栅极电极1250c 可连接到邻近有源发射极台面1220c的沟槽栅极电极(例如，示于图10A的导电电极1050a)。如图12C所示，图案化栅极电极1250c通过栅极电介质1260a与其相应有源发射极台面1220c隔离。
图13A-图13J是示出用于制造沟槽-栅极IGBT设备1300的半导体制造工艺的示意图(横截面和平面图)。在某些实施方式中，示于图13A-图13J中的半导体工艺可用于制造具有诸如图9、图10A-图10C和图12A-图12C的IGBT 设备之类的配置，以及其他IBGT实施方式(诸如本文所公开的那些实施方式) 的IGBT。
与图4A-图4G和图8A-图8H的半导体制造工艺一样，出于简洁和清楚的目的，图13A-图13J中示出的处理流程的每个处理步骤在下面的讨论中没有按细节具体说明或描述。因此，图13A-图13J的每个附图可表示多个半导体处理操作。被执行以制造IGBT设备(诸如IGBT设备1300)的特定半导体处理操作(以及相关联的处理参数)将取决于特定实施方式，诸如IGBT设备的期望操作参数(例如，短路承受时间、击穿电压、Vce,sat、输入电容等)。
在图13A-图13J中，在每个横截面视图中示出电介质终止区1310和有源发射极台面区1320。在某些实施方式中，图13A-图13I的横截面视图可对应于图12B中沿着线13a的视图，但是作为示例，在至少一些情况下，示于图13A- 图13J中的沟槽和台面的数量不同于示于图12B中的沿着线13a的沟槽和台面的数量。另外，作为示例，图13J的横截面视图可对应于图12C中沿着线13b 的视图。
参见图13A，半导体(例如，n型)衬底1301可用于制造IGBT设备1300。如上所述，IGBT设备1300可包括氧化物终止区1310和有源发射极台面区1320，它们在图13A中示出。如图13A所示，可形成JFET(n型)层1312，其中JFET 层1312可具有高于衬底1301的n型掺杂浓度。另外如图13A所示，可注入P+ 环1304(例如，硼掺杂的)。P+环1304可改善IGBT 1300的闭锁电压(击穿电压)。P+环1304还可包括在本文所述的其他IGBT的有源区段中，诸如示于例如图2A和图2B中的IGBT 200，或包括氧化物填充台面区段的IGBT(诸如图5-图7B中所示的那些IGBT)。在某些实施方式(例如，具有比有源发射极台面1320中的沟槽更深的电介质终止区，或更宽的电介质终止区的实施方式) 中，P+环1304可被消除，因为较深和/或较宽的电介质终止可提供足够的电压闭锁。
参见图13B，可执行沉积(例如，TEOS沉积)、光刻和蚀刻操作以使硬掩模层图案化以便蚀刻沟槽1315(例如，使用各向异性沟槽蚀刻)，其中形成沟槽1315(例如，以约5μm的深度TD2)还可将柱1316(诸如具有图11A中所示的配置的柱)限定在电介质终止区1310中。
现在参见图13C，可生长并移除牺牲氧化物(SacOX)，这可帮助去除由图 13B的沟槽蚀刻工艺引起的对半导体衬底1301(和JFET层1312)的任何损坏。在移除SacOX层之后，可执行栅极氧化工艺，这可在沟槽1315的侧壁以及至少柱1316的上表面上形成栅极氧化物1360。在某些实施方式中，栅极氧化工艺可比图13C中所示更完全地氧化柱1316。例如，栅极氧化工艺可更完全地氧化衬底1301的半导体材料、JFET层1312和包括在柱1316中的P+环1304。柱 1316的氧化量将至少取决于柱1316的特定形状和尺寸，以及所执行的栅极氧化工艺的参数(时间、温度等)。如图13C所示，在该示例性实施方式中，在氧化柱1316内的半导体材料可具有宽度W1，其中W1可为约0.0μm至0.5μm。氧化柱1316可具有宽度W2，该W2可为约0.5μm至1.2μm，而氧化柱之间的间距可为距离W3，该W3可为约0.0μm至1.0μm。
如图13D所示，导电电极1350可形成在内衬于沟槽1315的栅极氧化物 1360上(之内等)。导电电极1350的形成(以及本文所述的其他实施方式的导电电极的形成)可包括回蚀工艺和/或化学机械抛光工艺。如图13E所示，掩模(诸如氮化物掩模)1355可形成在有源发射极台面1320上方(例如，使用光刻操作)。然后可使用掩模来将导电电极1350(使用多晶硅蚀刻)从电介质终止区1310移除以将导电(例如，栅极)电极1350保留在有源发射极台面1320 中。
参见图13F，对于该实施方式，可形成柱氧化工艺以更完全地(例如，完整地或几乎完整地)氧化柱1316内的半导体材料。柱氧化工艺还可将P+环1304 注入物扩展到氧化物终止区1320的底部上，如图13F所示。
如图13G所示，可执行电介质沉积(例如，CVD氧化物沉积)和电介质回蚀以进一步将氧化柱之间的沟槽1315衬有电介质材料1317。如图13G所示，气隙1319可保留在电介质材料1317中，其中气隙1319可减少可由于后续高温处理而出现的应力或弯曲的量。
如图13H所示，可执行掺杂物注入和热驱动操作以在有源发射极台面1320 中形成p阱1330和n型源极注入物1340。在该示例性实施方式中，源极注入工艺可以是自对准的(例如，通过阻挡源极注入物的电介质终止区)。
参见图13I，可形成电介质帽以密封电介质终止区1310中的气隙1319。电介质帽可包括硼磷硅酸盐玻璃(BPSG)层1318(和/或其他电介质材料)，该层可被回流以使IGBT 1300的上表面平面化。电介质帽还可包括氮化物阻挡层 1321和TEOS层1323。
如图13J(其对应于沿着图12C中的线13b的横截面)所示，可形成到IGBT 1300的各种元件，以及IGBT 1300的其他特征的金属互连。这些特征可包括例如p型增强注入物1362、源极触点1364、金属化层1366和1376以及钝化层 1368。也可以对有源发射极台面1320中的导电栅极电极1350进行导电接触(尽管未在图13J中具体示出)。根据该实施方式，可形成附加特征并且/或者可消除IGBT 1300的所示特征中的一个或多个。
图14是示意性地示出沟槽-栅极IGBT 1400的一部分的示意图，该沟槽- 栅极IGBT可使用本文所述的技术，诸如通过结合本文所述的各种操作来制造。如图14所示，IGBT1400包括电介质(隔离)终止区1410，其隔离并终止两个有源IGBT区段。电介质终止区可使用上文相对于图11A-图11C和图13A-图 13J所述的方法来形成(制造等)，而IGBT 1400的有源IGBT区段(例如，一个在电介质终止部分1410上方并且一个在电介质终止部分1410下方)可使用例如图4A-图4G的方法来形成(制造等)。
如图14所示，IGBT设备1400的有源IGBT区段各自包括有源发射极台面 1430，该有源发射极台面具有设置在其中的源极注入物1440。有源IGBT区段中的每个还包括导电沟槽电极1450(例如，该示例中的沟槽栅极电极)。有源 IGBT区段还包括栅极电介质1460，该栅极电介质可内衬于沟槽，导电栅极电极1450被设置在该沟槽中。
本文所述的各种装置和技术可使用各种半导体处理和/或封装技术来实现。一些实施方案可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、碳化硅(SiC)等。
还应当理解，当元件诸如层、区域或衬底被提及在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件、或电耦接到另一个元件时，该元件可直接在另一个元件上、连接另一个元件、或耦接到另一个元件，或可存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦接到另一个元件或层时，不存在中间元件或层。
虽然在整个详细描述中可能不会通篇使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件可以此类方式提及。本申请的权利要求可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…以下、在…之下等等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…之上和在…之下的相对术语可分别包括竖直地在…之上和竖直地在…之下。在一些实施方式中，术语邻近可包括横向邻近(或横向相邻)、竖直邻近(或竖直相邻)、或者水平邻近(或水平相邻)，其中相邻可指示中间元件可被设置在被描述为邻近的元件之间。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求旨在涵盖落入实施方案的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方案可包括所描述的不同实施方案的功能、部件和/或特征的各种组合和/或子组合。

Claims (12)

1.一种绝缘栅双极晶体管设备，其特征在于，所述绝缘栅双极晶体管设备包括：
有源区；
无源区；
沟槽，所述沟槽沿所述有源区中的纵向轴线延伸；
第一台面，所述第一台面由所述沟槽的第一侧壁限定并且与所述沟槽平行；和
第二台面，所述第二台面由所述沟槽的第二侧壁限定并且与所述沟槽平行，
所述第一台面包括所述绝缘栅双极晶体管设备的至少一个有源区段，并且
所述第二台面包括所述绝缘栅双极晶体管设备的至少一个无源区段。
2.根据权利要求1所述的绝缘栅双极晶体管设备，其中：
所述第一台面是被包括在所述有源区中的有源台面，并且所述第二台面是被包括在所述无源区中的无源台面；并且
所述无源区是所述绝缘栅双极晶体管设备的终止区。
3.根据权利要求1所述的绝缘栅双极晶体管设备，其中，所述至少一个有源区段包括第一有源区段，所述至少一个无源区段包括第一无源区段，所述绝缘栅双极晶体管设备还包括：
第二有源区段，所述第二有源区段被包括在所述第二台面中；和
第二无源区段，所述第二无源区段被包括在所述第一台面中。
4.一种绝缘栅双极晶体管设备，其特征在于，所述绝缘栅双极晶体管设备包括：
无源区；和
多个互连有源区，所述多个互连有源区分布地设置在所述无源区内，
所述多个互连有源区中的有源区包括：
沟槽，所述沟槽沿纵向轴线延伸，所述沟槽的第一侧壁由所述有源区的有源台面限定，并且所述沟槽的第二侧壁由所述无源区限定。
5.根据权利要求4所述的绝缘栅双极晶体管设备，其中，所述无源区包括所述绝缘栅双极晶体管设备的电介质终止区，所述电介质终止区围绕所述多个互连有源区中的所述有源区，所述绝缘栅双极晶体管设备还包括设置在所述无源区的底部处或以下的电压阻挡注入物。
6.根据权利要求4所述的绝缘栅双极晶体管设备，其中，所述沟槽是沿所述有源台面的第一侧延伸的第一沟槽，所述多个互连有源区中的所述有源区还包括沿与所述有源台面的所述第一侧相对的所述有源台面的第二侧延伸的第二沟槽，所述第二沟槽与所述第一沟槽平行，所述第二沟槽的第一侧壁由所述有源台面的所述第二侧限定，并且所述第二沟槽的第二侧壁由无源区限定，所述绝缘栅双极晶体管设备还包括：
第一栅极电极，所述第一栅极电极设置在所述第一沟槽中；
第二栅极电极，所述第二栅极电极设置在所述第二沟槽中；和
源极注入物，所述源极注入物在所述有源台面中邻近所述第一沟槽并且邻近所述第二沟槽设置。
7.根据权利要求4所述的绝缘栅双极晶体管设备，其中：
所述无源区包括具有氧化半导体材料的柱；并且
所述无源区还包括设置在所述柱之间的一个或多个气隙。
8.根据权利要求4所述的绝缘栅双极晶体管设备，其中：
所述多个互连有源区中的每个有源区的相应发射极端子电耦接在一起；并且
使用设置在所述无源区上的多晶硅来将所述多个互连有源区的第一有源区的栅极端子与第二有源区的栅极端子电耦接。
9.一种绝缘栅双极晶体管设备，其特征在于，所述绝缘栅双极晶体管设备包括：
电介质终止区；
有源发射极台面，所述有源发射极台面设置在所述电介质终止区内；和
沟槽，所述沟槽沿纵向轴线延伸，所述沟槽的第一侧壁由所述有源发射极台面限定，并且所述沟槽的第二侧壁由所述电介质终止区限定。
10.根据权利要求9所述的绝缘栅双极晶体管设备，其中，所述有源发射极台面是第一有源发射极台面，所述沟槽是第一沟槽并且所述纵向轴线是第一纵向轴线，所述绝缘栅双极晶体管设备还包括：
第二有源发射极台面，所述第二有源发射极台面与所述第一有源发射极台面电耦接；
第二沟槽，所述第二沟槽沿第二纵向轴线延伸，所述第二沟槽的第一侧壁由所述第二有源发射极台面限定，并且所述第二沟槽的第二侧壁由所述电介质终止区限定；
第一栅极电极，所述第一栅极电极设置在所述第一沟槽中；和
第二栅极电极，所述第二栅极电极设置在所述第二沟槽中，所述第二栅极电极与所述第一栅极电极电耦接。
11.根据权利要求9所述的绝缘栅双极晶体管设备，其中：
所述电介质终止区包括具有氧化半导体材料的柱；并且
所述电介质终止区还包括设置在所述柱之间的一个或多个气隙。
12.根据权利要求9所述的绝缘栅双极晶体管设备，其中，所述绝缘栅双极晶体管设备还包括设置在所述电介质终止区的底部处或以下的电压阻挡注入物。
CN201821222129.7U 2017-08-21 2018-07-31 绝缘栅双极晶体管设备 Active CN208861992U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762548361P 2017-08-21 2017-08-21
US62/548,361 2017-08-21
US15/884,779 US11056581B2 (en) 2017-08-21 2018-01-31 Trench-gate insulated-gate bipolar transistors
US15/884,779 2018-01-31

Publications (1)

Publication Number Publication Date
CN208861992U true CN208861992U (zh) 2019-05-14

Family

ID=65235363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821222129.7U Active CN208861992U (zh) 2017-08-21 2018-07-31 绝缘栅双极晶体管设备

Country Status (3)

Country Link
US (1) US11056581B2 (zh)
CN (1) CN208861992U (zh)
DE (1) DE202018003823U1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727326B2 (en) * 2017-08-21 2020-07-28 Semiconductor Components Industries, Llc Trench-gate insulated-gate bipolar transistors (IGBTs)

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
DE10324754B4 (de) * 2003-05-30 2018-11-08 Infineon Technologies Ag Halbleiterbauelement
US7075147B2 (en) * 2003-06-11 2006-07-11 International Rectifier Corporation Low on resistance power MOSFET with variably spaced trenches and offset contacts
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7019344B2 (en) * 2004-06-03 2006-03-28 Ranbir Singh Lateral drift vertical metal-insulator semiconductor field effect transistor
JP4068597B2 (ja) * 2004-07-08 2008-03-26 株式会社東芝 半導体装置
JP4116007B2 (ja) * 2005-03-04 2008-07-09 株式会社東芝 半導体装置及びその製造方法
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
US7541643B2 (en) * 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
US7553740B2 (en) * 2005-05-26 2009-06-30 Fairchild Semiconductor Corporation Structure and method for forming a minimum pitch trench-gate FET with heavy body region
US8110868B2 (en) * 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
US7449354B2 (en) * 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
DE102006036347B4 (de) * 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur
US8928077B2 (en) * 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US8039877B2 (en) * 2008-09-09 2011-10-18 Fairchild Semiconductor Corporation (110)-oriented p-channel trench MOSFET having high-K gate dielectric
US20120273916A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
WO2010065427A2 (en) * 2008-12-01 2010-06-10 Maxpower Semiconductor Inc. Power device structures and methods
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
JP5606019B2 (ja) * 2009-07-21 2014-10-15 株式会社東芝 電力用半導体素子およびその製造方法
US8779510B2 (en) * 2010-06-01 2014-07-15 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US8884360B2 (en) * 2012-02-24 2014-11-11 Infineon Technologies Austria Ag Semiconductor device with improved robustness
KR101403061B1 (ko) * 2012-12-12 2014-06-27 주식회사 케이이씨 전력 반도체 디바이스
US9018700B2 (en) * 2013-03-14 2015-04-28 Fairchild Semiconductor Corporation Direct-drain trench FET with source and drain isolation
US20140327104A1 (en) * 2013-05-01 2014-11-06 Infineon Technologies Austria Ag Semiconductor Device with a Super Junction Structure with Compensation Layers and a Dielectric Layer
US9231091B2 (en) * 2014-05-12 2016-01-05 Infineon Technologies Ag Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones
JP2016163004A (ja) * 2015-03-05 2016-09-05 株式会社東芝 半導体装置および半導体装置の製造方法
US9634129B2 (en) * 2015-06-02 2017-04-25 Semiconductor Component Industries, Llc Insulated gate bipolar transistor (IGBT) and related methods
US10056370B2 (en) * 2015-07-16 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device
DE102017114681A1 (de) * 2017-06-30 2019-01-03 Infineon Technologies Austria Ag Halbleitervorrichtung mit einer verringerten Oberflächendotierung in einem Randabschlussbereich und Verfahren zu ihrer Herstellung
US10727326B2 (en) * 2017-08-21 2020-07-28 Semiconductor Components Industries, Llc Trench-gate insulated-gate bipolar transistors (IGBTs)

Also Published As

Publication number Publication date
US20190058056A1 (en) 2019-02-21
US11056581B2 (en) 2021-07-06
DE202018003823U1 (de) 2019-01-10

Similar Documents

Publication Publication Date Title
JP7279770B2 (ja) 半導体装置
JP6037499B2 (ja) 半導体装置およびその製造方法
CN102237279B (zh) 用三个或四个掩膜制备的氧化物终止沟槽mosfet
CN104221153B (zh) 半导体装置
CN103887173A (zh) 利用耗尽p-屏蔽的低输出电容的高频开关mosfet
CN104485328A (zh) 带有igbt单元和去饱和沟道结构的半导体器件
CN103887175A (zh) 带有自对准有源接触的基于高密度沟槽的功率mosfet及其制备方法
JP2001168327A (ja) 半導体装置とそれを用いたパワースイッチング駆動システム
CN105493291A (zh) 沟槽屏蔽连接结型场效应晶体管
CN103887174A (zh) 用于负载开关和直流-直流器件的高密度mosfet的器件结构及其制备方法
CN104465771B (zh) 具有场电极的晶体管器件
US11670706B2 (en) Methods of manufacture for trench-gate insulated-gate bipolar transistors (IGBTs)
CN113053738A (zh) 一种分裂栅型沟槽mos器件及其制备方法
CN108091573A (zh) 屏蔽栅沟槽mosfet esd结构及其制造方法
CN212434630U (zh) 功率半导体器件
CN102237406A (zh) 射频ldmos器件及其制造方法
CN208861992U (zh) 绝缘栅双极晶体管设备
CN208521939U (zh) 绝缘栅双极晶体管设备
CN112582463B (zh) 功率半导体器件及其制造方法
GB2602637A (en) Semiconductor device and method for designing thereof
CN111986991A (zh) 沟槽的刻蚀方法、碳化硅器件的制备方法及碳化硅器件
CN103972101B (zh) 用于产生具有垂直电介质层的半导体器件的方法
CN103022155A (zh) 一种沟槽mos结构肖特基二极管及其制备方法
CN113097311B (zh) 一种具有栅氧优化结构的功率半导体器件及制造方法
CN113066866B (zh) 碳化硅mosfet器件及其工艺方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant