CN113808949A - 一种屏蔽栅沟槽mosfet的制造方法 - Google Patents
一种屏蔽栅沟槽mosfet的制造方法 Download PDFInfo
- Publication number
- CN113808949A CN113808949A CN202111168040.3A CN202111168040A CN113808949A CN 113808949 A CN113808949 A CN 113808949A CN 202111168040 A CN202111168040 A CN 202111168040A CN 113808949 A CN113808949 A CN 113808949A
- Authority
- CN
- China
- Prior art keywords
- trench
- oxide layer
- silicon nitride
- polysilicon
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 104
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 100
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 98
- 229920005591 polysilicon Polymers 0.000 claims abstract description 90
- 238000005530 etching Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 17
- 210000000746 body region Anatomy 0.000 claims description 9
- 238000004080 punching Methods 0.000 claims description 8
- 238000005260 corrosion Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 230000005684 electric field Effects 0.000 abstract description 9
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 145
- 239000002184 metal Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 21
- 238000010586 diagram Methods 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种屏蔽栅沟槽MOSFET的制造方法，制造的屏蔽栅MOSFET在第一多晶硅下方的介质层包括第一氧化层、第一氮化硅和第二氮化硅，第一多晶硅侧面的介质层包括第一氧化层和第二氮化硅，也就是说，屏蔽栅下方的介质层厚度比侧面的介质层厚度更大，因此可弱化沟槽底部的电场强度，避免了现有技术中存在的沟槽底部电场更强的问题，因而本案提高了MOSFET击穿电压。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种屏蔽栅沟槽MOSFET的制造方法。
背景技术
MOSFET芯片是一种分立器件，属于半导体功率器件范畴，与集成电路同属于半导体芯片领域，集成电路是通过工艺方法将成千上万个晶体管整合在同一个芯片中，MOSFET则是由成千上万个相同结构的元胞并列组成的单个晶体管。
MOSFET的关键动态参数包括寄生电容、开关时间、栅极寄生电阻等，其中寄生电容包括栅源寄生电容Cgs、栅漏寄生电容Cgd，漏源寄生电容Cds，从应用角度来看，将MOSFET的寄生电容归纳为输入电容Ciss＝Cgs+Cgd，输出电容Coss＝Cds+Cdg和反向传输电容Crss＝Cdg，其中反向传输电容Crss也叫做米勒电容，输入电容和米勒电容在MOSFET的开关损耗中起主导作用。芯片面积越大，芯片的导通电阻就越小，但寄生电容的面积也就越大，输入电容和米勒电容随之也就越大；在保证既定导通电阻的前提下，最大程度的减小MOSFET的输入电容和米勒电容，是芯片工程师的职责所在。
在屏蔽栅沟槽MOSFET结构中，共包含两层多晶硅，其中第二层多晶硅为MOSFET的多晶硅栅，第一层多晶硅为屏蔽栅，掩埋在多晶硅栅的下方，屏蔽栅的上方、侧面、下方都被介质层包围，其中位于屏蔽栅上方、多晶硅栅下方的介质层，称之为“多晶硅层间介质”；屏蔽栅并不作为一个独立的端口引出，而是在芯片内部采用金属连线与源区(源极)相连。
屏蔽栅沟槽MOSFET利用电荷平衡原理，结合深沟槽技术，使得相邻沟槽之间的外延层横向耗尽从而纵向分担较高的电压，因此沟槽底部的电势较高、在沟槽底部集结非常强的电场。传统方法中，采用高温氧化的方法，同步形成沟槽底部和沟槽侧壁的介质层，但沟槽底部的硅原子排列晶向与沟槽侧壁是不同的，因此沟槽底部生长的介质层厚度比沟槽侧壁更小，而且沟槽底部是圆弧形的，这些情况使得屏蔽栅下方(即沟槽底部)的电场更强，导致MOSFET的击穿电压更低。
发明内容
本发明提供了屏蔽栅沟槽MOSFET的制造方法，旨在解决现有的MOSFET芯片沟槽底部的介质层厚度较小、沟槽底部的电场较强导致MOSFET的击穿电压较低的问题。
根据本申请实施例，提供了一种屏蔽栅沟槽MOSFET的制造方法，包括以下步骤：
步骤S1：在衬底的表面生长外延层，并在外延层中形成第一沟槽和第二沟槽，在第一沟槽及第二沟槽的表面形成第一氧化层；
步骤S2：在第一氧化层表面生成第一氮化硅，腐蚀第一氮化硅，保留第一沟槽及第二沟槽底部的部分第一氮化硅；
步骤S3：在第一氧化层和第一氮化硅表面淀积第二氮化硅，在第二氮化硅表面淀积第一多晶硅，腐蚀第一多晶硅，使得第一多晶硅的高度低于第一沟槽及第二沟槽；
步骤S4：腐蚀第一沟槽内的第一多晶硅，使得第一沟槽内的第一多晶硅的高度低于第二沟槽内第一多晶硅的高度；
步骤S5，在第一沟槽及第二沟槽内淀积第二氧化层，并研磨处理第二氧化层，使得第二氧化层的高度与第二氮化硅平齐，腐蚀第一沟槽内的部分第二氧化层；
步骤S6：腐蚀第二氮化硅，使得第一沟槽内的第二氮化硅的高度与第二氧化层平齐，腐蚀第一氧化层，使得第一沟槽内的第一氧化层与第二氮化硅平齐；
步骤S7：在第一沟槽及第二沟槽的侧壁生长第三氧化层，第三氧化层与第一氧化层的一端连接，淀积第二多晶硅，腐蚀第一沟槽内的部分第二多晶硅，腐蚀去除第二沟槽内的全部第二多晶硅；
步骤S8：依次形成体区和源区，淀积介质层，在第一沟槽和第二沟槽的位置打孔获得第一接触孔及第二接触孔，在相邻的第一沟槽之间打孔获得第三接触孔。
优选地，所述第一沟槽和所述第二沟槽的深度为1.5-15微米。
优选地，所述第一氧化层的厚度为30-500纳米，所述第二氮化硅的厚度为30-500纳米。
优选地，在上述步骤S2中，腐蚀第一氮化硅后，第一沟槽和第二沟槽内的第一氮化硅的纵向厚度为0.2-1微米。
优选地，在上述步骤S3中，腐蚀第一多晶硅后，第一沟槽及第二沟槽内的第一多晶硅顶面比第二氮化硅的顶面的低0-0.5微米。
优选地，上述步骤S4中，第一沟槽内的第一多晶硅比外延层的上表面低1-2微米。
优选地，在步骤S5中，第一沟槽内保留的第二氧化层的纵向厚度为0.2-0.8微米。
优选地，上述步骤S6具体包括：
步骤S61：采用过腐蚀的工艺方法，将第二氧化层顶部的第二氮化硅腐蚀，使得第二氮化硅与第二氧化层的高度平齐；
步骤S62：基于腐蚀工艺的各向同性，第二氮化硅在第二氧化层的两侧形成第一凹陷区；
步骤S63：采用过腐蚀的工艺方法，将第二氮化硅顶部的第一氧化层腐蚀，使得第一氧化层与第二氮化硅的高度平齐，第二氧化层同步被腐蚀掉部分高度；
步骤S64：基于腐蚀工艺的各向同性，第一氧化层在第二氮化硅的两侧形成第二凹陷区。
优选地，MOSFET的类型与第二多晶硅的掺杂类型相同。
优选地，在步骤S8中，第一接触孔穿过介质层到第二多晶硅，第二接触孔依次穿过介质层、第二氧化层到第一多晶硅，第三接触孔依次穿过介质层、第三氧化层、源区到体区。
与现有技术相比，本发明提供的屏蔽栅沟槽MOSFET的制造方法具有以下有益效果：
1、采用本案之方法制造的屏蔽栅沟槽MOSFET，其屏蔽栅下方的介质层包括第一氧化层、第一氮化硅和第二氮化硅，屏蔽栅侧面的介质层包括第一氧化层和第二氮化硅，也就是说，屏蔽栅下方的介质层厚度比侧面的介质层厚度更大，因此可弱化沟槽底部的电场强度，避免了现有技术中存在的沟槽底部电场更强的问题，因而本案提高了MOSFET的击穿电压。
2、采用高密度等离子体化学气相淀积的介质层(第二氧化层)作为多晶硅层间介质，且采用氮化硅(第二氮化硅)作为化学机械研磨的停止层和氧化层腐蚀的阻挡层，形成的多晶硅层间介质(第二氧化层)对屏蔽栅(第一多晶硅)与多晶硅栅(第二多晶硅)的隔离效果更好，可减少屏蔽栅与多晶硅栅之间的漏电，提高MOSFET的性能。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明第一实施例提供的屏蔽栅沟槽MOSFET的制造方法的流程图。
图2是本发明第一实施例提供的屏蔽栅沟槽MOSFET的制造方法中步骤S6的流程图。
图3是在衬底表面生长外延层的结构示意图。
图4是形成第一沟槽和第二沟槽并生长第一氧化层的结构示意图。
图5是在第一氧化层表面生长第一氮化硅的结构示意图。
图6是去除第一氮化硅并保留沟槽底部的第一氮化硅的结构示意图。
图7是在第一氮化硅及第一氧化层表面生长第二氮化硅的结构示意图。
图8是淀积第一多晶硅的结构示意图。
图9是腐蚀部分第一多晶硅的结构示意图。
图10是腐蚀第一沟槽中第一多晶硅的结构示意图。
图11是生长第二氧化层的结构示意图。
图12是研磨第二氧化层后的结构示意图。
图13是腐蚀第一沟槽中的部分第二氧化层的结构示意图。
图14是腐蚀第二氮化硅的结构示意图。
图15是腐蚀第一氧化层的结构示意图。
图16是生长第三氧化层的结构示意图。
图17是淀积第二多晶硅的结构示意图。
图18是腐蚀第二多晶硅的结构示意图。
图19是形成源区和体区的结构示意图。
图20是形成接触孔的结构示意图。
图21是形成金属连线的结构示意图。
标号说明:
1、衬底；2、外延层；3.1、第一沟槽、3.2、第二沟槽；4、第一氧化层；5、第一氮化硅；6、第二氮化硅；7、第一多晶硅；8、第二氧化层；9、第三氧化层；10、第二多晶硅；11、体区；12、源区；13、介质层；15.1、第一接触孔；15.2、第二接触孔；15.3、第三接触孔；16.1、第一金属连线；16.2、第二金属连线；16.3、第三金属连线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
请结合图1，本发明第一实施例公开了一种屏蔽栅沟槽MOSFET的制造方法，该制造方法具体包括以下步骤：
步骤S1：在衬底1的表面生长外延层2，并在外延层2中形成第一沟槽3.1和第二沟槽3.2，在第一沟槽3.1及第二沟槽3.2的表面形成第一氧化层4。具体如图3-4所示。
步骤S2：在第一氧化层4表面生成第一氮化硅5，腐蚀第一氮化硅5，保留第一沟槽3.1及第二沟槽3.2底部的部分第一氮化硅5。具体如图5-6所示。
步骤S3：在第一氧化层4和第一氮化硅5表面淀积第二氮化硅6，在第二氮化硅6表面淀积第一多晶硅7，腐蚀第一多晶硅7，使得第一多晶硅7的高度低于第一沟槽3.1及第二沟槽3.2。具体如图7-9所示。
步骤S4：腐蚀第一沟槽3.1内的第一多晶硅7，使得第一沟槽3.1内的第一多晶硅7的高度低于第二沟槽3.2内第一多晶硅7的高度。具体如图10所示。
步骤S5，在第一沟槽3.1及第二沟槽3.2内淀积第二氧化层8，并研磨处理第二氧化层8，使得第二氧化层8的高度与第二氮化硅6平齐，腐蚀第一沟槽3.1内的部分第二氧化层8。具体如图11-13所示。
步骤S6：腐蚀第二氮化硅6，使得第一沟槽3.1内的第二氮化硅6的高度与第二氧化层8平齐，腐蚀第一氧化层4，使得第一沟槽3.1内的第一氧化层4与第二氮化硅6平齐。具体如图14-15所示。
步骤S7：在第一沟槽3.1及第二沟槽3.2的侧壁生长第三氧化层9，第三氧化层9与第一氧化层4的一端连接，淀积第二多晶硅10，腐蚀第一沟槽3.1内的部分第二多晶硅10，腐蚀去除第二沟槽3.2内的全部第二多晶硅10。具体如图16-18所示。
步骤S8：依次形成体区11和源区12，淀积介质层13，在第一沟槽3.1和第二沟槽3.2的位置打孔获得第一接触孔15.1及第二接触孔15.2，在相邻的第一沟槽之间打孔获得第三接触孔15.3。具体如图19-20所示。
可以理解，在步骤S1中，第一沟槽3.1为元胞区的沟槽，第二沟槽3.2为屏蔽栅连线区的沟槽，其中第一沟槽3.1的数量为若干个(大于或等于2个)，所述若干个第一沟槽3.1相邻设置，且第一沟槽3.1和第二沟槽3.2的深度为1.5-15微米。
可以理解，在步骤S2中，在第一氧化层4表面淀积第一氮化硅5，工艺方式可以采用高密度等离子体化学气相淀积法，将第一氮化硅5覆盖于第一氧化层4的表面，且将所述第一沟槽3.1和第二沟槽3.2填满。接着，将第一沟槽3.1和第二沟槽3.2之外的第一氮化硅5全部腐蚀掉，继续腐蚀第一氮化硅5，以保留位于第一沟槽3.1和第二沟槽3.2底部的第一氮化硅5，且腐蚀第一氮化硅5后，第一沟槽3.1和第二沟槽3.2内的第一氮化硅5的纵向厚度为0.2-1微米。
可以理解，在步骤S3中，在第一氧化层4和第一氮化硅5表面淀积第二氮化硅6，在第二氮化硅6表面淀积第一多晶硅7，同时第一多晶硅7将沟槽的剩余区域填满。接着，将第一沟槽3.1和第二沟槽3.2之外的第一多晶硅7全部腐蚀掉，第一沟槽3.1和第二沟槽3.2之中保留的第一多晶硅7的顶面高度比第二氮化硅6的顶面低0-0.5微米(如图9中所示的A尺寸)。
可以理解，在步骤S3中，所述第一氧化层4的厚度为30-500纳米，所述第二氮化硅6的厚度为30-500纳米。
可以理解，在步骤S4中，继续腐蚀第一沟槽3.1内的第一多晶硅7，第一沟槽3.1内的第一多晶硅7与外延层2的上表面的距离为1-2微米(如图10中所示的B尺寸)，也即第一沟槽3.1内的第一多晶硅7比外延层2的上表面低1-2微米。
可以理解，在步骤S5中，采用高密度等离子体化学气相淀积的工艺，在第一沟槽3.1及第二沟槽3.2内淀积第二氧化层8，第二氧化层8将所述第一沟槽3.1和第二沟槽3.2完全填满。接着将高出第二氮化硅6顶部平面的第二氧化层8被全部研磨掉，使得第二氧化层8的高度与第二氮化硅6平齐，然后腐蚀第一沟槽3.1内的部分第二氧化层8，使得第一沟槽3.1之中保留的第二氧化层8的纵向厚度为0.2-0.8微米。
可以理解，在步骤S6中，将高出第二氧化层8的顶部平面的第二氮化硅6全部腐蚀掉，使得第一沟槽3.1内的第二氮化硅6的高度与第二氧化层8平齐。接着腐蚀第一氧化层4，保留第二氮化硅6两侧的第一氧化层4、保留第一氮化硅5下方和两侧的第一氧化层4，具体为位于所述第一沟槽3.1之中的高出第二氮化硅6的顶部平面的第一氧化层4被全部腐蚀掉，使得第一沟槽3.1内的第一氧化层4与第二氮化硅6平齐，此时，第一沟槽3.1的部分侧壁外露。
可以理解，在步骤S6中，在腐蚀第一氧化层4的同时，第一多晶硅7上方的第二氧化层8也被同步腐蚀掉一部分，经此工步之后，第二氧化层8的纵向厚度为0.15-0.6微米。
可以理解，在步骤S7中，将侧壁外露的沟槽3的区域进行氧化，生长第三氧化层9，第三氧化层9一端与第一氧化层4的一端连接。具体地，采用800-1100摄氏度的氧化工艺，在第一沟槽3.1和第二沟槽3.2的侧壁，氧原子与硅原子反应生成第三氧化层9，所述第三氧化层9即MOSFET的栅氧化层，所述第三氧化层9的厚度为15-80纳米。
可以理解，在步骤S7中，MOSFET的类型与第二多晶硅10的掺杂类型相同，例如，当MOSFET为N型MOSFET时，第二多晶硅10的掺杂类型为N型；当MOSFET为P型MOSFET时，第二多晶硅10的掺杂类型为P型，第二多晶硅10为MOSFET的多晶硅栅。
可以理解，在步骤S7中，第二沟槽3.2之中的第二多晶硅10被全部腐蚀掉，且第一沟槽3.1之中保留的第二多晶硅10的顶面高度比外延层2的上表面低0-0.2微米，也即第一沟槽3.1之中保留的第二多晶硅10的顶面高度与第一沟槽3.1顶部的距离为0-0.2微米。
可以理解，在步骤S8中，依次形成体区11和源区12，在第二多晶硅10、第二氧化层8和第三氧化层9上淀积介质层13，具体地，在第二沟槽3.2区域的第二氧化层8及第二氮化硅6表面淀积介质层13，及在第三氧化层9和第二多晶硅10表面淀积介质层13，以向上生长介质层13。接着采用光刻、腐蚀工艺形成第一接触孔15.1、第二接触孔15.2和第三接触孔15.3，其中，第一接触孔15.1穿过介质层13到第二多晶硅10，第二接触孔15.2依次穿过介质层13、第二氧化层8到第一多晶硅7，第三接触孔15.3依次穿过介质层13、第三氧化层9、源区12到体区11。
可以理解，在步骤S8中，第一沟槽3.1之中的第一多晶硅7为MOSFET的屏蔽栅，第一沟槽3.1之中的第二多晶硅10为MOSFET的多晶硅栅，也即，元胞区的每一个沟槽(第一沟槽3.1)之中都包含有屏蔽栅(第一多晶硅7)和多晶硅栅(第二多晶硅10)，多晶硅栅位于屏蔽栅的上方，二者之间为多晶硅层间介质即第二氧化层8。第二沟槽3.2之中的第一多晶硅7为MOSFET的屏蔽栅的连线区，第一沟槽3.1之中的第一多晶硅7和第二沟槽3.2之中的第一多晶硅7是一体的(连续的)，由于第一沟槽3.1之中的第一多晶硅7被掩埋在第二多晶硅10的下方而无法打孔引出，所以只能在第二沟槽3.2的区域打孔引出。
可以理解，在步骤S8之后还包括：
步骤S9：在第一接触孔15.1、第二接触孔15.2和第三接触孔15.3内淀积金属，分别获得第一金属连线16.1、第二金属连线16.2及第三金属连线16.3。具体如图21所示。
可以理解，在步骤S9中，第一金属连线16.1、第二金属连线16.2及第三金属连线16.3分别连接所述第一接触孔15.1、第二接触孔15.2和第三接触孔15.3，也即，第一金属连线16.1为第二多晶硅9即多晶硅栅的金属连线，第二金属连线16.2为第一多晶硅7即屏蔽栅的金属连线，第三金属连线16.3为源区即源极的金属连线，且屏蔽栅的金属连线16.2与源区的金属连线16.3在此步采用金属互连(图未示)。
请参阅图2，上述步骤S6具体包括：
步骤S61：采用过腐蚀的工艺方法，将第二氧化层8顶部的第二氮化硅6腐蚀，使得第二氮化硅6与第二氧化层8的高度平齐。
步骤S62：基于腐蚀工艺的各向同性，第二氮化硅6在第二氧化层8的两侧形成第一凹陷区。
步骤S63：采用过腐蚀的工艺方法，将第二氮化硅6顶部的第一氧化层4腐蚀，使得第一氧化层4与第二氮化硅6的高度平齐，第二氧化层8同步被腐蚀掉部分高度。
步骤S64：基于腐蚀工艺的各向同性，第一氧化层4在第二氮化硅6的两侧形成第二凹陷区。
可以理解，在步骤S61中，为保证被去除区域的第二氮化硅6被完全腐蚀掉，会设定10～30％的过腐蚀余量，加之腐蚀工艺的各向同性，因此会在第二氧化层8的两侧形成氮化硅凹陷(也即第一凹陷区，如图14中所示)。
可以理解，在步骤S63中，为保证被去除区域的第一氧化层4被完全腐蚀掉，会设定10～30％的过腐蚀余量，加之腐蚀工艺的各向同性，因此会在第二氮化硅6的两侧形成第一氧化层凹陷(也即第二凹陷区，如图15中所示)。
与现有技术相比，本发明提供的屏蔽栅沟槽MOSFET的制造方法具有以下有益效果：
1、采用本案之方法制造的屏蔽栅沟槽MOSFET，其屏蔽栅下方的介质层包括第一氧化层、第一氮化硅和第二氮化硅，屏蔽栅侧面的介质层包括第一氧化层和第二氮化硅，也就是说，屏蔽栅下方的介质层厚度比侧面的介质层厚度更大，因此可弱化沟槽底部的电场强度，避免了现有技术中存在的沟槽底部电场更强的问题，因而本案提高了MOSFET的击穿电压。
2、采用高密度等离子体化学气相淀积的介质层(第二氧化层)作为多晶硅层间介质，且采用氮化硅(第二氮化硅)作为化学机械研磨的停止层和氧化层腐蚀的阻挡层，形成的多晶硅层间介质(第二氧化层)对屏蔽栅(第一多晶硅)与多晶硅栅(第二多晶硅)的隔离效果更好，可减少屏蔽栅与多晶硅栅之间的漏电，提高MOSFET的性能。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种屏蔽栅沟槽MOSFET的制造方法，其特征在于，包括以下步骤：
步骤S1：在衬底的表面生长外延层，并在外延层中形成第一沟槽和第二沟槽，在第一沟槽及第二沟槽的表面形成第一氧化层；
步骤S2：在第一氧化层表面生成第一氮化硅，腐蚀第一氮化硅，保留第一沟槽及第二沟槽底部的部分第一氮化硅；
步骤S3：在第一氧化层和第一氮化硅表面淀积第二氮化硅，在第二氮化硅表面淀积第一多晶硅，腐蚀第一多晶硅，使得第一多晶硅的高度低于第一沟槽及第二沟槽；
步骤S4：腐蚀第一沟槽内的第一多晶硅，使得第一沟槽内的第一多晶硅的高度低于第二沟槽内第一多晶硅的高度；
步骤S5，在第一沟槽及第二沟槽内淀积第二氧化层，并研磨处理第二氧化层，使得第二氧化层的高度与第二氮化硅平齐，腐蚀第一沟槽内的部分第二氧化层；
步骤S6：腐蚀第二氮化硅，使得第一沟槽内的第二氮化硅的高度与第二氧化层平齐，腐蚀第一氧化层，使得第一沟槽内的第一氧化层与第二氮化硅平齐；
步骤S7：在第一沟槽及第二沟槽的侧壁生长第三氧化层，第三氧化层与第一氧化层的一端连接，淀积第二多晶硅，腐蚀第一沟槽内的部分第二多晶硅，腐蚀去除第二沟槽内的全部第二多晶硅；
步骤S8：依次形成体区和源区，淀积介质层，在第一沟槽和第二沟槽的位置打孔获得第一接触孔及第二接触孔，在相邻的第一沟槽之间打孔获得第三接触孔。
2.根据权利要求1所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：所述第一沟槽和所述第二沟槽的深度为1.5-15微米。
3.根据权利要求1所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：所述第一氧化层的厚度为30-500纳米，所述第二氮化硅的厚度为30-500纳米。
4.根据权利要求1所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：在上述步骤S2中，腐蚀第一氮化硅后，第一沟槽和第二沟槽内的第一氮化硅的纵向厚度为0.2-1微米。
5.根据权利要求1所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：在上述步骤S3中，腐蚀第一多晶硅后，第一沟槽及第二沟槽内的第一多晶硅顶面比第二氮化硅的顶面的低0-0.5微米。
6.根据权利要求1所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：上述步骤S4中，第一沟槽内的第一多晶硅比外延层的上表面低1-2微米。
7.根据权利要求1所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：在步骤S5中，第一沟槽内保留的第二氧化层的纵向厚度为0.2-0.8微米。
8.根据权利要求1所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于，上述步骤S6具体包括：
步骤S61：采用过腐蚀的工艺方法，将第二氧化层顶部的第二氮化硅腐蚀，使得第二氮化硅与第二氧化层的高度平齐；
步骤S62：基于腐蚀工艺的各向同性，第二氮化硅在第二氧化层的两侧形成第一凹陷区；
步骤S63：采用过腐蚀的工艺方法，将第二氮化硅顶部的第一氧化层腐蚀，使得第一氧化层与第二氮化硅的高度平齐，第二氧化层同步被腐蚀掉部分高度；
步骤S64：基于腐蚀工艺的各向同性，第一氧化层在第二氮化硅的两侧形成第二凹陷区。
9.根据权利要求1所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：MOSFET的类型与第二多晶硅的掺杂类型相同。
10.根据权利要求1所述的屏蔽栅沟槽MOSFET的制造方法，其特征在于：在步骤S8中，第一接触孔穿过介质层到第二多晶硅，第二接触孔依次穿过介质层、第二氧化层到第一多晶硅，第三接触孔依次穿过介质层、第三氧化层、源区到体区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111168040.3A CN113808949A (zh) | 2021-09-30 | 2021-09-30 | 一种屏蔽栅沟槽mosfet的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111168040.3A CN113808949A (zh) | 2021-09-30 | 2021-09-30 | 一种屏蔽栅沟槽mosfet的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113808949A true CN113808949A (zh) | 2021-12-17 |
Family
ID=78897374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111168040.3A Pending CN113808949A (zh) | 2021-09-30 | 2021-09-30 | 一种屏蔽栅沟槽mosfet的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113808949A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115763552A (zh) * | 2022-11-29 | 2023-03-07 | 上海功成半导体科技有限公司 | 屏蔽栅功率器件及其制备方法 |
| CN115938945A (zh) * | 2022-11-29 | 2023-04-07 | 上海功成半导体科技有限公司 | 屏蔽栅功率器件及其制备方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014696A (ja) * | 2002-06-05 | 2004-01-15 | Denso Corp | 半導体装置の製造方法 |
| CN101785091A (zh) * | 2007-08-21 | 2010-07-21 | 飞兆半导体公司 | 屏蔽的栅极沟槽场效应晶体管的方法和结构 |
| US20130323921A1 (en) * | 2012-05-29 | 2013-12-05 | Peter A. Burke | Method of making an insulated gate semiconductor device and structure |
| CN105702736A (zh) * | 2016-01-29 | 2016-06-22 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 |
| CN107910267A (zh) * | 2017-11-17 | 2018-04-13 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
| CN108172517A (zh) * | 2017-12-29 | 2018-06-15 | 中航（重庆）微电子有限公司 | 一种屏蔽栅沟槽mosfet制造方法 |
| CN110047759A (zh) * | 2019-04-28 | 2019-07-23 | 矽力杰半导体技术(杭州)有限公司 | 沟槽型mosfet器件制造方法 |
| CN110310992A (zh) * | 2018-03-27 | 2019-10-08 | 无锡华润上华科技有限公司 | 沟槽分离栅器件及其制造方法 |
| CN110429033A (zh) * | 2019-08-21 | 2019-11-08 | 深圳市芯电元科技有限公司 | 屏蔽栅沟槽mosfet制造方法 |
| CN112614891A (zh) * | 2020-03-04 | 2021-04-06 | 许曙明 | 具有增强的高频性能的金属氧化物半导体场效应晶体管 |
| CN112735953A (zh) * | 2020-12-28 | 2021-04-30 | 广州粤芯半导体技术有限公司 | 一种屏蔽栅沟槽mosfet的制造方法 |
| CN112750695A (zh) * | 2020-12-09 | 2021-05-04 | 株洲中车时代半导体有限公司 | 一种沟槽栅igbt器件及其制作方法 |
-
2021
- 2021-09-30 CN CN202111168040.3A patent/CN113808949A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014696A (ja) * | 2002-06-05 | 2004-01-15 | Denso Corp | 半導体装置の製造方法 |
| CN101785091A (zh) * | 2007-08-21 | 2010-07-21 | 飞兆半导体公司 | 屏蔽的栅极沟槽场效应晶体管的方法和结构 |
| US20130323921A1 (en) * | 2012-05-29 | 2013-12-05 | Peter A. Burke | Method of making an insulated gate semiconductor device and structure |
| CN105702736A (zh) * | 2016-01-29 | 2016-06-22 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 |
| CN107910267A (zh) * | 2017-11-17 | 2018-04-13 | 杭州士兰集成电路有限公司 | 功率半导体器件及其制造方法 |
| CN108172517A (zh) * | 2017-12-29 | 2018-06-15 | 中航（重庆）微电子有限公司 | 一种屏蔽栅沟槽mosfet制造方法 |
| CN110310992A (zh) * | 2018-03-27 | 2019-10-08 | 无锡华润上华科技有限公司 | 沟槽分离栅器件及其制造方法 |
| CN110047759A (zh) * | 2019-04-28 | 2019-07-23 | 矽力杰半导体技术(杭州)有限公司 | 沟槽型mosfet器件制造方法 |
| CN110429033A (zh) * | 2019-08-21 | 2019-11-08 | 深圳市芯电元科技有限公司 | 屏蔽栅沟槽mosfet制造方法 |
| CN112614891A (zh) * | 2020-03-04 | 2021-04-06 | 许曙明 | 具有增强的高频性能的金属氧化物半导体场效应晶体管 |
| CN112750695A (zh) * | 2020-12-09 | 2021-05-04 | 株洲中车时代半导体有限公司 | 一种沟槽栅igbt器件及其制作方法 |
| CN112735953A (zh) * | 2020-12-28 | 2021-04-30 | 广州粤芯半导体技术有限公司 | 一种屏蔽栅沟槽mosfet的制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115763552A (zh) * | 2022-11-29 | 2023-03-07 | 上海功成半导体科技有限公司 | 屏蔽栅功率器件及其制备方法 |
| CN115938945A (zh) * | 2022-11-29 | 2023-04-07 | 上海功成半导体科技有限公司 | 屏蔽栅功率器件及其制备方法 |
| CN115763552B (zh) * | 2022-11-29 | 2023-08-29 | 上海功成半导体科技有限公司 | 屏蔽栅功率器件及其制备方法 |
| CN115938945B (zh) * | 2022-11-29 | 2024-01-23 | 上海功成半导体科技有限公司 | 屏蔽栅功率器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6351009B1 (en) | MOS-gated device having a buried gate and process for forming same | |
| US6455378B1 (en) | Method of manufacturing a trench gate power transistor with a thick bottom insulator | |
| CN101853852B (zh) | 单胞中集成肖特基二极管的沟槽mos器件及制造方法 | |
| TWI804649B (zh) | 絕緣閘極半導體器件及用於製造絕緣閘極半導體器件的區域的方法 | |
| US9318605B2 (en) | Semiconductor device with an SGT and method for manufacturing the same | |
| US20050218472A1 (en) | Semiconductor device manufacturing method thereof | |
| TW201312755A (zh) | 垂直閘極射頻橫向擴散金氧半場效電晶體（ｌｄｍｏｓ）裝置 | |
| CN113808949A (zh) | 一种屏蔽栅沟槽mosfet的制造方法 | |
| US6878993B2 (en) | Self-aligned trench MOS junction field-effect transistor for high-frequency applications | |
| CN201663162U (zh) | 单胞中集成肖特基二极管的沟槽mos器件 | |
| CN109524472A (zh) | 新型功率mosfet器件及其制备方法 | |
| CN110993693A (zh) | 沟槽型功率mosfet及其工艺方法 | |
| US20130001699A1 (en) | Trench junction barrier schottky structure with enhanced contact area integrated with a mosfet | |
| JPH01192175A (ja) | 半導体装置 | |
| CN106328647A (zh) | 高速的沟槽mos器件及其制造方法 | |
| CN113782449A (zh) | 一种屏蔽栅mosfet的制作方法 | |
| CN105977285A (zh) | 半导体器件及其制造方法 | |
| CN101506956A (zh) | 半导体设备的制作方法 | |
| CN113782446A (zh) | 一种屏蔽栅mosfet的制造方法 | |
| CN108091695B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN112103185B (zh) | 一种沟槽mosfet的制造方法及结构 | |
| CN112103187B (zh) | 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构 | |
| CN114005789A (zh) | 一种屏蔽栅沟槽mosfet的制作方法 | |
| CN113629133A (zh) | 一种降低vf的分离栅mosfet结构及其制造方法 | |
| CN114023647A (zh) | 一种屏蔽栅沟槽mosfet及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |