CN114023647A - 一种屏蔽栅沟槽mosfet及其制作方法 - Google Patents
一种屏蔽栅沟槽mosfet及其制作方法 Download PDFInfo
- Publication number
- CN114023647A CN114023647A CN202111186022.8A CN202111186022A CN114023647A CN 114023647 A CN114023647 A CN 114023647A CN 202111186022 A CN202111186022 A CN 202111186022A CN 114023647 A CN114023647 A CN 114023647A
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- gate
- dielectric
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 238000002955 isolation Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims abstract description 8
- 230000008021 deposition Effects 0.000 claims abstract description 5
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 1
- 229910052799 carbon Inorganic materials 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 239000010410 layer Substances 0.000 description 55
- 229910052681 coesite Inorganic materials 0.000 description 8
- 229910052906 cristobalite Inorganic materials 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 229910052682 stishovite Inorganic materials 0.000 description 8
- 229910052905 tridymite Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种屏蔽栅沟槽MOSFET及其制作方法，提供衬底，其表面形成有外延层；采用光刻刻蚀工艺在外延层中形成沟槽；在沟槽的底部表面和侧面形成底部介质层，底部介质层未将沟槽完全填充而在沟槽的中央区域形成间隙区；进行多晶硅淀积将沟槽中的间隙区完全填充；对多晶硅进行回刻形成屏蔽栅；对沟槽中的底部介质层进行刻蚀，刻蚀后底部介质层的顶部高度低于屏蔽栅的顶部高度；形成覆盖沟槽的介质隔离层，介质隔离层的介电常数小于3.9；对介质隔离层进行回刻形成顶部沟槽；在顶部沟槽的侧壁上形成栅介质层，并填充多晶硅形成多晶硅栅。本发明通过减小介质隔离层的介电常数来减小屏蔽栅MOSFET的栅源电容，从而进一步达到降低屏蔽栅MOSFET开关损耗的目的。
Description
技术领域
本发明涉及半导体制造技术领域，具体涉及一种屏蔽栅沟槽MOSFET及其制作方法。
背景技术
屏蔽栅沟槽MOSFET(Shield-Gate Trench MOSFET，简称SGT MOS)在中低压(12V-250V)范围内被广泛地应用，具有重要的市场价值，由于其器件的集成度较高，导通电阻较低，具有较低的栅-漏电荷密度、较大的电流容量，因而具备较低的开关损耗和较快的开关速度，被广泛地应用在低压功率半导体领域。
MOSFET最主要的研究方向就是不断降低功耗，包括导通损耗和开关损耗。屏蔽栅沟槽MOSFET的输出电容为栅漏电容CGD和栅源电容CGS之和：COSS＝CGD+CGS。较大的输出电容会引起瞬态响应下较长的关断时间，引起较高的开关损耗，因此输出电容成为了限制器件工作频率和开关损耗的主要因素之一，须设法减小SGT MOSFET的输出电容COSS。
在现有的屏蔽栅沟槽MOSFET结构中，多晶硅栅与屏蔽栅之间的介质隔离层通常采用SiO2，SiO2的介电常数为3.9，介质隔离层介电常数大小直接关系到多晶硅栅与屏蔽栅间电容大小，也即栅源电容CGS，介质隔离层介电常数变小，栅源电容也会变小。
发明内容
有鉴于此，本发明提供一种屏蔽栅沟槽MOSFET及其制作方法，用以减小屏蔽栅MOSFET的栅源电容，降低屏蔽栅沟槽MOSFET的开关损耗。
本发明提供一种屏蔽栅沟槽MOSFET的制作方法，至少包括以下步骤：
步骤一、提供衬底，所述衬表面形成有外延层；
步骤二、采用光刻刻蚀工艺在所述外延层中形成沟槽；
步骤三、在所述沟槽的底部表面和侧面形成底部介质层，所述底部介质层未将所述沟槽完全填充而在所述沟槽的中央区域形成间隙区；
步骤四、进行多晶硅淀积将所述沟槽中的间隙区完全填充；
步骤五、对所述多晶硅进行回刻形成屏蔽栅；
步骤六、对所述沟槽中的所述底部介质层进行刻蚀，刻蚀后所述底部介质层的顶部高度低于所述屏蔽栅的顶部高度；
步骤七、形成覆盖所述沟槽的介质隔离层，所述介质隔离层的介电常数小于3.9；
步骤八、对所述介质隔离层进行回刻蚀，形成顶部沟槽；
步骤九、在所述顶部沟槽的侧壁上形成栅介质层，并在所述顶部沟槽中填充多晶硅形成多晶硅栅。
优选地，屏蔽栅沟槽MOSTET为N型器件，第一导电类型为N型，第二导电类型为P型，所述衬底为N型掺杂。
优选地，屏蔽栅沟槽MOSTET为P型器件，第一导电类型为P型，第二导电类型为N型，所述衬底为P型掺杂。
优选地，步骤一中所述衬底为硅衬底。
优选地，步骤三中所述底部介质层为氧化层。
优选地，步骤七中所述介质隔离层包括碳掺杂的氧化硅。
优选地，所述碳掺杂的氧化硅的形成方法包括：采用化学气相沉积法在生长氧化硅过程中引入甲基。
优选地，步骤八中回刻蚀的所述介质隔离层不超过所述屏蔽栅的顶部。
本发明还提供一种屏蔽栅沟槽MOSFET，至少包括：
衬底；
形成于所述衬底表面的外延层；
形成于所述外延层中的沟槽；
形成于所述沟槽中的屏蔽栅；
形成于所述屏蔽栅侧壁及底部紧贴所述沟槽内壁的底部介质层，所述屏蔽栅的顶部高度高于所述底部介质层顶部的高度；
形成于所述屏蔽栅顶部和所述底部介质层顶部的介质隔离层，所述介质隔离层的介电常数小于3.9；以及
形成于所述沟槽中且位于所述介质隔离层上方的多晶硅栅，所述多晶硅栅侧壁设有栅介质层。
本发明屏蔽栅与多晶硅栅间的介质隔离层采用介电常数小于3.9的介质，相比现有技术采用氧化硅，具有更小的介电常数，可有效减小多晶硅栅与屏蔽栅间电容之间的电容，进一步减小屏蔽栅MOSFET的开关损耗。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1显示为本发明实施例屏蔽栅沟槽MOSFET的制作方法的流程图；
图2A-图2H显示为本发明实施例屏蔽栅沟槽MOSFET的制作方法各步骤中的器件结构示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
如图1所示，是本发明实施例屏蔽栅沟槽MOSFET的制作方法的流程图；如图2A至图2G所示，是本发明实施例屏蔽栅沟槽MOSFET的制作方法各步骤中的器件结构示意图；本发明实施例屏蔽栅沟槽MOSFET的制作方法包括如下步骤：
步骤一、提供衬底1，所述衬底1表面形成有外延层2。
本发明实施例中，屏蔽栅沟槽MOSTET器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述衬底为N型掺杂；屏蔽栅沟槽MOSTET器件为P型器件，第一导电类型为P型，第二导电类型为N型，所述衬底为P型掺杂。衬底1为硅衬底，具有第一导电类型重掺杂，外延层2具有第一导电类型轻掺杂。
步骤二、如图2A所示，采用光刻刻蚀工艺在所述外延层2中形成沟槽4。
沟槽4为深沟槽，采用硬掩膜层进行定义。所述沟槽4形成于所述外延层2中。沟槽栅MOSFET包括多个周期交替排列的MOSFET单元结构，本步骤中形成的所述沟槽4包括交替排列的多个，每一个所述沟槽4和一个所述MOSFET单元结构相对应。
步骤三、如图2B所示，在所述沟槽4的底部表面和侧面形成底部介质层5，所述底部介质层5未将所述沟槽完全填充而在所述沟槽的中央区域形成间隙区。
本发明实施例中，所述底部介质层5为氧化层。具体地，可以采用热氧化或HDP工艺形成所述氧化层。
步骤四、如图2C所示，进行多晶硅淀积将所述沟槽4中的间隙区完全填充。
本发明实施例中，采用化学气相法进行多晶硅淀积。
步骤五、如图2D所示，对所述多晶硅进行回刻形成屏蔽栅6。
对沟槽4中的部分所述多晶硅进行刻蚀形成屏蔽栅6。
步骤六、如图2E所示，对沟槽4中的底部介质层5进行刻蚀，刻蚀后底部介质层5的顶部高度低于屏蔽栅6的顶部高度。
本发明实施例中，采用湿法刻蚀将沟槽4上半部分侧壁底部介质层5刻蚀掉。
步骤七、如图2F所示，形成覆盖沟槽4的介质隔离层7。
本发明实施例中，介质隔离层7的介电常数小于3.9。较佳地，所述介质隔离层7为碳掺杂的SiO2，所述碳掺杂的SiO2通过在生长SiO2过程中引入甲基形成，采用化学气相沉积法。
当然，在其他的实施例中，也可选用其他低介电常数的介质。
相比现有的多晶硅栅与屏蔽栅之间的介质隔离层7采用SiO2，SiO2的介电常数为3.9，本发明实施例的介质隔离层7采用介电常数小于3.9的介质，如碳掺杂的SiO2，可有效减小多晶硅栅与屏蔽栅间电容之间的电容，也即栅源电容CGS。
步骤八、如图2G所示，对所述介质隔离层7进行回刻蚀形成顶部沟槽。
本发明实施例中，回刻蚀的所述介质隔离层7不超过所述屏蔽栅6的顶部。
步骤九、如图2H所示，在所述顶部沟槽的侧壁上形成栅介质层8，并在所述顶部沟槽中填充多晶硅形成多晶硅栅9。
沟槽栅MOSFET的其它结构采用现有方法形成，如在所述外延层2中形成第二导电类型阱区，所述多晶硅栅9穿过所述阱区，所述多晶硅栅9从侧面覆盖所述阱区并用于在所述阱区侧面形成沟道。
进行第一导电类型重掺杂注入在所述第二导电类型阱区的表面形成源区。
在所述衬底1正面形成层间膜。
采用光刻刻蚀工艺形成穿过所述层间膜的接触孔。
形成正面金属层并对所述正面金属层进行图形化形成源极和栅极，所述源极通过对应的接触孔和底部的所述源区连接，所述栅极通过对应的接触孔和底部的所述多晶硅栅9连接。较佳为，所述屏蔽栅也通过对应的接触孔连接到所述源极。
对所述衬底1进行背面减薄；
在减薄后的所述衬底1背面形成第一导电类型重掺杂的漏区；本发明实施例中，漏区直接以减薄后的第一导电类型重掺杂的所述衬底1组成；再其它实施例方法中也能在对所述衬底1减薄后进行背面第一导电类型重掺杂的离子注入形成所述漏区。
在所述漏区的背面形成背面金属层，由所述背面金属层形成漏极。
本发明实施例方法中，所述沟槽栅器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其它实施例方法中也能为：所述沟槽栅器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明实施例中介质隔离层采用掺杂的氧化硅，相比氧化硅，掺杂的氧化硅具有更小的介电常数，可以减小屏蔽栅MOSFET的栅源电容，进而减小屏蔽栅的输出电容达到减小其开关损耗的目的。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种屏蔽栅沟槽MOSFET的制作方法，其特征在于，至少包括以下步骤：
步骤一、提供衬底，所述衬底表面形成有外延层；
步骤二、采用光刻刻蚀工艺在所述外延层中形成沟槽；
步骤三、在所述沟槽的底部表面和侧面形成底部介质层，所述底部介质层未将所述沟槽完全填充而在所述沟槽的中央区域形成间隙区；
步骤四、进行多晶硅淀积将所述沟槽中的间隙区完全填充；
步骤五、对所述多晶硅进行回刻形成屏蔽栅；
步骤六、对所述沟槽中的所述底部介质层进行刻蚀，刻蚀后所述底部介质层的顶部高度低于所述屏蔽栅的顶部高度；
步骤七、形成覆盖所述沟槽的介质隔离层，所述介质隔离层的介电常数小于3.9；
步骤八、对所述介质隔离层进行回刻形成顶部沟槽；
步骤九、在所述顶部沟槽的侧壁上形成栅介质层，并在所述顶部沟槽中填充多晶硅形成多晶硅栅。
2.如权利要求1所述的屏蔽栅沟槽MOSFET的制作方法，其特征在于，屏蔽栅沟槽MOSTET为N型器件，第一导电类型为N型，第二导电类型为P型，所述衬底为N型掺杂。
3.根据权利要求1所述的屏蔽栅沟槽MOSFET的制作方法，其特征在于，屏蔽栅沟槽MOSTET为P型器件，第一导电类型为P型，第二导电类型为N型，所述衬底为P型掺杂。
4.根据权利要求1-3所述的屏蔽栅沟槽MOSFET的制作方法，其特征在于，步骤一中所述衬底为硅衬底。
5.根据权利要求1所述的屏蔽栅沟槽MOSFET的制作方法，其特征在于，步骤三中所述底部介质层为氧化层。
6.根据权利要求1所述的屏蔽栅沟槽MOSFET的制作方法，其特征在于，步骤七中所述介质隔离层包括碳掺杂的氧化硅。
7.根据权利要求6所述的屏蔽栅沟槽MOSFET的制作方法，其特征在于，所述碳掺杂的氧化硅的形成方法包括：采用化学气相沉积法在生长氧化硅过程中引入甲基。
8.根据权利要求1所述的屏蔽栅沟槽MOSFET的制作方法，其特征在于，步骤八中回刻蚀的所述介质隔离层不超过所述屏蔽栅的顶部。
9.一种采用权利要求1至8中任一项所述的屏蔽栅沟槽MOSFET的制作方法形成的屏蔽栅沟槽MOSFET，其特征在于，至少包括：
衬底；
形成于所述衬底表面的外延层；
形成于所述外延层中的沟槽；
形成于所述沟槽中的屏蔽栅；
形成于所述屏蔽栅侧壁及底部紧贴所述沟槽内壁的底部介质层，所述屏蔽栅的顶部高度高于所述底部介质层顶部的高度；
形成于所述屏蔽栅顶部和所述底部介质层顶部的介质隔离层，所述介质隔离层的介电常数小于3.9；以及
形成于所述沟槽中且位于所述介质隔离层上方的多晶硅栅，所述多晶硅栅侧壁设有栅介质层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111186022.8A CN114023647A (zh) | 2021-10-12 | 2021-10-12 | 一种屏蔽栅沟槽mosfet及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111186022.8A CN114023647A (zh) | 2021-10-12 | 2021-10-12 | 一种屏蔽栅沟槽mosfet及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114023647A true CN114023647A (zh) | 2022-02-08 |
Family
ID=80055975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111186022.8A Pending CN114023647A (zh) | 2021-10-12 | 2021-10-12 | 一种屏蔽栅沟槽mosfet及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114023647A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116259544A (zh) * | 2023-05-15 | 2023-06-13 | 江苏应能微电子股份有限公司 | 一种屏蔽闸沟槽式功率金属氧化物半导体制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101989570A (zh) * | 2009-08-06 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 接触孔结构形成方法 |
| CN107017167A (zh) * | 2017-03-01 | 2017-08-04 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| CN113078066A (zh) * | 2021-03-30 | 2021-07-06 | 电子科技大学 | 一种分离栅功率mosfet器件的制造方法 |
| CN113078067A (zh) * | 2021-03-30 | 2021-07-06 | 电子科技大学 | 一种沟槽分离栅器件的制造方法 |
-
2021
- 2021-10-12 CN CN202111186022.8A patent/CN114023647A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101989570A (zh) * | 2009-08-06 | 2011-03-23 | 中芯国际集成电路制造(上海)有限公司 | 接触孔结构形成方法 |
| CN107017167A (zh) * | 2017-03-01 | 2017-08-04 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽栅器件的制造方法 |
| CN113078066A (zh) * | 2021-03-30 | 2021-07-06 | 电子科技大学 | 一种分离栅功率mosfet器件的制造方法 |
| CN113078067A (zh) * | 2021-03-30 | 2021-07-06 | 电子科技大学 | 一种沟槽分离栅器件的制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116259544A (zh) * | 2023-05-15 | 2023-06-13 | 江苏应能微电子股份有限公司 | 一种屏蔽闸沟槽式功率金属氧化物半导体制作方法 |
| CN116259544B (zh) * | 2023-05-15 | 2023-08-08 | 江苏应能微电子股份有限公司 | 一种屏蔽闸沟槽式功率金属氧化物半导体制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108807548B (zh) | 带有改良fom的可扩展的sgt结构 | |
| JP2010505270A (ja) | 窪んだフィールドプレートを備えたパワーｍｏｓｆｅｔ | |
| US20100065908A1 (en) | Alignment of trench for mos | |
| TW202006956A (zh) | 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體 | |
| US20230053369A1 (en) | Soi lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof | |
| CN112382658B (zh) | 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法 | |
| CN114038914A (zh) | 双重耐压半导体功率器件及其制备方法 | |
| WO2021232806A1 (zh) | 沟槽栅金属氧化物半导体场效应管及其制备方法 | |
| TW201705300A (zh) | 溝槽式功率電晶體結構及其製造方法 | |
| WO2005074025A2 (en) | Self-aligned trench mos junctions field-effect transistor for high-frequency applications | |
| TWI488309B (zh) | 溝渠式閘極金氧半場效電晶體及其製造方法 | |
| CN114023821B (zh) | 超级结器件及其制造方法 | |
| CN117855282B (zh) | 低压屏蔽栅mosfet及其制备方法、芯片 | |
| CN115513280A (zh) | 沟槽型碳化硅mosfet结构及其制作方法 | |
| CN115084248A (zh) | 屏蔽栅沟槽型mosfet的沟槽结构及形成方法 | |
| CN114388623A (zh) | 一种功率晶体管及其制备方法 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN114023647A (zh) | 一种屏蔽栅沟槽mosfet及其制作方法 | |
| CN112864250A (zh) | 改善栅漏电荷的沟槽型功率半导体器件及其制备方法 | |
| CN114975126B (zh) | 一种降低栅电荷的屏蔽栅沟槽型mosfet制造方法 | |
| CN108091695B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| US20220302308A1 (en) | Trench field effect transistor structure and manufacturing method for same | |
| CN116913780A (zh) | 一种屏蔽栅沟槽型mos器件结构及其制备方法 | |
| CN101916783B (zh) | 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法 | |
| CN113690303A (zh) | 半导体器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220208 |