CN101989570A - 接触孔结构形成方法 - Google Patents

接触孔结构形成方法 Download PDF

Info

Publication number
CN101989570A
CN101989570A CN2009100560252A CN200910056025A CN101989570A CN 101989570 A CN101989570 A CN 101989570A CN 2009100560252 A CN2009100560252 A CN 2009100560252A CN 200910056025 A CN200910056025 A CN 200910056025A CN 101989570 A CN101989570 A CN 101989570A
Authority
CN
China
Prior art keywords
contact hole
layer
watts
formation method
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009100560252A
Other languages
English (en)
Inventor
聂佳相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009100560252A priority Critical patent/CN101989570A/zh
Priority to US12/850,349 priority patent/US8377821B2/en
Publication of CN101989570A publication Critical patent/CN101989570A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844Bottomless liners
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种接触孔结构形成方法,包括:提供衬底,所述衬底表面形成有金属层;在所述衬底表面形成覆盖所述金属层的介质层;刻蚀所述介质层,直至形成暴露金属层的接触孔;在所述接触孔侧壁和暴露出的金属层表面形成阻挡层;采用溅射处理去除金属层表面的阻挡层并溅射处理所述金属层;用导电物质填充接触孔。本发明能够有效保护介质层不被损伤,提高了接触孔形成质量,所述溅射处理所述金属层与后续的导电物质填充接触孔工艺还可以采用同一设备,节约了工艺步骤,提高了效率。

Description

接触孔结构形成方法
技术领域
本发明涉及半导体制造领域,特别涉及一种接触孔结构形成方法。
背景技术
随着集成电路的向超大规模集成电路发展,集成电路内部的电路密度越来越大,所包含的元件数量也越来越多,这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。
为了满足元件缩小后的互连线需求,两层及两层以上的多层金属互连线的设计成为超大规模集成电路技术所通常采用的一种方法。目前,不同金属层或者金属层与衬垫层的导通是通过接触孔结构实现的,接触孔结构的形成包括:在金属层与金属层之间或者金属层与衬垫层之间的介质层形成一开口,在开口内填入导电材料。在申请号为200610030809.4的中国专利文件中能够发现更多的关于现有的接触孔的形成方案。
参考图1,现有的接触孔结构形成工艺具体包括如下步骤:
步骤S101,提供衬底;
步骤S102,在所述衬底上形成金属层;
步骤S103,在所述衬底上形成覆盖金属层的介质层;
步骤S104,刻蚀所述介质层,直至形成暴露金属层的接触孔;
步骤S105,等离子体处理金属层表面;
步骤S106,在接触孔的侧壁和衬底表面形成阻挡层;
步骤S107,用导电物质填充接触孔。
上述形成接触孔结构工艺,会对介质层的侧壁形成损伤,导致接触孔的接触性能下降,使得后续在接触孔内形成的导电插塞电阻增大,从而影响器件性能。
发明内容
本发明解决的问题是保护了接触结构侧壁的介质层,不会对介质层造成损伤。
为解决上述问题,本发明提供了一种接触孔形成方法,包括:提供衬底,所述衬底表面形成有金属层;在所述衬底表面形成覆盖所述金属层的介质层;刻蚀所述介质层,直至形成暴露金属层的接触孔;在所述接触孔侧壁和暴露出的金属层表面形成阻挡层;采用溅射处理去除金属层表面的阻挡层并溅射处理所述金属层;用导电物质填充接触孔。
与现有技术相比,本发明具有以下优点:本发明通过引入阻挡层,采用溅射处理所述金属层,不但保护了介质层,并且所述阻挡层与介质层侧壁有着很好的粘附性,并且为后续在接触孔内形成的导电物质与介质层侧壁之间提供比较好的粘附作用,提高了接触孔形成质量,还用于阻止后续的形成的导电物质与介质层的硅反应,降低了接触孔的电阻,另一方面,所述溅射处理所述金属层能够有效去除CuO杂质和颗粒,并且能够对金属层起保护作用,所述溅射处理所述金属层110与后续的导电物质填充接触孔工艺还可以采用同一设备,节约了工艺步骤,提高了效率。
附图说明
图1是现有的接触孔形成工艺的流程示意图;
图2是本发明接触孔形成方法的流程示意图;
图3至图8是本发明接触孔形成方法的过程示意图。
具体实施方式
由背景技术可知,现有的接触孔形成工艺在形成接触孔过程中,会对介质层的侧壁形成损伤,本发明的发明人经过大量的创造性劳动,发现介质层的侧壁的损伤主要是由于等离子处理金属层表面引起的。具体地说:在半导体工艺达到65纳米及以下工艺节点时,所述金属层材料选自金属铜(Cu),形成接触孔的工艺中,金属层会暴露在有氧环境中,在这种情况下,金属层会形成CuO杂质,另一方面,形成接触孔工艺会在金属层表面形成颗粒,所述颗粒为一些刻蚀工艺中形成的聚合物颗粒。上述形成在金属层表面或者金属层内的CuO杂质和颗粒会导致金属层的性能弱化。有鉴于此,现有的工艺会引入等离子处理金属层表面,利用等离子体去除形成在金属层表面或者金属层内的CuO杂质和颗粒,但是等离子体在去除形成在金属层表面或者金属层内的CuO杂质和颗粒的同时,也会对接触孔侧壁的介质形成损伤。
为此,本发明提供了一种接触孔形成方法,图2是本发明接触孔形成方法的流程示意图,具体包括如下步骤:
步骤S201,提供衬底,所述衬底表面形成有金属层;
步骤S202,在所述衬底表面形成覆盖所述金属层的介质层;
步骤S203,刻蚀所述介质层,直至形成暴露金属层的接触孔;
步骤S204,在所述接触孔侧壁和暴露出的金属层表面形成阻挡层;
步骤S205,采用溅射处理去除金属层表面的阻挡层并溅射处理所述金属层;
步骤S206,用导电物质填充接触孔。
下面结合附图,对本发明的接触孔形成方法进行详细说明。
参考图3,提供衬底100,所述衬底100可以为多层基片(例如,具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
所述衬底100表面形成有金属层110,所述金属层110材料选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜,或者选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜的合金,所述金属层110厚度为2000埃至3000埃。
在本实施例中,由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力,优选用铜做示范性说明,但是需要特别说明的是,选用其他导电物质形成的金属层110在工艺节点高于130纳米技术中仍然可以工作,只是传输延迟比较大,在此特地说明,不应过分限制本发明的保护范围。
所述金属层110的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺,需特别指出的是,上述金属层110的形成工艺需根据金属层110选用的材料不同而采用不同的工艺,调整不同的工艺参数,在此不作赘述。
参考图4,在所述衬底100表面形成覆盖所述金属层110的介质层200。
所述介质层200用于金属互连线路之间的绝缘隔离,所述介质层200可以为一层结构也可以两层或者两层以上的堆叠结构。
所述介质层200在130纳米及以下的工艺节点一般选用低介电常数的介电材料,所述介质层200的材料具体选自氟硅玻璃(FSG)、碳掺杂的氧化硅(Black Diamond)、以及氮掺杂的碳化硅(BLOK)。
形成介质层200的工艺可以为化学气相沉积工艺(Chemical Vapor Deposition,CVD),在本实施例中,以介质层为碳掺杂的氧化硅做示范性说明。
所述形成碳掺杂的氧化硅的介质层200的具体工艺参数为:反应温度为300摄氏度至400摄氏度,腔室压力为4托至6托,反应间距为5毫米至9毫米,功率为400瓦至600瓦,氧气流量为每分钟100标准立方厘米至每分钟300标准立方厘米,氦气流量为每分钟800标准立方厘米至每分钟1200标准立方厘米,八甲基环化四硅氧烷流量为每分钟2000标准立方厘米至每分钟4000标准立方厘米,直至形成3000埃至5000埃厚度的介质层200。但是需要特别说明的是,选用其他介电材料的介质层200仍然可以工作,在此特地说明,不应过分限制本发明的保护范围。
参考图5,刻蚀所述介质层200,直至形成暴露金属层110的接触孔111。
所述形成接触孔111的工艺可为刻蚀工艺,具体步骤包括:在所述介质层200上形成与接触孔111对应的光刻胶图形,以所述光刻胶图形为掩膜,刻蚀介质层200直至形成接触孔111。
所述形成光刻胶图形的工艺具体可以为:在所述介质层200表面旋涂光刻胶,接着通过曝光将掩膜版上的与接触孔111相对应的图形转移到光刻胶上,然后利用显影液将相应部位的光刻胶去除,以形成光刻胶图形。
刻蚀介质层200的工艺可以为等离子体刻蚀工艺,具体包括:选用电感耦合等离子体型刻蚀设备,刻蚀设备腔体压力为10毫托至50毫托,顶部射频功率为200瓦至500瓦,底部射频功率为150瓦至300瓦,C4F8流量为每分钟10标准立方厘米(10SCCM)至每分钟50标准立方厘米,CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米,Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米,O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米,刻蚀介质层200直至形成暴露金属层110的接触孔111。所述刻蚀工艺还可以在其他刻蚀设备中进行,如电容耦合等离子体型刻蚀设备、感应耦合等离子刻蚀设备。
在现有的接触孔形成工艺中,形成了暴露金属层110的接触孔111后,金属层110会暴露在氧环境中,在这种情况下,金属层会形成CuO杂质,另一方面,形成接触孔工艺会在金属层表面形成颗粒,所述颗粒为一些刻蚀工艺中形成的聚合物颗粒。上述形成在金属层表面或者金属层内的CuO杂质和颗粒会导致金属层的性能弱化,现有的工艺会直接处理金属层110表面,去除形成在金属层表面或者金属层内的CuO杂质和颗粒,但是在去除形成在金属层表面或者金属层内的CuO杂质和颗粒的同时,所述处理金属层110工艺也会对接触孔侧壁的介质形成损伤。
本发明的发明人经过大量创造性劳动,提出一种改进工艺,参考图6,在所述接触孔111侧壁和暴露的金属层110表面形成阻挡层300。
所述阻挡层300为单层结构或多层叠加结构,所述阻挡层300厚度为20纳米至200纳米,所述阻挡层300用于保护所述接触孔111侧壁和暴露的金属层110表面,使得所述接触孔111侧壁和暴露的金属层110表面在后续的去除CuO杂质和颗粒工艺中不会产生损伤。
需特别指出的是,本发明的发明人经过大量的实验,所述阻挡层300的材料可以选自钽、氮化钽、钛或者氮化钛,所述阻挡层300不但能够保护所述接触孔111侧壁和暴露的金属层110表面,还与介质层200侧壁有着很好的粘附性,并且为后续在接触孔111内形成的导电物质与介质层200侧壁之间提供比较好的粘附作用,提高了接触孔111形成质量,还用于阻止后续的形成的导电物质与介质层200的硅反应,降低了接触孔的电阻。
所述阻挡层300的形成工艺可以为物理气相沉积,所述阻挡层300选择为钽与氮化钽叠加结构,所述形成工艺可以为采用金属有机物化学气相沉积(Metal Organic Chemical Vapor Deposition,MOCVD)工艺形成氮化钽,然后采用物理气相沉积工艺在氮化钽表面形成一层钽。
参考图7,采用溅射处理去除金属层110表面的阻挡层300并溅射处理所述金属层110。
所述溅射处理能够将金属层110表面的阻挡层轰击去除,并进而去除CuO杂质和颗粒,在这个过程中,由于所述接触孔111侧壁有阻挡层300保护,并不会对介质层200造成损伤。
需特别指出的是,为了节约工艺步骤,提高效率,所述溅射处理工艺与阻挡层的沉积工艺对应,所述溅射处理与阻挡层300沉积工艺可以选用物理气相沉积工艺,在同一腔室中进行,并且由于溅射处理与阻挡层300沉积选用同样的物理气相沉积设备,在去除CuO杂质和颗粒同时,所述形成阻挡层的金属离子形成在金属层110表面,提高了金属层110的抗氧化能力。
所述溅射处理具体参数为:直流功率为500瓦至2000瓦,交流功率为800瓦至1500瓦,直流线圈功率为500瓦至1500瓦,射频线圈功率为600瓦至2000瓦,氩气流量为每分钟4标准立方厘米(SCCM)至每分钟20标准立方厘米。
参考图8,用导电物质填充接触孔111,形成导电层400。
所述用导电物质填充接触孔111工艺可以为物理气相沉积工艺,所述导电物质材料选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜,或者选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜的合金,在本实施例中,以导电物质材料为铝做示范性说明。
具体工艺条件包括:反应温度为250摄氏度至500摄氏度,腔室压力为10毫托至18毫托,直流功率为10000瓦至40000瓦,氩气流量为每分钟2标准立方厘米至每分钟20标准立方厘米,直至填充接触孔111。
为了节约工艺步骤,所述用导电物质填充接触孔111工艺可以与所述阻挡层的沉积工艺、所述溅射处理工艺选用同一刻蚀设备,在同一腔室内完成。
本发明通过引入阻挡层300,采用溅射处理所述金属层110,不但保护了介质层200,并且所述阻挡层300与介质层200侧壁有着很好的粘附性,并且为后续在接触孔111内形成的导电物质与介质层200侧壁之间提供比较好的粘附作用,提高了接触孔111形成质量,还用于阻止后续的形成的导电物质与介质层200的硅反应,降低了接触孔的电阻,另一方面,所述溅射处理所述金属层110能够有效去除CuO杂质和颗粒,并且能够对金属层110起保护作用,所述溅射处理所述金属层110与后续的导电物质填充接触孔111工艺还可以采用同一设备,节约了工艺步骤,提高了效率。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种接触孔结构形成方法,包括:
提供衬底,所述衬底表面形成有金属层;
在所述衬底表面形成覆盖所述金属层的介质层;
刻蚀所述介质层,直至形成暴露金属层的接触孔;其特征在于,还包括:
在所述接触孔侧壁和暴露出的金属层表面形成阻挡层;
采用溅射处理去除金属层表面的阻挡层并溅射处理所述金属层;
用导电物质填充接触孔。
2.如权利要求1所述的接触孔结构形成方法,其特征在于,所述阻挡层为单层结构或多层叠加结构,所述阻挡层材料选自钽、氮化钽、钛或者氮化钛。
3.如权利要求2所述的接触孔结构形成方法,其特征在于,所述阻挡层为氮化钽和钽的叠加结构。
4.如权利要求1所述的接触孔结构形成方法,其特征在于,所述阻挡层厚度为20纳米至200纳米。
5.如权利要求1所述的接触孔结构形成方法,其特征在于,所述溅射处理工艺与阻挡层的沉积工艺对应,在同一腔室里完成。
6.如权利要求5所述的接触孔结构形成方法,其特征在于,所述溅射处理工艺具体参数为:直流功率为500瓦至2000瓦,交流功率为800瓦至1500瓦,直流线圈功率为500瓦至1500瓦,射频线圈功率为600瓦至2000瓦,氩气流量为每分钟4标准立方厘米至每分钟20标准立方厘米。
7.如权利要求1所述的接触孔结构形成方法,其特征在于,所述导电物质填充接触孔工艺为物理气相沉积工艺。
8.如权利要求1所述的接触孔结构形成方法,其特征在于,所述阻挡层的沉积工艺、所述溅射处理工艺和所述导电物质填充接触孔工艺为物理气相沉积工艺,并选用同一刻蚀设备,在同一腔室内完成。
9.如权利要求1所述的接触孔结构形成方法,其特征在于,所述金属层材料为铜。
10.如权利要求1所述的接触孔结构形成方法,其特征在于,所述介质层材料选自氟硅玻璃、碳掺杂的氧化硅、以及氮掺杂的碳化硅。
CN2009100560252A 2009-08-06 2009-08-06 接触孔结构形成方法 Pending CN101989570A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009100560252A CN101989570A (zh) 2009-08-06 2009-08-06 接触孔结构形成方法
US12/850,349 US8377821B2 (en) 2009-08-06 2010-08-04 Method for forming contact hole structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100560252A CN101989570A (zh) 2009-08-06 2009-08-06 接触孔结构形成方法

Publications (1)

Publication Number Publication Date
CN101989570A true CN101989570A (zh) 2011-03-23

Family

ID=43535131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100560252A Pending CN101989570A (zh) 2009-08-06 2009-08-06 接触孔结构形成方法

Country Status (2)

Country Link
US (1) US8377821B2 (zh)
CN (1) CN101989570A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738128A (zh) * 2011-03-30 2012-10-17 香港科技大学 大电感值集成磁性感应器件及其制造方法
CN110797298A (zh) * 2018-08-03 2020-02-14 群创光电股份有限公司 电子装置及其制备方法
CN112687610A (zh) * 2019-10-17 2021-04-20 中芯国际集成电路制造(北京)有限公司 互连结构及其形成方法
CN113506770A (zh) * 2021-07-12 2021-10-15 长鑫存储技术有限公司 一种半导体器件的制备方法及半导体器件
CN114023647A (zh) * 2021-10-12 2022-02-08 上海华虹宏力半导体制造有限公司 一种屏蔽栅沟槽mosfet及其制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9390937B2 (en) * 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN100468693C (zh) 2006-09-04 2009-03-11 中芯国际集成电路制造(上海)有限公司 接触孔的填充方法
CN101620347B (zh) * 2008-07-03 2011-08-17 中芯国际集成电路制造(上海)有限公司 硅基液晶器件及其制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102738128A (zh) * 2011-03-30 2012-10-17 香港科技大学 大电感值集成磁性感应器件及其制造方法
CN102738128B (zh) * 2011-03-30 2015-08-26 香港科技大学 大电感值集成磁性感应器件及其制造方法
CN110797298A (zh) * 2018-08-03 2020-02-14 群创光电股份有限公司 电子装置及其制备方法
CN112687610A (zh) * 2019-10-17 2021-04-20 中芯国际集成电路制造(北京)有限公司 互连结构及其形成方法
CN112687610B (zh) * 2019-10-17 2023-03-24 中芯国际集成电路制造(北京)有限公司 互连结构及其形成方法
CN113506770A (zh) * 2021-07-12 2021-10-15 长鑫存储技术有限公司 一种半导体器件的制备方法及半导体器件
WO2023283989A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 一种半导体器件的制备方法及半导体器件
CN113506770B (zh) * 2021-07-12 2024-02-06 长鑫存储技术有限公司 一种半导体器件的制备方法及半导体器件
CN114023647A (zh) * 2021-10-12 2022-02-08 上海华虹宏力半导体制造有限公司 一种屏蔽栅沟槽mosfet及其制作方法

Also Published As

Publication number Publication date
US8377821B2 (en) 2013-02-19
US20110034025A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
CN106067442B (zh) 钴深蚀刻
US9564308B2 (en) Methods for processing bevel edge etching
CN104143521B (zh) 原位金属硬掩模形状控制的脉冲电介质蚀刻工艺
CN101989570A (zh) 接触孔结构形成方法
US6319842B1 (en) Method of cleansing vias in semiconductor wafer having metal conductive layer
US20090302002A1 (en) Method and apparatus for removing polymer from a substrate
US20090277874A1 (en) Method and apparatus for removing polymer from a substrate
CN111095525A (zh) 选择性蚀刻的自对准过孔工艺
WO2001009934A1 (en) Sidewall polymer forming gas additives for etching processes
US10535531B2 (en) Method of cyclic plasma etching of organic film using carbon-based chemistry
KR102470564B1 (ko) 개선된 인터커넥트 성능을 위한 보호 비아 캡
TWI774790B (zh) 氧化物-金屬-氧化物-金屬堆疊之高深寬比蝕刻
WO2006057236A1 (ja) 基板処理方法および半導体装置の製造方法
CN102044475A (zh) 互连结构及其形成方法
US10541146B2 (en) Method of cyclic plasma etching of organic film using sulfur-based chemistry
TW201539655A (zh) 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
US20030219984A1 (en) Method of etching a magnetic material
US10658192B2 (en) Selective oxide etching method for self-aligned multiple patterning
WO2009111344A2 (en) Method and apparatus for removing polymer from a substrate
WO2002039489A2 (en) Method for removing etch residue resulting from a process for forming a via
CN102054755B (zh) 互连结构及其形成方法
KR20070042887A (ko) 피쳐 제한부들을 형성하는 방법
CN101996929B (zh) 双镶嵌结构的形成方法及半导体结构
CN102054750A (zh) 互连结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121101

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121101

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110323