CN101996929B - 双镶嵌结构的形成方法及半导体结构 - Google Patents
双镶嵌结构的形成方法及半导体结构 Download PDFInfo
- Publication number
- CN101996929B CN101996929B CN 200910056704 CN200910056704A CN101996929B CN 101996929 B CN101996929 B CN 101996929B CN 200910056704 CN200910056704 CN 200910056704 CN 200910056704 A CN200910056704 A CN 200910056704A CN 101996929 B CN101996929 B CN 101996929B
- Authority
- CN
- China
- Prior art keywords
- per minute
- cubic centimeters
- standard cubic
- offset plate
- photoetching offset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种双镶嵌结构的形成方法及半导体结构，其中半导体结构包括：半导体衬底；位于所述半导体衬底上的金属布线层；位于所述金属布线层上的阻挡层；位于所述阻挡层上的层间绝缘层；位于所述层间绝缘层上的保护层；沟槽，贯穿所述保护层并位于所述层间绝缘层内；底部抗反射层，填充所述沟槽并位于所述保护层表面；位于所述底部抗反射层上的隔离层。本发明使得底部抗反射层能够在返工之后还能够正常使用，节约了费用投入和工艺时间。
Description
技术领域
本发明涉及半导体制造领域，特别涉及双镶嵌结构的形成方法及半导体结构。
背景技术
近年来，随着半导体集成电路集成度的提高、半导体集成电路制造设备的改进及半导体工艺材料的发展，半导体工艺也不断的被更新。
新的半导体工艺除了具有制备出的半导体产品集成度更高、功能更强大，还能够降低半导体产品的生产成本、提高半导体产品的竞争能力。
在集成电路的各种半导体工艺中，在薄膜表面形成光刻胶图形是半导体工艺最关键的工艺之一，光刻胶图形的准确与否会影响工艺的准确性，直接关系到产品的良率问题。
在在申请号为200310109108.6的中国专利申请文件提供的形成光刻胶工艺中，首先，如图1所示，提供半导体衬底10；
如图2所示，在所述半导体衬底10上形成介质层11；
如图3所示，在所述介质层11上形成光刻胶层12；
如图4所示，曝光、显影所述光刻胶层12，形成光刻胶图形13；在实际生产中，所述形成光刻胶图形13由于各种原因，有可能需要返工(rework)。
如图5所示，去除光刻胶图形13；
如图6所示，在所述介质层上形成光刻胶层14。
在上述形成光刻胶工艺中，由于光刻胶层粘附性比较强，在返工去除光刻胶步骤中，所述去除光刻胶步骤有可能去除光刻胶后还有残留，不够干净，依旧参考图5，在介质层表面形成缺陷15，导致后续光刻胶工艺难度增加，而所述的在介质层表面形成的缺陷有可能在后续工艺中吸附杂质和颗粒，导致半导体工艺良率下降。
随着半导体器件制作技术的进一步发展，器件之间的高性能、高密度连接不仅在单个互连层中进行，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体器件。特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构，其预先在层间绝缘膜中形成沟槽(trench)和接触孔(via)，然后用导电材料填充所述沟槽和接触孔。例如申请号为02106882.8的中国专利申请文件提供的双镶嵌结构制作工艺，因为双镶嵌结构能避免重叠误差以及解决习知金属工艺的限制，双镶嵌工艺便被广泛地应用在半导体制作过程中而提升器件可靠度。因此，双镶嵌工艺已成为现今金属导线连结技术的主流。
在形成双镶嵌结构的工艺中，会多次利用到光刻胶图形定义沟槽和接触孔，上述形成光刻胶图形工艺也会因为多种原因导致光刻胶不符合要求，进而要求返工，在去除光刻胶图形时会出现在所述沟槽和接触孔侧壁和表面出现残留，影响后续的工艺良率。
发明内容
本发明解决的问题是避免由于返工光刻胶工艺导致的半导体工艺良率下降。
为解决上述问题，本发明提供了一种双镶嵌结构的形成方法，包括：提供带有金属布线层的半导体衬底；在金属布线层上依次形成阻挡层、层间绝缘层、保护层；在保护层表面形成第一光刻胶图形；以所述第一光刻胶图形为掩膜，依次刻蚀保护层、部分层间绝缘层，形成沟槽；去除第一光刻胶图形；形成填充所述沟槽并位于保护层表面的底部抗反射层；在所述底部抗反射层表面形成隔离层；在所述隔离层表面形成第二光刻胶图形；以所述第二光刻胶图形为掩膜，依次刻蚀隔离层、底部抗反射层、层间绝缘层和阻挡层直至暴露出金属布线层，形成接触孔；去除第二光刻胶图形、隔离层和底部抗反射层。
本发明还提供了一种半导体结构，包括：半导体衬底；位于所述半导体衬底上的金属布线层；位于所述金属布线层上的阻挡层；位于所述阻挡层上的层间绝缘层；位于所述层间绝缘层上的保护层；沟槽，贯穿所述保护层并位于所述层间绝缘层内；底部抗反射层，填充所述沟槽并位于所述保护层表面；位于所述底部抗反射层上的隔离层。
本发明还提供了一种双镶嵌结构的形成方法，包括：提供带有金属布线层的半导体衬底；在金属布线层上依次形成阻挡层、层间绝缘层、保护层；在保护层表面形成第三光刻胶图形；以所述第三光刻胶图形为掩膜，依次刻蚀保护层、层间绝缘层、阻挡层直至暴露出金属布线层，形成接触孔；去除第三光刻胶图形；形成填充所述接触孔并位于保护层表面的底部抗反射层；在所述底部抗反射层表面形成隔离层；在所述隔离层表面形成第四光刻胶图形；以所述第四光刻胶图形为掩膜，依次刻蚀隔离层、底部抗反射层、层间绝缘层形成沟槽；去除第四光刻胶图形、隔离层和底部抗反射层。
本发明还提供了一种半导体结构，包括：半导体衬底；位于所述半导体衬底上的金属布线层；位于所述金属布线层上的阻挡层；位于所述阻挡层上的层间绝缘层；位于所述层间绝缘层上的保护层；接触孔，贯穿保护层、层间绝缘层、阻挡层至暴露出金属布线层；底部抗反射层，填充所述接触孔并位于所述保护层表面；位于所述底部抗反射层上的隔离层。
与现有技术相比，本发明具有以下优点：本发明通过在底部抗反射层表面引入隔离层，在返工光刻胶图形的时候，所述隔离层能够保护底部抗反射层不被去除，使得底部抗反射层能够在返工之后还能够正常使用，节约了费用投入和工艺时间，所述隔离层工艺的引入还能够避免现有工艺中在返工去除光刻胶图形和底部抗反射层时，在所述接触孔侧壁和底部或者沟槽侧壁和底部形成底部抗反射层残留，提高了工艺的良率。所述隔离层材料选自低温氧化硅材料具有薄膜致密，隔离性能优良的优点，还能够有效避免在以前工艺中形成的存在于底部抗反射层和接触孔中的缺陷扩散到后续形成的光刻胶图形中，提高了形成光刻胶图形的良率。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图6是现有的返工光刻胶工艺的过程示意图；
图7是本发明提供的一种双镶嵌结构的形成方法的流程示意图；
图8至图22是本发明提供的一种双镶嵌结构的形成方法的过程示意图；
图23是本发明提供的另一种双镶嵌结构的形成方法的流程示意图；
图24至图36是本发明提供的另一种双镶嵌结构的形成方法的过程示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
现有的返工去除光刻胶步骤中，所述去除光刻胶步骤有可能去除光刻胶后还有残留，不够干净，导致后续光刻胶工艺难度增加，本发明的发明人进一步发现，在形成双镶嵌结构工艺中，通常会在层间介质层中依次形成沟槽(trench)和接触孔(via)，在形成沟槽步骤后，会采用底部抗反射层填充沟槽，然后在底部抗反射层表面形成光刻胶图形，以所述光刻胶图形为掩膜，形成接触孔。
上述在底部抗反射层表面形成光刻胶图形工艺也会因为各种原因导致光刻胶图形不符合工艺要求，进而要求返工，在去除光刻胶图形的同时，也会去除掉底部抗反射层，并且导致去除的底部抗反射层在沟槽内有残留，影响后续的工艺良率。
为此，本发明的发明人提出一种先进的双镶嵌结构的形成方法，图7是本发明的双镶嵌结构的形成方法的流程示意图，具体包括如下步骤：
步骤S101，提供带有金属布线层的半导体衬底；
步骤S102，在金属布线层上依次形成阻挡层、层间绝缘层、保护层；
步骤S103，在保护层表面形成第一光刻胶图形；
步骤S104，以所述第一光刻胶图形为掩膜，依次刻蚀保护层、部分层间绝缘层，形成沟槽；
步骤S105，去除第一光刻胶图形；
步骤S106，形成填充所述沟槽并位于保护层表面的底部抗反射层；
步骤S107，在所述底部抗反射层表面形成隔离层；
步骤S108，在所述隔离层表面形成第二光刻胶图形；
步骤S109，以所述第二光刻胶图形为掩膜，依次刻蚀隔离层、底部抗反射层、层间绝缘层和阻挡层直至暴露出金属布线层，形成接触孔；
步骤S110，去除第二光刻胶图形、隔离层和底部抗反射层。下面结合附图，对本发明的半导体结构的形成方法进行详细说明。
参考图8，提供半导体衬底100。
所述半导体衬底100可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
参考图9，在所述半导体衬底100上形成金属布线层110。
所述金属布线层110材料为铝、银、铬、钼、镍、钯、铂、钛、钽、铜中的一种或者几种，所述金属布线层110厚度为2000埃至3000埃。
需要特别指出的是，由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，所述金属布线层110材料较优选用铜，但是需要特别说明的是，选用其他导电物质形成的金属布线层110在工艺节点高于130纳米技术中仍然可以工作，只是传输延迟比较大，在此特地说明，不应过分限制本发明的保护范围。
所述金属布线层110的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺，需特别指出的是，上述金属布线层110的形成工艺需根据金属布线层110选用的材料不同而采用不同的工艺，调整不同的工艺参数。
参考图10，在金属布线层110上形成阻挡层120。
所述阻挡层120材料选自掺碳的氮化硅(NDC)，所述阻挡层120厚度为400埃至500埃。
所述阻挡层120用于维护金属布线层110的稳定性，并且所述掺碳的氮化硅的阻挡层120具有吸水性比较低，介电常数低与后续形成的层间绝缘层匹配的优点。
所述阻挡层120的形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，直至形成400埃至500埃厚度的阻挡层120。
参考图11，在所述阻挡层120上形成层间绝缘层130。
所述层间绝缘层130材料选自碳掺杂的氧化硅(Black Diamond，BD)，所述层间绝缘层130厚度为3500埃至4500埃。
所述层间绝缘层130用于层间介质隔离，所述碳掺杂的氧化硅的层间绝缘层130除了具有介电常数低，传输延迟小的优点，还具备与阻挡层120选择刻蚀比高的优点。
所述层间绝缘层130形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为4托至6托，反应间距为5毫米至9毫米，功率为400瓦至600瓦，氧气流量为每分钟100标准立方厘米至每分钟300标准立方厘米，氦气流量为每分钟800标准立方厘米至每分钟1200标准立方厘米，八甲基环化四硅氧烷流量为每分钟2000标准立方厘米至每分钟4000标准立方厘米，直至形成3500埃至4500埃的层间绝缘层130。
参考图12，在所述层间绝缘层130表面形成保护层140。
所述保护层140材料选自氮掺杂的碳化硅，所述保护层140致密性好，能够与层间绝缘层130形成更好的界面，并且能够防止漏电现象出现。
所述保护层140形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，直至形成150埃至600埃厚度的保护层140。
参考图13，在所述保护层140表面形成第一光刻胶图形150。
所述第一光刻胶图形150用于定义双镶嵌结构中的沟槽图形。
在所述保护层140表面旋涂光刻胶，接着通过曝光将掩膜版上的与接触孔相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成第一光刻胶图形150。
参考图14，以所述第一光刻胶图形150为掩膜，依次刻蚀保护层140、部分层间绝缘层130，形成沟槽151。
所述刻蚀工艺可以为公知的等离子体刻蚀或者化学试剂刻蚀，在本实施例中，以等离子体刻蚀为示范性说明。
所述刻蚀工艺选用等离子体刻蚀设备，具体工艺参数为：刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米，依次刻蚀保护层140、部分层间绝缘层130，形成沟槽151。
参考图15，去除第一光刻胶图形150。
去除光刻胶图形工艺可以为公知的光刻胶去除工艺，包括光刻胶去除溶液去除、等离子轰击去除等等。
在本实施例中，采用等离子轰击去除工艺去除第一光刻胶图形150，所述等离子体轰击去除工艺具体参数包括：刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米，以上述刻蚀条件去除第一光刻胶图形150。
参考图16，形成填充所述沟槽151并位于保护层140表面的底部抗反射层160。
所述底部抗反射层用于填充所述沟槽151，所述底部抗反射层可以选用型号为GF315的底部抗反射层，用于更好的填充所述沟槽151，并在保护层140表面形成平面。
所述底部抗反射层形成工艺为旋涂工艺，所述旋涂工艺的具体参数为：旋涂的加速时间为0.5秒至1秒，旋涂的转速为1200转/分钟至2000转/分钟，旋涂时间为20秒至50秒，旋涂的减速时间为0.5秒至1秒，以上述工艺参数形成填充所述沟槽151并位于保护层140表面的底部抗反射层160。
现有的工艺会在底部抗反射层160表面直接形成定义接触孔的光刻胶图形，而在某些情况下，所述定义接触孔的光刻胶图形有可能是错误的光刻胶图形，需要去除错误的光刻胶图形进行返工。
由于现有工艺的局限性，使得去除光刻胶图形的同时，必须把底部抗反射层也去除掉，并且容易在所述沟槽的侧壁和底部形成底部抗反射层残留，使得在后续的形成工艺中造成工艺缺陷，降低了工艺的良率。
为此，本发明的发明人经过大量的实验，提出一种先进的工艺，参考图17，在所述底部抗反射层160表面形成隔离层170。
所述隔离层170材料选自低温氧化硅材料，所述隔离层170厚度为1000埃至1500埃。
所述隔离层170用于隔离底部抗反射层160和后续形成的光刻胶图形，在后续形成的光刻胶图形出现错误时，在返工光刻胶图形的时候，能够保护底部抗反射层160不被去除，使得底部抗反射层160能够在返工之后还能够正常使用，节约了费用投入和工艺时间，所述隔离层170工艺的引入还能够避免现有工艺中在返工去除光刻胶图形和底部抗反射层160时，在所述沟槽侧壁和底部形成底部抗反射层残留，提高了工艺的良率。
本发明的发明人还经过大量的实验，发现所述隔离层170材料选自低温氧化硅材料具有薄膜致密，隔离性能优良的优点，还能够有效避免在以前工艺中形成的存在于底部抗反射层和沟槽中的缺陷扩散到后续形成的光刻胶图形中，提高了形成光刻胶图形的良率。
需要进一步指出的是，所述隔离层170的形成温度为200摄氏度至220摄氏度，所述形成温度不会引起底部抗反射层的变性。
所述隔离层170的形成工艺可以为等离子体辅助增强化学气相沉积工艺。
所述隔离层170的形成工艺的具体参数为：沉积设备腔体压力为0.5托至3托，沉积温度为200摄氏度至220摄氏度，射频功率为500瓦至1000瓦，SiH4流量为每分钟100标准立方厘米至每分钟200标准立方厘米，N2O流量为每分钟10000标准立方厘米至每分钟20000标准立方厘米，N2流量为每分钟1000标准立方厘米至每分钟2000标准立方厘米，直至形成厚度为1000埃至1500埃的隔离层170。
参考图18，在所述隔离层170表面形成光刻胶图形180。
在所述隔离层170表面旋涂光刻胶，接着通过曝光将掩膜版上的与光刻胶图形180相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成光刻胶图形180。
在实际的工艺过程中，会因为曝光失误、颗粒污染、操作失误等各种原因，导致在所述隔离层170表面形成错误的光刻胶图形180，所述错误的光刻胶图形180通常会执行返工工艺。
所述返工工艺包括去除所述错误的光刻胶图形180，在所述隔离层170表面形成第二光刻胶图形190。
但需要特别指出的是，如果在所述隔离层170表面形成了正确的光刻胶图形，所述隔离层170能够有效避免在以前工艺中形成的存在于底部抗反射层和沟槽中的缺陷扩散到后续形成的光刻胶图形中，提高形成光刻胶图形的良率。
参考图19，去除所述错误的光刻胶图形180。
在现有工艺中，由于错误的光刻胶图形180直接形成在底部抗反射层160表面，在去除所述错误的光刻胶图形180工艺的同时，同时也将底部抗反射层160去除。
在本发明中，由于在底部抗反射层160表面形成所述隔离层170，所述隔离层170在去除所述错误的光刻胶图形180工艺中对所述底部抗反射层160起到保护作用。
去除所述错误的光刻胶图形180的工艺可以为公知的化学试剂去除工艺或者灰化工艺去除。
在本实施例中，采用灰化工艺去除，所述灰化工艺去除工艺的具体参数为：刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米，以上述工艺条件去除所述错误的光刻胶图形180。
参考图20，在所述隔离层170表面形成第二光刻胶图形190。
所述第二光刻胶图形190用于定义双镶嵌结构中的接触孔图形。
在所述隔离层170表面旋涂光刻胶，接着通过曝光将掩膜版上的与接触孔相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成第二光刻胶图形190。
参考图21，以所述第二光刻胶图形190为掩膜，依次刻蚀隔离层170、底部抗反射层160、层间绝缘层130和阻挡层120直至暴露出金属布线层110，形成接触孔191。
所述刻蚀隔离层170、底部抗反射层160、层间绝缘层130和阻挡层120的工艺可以为等离子体刻蚀工艺。
所述等离子体刻蚀工艺的具体参数为：选用等离子体刻蚀设备，刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米，依次刻蚀隔离层190、底部抗反射层160、层间绝缘层130和阻挡层120直至暴露出金属布线层110，形成接触孔191。
参考图22，去除第二光刻胶图形190、隔离层170和底部抗反射层160。
所述去除第二光刻胶图形190和底部抗反射层160的工艺可以为灰化工艺；所述去除隔离层170的工艺可以为等离子体刻蚀工艺。
在本实施例中，先采用灰化工艺去除第二光刻胶图形190，直至暴露出隔离层170，然后采用等离子体克刻蚀工艺去除隔离层170，直至暴露出底部抗反射层160，再采用灰化工艺去除底部抗反射层160。
具体工艺包括为：刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米，去除第二光刻胶图形190，直至暴露出隔离层170。
刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米，去除隔离层170，直至暴露出底部抗反射层160。
刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米，去除底部抗反射层160，形成双镶嵌结构192。
基于上述双镶嵌结构的形成方法形成的半导体结构，包括：半导体衬底100；位于所述半导体衬底100上的金属布线层110；位于所述金属布线层110上的阻挡层120；位于所述阻挡层120上的层间绝缘层130；位于所述层间绝缘层130上的保护层140；沟槽151，贯穿所述保护层140并位于所述层间绝缘层130内；底部抗反射层160，填充所述沟槽151并位于所述保护层140表面；位于所述底部抗反射层160上的隔离层170。
本发明的发明人还提出一种先进的双镶嵌结构的形成方法，图23是本发明的双镶嵌结构的形成方法的流程示意图，具体包括如下步骤：
步骤S201，提供带有金属布线层的半导体衬底；
步骤S202，在金属布线层上依次形成阻挡层、层间绝缘层、保护层；
步骤S203，在保护层表面形成第三光刻胶图形；
步骤S204，以所述第三光刻胶图形为掩膜，依次刻蚀保护层、层间绝缘层、阻挡层直至暴露出金属布线层，形成接触孔；
步骤S205，去除第三光刻胶图形；
步骤S206，形成填充所述接触孔并位于保护层表面的底部抗反射层；
步骤S207，在所述底部抗反射层表面形成隔离层；
步骤S208，在所述隔离层表面形成第四光刻胶图形；
步骤S209，以所述第四光刻胶图形为掩膜，依次刻蚀隔离层、底部抗反射层、层间绝缘层形成沟槽；
步骤S210，去除第四光刻胶图形、隔离层和底部抗反射层。
下面结合附图，对本发明的半导体结构的形成方法进行详细说明。
参考图24，提供半导体衬底200。
所述半导体衬底200可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
参考图25，在所述半导体衬底200上形成金属布线层210。
所述金属布线层210材料为铝、银、铬、钼、镍、钯、铂、钛、钽、铜中的一种或者几种，所述金属布线层210厚度为2000埃至3000埃。
需要特别指出的是，由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，所述金属布线层210材料较优选用铜，但是需要特别说明的是，选用其他导电物质形成的金属布线层210在工艺节点高于130纳米技术中仍然可以工作，只是传输延迟比较大，在此特地说明，不应过分限制本发明的保护范围。
所述金属布线层210的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺，需特别指出的是，上述金属布线层210的形成工艺需根据金属布线层210选用的材料不同而采用不同的工艺，调整不同的工艺参数。
参考图26，在金属布线层210上依次形成阻挡层220、层间绝缘层230、保护层240。
所述阻挡层220材料选自掺碳的氮化硅(NDC)，所述阻挡层220厚度为400埃至500埃。
所述阻挡层220用于维护金属布线层210的稳定性，并且所述掺碳的氮化硅的阻挡层220具有吸水性比较低，介电常数低与后续形成的层间绝缘层匹配的优点。
所述阻挡层220的形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，直至形成400埃至500埃厚度的阻挡层220。
所述层间绝缘层230材料选自碳掺杂的氧化硅(Black Diamond，BD)，所述层间绝缘层230厚度为3500埃至4500埃。
所述层间绝缘层230用于层间介质隔离，所述碳掺杂的氧化硅的层间绝缘层230除了具有介电常数低，传输延迟小的优点，还具备与阻挡层220选择刻蚀比高的优点。
所述层间绝缘层230形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为4托至6托，反应间距为5毫米至9毫米，功率为400瓦至600瓦，氧气流量为每分钟100标准立方厘米至每分钟300标准立方厘米，氦气流量为每分钟800标准立方厘米至每分钟1200标准立方厘米，八甲基环化四硅氧烷流量为每分钟2000标准立方厘米至每分钟4000标准立方厘米，直至形成3500埃至4500埃的层间绝缘层230。
所述保护层240材料选自氮掺杂的碳化硅，所述保护层240致密性好，能够与层间绝缘层230形成更好的界面，并且能够防止漏电现象出现。
所述保护层240形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，直至形成150埃至600埃厚度的保护层240。
参考图27，在保护层240表面形成第三光刻胶图形250。
所述第三光刻胶图形250用于定义双镶嵌结构中的接触孔图形。
在所述保护层240表面旋涂光刻胶，接着通过曝光将掩膜版上的与接触孔相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成第三光刻胶图形250。
参考图28，以所述第三光刻胶图形250为掩膜，依次刻蚀保护层240、层间绝缘层230、阻挡层220直至暴露出金属布线层210，形成接触孔251。
所述刻蚀保护层240、层间绝缘层230、阻挡层220的工艺可以为等离子体刻蚀工艺，
刻蚀工艺的具体参数可以为：选用等离子体刻蚀设备，刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米，依次刻蚀保护层240、层间绝缘层230、阻挡层220直至暴露出金属布线层210，形成接触孔251。
参考图29，去除第三光刻胶图形250。
去除所述第三光刻胶图形250的工艺可以为公知的化学试剂去除工艺或者灰化工艺去除。
在本实施例中，采用灰化工艺去除，所述灰化工艺去除工艺的具体参数为：刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米，以上述工艺条件去除所述第三光刻胶图形250。
参考图30，形成填充所述接触孔251并位于保护层240表面的底部抗反射层260。
所述底部抗反射层260用于填充所述接触孔251，所述底部抗反射层260可以选用型号为GF315的底部抗反射层，用于更好的填充所述接触孔251，并在保护层240表面形成平面。
所述底部抗反射层260形成工艺为旋涂工艺。
所述旋涂工艺的具体参数为：旋涂的加速时间为0.5秒至1秒，旋涂的转速为1200转/分钟至2000转/分钟，旋涂时间为20秒至50秒，旋涂的减速时间为0.5秒至1秒，以上述的工艺参数形成填充所述接触孔251并位于保护层240表面的底部抗反射层260。
现有的工艺会在底部抗反射层260表面直接形成定义沟槽的光刻胶图形，而在某些情况下，所述定义沟槽的光刻胶图形有可能是错误的光刻胶图形，需要去除错误的光刻胶图形进行返工。
由于现有工艺的局限性，使得去除光刻胶图形的同时，必须把底部抗反射层也去除掉，并且容易在所述接触孔的侧壁和底部形成底部抗反射层残留，使得在后续的形成工艺中造成工艺缺陷，降低了工艺的良率。
为此，本发明的发明人经过大量的实验，提出一种先进的工艺，参考图31，在所述底部抗反射层260表面形成隔离层270。
所述隔离层270材料选自低温氧化硅材料，所述隔离层270厚度为1000埃至1500埃。
所述隔离层270用于隔离底部抗反射层260和后续形成的光刻胶图形，在后续形成的光刻胶图形出现错误时，在返工光刻胶图形的时候，能够保护底部抗反射层270不被去除，使得底部抗反射层270能够在返工之后还能够正常使用，节约了费用投入和工艺时间，所述隔离层270工艺的引入还能够避免现有工艺中在返工去除光刻胶图形和底部抗反射层260时，在所述接触孔侧壁和底部形成底部抗反射层残留，提高了工艺的良率。
本发明的发明人还经过大量的实验，发现所述隔离层270材料选自低温氧化硅材料具有薄膜致密，隔离性能优良的优点，还能够有效避免在以前工艺中形成的存在于底部抗反射层和接触孔中的缺陷扩散到后续形成的光刻胶图形中，提高了形成光刻胶图形的良率。
需要进一步指出的是，所述隔离层270的形成温度为200摄氏度至220摄氏度，所述形成温度不会引起底部抗反射层的变性。
所述隔离层270的形成工艺可以为等离子体辅助增强化学气相沉积工艺。
所述隔离层270的形成工艺的具体参数为：沉积设备腔体压力为0.5托至3托，沉积温度为200摄氏度至220摄氏度，射频功率为500瓦至1000瓦，SiH4流量为每分钟100标准立方厘米至每分钟200标准立方厘米，N2O流量为每分钟10000标准立方厘米至每分钟20000标准立方厘米，N2流量为每分钟1000标准立方厘米至每分钟2000标准立方厘米，直至形成厚度为1000埃至1500埃的隔离层270。
参考图32，在所述隔离层270表面形成光刻胶图形280。
在所述隔离层270表面旋涂光刻胶，接着通过曝光将掩膜版上的与光刻胶图形280相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成光刻胶图形280。
在实际的工艺过程中，会因为曝光失误、颗粒污染、操作失误等各种原因，导致在所述隔离层270表面形成错误的光刻胶图形280，所述错误的光刻胶图形280通常执行返工工艺。
所述返工工艺包括去除所述错误的光刻胶图形280，在所述隔离层270表面形成第四光刻胶图形290。
但需要特别指出的是，如果在所述隔离层270表面形成了正确的光刻胶图形，所述隔离层270能够有效避免在以前工艺中形成的存在于底部抗反射层和接触中的缺陷扩散到后续形成的光刻胶图形中，提高形成光刻胶图形的良率。
参考图33，去除所述错误的光刻胶图形280。
在现有工艺中，由于错误的光刻胶图形280直接形成在底部抗反射层260表面，在去除所述错误的光刻胶图形280工艺的同时，同时也将底部抗反射层260去除。
在本发明中，由于在底部抗反射层260表面形成所述隔离层270，所述隔离层270在去除所述错误的光刻胶图形280工艺中对所述底部抗反射层260起到保护作用。
去除所述错误的光刻胶图形280的工艺可以为公知的化学试剂去除工艺或者灰化工艺去除。
在本实施例中，采用灰化工艺去除，所述灰化工艺去除工艺的具体参数为：刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米，以上述工艺条件去除所述错误的光刻胶图形280。
参考图34，在所述隔离层270表面形成第四光刻胶图形290。
所述第四光刻胶图形290用于定义双镶嵌结构中的接触孔图形。
在所述隔离层270表面旋涂光刻胶，接着通过曝光将掩膜版上的与接触孔相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成第四光刻胶图形290。
参考图35，以所述第四光刻胶图形290为掩膜，依次刻蚀隔离层270、底部抗反射层260、层间绝缘层230形成沟槽291。
所述刻蚀隔离层270、底部抗反射层260、层间绝缘层230工艺可以为等离子体刻蚀工艺。
所述等离子体刻蚀工艺的具体参数为：选用等离子体刻蚀设备，刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米，依次刻蚀隔离层270、底部抗反射层260、层间绝缘层230形成沟槽291。
参考图36，去除第四光刻胶图形290、隔离层270和底部抗反射层260。
所述去除所述第四光刻胶图形290和底部抗反射层260的工艺可以为灰化工艺；所述去除隔离层270的工艺可以为等离子体刻蚀工艺。
在本实施例中，先采用灰化工艺去除第四光刻胶图形290，直至暴露出隔离层270，然后采用等离子体克刻蚀工艺去除隔离层270，直至暴露出底部抗反射层260，再采用灰化工艺去除底部抗反射层260。
具体工艺包括为：刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米，去除第四光刻胶图形290，直至暴露出隔离层270。
刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米，去除隔离层170，直至暴露出底部抗反射层260。
刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米，去除底部抗反射层260，形成双镶嵌结构292。
基于上述双镶嵌结构的形成方法形成的半导体结构，包括：半导体衬底200；位于所述半导体衬底200上的金属布线层210；位于所述金属布线层210上的阻挡层220；位于所述阻挡层220上的层间绝缘层230；位于所述层间绝缘层230上的保护层240；接触孔251，贯穿保护层240、层间绝缘层230、阻挡层220至暴露出金属布线层210；底部抗反射层260，填充所述接触孔251并位于所述保护层240表面；位于所述底部抗反射层260上的隔离层270。
本发明通过在底部抗反射层表面引入隔离层，在返工光刻胶图形的时候，所述隔离层能够保护底部抗反射层不被去除，使得底部抗反射层能够在返工之后还能够正常使用，节约了费用投入和工艺时间，所述隔离层工艺的引入还能够避免现有工艺中在返工去除光刻胶图形和底部抗反射层时，在所述接触孔侧壁和底部或者沟槽侧壁和底部形成底部抗反射层残留，提高了工艺的良率。所述隔离层材料选自低温氧化硅材料具有薄膜致密，隔离性能优良的优点，还能够有效避免在以前工艺中形成的存在于底部抗反射层和接触孔中的缺陷扩散到后续形成的光刻胶图形中，提高了形成光刻胶图形的良率。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (10)
1.一种双镶嵌结构的形成方法，其特征在于，包括如下步骤：
提供带有金属布线层的半导体衬底；
在金属布线层上依次形成阻挡层、层间绝缘层、保护层；
在保护层表面形成第一光刻胶图形；
以所述第一光刻胶图形为掩膜，依次刻蚀保护层、部分层间绝缘层，形成沟槽；
去除第一光刻胶图形；
形成填充所述沟槽并位于保护层表面的底部抗反射层；
在所述底部抗反射层表面形成隔离层，所述隔离层材料选自低温氧化硅材料，所述形成隔离层的具体工艺参数为：沉积设备腔体压力为0.5托至3托，沉积温度为200摄氏度至220摄氏度，射频功率为500瓦至1000瓦，SiH4流量为每分钟100标准立方厘米至每分钟200标准立方厘米，N2O流量为每分钟10000标准立方厘米至每分钟20000标准立方厘米，N2流量为每分钟1000标准立方厘米至每分钟2000标准立方厘米；
在所述隔离层表面形成第二光刻胶图形，所述第二光刻胶图形为错误的光刻胶图形并需要返工，去除所述错误的光刻胶图形，在所述隔离层表面重新形成第二光刻胶图形，其中，去除所述错误的光刻胶图形的工艺为：刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米；
以所述第二光刻胶图形为掩膜，依次刻蚀隔离层、底部抗反射层、层间绝缘层和阻挡层直至暴露出金属布线层，形成接触孔；
去除第二光刻胶图形、隔离层和底部抗反射层。
2.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述隔离层厚度为1000埃至1500埃。
3.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述隔离层的形成工艺为等离子体辅助增强化学气相沉积工艺。
4.如权利要求1所述的双镶嵌结构的形成方法，其特征在于，所述底部抗反射层形成工艺为旋涂工艺。
5.如权利要求4所述的双镶嵌结构的形成方法，其特征在于，所述旋涂工艺的具体参数为：旋涂的加速时间为0.5秒至1秒，旋涂的转速为1200转/分钟至2000转/分钟，旋涂时间为20秒至50秒，旋涂的减速时间为0.5秒至1秒。
6.一种双镶嵌结构的形成方法，其特征在于，包括如下步骤：提供带有金属布线层的半导体衬底；
在金属布线层上依次形成阻挡层、层间绝缘层、保护层；
在保护层表面形成第三光刻胶图形；
以所述第三光刻胶图形为掩膜，依次刻蚀保护层、层间绝缘层、阻挡层直至暴露出金属布线层，形成接触孔；
去除第三光刻胶图形；
形成填充所述接触孔并位于保护层表面的底部抗反射层；
在所述底部抗反射层表面形成隔离层，所述隔离层材料选自低温氧化硅材料，所述形成隔离层的具体工艺参数为：沉积设备腔体压力为0.5托至3托，沉积温度为200摄氏度至220摄氏度，射频功率为500瓦至1000瓦，SiH4流量为每分钟100标准立方厘米至每分钟200标准立方厘米，N2O流量为每分钟10000标准立方厘米至每分钟20000标准立方厘米，N2流量为每分钟1000标准立方厘米至每分钟2000标准立方厘米；
在所述隔离层表面形成第四光刻胶图形，所述第四光刻胶图形为错误的光刻胶图形并需要返工，去除所述错误的光刻胶图形，在所述隔离层表面重新形成第四光刻胶图形，其中，去除所述错误的光刻胶图形的工艺为：刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米；
以所述第四光刻胶图形为掩膜，依次刻蚀隔离层、底部抗反射层、层间绝缘层形成沟槽；
去除第四光刻胶图形、隔离层和底部抗反射层。
7.如权利要求6所述的双镶嵌结构的形成方法，其特征在于，所述隔离层厚度为1000埃至1500埃。
8.如权利要求6所述的双镶嵌结构的形成方法，其特征在于，所述隔离层的形成工艺为等离子体辅助增强化学气相沉积工艺。
9.如权利要求6所述的双镶嵌结构的形成方法，其特征在于，所述底部抗反射层形成工艺为旋涂工艺。
10.如权利要求9所述的双镶嵌结构的形成方法，其特征在于，所述旋涂工艺的具体参数为：旋涂的加速时间为0.5秒至1秒，旋涂的转速为1200转/分钟至2000转/分钟，旋涂时间为20秒至50秒，旋涂的减速时间为0.5秒至1秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910056704 CN101996929B (zh) | 2009-08-20 | 2009-08-20 | 双镶嵌结构的形成方法及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910056704 CN101996929B (zh) | 2009-08-20 | 2009-08-20 | 双镶嵌结构的形成方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101996929A CN101996929A (zh) | 2011-03-30 |
| CN101996929B true CN101996929B (zh) | 2013-03-06 |
Family
ID=43786865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910056704 Expired - Fee Related CN101996929B (zh) | 2009-08-20 | 2009-08-20 | 双镶嵌结构的形成方法及半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101996929B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054751B (zh) * | 2009-11-05 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构及其形成方法 |
| CN105448671B (zh) * | 2014-08-30 | 2018-07-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及返工方法 |
| CN109887880B (zh) * | 2019-01-04 | 2021-04-27 | 长江存储科技有限责任公司 | 一种半导体连接结构及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589711B1 (en) * | 2001-04-04 | 2003-07-08 | Advanced Micro Devices, Inc. | Dual inlaid process using a bilayer resist |
| CN101207018A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 抗反射层的形成方法及其用于制造双镶嵌结构的方法 |
-
2009
- 2009-08-20 CN CN 200910056704 patent/CN101996929B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6589711B1 (en) * | 2001-04-04 | 2003-07-08 | Advanced Micro Devices, Inc. | Dual inlaid process using a bilayer resist |
| CN101207018A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 抗反射层的形成方法及其用于制造双镶嵌结构的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101996929A (zh) | 2011-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI651805B (zh) | 具有高角落選擇性的自我對準接觸窗/導通孔之形成方法 | |
| JP2006352124A (ja) | 半導体デバイスおよびその構造体の製造方法 | |
| EP3504739B1 (en) | Josephson junction superconductor device interconnect | |
| KR20100122701A (ko) | 반도체 소자의 제조방법 | |
| CN102054761B (zh) | 双镶嵌结构的形成方法、半导体结构 | |
| US8431485B2 (en) | Manufacturing method for a buried circuit structure | |
| CN101286473B (zh) | 半导体器件的制造方法 | |
| US8293638B2 (en) | Method of fabricating damascene structures | |
| CN101996929B (zh) | 双镶嵌结构的形成方法及半导体结构 | |
| US5880030A (en) | Unlanded via structure and method for making same | |
| CN101026122B (zh) | 半导体器件组件及其制造方法 | |
| US6417095B1 (en) | Method for fabricating a dual damascene structure | |
| JP2005340398A (ja) | 半導体装置およびその製造方法 | |
| KR20040055596A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN102054762B (zh) | 双镶嵌结构的形成方法、半导体结构 | |
| US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
| US7687392B2 (en) | Semiconductor device having metal wiring and method for fabricating the same | |
| CN102034733A (zh) | 互连结构及其形成方法 | |
| CN103107125B (zh) | 半导体器件及其形成方法 | |
| CN102054751B (zh) | 双镶嵌结构及其形成方法 | |
| CN102044471B (zh) | 互连结构及其形成方法 | |
| KR20040101008A (ko) | 반도체 장치의 제조 방법 | |
| CN102044479B (zh) | 半导体器件的形成方法 | |
| US7030011B2 (en) | Method for avoiding short-circuit of conductive wires | |
| CN100419993C (zh) | 制造半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121025 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121025 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130306 Termination date: 20200820 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |