CN101207018A - 抗反射层的形成方法及其用于制造双镶嵌结构的方法 - Google Patents

抗反射层的形成方法及其用于制造双镶嵌结构的方法 Download PDF

Info

Publication number
CN101207018A
CN101207018A CNA200610147811XA CN200610147811A CN101207018A CN 101207018 A CN101207018 A CN 101207018A CN A200610147811X A CNA200610147811X A CN A200610147811XA CN 200610147811 A CN200610147811 A CN 200610147811A CN 101207018 A CN101207018 A CN 101207018A
Authority
CN
China
Prior art keywords
speed
semiconductor
based end
antireflection material
make
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200610147811XA
Other languages
English (en)
Other versions
CN100561667C (zh
Inventor
杨光宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB200610147811XA priority Critical patent/CN100561667C/zh
Publication of CN101207018A publication Critical patent/CN101207018A/zh
Application granted granted Critical
Publication of CN100561667C publication Critical patent/CN100561667C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种抗反射层的形成方法,包括:提供一半导体基底;向所述半导体基底喷出抗反射材料,并使所述半导体基底以第一速率旋转;使所述半导体基底以大于所述第一速率的第二速率旋转;使所述半导体基底以小于所述第二速率的第三速率旋转;使所述半导体基底以大于所述第三速率且小于第二速率的第四速率旋转;停止向所述半导体基底喷出抗反射材料;使所述半导体基底以大于所述第四速率且小于第二速率的第五速率旋转。本发明方法形成的抗反射层的表面具有较好的平坦度。

Description

抗反射层的形成方法及其用于制造双镶嵌结构的方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种抗反射层的形成方法及其用于制造双镶嵌结构的方法。
背景技术
随着半导体制造工艺不断向小线宽方向进步,光刻工艺的聚焦深度越来越小,半导体基底表面的平坦度对光刻工艺的质量的影响越来越大,在0.18um及其以下的技术节点,业界引入抗反射层,一方面降低半导体基底表面的反射率,一方面平坦化半导体基底的表面,使得之后旋涂的光刻胶层具有较高的平坦度,以提高光刻的工艺窗口。例如,在双镶嵌结构的制造工艺中,在介质层生形成连接孔或沟槽之后需要再次光刻以形成沟槽或连接孔,但是,无论是首先形成连接孔还是沟槽都会造成半导体基底表面不再是平坦的表面,需要先旋涂用于平坦化的抗反射层,填充半导体基底中的连接孔或凹槽,然后再旋涂光刻胶层进行后续的光刻工艺。专利申请号为US7030031B的美国专利公开了一种双镶嵌工艺。图1至图5所述专利公开的双镶嵌工艺的制造方法的各步骤相应的结构的剖面示意图。
如图1所示,半导体基底11中形成有铜导线层10,在所述半导体基底11和铜导线层10上形成有第一覆盖层12,在所述第一覆盖层12上形成有中间介质层13,在所述中间介质层13上形成有第二覆盖层14,通过光刻刻蚀的方法在所述中间介质层13中形成连接孔15,在所述连接孔15和所述第二覆盖层14上形成平坦化层16,在所述平坦化层16上形成阻挡层17,在所述阻挡层17上形成光刻胶层19,并通过曝光显影形成沟槽图案20。
如图2所示,通过刻蚀去除所述沟槽图案20底部的阻挡层17。如图3所示,继续刻蚀所述沟槽图案20底部的平坦化层16形成开口22,刻蚀形成开口22的同时所述光刻胶层19被去除。如图4所示,继续刻蚀所述开口22底部的平坦化层16,使所述开口深度增加,形成沟槽23,并同时去除所述阻挡层17。如图5所示,去除所述剩余的平坦化层16,并去除所述连接孔15底部的第一覆盖层12,使所述铜导线层10表面露出。如图6所示,在所述沟槽23和所述连接孔15中填充金属材料24,例如铜,即形成双镶嵌结构。
上述方法中,形成表面平坦度较高的平坦化层16的工艺是很重要的,抗反射材料可以用来形成所述平坦化层16,采用抗反射材料的平坦化层16的材料的工艺,形成步骤如下,步骤一,将带有连接孔15的半导体基底11送入旋涂设备;步骤二,使所述基底以第一速率旋转,例如450rpm,同时开始喷抗反射层材料;步骤三,提高所述基底转速至第二速率,例如700rpm,并继续喷出所述抗反射材料;步骤四,提高所述基底转速至第三速率,例如800rpm,并继续喷出所述抗反射层材料;步骤五,停止喷出所述抗反射层材料,提高所述基底转速至第四速率,例如,1000至1500rpm,并旋转较长的时间;由于所述半导体基底11上的不同位置连接孔15的疏密程度不同,且在所述半导体基底表面的部分区域有大片的空旷区域,使得所述旋涂方法形成的可旋涂的平坦化层16的厚度的均匀性较差,表面的平坦度较差,在所述连接孔15较为密集的地方所述平坦化层16较薄,而所述半导体基底上大片空旷区域上的平坦化层16却较厚,这给下道沟槽图案的光刻工艺带来较大的困难,减小了形成沟槽图案的工艺窗口。
发明内容
因此,本发明的目的在于提供一种抗反射层的形成方法及其用于制造双镶嵌结构的方法,以解决现有方法形成的抗反射层表面平坦度较差的问题。
为达到上述目的,本发明提供的一种抗反射层的形成方法,包括:提供一半导体基底;向所述半导体基底喷出抗反射材料,并使所述半导体基底以第一速率旋转;使所述半导体基底以大于所述第一速率的第二速率旋转;使所述半导体基底以小于所述第二速率的第三速率旋转;使所述半导体基底以大于所述第三速率且小于第二速率的第四速率旋转;停止向所述半导体基底喷出抗反射材料;使所述半导体基底以大于所述第四速率且小于第二速率的第五速率旋转。
该方法进一步包括:在向所述半导体基底喷出抗反射材料之前使所述半导体基底旋转。
优选的,所述半导体基底旋转的速率为800至1500rpm,时间为0.1至1s。
优选的,所述第一速率为50至300rpm。
优选的,所述第二速率为1500至4000rpm。
优选的,所述第三速率为50至300rpm。
优选的,所述第四速率为350至700rpm。
优选的,所述第五速率为700至1000rpm。
优选的,所述半导体基底以所述第五速率旋转的时间为15至40s。
该方法进一步包括对所述半导体基底上的抗反射材料进行烘烤的步骤。
相应的,本发明还包括一种应用所述的抗反射层的形成方法制造双镶嵌结构的方法,包括:提供一具有介质层的半导体基底,在所述介质层中形成有第一开口;向所述介质层表面喷出抗反射材料,并使所述半导体基底以第一速率旋转;使所述半导体基底以大于所述第一速率的第二速率旋转;使所述半导体基底以小于所述第二速率的第三速率旋转;使所述半导体基底以大于所述第三速率且小于第二速率的第四速率旋转;停止向所述介质层表面喷出抗反射材料;使所述半导体基底以大于所述第四速率且小于第二速率的第五速率旋转;停止使所述半导体基底旋转;在所述抗反射材料上旋涂光刻胶层并图形化形成第二开口图案;通过刻蚀将所述第二开口图案转移到所述介质层中,形成第二开口。
优选的,所述介质层为低介电常数材料。
优选的,所述第一速率为50至300rpm。
优选的,所述第二速率为1500至4000rpm。
优选的,所述第三速率为50至300rpm。
优选的,所述第四速率为350至700rpm。
优选的,所述第五速率为700至1000rpm。
优选的,所述半导体基底以所述第五速率旋转的时间为15至40s。
该方法进一步包括对所述半导体基底上的抗反射材料进行烘烤的工艺。
该方法进一步包括在所述抗反射材料上形成牺牲层的步骤。
该方法进一步包括在所述牺牲层上形成低温氧化层的步骤。
优选的,所述第一开口为连接孔,第二开口为沟槽。
优选的,所述第一开口为沟槽,第二开口为连接孔。
与现有技术相比,本发明具有以下优点:
本发明方法在旋涂抗反射材料的过程中,通过调整半导体基底的旋转速率,首先使所述半导体基底以较慢的第一速率旋转,通过离心作用,喷出的液态的抗反射材料沿着所述半导体基底表面缓缓的向外移动,并布满整个半导体基底表面;
然后以较高的第二速率旋转,使得所述半导体基底表面部分区域较厚抗反射材料向较薄的区域流动,或者被甩出所述半导体基底之外,同时继续喷出抗反射材料进行补充,并使之填充至所述未填满的沟槽或连接孔;
接着降低至第三速率旋转,将所述半导体基底的旋转速率由较高的第二速率在较短的时间内下降至较低的第三速率,对所述半导体基底表面的抗反射材料进行回流,使得位于边缘的抗反射材料部分向所述半导体基底的中央方向移动,可起到平坦化作用和进一步填充沟槽或连接孔的作用,另外,所述喷嘴继续向所述半导体基底的中央喷出抗反射材料并使之慢慢向外流动,两者结合提高所述半导体基底表面的抗反射材料平坦度和对所述半导体基底表面较深的凹槽、连接孔、开口等起伏的覆盖能力;
然后在第三速率的基础上逐步增加转速并以固定的第五速率旋转,形成表面平坦度很好的抗反射材料,所述第五速率旋转较长时间,通过该步骤的旋转,一方面甩掉所述半导体基底表面多余的抗反射材料,并使保留在所述半导体基底表面的抗反射材料形成厚度均匀,表面平坦度较好的抗反射层。
将该方法应用于表面具有较大起伏的半导体基底或具有沟槽、连接孔等开口的半导体基底中,能够形成平坦度较好的抗反射层,使得后续的旋涂光刻胶后曝光工艺具有较大的工艺窗口。
附图说明
图1至图6现有一种双镶嵌结构的制造方法的各步骤相应的结构的剖面示意图;
图7为本发明的抗反射层的形成方法的实施例的流程图;
图8为本发明的抗反射层的形成方法应用于制造双镶嵌结构的方法的实施例的流程图;
图9至图15为本发明的抗反射层的形成方法应用于制造双镶嵌结构的方法的实施例各步骤相应结构的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
图7本发明的抗反射层的形成方法的实施例的流程图。
如图7所示,首先提供一半导体基底(S100)。所述半导体基底材质可以是单晶硅、多晶硅、非晶硅、硅锗化合物、砷化镓中的一种,所述半导体基底还可以包括绝缘层上硅(SOI)结构。所述半导体基底具有起伏不平的表面,例如,在所述半导体基底中形成有沟槽、开口等结构。
将所述半导体基底传送至旋涂设备,将喷嘴移动至所述半导体基底的中间上方位置,使所述喷嘴距离所述半导体基底具有一定的距离。
使所述半导体基底以较慢的第一速率旋转,同时所述喷嘴向所述半导体基底表面喷出液态的抗反射材料(S110)。通过离心作用,喷出的液态的抗反射材料沿着所述半导体基底表面缓缓的向外移动,并布满整个半导体基底表面。本实施例中所述第一速率为50至300rpm,所述半导体基底以所述第一速率旋转0.1至1s。
所述液态的抗反射层材料的喷出速率根据喷出的总量和时间决定。例如,根据工艺的需要,所述抗反射材料需要喷出的总量为2cc,喷出时间为1s,则喷出速率为2cc/s。
在向所述半导体基底表面喷出抗反射材料之前,可先使所述半导体基底以一定的速率旋转。然后再将所述半导体基底转速调至所述的第一速率并喷出所述抗反射层材料。该旋转的作用如下:半导体基底在被送入旋涂设备时,其表面的温、湿度等状态可能和所述旋涂设备中的状态不相同,若立即进行旋涂工艺可能使得形成的抗反射层与所述半导体表面的粘附性不好,或造成其它的缺陷,通过该旋转步骤使得所述半导体基底表面和所述旋涂设备中的状态较为一致,在这种情况下进行后续的旋涂工艺,尽可能的降低外部的不确定因素可能引起的不利后果,更有助于形成高质量的抗反射层。本实施例中该步骤转速为800至1500rpm,时间为0.1至1s。
接着,继续以同样的喷出速率向所述半导体基底表面喷出抗反射材料,改变所述半导体基底的转速至第二速率,所述第二速率大于所述第一速率(S120)。经过所述第二速速率旋转,抗反射层材料至少填满所述半导体基底表面的低洼的区域,且使得所述半导体基底上的抗反射材料的表面具有凹弧形。本实施例所述第二速率为1500至4000rpm,旋转时间为0.1至1.5s。
由于所述半导体基底表面起伏不平,使得所述半导体基底表面不同区域对所述抗反射材料的阻力也不同,在以较慢的第一速率旋转时所述抗反射材料在所述半导体基底表面不同的区域的流动速率不同,导致了形成的抗反射材料各处的厚度不同,例如当所述半导体基底中具有沟槽或连接孔结构时,所述抗反射材料首先要填入所述沟槽和连接孔结构,在所述较慢的第一速率旋转时,可能出现沟槽和连接孔填不满,而其它平坦的空旷区域抗反射材料较厚的现象。在本步骤通过较高的第二速率的旋转,使得所述半导体基底表面部分区域较厚抗反射材料向较薄的区域流动,或者被甩出所述半导体基底之外,同时继续喷出抗反射材料进行补充,并使之填充至所述未填满的沟槽或连接孔。由于该第二速率较大,因而使得所述半导体基底边缘聚集较多的抗反射材料,而中央较少,所述半导体基底表面的抗反射材料表面呈凹弧形。
改变所述半导体基底的旋转速率至第三速率,所述第三速率小于所述第二速率,同时继续喷出抗反射材料(S130)。本步骤主要作用如下:通过减小旋转速率使所述半导体基底表面的抗反射材料回流;另外继续喷出抗反射材料进一步填充凹陷区域。本实施例中所述第三速率为50至300rpm,时间为0.1至1.5s。
将所述半导体基底的旋转速率由较高的第二速率在较短的时间内下降至较低的第三速率,对所述半导体基底表面的抗反射材料进行回流,使得位于边缘的抗反射材料部分向所述半导体基底的中央方向移动,可起到平坦化作用和进一步填充沟槽或连接孔的作用。另外,所述喷嘴继续向所述半导体基底的中央喷出抗反射材料并使之慢慢向外流动,两者结合提高所述半导体基底表面的抗反射材料平坦度,和对所述半导体基底表面较深的凹槽、连接孔、开口等起伏的覆盖能力。
提高所述半导体基底的旋转速率至第四速率,并继续喷出抗反射材料,所述第四速率大于所述第三速率且小于所述第二速率(S140)。进一步的对所述半导体基底表面的抗反射材料进行补充并平坦化。本实施例中所述第四速率为350至700rpm,时间为0.1至1.5s。
停止向所述半导体基底表面喷出抗反射材料(S150)。
提高所述半导体基底的旋转速率至第五速率,所述第五速率大于所述第四速率且小于所述第二速率(S160)。所述第五速率旋转较长时间,通过该步骤的旋转,一方面甩掉所述半导体基底表面多余的抗反射材料,并使保留在所述半导体基底表面的抗反射材料形成厚度均匀,表面平坦度较好的抗反射层。本实施例中所述第五速率为700至1000rpm,以所述第五速率旋转的时间为15至40s。
进一步的对所述半导体基底表面的抗反射材料执行烘烤工艺,加强所述抗反射材料和半导体基底的粘附并蒸发水分。
本发明方法在旋涂抗反射材料的过程中,通过调整半导体基底的旋转速率,首先使所述半导体基底以较慢的第一速率旋转,然后以较高的第二速率旋转,接着降低至第三速率旋转,然后在第三速率的基础上逐步增加转速并以固定的第五速率旋转,形成表面平坦度较好的抗反射材料层。特别是将该方法应用于表面具有较大起伏的半导体基底或具有沟槽、连接孔等开口的半导体基底中,能够形成平坦度较好的抗反射层,使得后续的曝光工艺具有较大的工艺窗口。
图8为所述抗反射层的形成方法应用于制造双镶嵌结构的方法的实施例的流程图。
如图8所示,提供一具有介质层的半导体基底,在所述介质层中形成有第一开口,所述第一开口可以是沟槽或连接孔(S100);
向所述介质层表面喷出抗反射材料,并使所述半导体基底以第一速率旋转(S110),本实施例中所述第一速率为50至300rpm;
使所述半导体基底以大于所述第一速率的第二速率旋转(S120),本实施例中所述第二速率为1500至4000rpm;
使所述半导体基底以小于所述第二速率的第三速率旋转(S130),本实施例中所述第三速率为50至300rpm;
使所述半导体基底以大于所述第三速率且小于第二速率的第四速率旋转(S140),本实施例中所述第四速率为350至700rpm。
停止向所述介质层表面喷出抗反射材料(S150);
使所述半导体基底以大于所述第四速率且小于第二速率的第五速率旋转(S160),本实施例中所述第五速率为700至1000rpm,持续时间为15至40s;
停止使所述半导体基底旋转(S170);
在所述抗反射材料上旋涂光刻胶层并图形化形成第二开口图案(S180);
通过刻蚀将所述第二开口图案转移到所述介质层中,形成第二开口(S190),所述第二开口图案为连接孔或沟槽。
下面结合剖面图对所述抗反射层的形成方法应用于制造双镶嵌结构的方法的实施例进行详细描述。
步骤一,如图9所示,首先提供一半导体基底200,所述半导体基底200可以是多晶硅、单晶硅、非晶硅、绝缘层上硅(SOI)、砷化稼、硅锗化合物等材料。在所述半导体基底200表面上形成有刻蚀停止层201,所述刻蚀停止层201为氧化硅、碳化硅、氮化硅、碳硅氧化合物、掺氮碳化硅中的一种或其组合,厚度为20至80nm。在所述刻蚀停止层201上形成有介质层202,所述介质层202为低介电常数,例如可以是黑钻石、氟硅玻璃、磷硅玻璃、硼硅玻璃、硼磷硅玻璃中的一种。在所述介质层202中形成有第一开口204,本实施例中所述第一开口204为连接孔,所述连接孔的底部露出所述刻蚀停止层201的表面。在其它的实施例中所述第一开口204也可以是沟槽。
步骤二,将所述半导体基底200传送至旋涂设备,将喷嘴移动至所述半导体基底200的中间上方位置,所述喷嘴距离所述半导体基底200具有一定的距离。使所述半导体基底200以较慢的第一速率旋转,同时所述喷嘴向所述介质层202表面喷出液态的抗反射材料。通过离心作用,喷出的液态的抗反射材料沿着所述介质层202表面缓缓的向外移动,。本实施例中所述第一速率为50至300rpm,所述半导体基底200以所述第一速率旋转0.1至1s。
所述液态的抗反射层材料的喷出速率根据喷出的总量和时间决定。例如,根据工艺的需要,所述抗反射材料需要喷出的总量为2cc,喷出时间为1s,则喷出速率为2cc/s。
在向所述介质层202表面喷出抗反射材料之前,可先使所述半导体基底200以一定的速率旋转。然后再将所述半导体基底200转速调至所述的第一速率并喷出所述抗反射层材料。该旋转的作用如下:半导体基底200在被送入旋涂设备时,所述介质层202表面的温、湿度等状态可能和所述旋涂设备中的状态不相同,若立即进行旋涂工艺可能使得形成的抗反射层与所述介质层202表面的粘附性不好,或造成其它的缺陷.通过该一旋转步骤使得所述介质层202表面和所述旋涂设备中的状态较为一致,在这种情况下进行后续的旋涂工艺,尽可能的降低外部的不确定因素可能引起的不利后果,更有助于形成高质量的抗反射层。本实施例中该步骤转速为800至1500rpm,时间为0.1至1s。
步骤三,继续以同样的喷出速率向所述介质层202表面喷出抗反射材料,改变所述半导体基底200的转速至第二速率,所述第二速率大于所述第一速率。经过所述第二速速率旋转,抗反射层材料至少填满所述介质层表面的低洼的区域,例如连接孔204,且使得所述介质层202表面的抗反射材料的表面具有凹弧形。本实施例所述第二速率为1500至4000rpm,旋转时间为0.1至1.5s。
由于所述介质层202中具有连接孔204,使表面起伏不平,使得所述介质层202表面的不同区域对所述抗反射材料的阻力也不同,在以较慢的第一速率旋转时所述抗反射材料在所述介质层202表面不同的区域的流动速率不同,导致了形成的抗反射材料各处的厚度不同,例如所述抗反射材料首先要填入所述连接孔204中,而当所述半导体基底200在所述较慢的第一速率旋转时,可能出现连接孔204填不满,而其它平坦的空旷区域抗反射材料较厚的现象。在本步骤通过较高的第二速率的旋转,使得所述介质层202表面部分区域较厚抗反射材料向较薄的区域流动,或者被甩出所述介质层202之外,同时继续喷出抗反射材料进行补充,并使之填充至所述未填满的连接孔204。由于该第二速率较大,因而使得所述介质层202表面的边缘聚集较多的抗反射材料,而中央较少,呈凹弧形。
步骤四,改变所述半导体基底200的旋转速率至第三速率,所述第三速率小于所述第二速率,同时继续喷出抗反射材料。本步骤主要作用如下:通过减小旋转速率使所述介质层202表面的抗反射材料回流;另外继续喷出抗反射材料进一步填充凹陷区域。本实施例中所述第三速率为50至300rpm,时间为0.1至1.5s。
将所述半导体基底200的旋转速率由较高的第二速率在较短的时间内下降至较低的第三速率,对所述介质层202表面的抗反射材料进行回流,使得位于边缘的抗反射材料部分向所述介质层202的中央方向移动,可起到平坦化作用和进一步填充连接孔204的作用。另外,所述喷嘴继续向所述介质层202表面的中央喷出抗反射材料并使之慢慢向外流动,两者结合提高所述介质层202表面的抗反射材料平坦度,和对连接孔204的覆盖能力。
步骤五,提高所述半导体基底200的旋转速率至第四速率,并喷出抗反射材料,所述第四速率大于所述第三速率且小于所述第二速率。进一步的对所述介质层202表面的抗反射材料进行补充并平坦化。本实施例中所述第四速率为350至700rpm,时间为0.1至1.5s。
步骤六,停止向所述介质层202表面喷出抗反射材料。
步骤七,提高所述半导体基底200的旋转速率至第五速率,所述第五速率大于所述第四速率且小于所述第二速率。所述第五速率旋转较长时间,一方面甩掉多余的抗反射材料,并使保留在所述介质层202表面的抗反射材料形成厚度均匀覆盖的抗反射层,如图10所示的206。本实施例中所述第五速率为700至1000rpm,以所述第五速率旋转的时间为15至40s。
步骤八,停止使所述半导体基底200旋转。
进一步的对所述介质层202表面的抗反射层206执行烘烤工艺,加强所述抗反射层206和介质层202的粘附并蒸发水分。
步骤九,如图11所示,在所述抗反射层206上旋涂光刻胶层201并进行曝光显影形成第二开口图案210,本实施例所述第二开口图案210为沟槽图案,在其它的实施例中所述第二开口图案210为连接孔图案。
在旋涂所述光刻胶层208之前,还可以首先形成如图12所示的牺牲层207,在所述牺牲层207上形成低温氧化层209。然后旋涂所述光刻胶层208并形成第二开口图案210。
由于在前道工艺中形成了表面平坦的抗反射层206,因而旋涂的光刻胶具有均匀的厚度和平坦的表面,使得本步骤的光刻形成第二开口图案210的工艺具有较大的工艺窗口,提高了工艺的可维护性,有助于形成侧壁轮廓较好的第二开口图案210。
步骤十,以具有所述低温氧化层209和牺牲层207的结构为例,如图13所示,刻蚀所述第二开口图案210底部的低温氧化层209和牺牲层207,将所述第二开口图案210转移到所述低温氧化层209和所述牺牲层207,形成第二开口图案210a,同时刻蚀过程去除了所述光刻胶层208。
对于图11所示的结构,通过刻蚀将所述第二开口图案210转移到所述介质层202中形成沟槽,这里不再赘述。
如图14所示,刻蚀所述第二开口图案210a底部的介质层202,在所述介质层202中形成开口211,本实施例中所述开口211为沟槽。刻蚀的同时去除了所述低温氧化层209,并使得所述牺牲层207的厚度减薄。
进一步的,如图15所示,去除所述抗反射层206,并通过刻蚀去除所述第一开口204底部的刻蚀停止层201,在所述第一开口204和第二开口211中填充金属材料212,例如铜,即形成了如图15所示的双镶嵌结构。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (23)

1.一种抗反射层的形成方法,包括:
提供一半导体基底;
向所述半导体基底喷出抗反射材料,并使所述半导体基底以第一速率旋转;
使所述半导体基底以大于所述第一速率的第二速率旋转;
使所述半导体基底以小于所述第二速率的第三速率旋转;
使所述半导体基底以大于所述第三速率且小于第二速率的第四速率旋转;
停止向所述半导体基底喷出抗反射材料;
使所述半导体基底以大于所述第四速率且小于第二速率的第五速率旋转。
2.如权利要求1所述的抗反射层的形成方法,其特征在于,该方法进一步包括:在向所述半导体基底喷出抗反射材料之前使所述半导体基底旋转。
3.如权利要求2所述的抗反射层的形成方法,其特征在于:所述半导体基底旋转的速率为800至1500rpm,时间为0.1至1s。
4.如权利要求1所述的抗反射层的形成方法,其特征在于:所述第一速率为50至300rpm。
5.如权利要求1所述的抗反射层的形成方法,其特征在于:所述第二速率为1500至4000rpm。
6.如权利要求1所述的抗反射层的形成方法,其特征在于:所述第三速率为50至300rpm。
7.如权利要求1所述的抗反射层的形成方法,其特征在于:所述第四速率为350至700rpm。
8.如权利要求1所述的抗反射层的形成方法,其特征在于:所述第五速率为700至1000rpm。
9.如权利要求8所述的抗反射层的形成方法,其特征在于:所述半导体基底以所述第五速率旋转的时间为15至40s。
10.如权利要求1所述的抗反射层的形成方法,其特征在于:该方法进一步包括对所述半导体基底上的抗反射材料进行烘烤的步骤。
11.一种应用权利要求1所述的方法制造双镶嵌结构的方法,包括:
提供一具有介质层的半导体基底,在所述介质层中形成有第一开口;
向所述介质层表面喷出抗反射材料,并使所述半导体基底以第一速率旋转;
使所述半导体基底以大于所述第一速率的第二速率旋转;
使所述半导体基底以小于所述第二速率的第三速率旋转;
使所述半导体基底以大于所述第三速率且小于第二速率的第四速率旋转;
停止向所述介质层表面喷出抗反射材料;
使所述半导体基底以大于所述第四速率且小于第二速率的第五速率旋转;
停止使所述半导体基底旋转;
在所述抗反射材料上旋涂光刻胶层并图形化形成第二开口图案;
通过刻蚀将所述第二开口图案转移到所述介质层中,形成第二开口。
12.如权利要求11所述的方法,其特征在于:所述介质层为低介电常数材料。
13.如权利要求11述的方法,其特征在于:所述第一速率为50至300rpm。
14.如权利要求11所述的方法,其特征在于:所述第二速率为1500至4000rpm。
15.如权利要求11所述的方法,其特征在于:所述第三速率为50至300rpm。
16.如权利要求11所述的方法,其特征在于:所述第四速率为350至700rpm。
17.如权利要求11所述的方法,其特征在于:所述第五速率为700至1000rpm。
18.如权利要求17所述的方法,其特征在于:所述半导体基底以所述第五速率旋转的时间为15至40s。
19.如权利要求11所述的方法,其特征在于,该方法进一步包括对所述半导体基底上的抗反射材料进行烘烤的工艺。
20.如权利要求11所述的方法,其特征在于,该方法进一步包括在所述抗反射材料上形成牺牲层的步骤。
21.如权利要求20所述的方法,其特征在于,该方法进一步包括在所述牺牲层上形成低温氧化层的步骤。
22.如权利要求11所述的方法,其特征在于:所述第一开口为连接孔,第二开口为沟槽。
23.如权利要求11所述的方法,其特征在于:所述第一开口为沟槽,第二开口为连接孔。
CNB200610147811XA 2006-12-22 2006-12-22 抗反射层的形成方法及其用于制造双镶嵌结构的方法 Expired - Fee Related CN100561667C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200610147811XA CN100561667C (zh) 2006-12-22 2006-12-22 抗反射层的形成方法及其用于制造双镶嵌结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200610147811XA CN100561667C (zh) 2006-12-22 2006-12-22 抗反射层的形成方法及其用于制造双镶嵌结构的方法

Publications (2)

Publication Number Publication Date
CN101207018A true CN101207018A (zh) 2008-06-25
CN100561667C CN100561667C (zh) 2009-11-18

Family

ID=39567096

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610147811XA Expired - Fee Related CN100561667C (zh) 2006-12-22 2006-12-22 抗反射层的形成方法及其用于制造双镶嵌结构的方法

Country Status (1)

Country Link
CN (1) CN100561667C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996929B (zh) * 2009-08-20 2013-03-06 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法及半导体结构
CN102054753B (zh) * 2009-11-10 2013-03-13 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的制造方法
CN102054751B (zh) * 2009-11-05 2013-03-13 中芯国际集成电路制造(上海)有限公司 双镶嵌结构及其形成方法
CN104124203A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN104992898A (zh) * 2015-05-28 2015-10-21 北京七星华创电子股份有限公司 一种改善dhf腐蚀均匀性及控制腐蚀速率的方法
CN113156769A (zh) * 2020-04-29 2021-07-23 台湾积体电路制造股份有限公司 用于在衬底之上涂覆光致抗蚀剂的方法和装置
CN114952600A (zh) * 2022-07-11 2022-08-30 赛莱克斯微系统科技(北京)有限公司 高频传输微结构的平坦化方法、装置及电子设备

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996929B (zh) * 2009-08-20 2013-03-06 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法及半导体结构
CN102054751B (zh) * 2009-11-05 2013-03-13 中芯国际集成电路制造(上海)有限公司 双镶嵌结构及其形成方法
CN102054753B (zh) * 2009-11-10 2013-03-13 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的制造方法
CN104124203A (zh) * 2013-04-28 2014-10-29 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN104124203B (zh) * 2013-04-28 2017-11-03 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN104992898A (zh) * 2015-05-28 2015-10-21 北京七星华创电子股份有限公司 一种改善dhf腐蚀均匀性及控制腐蚀速率的方法
CN104992898B (zh) * 2015-05-28 2017-12-08 北京七星华创电子股份有限公司 一种改善dhf腐蚀均匀性及控制腐蚀速率的方法
CN113156769A (zh) * 2020-04-29 2021-07-23 台湾积体电路制造股份有限公司 用于在衬底之上涂覆光致抗蚀剂的方法和装置
CN114952600A (zh) * 2022-07-11 2022-08-30 赛莱克斯微系统科技(北京)有限公司 高频传输微结构的平坦化方法、装置及电子设备
CN114952600B (zh) * 2022-07-11 2023-09-19 赛莱克斯微系统科技(北京)有限公司 高频传输微结构的平坦化方法、装置及电子设备

Also Published As

Publication number Publication date
CN100561667C (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
CN100561667C (zh) 抗反射层的形成方法及其用于制造双镶嵌结构的方法
US6232228B1 (en) Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
US5728621A (en) Method for shallow trench isolation
KR0159177B1 (ko) 절연막을 가지는 반도체 장치의 제조방법
KR100362834B1 (ko) 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치
US5312512A (en) Global planarization using SOG and CMP
EP0154419B1 (en) Process for producing an interconnection structure of a semiconductor device
KR101103922B1 (ko) 비아-우선 듀얼 다마신 인터커넥트를 형성하는 구조 충전 방법
WO2004101840A1 (en) Gapfill process using a combination of spin-on-glass deposition and chemical vapor deposition techniques
US5382547A (en) Void free oxide fill for interconnect spaces
US5169801A (en) Method for fabricating a semiconductor device
US6232663B1 (en) Semiconductor device having interlayer insulator and method for fabricating thereof
JP3887175B2 (ja) 半導体装置及びその製造方法
US20030054616A1 (en) Electronic devices and methods of manufacture
US20050014362A1 (en) Dual damascene process
US7972654B2 (en) Planarizing coating method
CN101355034A (zh) 光刻图案的形成方法和双镶嵌结构的制造方法
KR100382134B1 (ko) 반도체장치의제조방법
Brown Fast films [ic interconnect insulation]
CN112582335B (zh) 一种半导体器件及其制备方法
KR19990005866A (ko) 반도체 소자의 층간 평탄화 방법
JP2005150151A (ja) 半導体装置の絶縁膜形成方法及び半導体装置
KR100246780B1 (ko) 반도체 소자의 스핀 온 글라스막 형성 방법
WO1996014164A1 (en) Spin-on-glass process with controlled environment
KR100296330B1 (ko) 반도체소자의금속층간절연막형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111117

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091118

Termination date: 20181222

CF01 Termination of patent right due to non-payment of annual fee