CN104124203B - 互连结构的形成方法 - Google Patents

互连结构的形成方法 Download PDF

Info

Publication number
CN104124203B
CN104124203B CN201310157853.1A CN201310157853A CN104124203B CN 104124203 B CN104124203 B CN 104124203B CN 201310157853 A CN201310157853 A CN 201310157853A CN 104124203 B CN104124203 B CN 104124203B
Authority
CN
China
Prior art keywords
layer
hard mask
interconnection structure
etching
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310157853.1A
Other languages
English (en)
Other versions
CN104124203A (zh
Inventor
倪百兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310157853.1A priority Critical patent/CN104124203B/zh
Publication of CN104124203A publication Critical patent/CN104124203A/zh
Application granted granted Critical
Publication of CN104124203B publication Critical patent/CN104124203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Abstract

一种互连结构的形成方法，所述互连结构的形成方法包括：提供衬底，所述衬底表面具有介质层；在所述介质层表面依次形成记忆层和硬掩膜层，所述硬掩膜层的材料含有碳元素；在所述硬掩膜层表面形成第一光刻图形；刻蚀所述硬掩膜层，形成第一开口；去除所述第一光刻图形，在所述硬掩膜层表面形成第二光刻图形；刻蚀所述硬掩膜层形成第二开口，所述第二开口位于第一开口之间；去除所述第二光刻图形；刻蚀所述记忆层，图形化所述记忆层，暴露出介质层的部分表面；刻蚀所述介质层，形成第一通孔和位于第一通孔上方的第一沟槽，以及第二通孔和位于所述第二通孔上方的第二沟槽。所述互连结构的形成方法可以提高互连结构的尺寸的准确性。

Description

互连结构的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种互连结构的形成方法。
背景技术
随着半导体器件关键尺寸的越来越小，传统光刻工艺条件下利用一个掩膜版作为掩膜形成图形化工艺遇到了限制，相邻的图形节距过小，由于光学邻近效应，会出现相邻图形粘连的现象。
基于半导体器件关键尺寸越来越小，利用双重图形化(Double patterning)方法解决以上所述的问题。双重图形化方法的核心思想是将需要形成的图形分割成两种图形，分别为第一图形和第二图形，第一图形和第二图形的关键尺寸分别为需要形成的图形的两倍，然后分别进行第一次图形化形成第一图形，进行第二次图形化形成第二图形，通过这样双重图形化的方法可以避免出现相邻图形孔距过小而导致的光学邻近效应。
现有的互连结构多采用大马士革镶嵌工艺形成，当相邻的互连结构之间的距离较小时，需要采用双重图形化工艺形成所述互连结构的通孔和沟槽。
现有的采用双重图形化工艺形成的互连结构的图形尺寸往往会产生偏差，影响整个电路的集成。
发明内容
本发明解决的问题是提供一种互连结构的形成方法，提高所述互连结构图形尺寸的准确性。
为解决上述问题，本发明提供一种互连结构的形成方法，包括：提供衬底，所述衬底表面具有介质层；在所述介质层表面形成记忆层；在所述记忆层表面形成硬掩膜层，所述硬掩膜层的材料含有碳元素；在所述硬掩膜层表面形成第一光刻图形；以所述第一光刻图形为掩膜刻蚀所述硬掩膜层，形成第一开口；去除所述第一光刻图形，在所述硬掩膜层表面形成第二光刻图形；以所述第二光刻图形为掩膜，刻蚀所述硬掩膜层形成第二开口，所述第二开口位于第一开口之间；去除所述第二光刻图形；沿所述第一开口和第二开口刻蚀所述记忆层，将所述记忆层图形化，暴露出介质层的部分表面；在所述硬掩膜层表面形成第三光刻图形，以所述第三光刻图形为掩膜，刻蚀第一开口下方的介质层，形成第一部分通孔；去除所述第三光刻图形，在所述硬掩膜层表面形成第四光刻图形，以所述第四光刻图形为掩膜，刻蚀第二开口下方的介质层，形成第二部分通孔；去除所述第四光刻图形；以所述具有第一开口和第二开口的硬掩膜层、图形化后的记忆层为掩膜刻蚀所述介质层，同时形成第一沟槽、第一通孔以及第二沟槽、第二通孔。
可选的，所述硬掩膜层具有疏水性。
可选的，所述硬掩膜层的材料为SiOC。
可选的，所述介质层包括位于所述衬底表面的刻蚀阻挡层、位于所述刻蚀阻挡层表面的绝缘层和位于所述绝缘层表面的保护层。
可选的，所述刻蚀阻挡层的材料为SiN、SiCN或SiONCH。
可选的，所述刻蚀阻挡层的厚度为
可选的，所述绝缘层的材料为低K介质材料。
可选的，所述绝缘层的材料为介电常数为2.45～3的介质材料。
可选的，所述保护层的材料为SiO2、SiON或SiOC。
可选的，所述保护层的厚度为
可选的，所述记忆层的材料为TiN、TaN或SiC。
可选的，所述记忆层的厚度为
可选的，所述硬掩膜层的厚度为
可选的，形成所述第一光刻图形的方法包括：在所述硬掩膜层表面依次形成第一光刻衬底层、第一抗反射层和第一图形化光刻胶层。
可选的，所述第一光刻衬底层的厚度为所述第一抗反射层的厚度为所述第一图形化光刻胶层的厚度为
可选的，形成所述第二光刻图形的方法包括：在所述硬掩膜层表面依次形成第二光刻衬底层，所述第二光刻衬底层填充满所述第一开口，在所述第二光刻衬底层表面依次形成第二抗反射层和第二图形化光刻胶层。
可选的，还包括：在所述第一沟槽、第一通孔和第二沟槽、第二通孔内形成金属层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，通过第一光刻图形和第二光刻图形，通过两次光刻、刻蚀工艺在硬掩膜层内分别形成第一开口和第二开口。由于所述硬掩膜层的材料内含有碳元素，在进行刻蚀工艺的时候，所述碳元素会与刻蚀气体反应形成多碳聚合物，附着在被刻蚀材料表面，由于刻蚀气体不与所述多碳聚合物发生反应，所以所述多碳聚合物可以起到一定的刻蚀保护作用。在刻蚀所述硬掩膜层的过程中，刻蚀气体等离子化后具有一定的能量，形成在硬掩膜层与刻蚀方面垂直表面的聚合物很容易就被破坏掉，从而垂直方向的刻蚀可以继续，而形成在所述第一开口和第二开口侧壁的聚合物则被保留下来，从而使侧壁的刻蚀停止。从而使形成的第一开口和第二开口的侧壁可以更加垂直。所述硬掩膜层作为后续刻蚀的掩膜层，能够提高后续刻蚀形成的图形尺寸的准确性。
进一步的，所述硬掩膜层具有疏水性，由于形成光刻图形的材料为有机材料均疏水性，所以有利于在硬掩膜层表面形成高质量的光刻图形。
进一步的，在形成所述第一开口和第二开口之后，以所述硬掩膜层作为掩膜刻蚀记忆层，将第一开口和第二开口的图形同时转移到所述记忆层中。同时刻蚀所述记忆层，采用同样的刻蚀工艺和条件，可以避免分步刻蚀情况下产生的刻蚀速率或深度不同等产生的图形偏差。并且所述记忆层的硬度较大，在后续刻蚀过程中，作为后续刻蚀工艺的掩膜可以确保掩膜图形不产生变化。
附图说明
图1至图17是本发明的实施例中所述互连结构的形成过程的剖面示意图。
具体实施方式
如背景技术中所述，现有技术形成的互连结构的图形尺寸往往会产生偏差。
研究发现，现有技术中，采用双重图形工艺形成互连结构，往往需要采用多层掩膜结构，在通过光刻刻蚀进行图形的转移过程中往往会产生图形尺寸的偏移。
本发明的技术方案提供一种互连结构的形成方法，可以避免所述图形尺寸的偏移，提高所述互连结构尺寸的准确性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供衬底100，所述衬底100表面具有介质层110。
所述衬底100为半导体衬底，所述半导体衬底内形成有半导体器件（图中未示出）。所述衬底100还可以是形成在半导体衬底（未示出）上的介质材料层，所述介质材料层内形成有插塞等互连结构。
所述介质层110作为层间介质层，后续在所述介质层110内形成互连结构。本实施例中，所述介质层110包括刻蚀阻挡层101、绝缘层102和保护层103。
所述刻蚀阻挡层101的材料为SiN、SiCN或SiONCH，所述刻蚀阻挡层101的厚度为所述刻蚀阻挡层101一方面保护衬底100内的半导体器件或互连结构不受后续工艺的影响，另一方面作为刻蚀绝缘层102的停止层，并且可以防止在所述绝缘层102内形成的互连结构的金属向下层扩散。本实施例中，所述刻蚀阻挡层101的材料为SiN。
所述绝缘层102的材料为低K介质材料，所述低K介质材料的介电常数为2.45～3。低K介质材料一般是在氧化硅中或者多孔氧化硅中掺入碳元素来降低材料的K值，所述绝缘层102的材料为碳化硅、碳氧化硅、有机硅氧烷聚合物、氟碳化合物等低K介质材料。所述绝缘层102采用旋涂或化学气相沉积工艺形成。在所述绝缘层102内形成互连结构，可以降低互连线之间的电容，降低互连线的时间常数，减少电路信号的延迟。本实施例中，所述绝缘层102的材料为氟碳化合物。
本实施例中，所述保护层103的材料为SiOC。由于绝缘层102采用的低K介质材料一般是在氧化硅中或者多孔氧化硅中掺入碳元素来降低材料的K值，所以本实施例中，采用与绝缘层102的材料更为接近的SiOC作为保护层材料。并且，本实施例中，采用化学气相沉积工艺，通过控制反应过程的参数，使形成的SiOC具有疏水性。具体的所述保护层103的形成工艺为：反应温度为350℃～400℃，反应压力为2托～10托，采用气体为OMCET(八甲基环硅四氧烷)、O2和He的混合气体，其中OMCET(八甲基环硅四氧烷)的流量为50sccm～1000sccm，O2的流量为200sccm～1000sccm，He的流量为200sccm～1000sccm，采用上述工艺形成具有疏水性的SiOC层，作为保护层103，更有利于后续工艺中在所述保护层103表面形成由有机材料构成的第三光刻图形和第四光刻图形。
在本发明的其他实施例中，所述保护层103的材料可以是SiO2、SiON。所述保护层103的形成工艺为化学气相沉积工艺，所述保护层103的厚度为所述保护层103作为绝缘层102的保护层，使其在后续工艺中不受损伤，并且还可以作为最终填充金属进行平坦化的停止层。
请参考图2，在所述介质层110表面形成记忆层120。
所述记忆层120的材料为TiN、TaN或SiC等材料。所述记忆层120可以采用化学气相沉积或者物理气相沉积工艺形成。所述记忆层120的厚度为 所述记忆层120后续作为刻蚀介质层110的掩膜层。由于所述记忆层120的硬度较大，作为掩膜层可以确保对刻蚀图形的控制准确性。
请参考图3，在所述记忆层120表面形成硬掩膜层130，所述硬掩膜层130的材料含有碳元素。
所述硬掩膜层130不会与后续灰化工艺中采用的氧气或者含氧的气体产生反应，并且可以保护所述记忆层120不与灰化气体产生反应。
由于所述硬掩膜层130含有碳元素，在后续刻蚀记忆层120、介质层110的过程中，所述硬掩膜层130的图形侧壁表面更容易产生聚合物，使侧壁更加垂直，有助于更好的控制刻蚀图形的准确性。
后续在硬掩膜层130表面形成的光刻图形采用的是有机材料，大多为疏水性材料，所以选择具有疏水性的硬掩膜层130可以更有利于形成所述光刻图形，提高光刻图形的质量。
本实施例中，采用的硬掩膜层130的材料为SiOC，通过控制反应过程的参数，使形成的SiOC具有疏水性。具体的，形成所述硬掩膜层的方法为：反应温度为350℃～400℃，反应压力为2托～10托，采用气体为OMCET(八甲基环硅四氧烷)、O2和He的混合气体，其中OMCET(八甲基环硅四氧烷)的流量为50sccm～1000sccm，O2的流量为200sccm～1000sccm，He的流量为200sccm～1000sccm。采用上述方法可以形成具有疏水性的SiOC作为硬掩膜层130。
请参考图4，在所述硬掩膜层130表面形成第一光刻图形。
形成所述第一光刻图形的方法包括：在所述硬掩膜层130表面依次形成第一光刻衬底层141、第一抗反射层142和第一图形化光刻胶层143。
所述第一光刻衬底层141的材料为有机材料，例如碳氢化合物等。采用旋涂法形成所述第一光刻衬底层141，所述第一光刻衬底层141的厚度为 由于所述光刻衬底层141的表面平整度较高，可以提高后续形成的底部抗反射层142和光刻胶层143的质量。
所述第一光刻衬底层141与硬掩膜层130之间具有较高的刻蚀选择性。所述第一光刻衬底层141与硬掩膜层130之间具有较好的粘附性，可以提高形成的所述第一光刻图形的质量。在光刻的过程中，所述光刻图形的尺寸会有一定程度改变，可以通过调整所述第一光刻衬底层141的厚度来调整最后在硬掩膜层130上形成的开口的尺寸。后续以所述第一光刻衬底层141作为刻蚀硬掩膜层130的掩膜，可以降低需要形成的光刻胶层143的厚度，可以有效提高光刻的分辨率，从而形成更为准确的光刻图形。
所述第一抗反射层142采用有机抗反射材料形成，可以减少光刻过程中，光线的反射作用。所述第一抗反射层142的厚度为
所述第一图形化光刻胶层143的图形定义了后续刻蚀所述硬掩膜层130形成第一开口的位置。
在本发明的其他实施例中，也可以在硬掩膜层表面形成所述第一光刻胶层作为第一光刻图形，或者在硬掩膜层表面依次形成第一抗反射层和第一光刻胶层作为第一光刻图形。
请参考图5，以所述第一图形化光刻胶层143为掩膜，刻蚀所述第一抗反射层142（请参考图4）、第一光刻衬底层141（请参考图4）和硬掩膜层130（请参考图4），在所述硬掩膜层130（请参考图4）内形成第一开口201。
所述未被第一图形光刻胶层143覆盖的部分第一抗反射层首先被刻蚀掉，剩余部分第一抗反射层作为第一抗反射层142a，暴露出部分第一光刻衬底层的材料；所述暴露的部分第一光刻衬底层被刻蚀掉，剩余部分第一光刻衬底层作为第一光刻衬底层141a，暴露出部分硬掩膜层的表面。然后刻蚀所述硬掩膜层未被覆盖的部分，以所述记忆层120为刻蚀停止层，在所述硬掩膜层内形成第一开口201，剩余部分硬掩膜层作为硬掩膜层130a。
刻蚀所述第一抗反射层142、第一光刻衬底层141和所述硬掩膜层130可以采用同一刻蚀工艺一步完成，或者分步骤完成。刻蚀所述硬掩膜层130时，所述硬掩膜层130的刻蚀速率大于记忆层120的刻蚀速率，从而可以完全去除所述未被覆盖的硬掩膜层130。
采用CxFyHz（x>0，y>0，z≧0）作为刻蚀气体，O2、H2或He作为辅助气体，采用等离子体工艺刻蚀所述硬掩膜层130，所述CxFyHz（x>0，y>0，z≧0）气体可以是CF4、C2F6、C3F8或CH2F2等。
所述刻蚀气体CxFyHz（x>0，y>0，z≧0）在刻蚀过程中与被刻蚀材料会发生反应形成多碳聚合物，附着在被刻蚀材料表面，由于刻蚀气体不与所述多碳聚合物发生反应，所以所述多碳聚合物可以起到一定的刻蚀保护作用。但是干法刻蚀中，刻蚀气体等离子化后具有一定的能量，形成在硬掩膜层与刻蚀方面垂直表面的聚合物很容易就被破坏掉，从而垂直方向的刻蚀可以继续，而形成在所述第一开口201侧壁的聚合物则被保留下来，从而使侧壁的刻蚀停止。而由于所述硬掩膜层130a中含有碳元素，在刻蚀过程中，所述开口201的侧壁上更容易形成所述多碳聚合物，对侧壁起到刻蚀保护作用，从而使形成的第一开口201的侧壁可以更加垂直。
本实施例中，采用的是CH2F2和He的混合气体进行等离子体刻蚀，其中，CH2F2的流量为10sccmm～200sccm，He的流量为10sccm～100sccm。
请参考图6，去除所述第一光刻衬底层141a、第一抗反射层142a和第一图形化光刻胶层143（请参考图5）。
具体的，采用灰化工艺或化学试剂去除所述第一光刻衬底层141a、第一抗反射层142a和第一图形化光刻胶层143。由于所述第一光刻衬底层141a、第一抗反射层142a和第一图形化光刻胶层143均为有机材料，所以可以同时去除。
请参考图7，在所述硬掩膜层130a表面形成第二光刻图形。
具体的，形成所述第二光刻图形的方法与上述形成第一光刻图形的方法相同。在所述硬掩膜层130a表面一次形成第二光刻衬底层151、第二抗反射层152、第二图形化光刻胶层153。
所述第二光刻衬底层151的材料为有机材料，可以是有机抗反射材料，例如底部抗反射材料等。所述第二光刻衬底层151的厚度为所述第二光刻衬底层151与硬掩膜层130a之间具有较好的粘附性，可以提高形成的所述第二光刻图形的质量。
所述第二抗反射层152采用有机抗反射材料形成，可以减少光刻过程中，光线的反射作用。所述第二抗反射层152的厚度为
所述第二图形化光刻胶层153的图形定义了后续刻蚀所述硬掩膜层130a形成第二开口的位置。所述第二开口的位置位于相邻第一开口之间。
在本发明的其他实施例中，也可以不形成所述第二光刻衬底层151或第二抗反射层152，也可以只形成所述第二图形化光刻胶层153作为第二光刻图形。
请参考图8，以所述第二图形化光刻胶层153为掩膜，刻蚀所述第二抗反射层152（请参考图7）、第二光刻衬底层151（请参考图7）和硬掩膜层130a（请参考图7），在所述硬掩膜层130a（请参考图7）内形成第二开口202。
所述未被第二图形光刻胶层153覆盖的部分第二抗反射层首先被刻蚀掉，剩余部分第二抗反射层作为第二抗反射层152a，暴露出部分第二光刻衬底层的表面；所述暴露的部分第二光刻衬底层被刻蚀掉，剩余部分第二光刻衬底层作为第二光刻衬底层151a，暴露出部分硬掩膜层130a的表面。然后刻蚀所述硬掩膜层130a未被覆盖的部分，以所述记忆层120为刻蚀停止层，在所述硬掩膜层130a内形成第二开口202，剩余部分硬掩膜层作为硬掩膜层130b。
刻蚀所述第二抗反射层152、第二光刻衬底层151和所述硬掩膜层130a可以采用同一刻蚀工艺一步完成，或者分步骤完成。刻蚀所述硬掩膜层130a时，所述硬掩膜层130a的刻蚀速率大于记忆层120的刻蚀速率，从而可以完全去除所述未被覆盖的硬掩膜层130a。
采用CxFyHz（x>0，y>0，z≧0）作为刻蚀气体，O2、H2或He作为辅助气体，采用等离子体工艺刻蚀所述硬掩膜层130a，所述CxFyHz（x>0，y>0，z≧0）气体可以是CF4、C2F6、C3F8或CH2F2等。
所述刻蚀气体CxFyHz在刻蚀过程中与被刻蚀材料发生反应形成多碳聚合物，附着在被刻蚀材料表面，由于刻蚀气体不与所述多碳聚合物发生反应，所以所述多碳聚合物可以起到一定的刻蚀保护作用。但是干法刻蚀中，刻蚀气体等离子化后具有一定的能量，形成在硬掩膜层130a与刻蚀方面垂直表面的聚合物很容易就被破坏掉，从而垂直方向的刻蚀可以继续，而形成在所述第二开口202侧壁的聚合物则被保留下来，从而使侧壁的刻蚀停止。而由于所述硬掩膜层130a中含有碳元素，在刻蚀过程中，所述第二开口202的侧壁上更容易形成所述多碳聚合物，对侧壁起到刻蚀保护作用，从而使形成的第二开口202的侧壁可以更加垂直。
所述相邻第二开口202之间的距离与相邻第一开口201之间的距离接近，所述第二开口202与第一开口201之间的距离较小，当所述距离小于光刻分辨率时，将无法通过一次光刻工艺形成。所述本实施例中，采用双重图形技术，通过第一光刻图形和第二光刻图形，分别形成所述第一开口201和第二开口202，可以获得较小的工艺节点。
请参考图9，去除所述第二光刻图形。
具体的，采用灰化工艺或化学试剂去除所述第二光刻衬底层151a、第二抗反射层152a和第二图形化光刻胶层153。由于所述第二光刻衬底层111a、第二抗反射层152a和第二图形化光刻胶层153均为有机材料，所以可以同时去除。
请参考图10，以所述硬掩膜层130b为掩膜刻蚀所述记忆层120（请参考图9），暴露出介质层110的部分表面。
具体的，采用干法刻蚀工艺刻蚀所述记忆层120，所述刻蚀气体可以是Cl2、O2、N2、Ar、NF3、SF6、HBr、SiCl4中的一种或几种气体，去除所述未被硬掩膜层130b覆盖的部分记忆层，形成图形化的记忆层120a。所述硬掩膜层130b保护所述图形化的记忆层120a在刻蚀过程中不受损伤，并且所述硬掩膜层130b还可以保护记忆层120a在后续的灰化工艺中不与灰化气体产生反应。
以所述硬掩膜层130b为掩膜刻蚀所述记忆层120，同时将所述第一开口201和第二开口202的图形同时转移到所述记忆层120b中。同时刻蚀所述记忆层，采用同样的刻蚀工艺和条件，可以避免分步刻蚀情况下产生的刻蚀速率或深度不同等产生的图形偏差。
并且所述记忆层的硬度较大，在后续刻蚀过程中，作为后续刻蚀工艺的掩膜可以确保掩膜图形不产生变化。
请参考图11，在所述硬掩膜层130b表面形成第三光刻图形。
具体的，本实施例中，形成所述第三光刻图形的方法与形成所述第二光刻图形的方法相同，依次在所述硬掩膜层130b表面形成第三光刻衬底层161、第三抗反射层162和第三图形化光刻胶层163，并且所述第三光刻衬底层161填充满所述第一开口201和第二开口202（参考图10）。
在本发明的其他实施例例中，也可以只形成所述第三图形化光刻胶层作为第三光刻图形，或者形成第三抗反射层和第三图形化光刻胶层作为第三光刻图形。
所述第三图形化光刻胶层163的图形开口位于第一开口201上方，定义了后续形成的第一通孔的位置和通孔的宽度。所述第三图形化光刻胶层163的图形开口的宽度小于第一开口201的宽度。
在本发明的其他实施例中，所述第三图形光刻胶层163的图形开口还可以是位于第二开口202的上方。
请参考图12，以所述第三图形化光刻胶层163为掩膜，刻蚀所述第三抗反射层162（请参考图11）、第三光刻衬底层161（请参考图11）、保护层103和绝缘层102（请参考图11），形成第一部分通孔301。
所述未被第三图形光刻胶层163覆盖的部分第三抗反射层首先被刻蚀掉，剩余部分第三抗反射层作为第三抗反射层162a，暴露出部分第三光刻衬底层的表面；所述暴露的部分第三光刻衬底层被刻蚀掉，剩余部分第三光刻衬底层作为第三光刻衬底层161a，暴露出部分保护层103的表面。然后刻蚀所述保护层103、和绝缘层102，形成被刻蚀后的保护层103a和绝缘层102a，在第一开口201下方形成第一部分通孔301，所述第一部分通孔301的底部高于所述绝缘层102a的底面。
刻蚀所述第三抗反射层162、第三光刻衬底层161和保护层103和绝缘层102可以采用同一刻蚀工艺一步完成，或者分步骤完成。
请参考图13，去除所述第三光刻图形。
具体的，采用灰化工艺或化学试剂去除所述第三光刻衬底层161a、第三抗反射层162a和第二图形化光刻胶层163。由于所述第三光刻衬底层161a、第三抗反射层162a和第三图形化光刻胶层163均为有机材料，所以可以同时去除。
请参考图14，在所述硬掩膜层130b表面形成第四光刻图形。
具体的，本实施例中，形成所述第四光刻图形的方法与形成所述第三光刻图形的方法相同，依次在所述硬掩膜层130b表面形成第四光刻衬底层171、第四抗反射层172和第四图形化光刻胶层173，并且所述第四光刻衬底层171填充满所述第一开口201、第一部分通孔301（请参考图13）。
在本发明的其他实施例中，也可以在硬掩膜层130b表面形成第四光刻胶层作为第四光刻图形，或者在硬掩膜层130b表面依次形成所述第四抗反射层和第四图形化光刻胶层作为第四光刻图形。
所述第四图形化光刻胶层173的图形开口位于第二开口202上方，定义了后续形成的第二通孔的位置和宽度。所述第四图形化光刻胶层173的图形开口的宽度小于第二开口202的宽度。
在本发明的其他实施例中，所述第四图形光刻胶层173的图形开口还可以是位于第一开口201的上方。
请参考图15，以所述第四图形化光刻胶层173为掩膜，刻蚀所述第四抗反射层172（请参考图14）、第四光刻衬底层171（请参考图14）、保护层103a和绝缘层102a（请参考图14），形成第二部分通孔302。
所述未被第四图形光刻胶层173覆盖的部分第四抗反射层首先被刻蚀掉，剩余部分第四抗反射层作为第四抗反射层172a，暴露出部分第四光刻衬底层的表面；所述暴露的部分第四光刻衬底层被刻蚀掉，剩余部分第四光刻衬底层第四光刻衬底层171a，暴露出部分保护层103a（请参考图14）的表面。然后刻蚀所述保护层103a、和绝缘层102a，形成被刻蚀后的保护层103b和绝缘层102b，在第二开口202下方形成第二部分通孔302，所述第二部分通孔302的底部高于所述绝缘层102b的底面。并且所述第二部分通孔302的底部与第一部分通孔301（请参考图13）的底部齐平。
刻蚀所述第四抗反射层172、第四光刻衬底层171和保护层103a和绝缘层102a可以采用同一刻蚀工艺一步完成，或者分步骤完成。
请参考图16，去除所述第四光刻图形。
具体的，采用灰化工艺或化学试剂去除所述第四光刻衬底层171a、第四抗反射层172a和第四图形化光刻胶层173（请参考图15）。由于所述第四光刻衬底层171a、第四抗反射层172a和第四图形化光刻胶层173均为有机材料，所以可以同时去除。
请参考图17，以所述硬掩膜层130b、记忆层120a为掩膜刻蚀所述保护层103b、绝缘层102b和刻蚀阻挡层101（请参考图16）形成第一沟槽401、第一通孔402以及第二沟槽403、第二通孔404。
采用干法刻蚀工艺，以所述硬掩膜层130b、记忆层120a作为掩膜，刻蚀所述保护层103b、绝缘层102b形成第一沟槽401和第二沟槽403。本实施例中所述硬掩膜层130b和保护层103b采用的材料为SiOC，采用CH2F2和He的混合气体作为刻蚀气体。
所述刻蚀气体CH2F2在刻蚀过程中与被刻蚀材料发生反应形成多碳聚合物，附着在被刻蚀材料表面，由于刻蚀气体不与所述多碳聚合物发生反应，所以所述多碳聚合物可以起到一定的刻蚀保护作用。由于本实施例中，所述硬掩膜层130b和保护层103b采用的材料为SiOC，含有碳元素，在刻蚀过程中，所述硬掩膜层130b和保护层103b的侧壁上更容易形成所述多碳聚合物，对侧壁起到刻蚀保护作用，从而使形成的刻蚀图形的侧壁更加垂直，提高图形的准确性。
并且，在刻蚀所述保护层103b、绝缘层102b形成第一沟槽401和第二沟槽403的同时，所述刻蚀气体还会刻蚀所述第一部分通孔301和第二部分通孔302下方的绝缘层102b和刻蚀阻挡层101（请参考图16），暴露出衬底100的表面，形成被刻蚀后的刻蚀阻挡层101a，以及第一通孔402和第二通孔404。所述第一沟槽401和第一通孔402形成第一双大马士革结构，所述第二沟槽403和第二通孔404形成第二双大马士革结构。
由于，相邻第一通孔402和第二通孔404之间的距离较小，所以，需要采用双图形工艺，分别通过第三光刻图形和第四光刻图形定义出所述第一通孔402和第二通孔404的位置。
后续，在所述第一沟槽401、第一通孔402和第二沟槽403和第二通孔404内形成金属层，并以所述绝缘层102b为停止层，对所述金属层进行平坦化并去除所述保护层103b、记忆层120a和硬掩膜层130b。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种互连结构的形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有介质层；
在所述介质层表面形成记忆层；
在所述记忆层表面形成硬掩膜层，所述硬掩膜层的材料为具有疏水性的SiOC；
在所述硬掩膜层表面形成第一光刻图形；
以所述第一光刻图形为掩膜，采用CxFyHz作为刻蚀气体刻蚀所述硬掩膜层，形成第一开口，其中x>0、y>0、z≧0；
去除所述第一光刻图形，在所述硬掩膜层表面形成第二光刻图形；
以所述第二光刻图形为掩膜，采用CxFyHz作为刻蚀气体刻蚀所述硬掩膜层形成第二开口，所述第二开口位于第一开口之间，其中x>0、y>0、z≧0；
去除所述第二光刻图形；
沿所述第一开口和第二开口刻蚀所述记忆层，将所述记忆层图形化，暴露出介质层的部分表面；
在所述硬掩膜层表面形成第三光刻图形，以所述第三光刻图形为掩膜，刻蚀第一开口下方的介质层，形成第一部分通孔；
去除所述第三光刻图形，在所述硬掩膜层表面形成第四光刻图形，以所述第四光刻图形为掩膜，刻蚀第二开口下方的介质层，形成第二部分通孔；
去除所述第四光刻图形；
以所述具有第一开口和第二开口的硬掩膜层、图形化后的记忆层为掩膜刻蚀所述介质层，同时形成第一沟槽、第一通孔以及第二沟槽、第二通孔。
2.根据权利要求1所述的互连结构的形成方法，其特征在于，所述介质层包括位于所述衬底表面的刻蚀阻挡层、位于所述刻蚀阻挡层表面的绝缘层和位于所述绝缘层表面的保护层。
3.根据权利要求2所述的互连结构的形成方法，其特征在于，所述刻蚀阻挡层的材料为SiN、SiCN或SiONCH。
4.根据权利要求2所述的互连结构的形成方法，其特征在于，所述刻蚀阻挡层的厚度为
5.根据权利要求2所述的互连结构的形成方法，其特征在于，所述绝缘层的材料为低K介质材料。
6.根据权利要求5所述的互连结构的形成方法，其特征在于，所述绝缘层的材料为介电常数为2.45～3的介质材料。
7.根据权利要求2所述的互连结构的形成方法，其特征在于，所述保护层的材料为SiO2、SiON或SiOC。
8.根据权利要求2所述的互连结构的形成方法，其特征在于，所述保护层的厚度为
9.根据权利要求1所述的互连结构的形成方法，其特征在于，所述记忆层的材料为TiN、TaN或SiC。
10.根据权利要求1所述的互连结构的形成方法，其特征在于，所述记忆层的厚度为
11.根据权利要求1所述的互连结构的形成方法，其特征在于，所述硬掩膜层的厚度为
12.根据权利要求1所述的互连结构的形成方法，其特征在于，形成所述第一光刻图形的方法包括：在所述硬掩膜层表面依次形成第一光刻衬底层、第一抗反射层和第一图形化光刻胶层。
13.根据权利要求12所述的互连结构的形成方法，其特征在于，所述第一光刻衬底层的厚度为所述第一抗反射层的厚度为所述第一图形化光刻胶层的厚度为
14.根据权利要求1所述的互连结构的形成方法，其特征在于，形成所述第二光刻图形的方法包括：在所述硬掩膜层表面依次形成第二光刻衬底层，所述第二光刻衬底层填充满所述第一开口，在所述第二光刻衬底层表面依次形成第二抗反射层和第二图形化光刻胶层。
15.根据权利要求1所述的互连结构的形成方法，其特征在于，还包括：在所述第一沟槽、第一通孔和第二沟槽、第二通孔内形成金属层。
CN201310157853.1A 2013-04-28 2013-04-28 互连结构的形成方法 Active CN104124203B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310157853.1A CN104124203B (zh) 2013-04-28 2013-04-28 互连结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310157853.1A CN104124203B (zh) 2013-04-28 2013-04-28 互连结构的形成方法

Publications (2)

Publication Number Publication Date
CN104124203A CN104124203A (zh) 2014-10-29
CN104124203B true CN104124203B (zh) 2017-11-03

Family

ID=51769569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310157853.1A Active CN104124203B (zh) 2013-04-28 2013-04-28 互连结构的形成方法

Country Status (1)

Country Link
CN (1) CN104124203B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990105B (zh) * 2015-01-27 2019-01-08 中芯国际集成电路制造(上海)有限公司 硬掩膜层的制作方法、层间介质层的制作方法及半导体器件
US9412648B1 (en) * 2016-01-11 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Via patterning using multiple photo multiple etch
CN107492517B (zh) * 2016-06-12 2020-05-08 中芯国际集成电路制造(上海)有限公司 互连结构及形成方法
CN109148272B (zh) * 2017-06-16 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10755926B2 (en) * 2017-11-20 2020-08-25 International Business Machines Corporation Patterning directly on an amorphous silicon hardmask
CN108751124B (zh) * 2018-05-21 2020-05-12 赛莱克斯微系统科技（北京）有限公司 一种制作带有沟道或空腔的半导体结构的方法
CN113745150A (zh) * 2020-05-29 2021-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114200796B (zh) * 2020-09-02 2024-01-26 中芯国际集成电路制造(上海)有限公司 对准标记及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1616714A (zh) * 2004-07-19 2005-05-18 北京北方微电子基地设备工艺研究中心有限责任公司 减小微沟道效应的多晶硅刻蚀工艺
CN101207018A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 抗反射层的形成方法及其用于制造双镶嵌结构的方法
CN101399192A (zh) * 2007-09-30 2009-04-01 中芯国际集成电路制造(上海)有限公司 栅极及nmos晶体管的制作方法
CN102087993A (zh) * 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 沟槽形成方法
CN102737983A (zh) * 2012-07-05 2012-10-17 中微半导体设备(上海)有限公司 半导体结构的形成方法
TW201250773A (en) * 2011-06-02 2012-12-16 United Microelectronics Corp Manufacturing method for dual damascene structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1616714A (zh) * 2004-07-19 2005-05-18 北京北方微电子基地设备工艺研究中心有限责任公司 减小微沟道效应的多晶硅刻蚀工艺
CN101207018A (zh) * 2006-12-22 2008-06-25 中芯国际集成电路制造(上海)有限公司 抗反射层的形成方法及其用于制造双镶嵌结构的方法
CN101399192A (zh) * 2007-09-30 2009-04-01 中芯国际集成电路制造(上海)有限公司 栅极及nmos晶体管的制作方法
CN102087993A (zh) * 2009-12-04 2011-06-08 中芯国际集成电路制造(上海)有限公司 沟槽形成方法
TW201250773A (en) * 2011-06-02 2012-12-16 United Microelectronics Corp Manufacturing method for dual damascene structure
CN102737983A (zh) * 2012-07-05 2012-10-17 中微半导体设备(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN104124203A (zh) 2014-10-29

Similar Documents

Publication Publication Date Title
CN104124203B (zh) 互连结构的形成方法
JP5925546B2 (ja) 半導体装置の製造方法
US7371684B2 (en) Process for preparing electronics structures using a sacrificial multilayer hardmask scheme
US9373580B2 (en) Dual hard mask lithography process
JP5638413B2 (ja) マスクパターンの形成方法
JP3757213B2 (ja) 半導体装置の製造方法
US20030219988A1 (en) Ashable layers for reducing critical dimensions of integrated circuit features
CN107037699A (zh) 标记结构的形成方法
TW201841221A (zh) 用以降低微影瑕疵之方法與圖案轉移之方法
JP2009094279A (ja) ホールパターンの形成方法および半導体装置の製造方法
CN108231662A (zh) 形成取代接触窗的方法
CN102881648A (zh) 金属互连结构的制作方法
CN104465508B (zh) 空气隙的形成方法
JP2008218999A (ja) 半導体装置の製造方法
CN108574010A (zh) 半导体结构及其形成方法
KR20090049524A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성 방법
CN102820260B (zh) 提高通孔图形性能表现的方法
US8227176B2 (en) Method for forming fine pattern in semiconductor device
US9455156B2 (en) Method of making a semiconductor device using multiple layer sets
KR100727439B1 (ko) 금속 배선 형성 방법
TW200824002A (en) Method for fabricating semiconductor device
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
TWI550684B (zh) 雙鑲嵌結構之製作方法
CN102299097B (zh) 一种金属连线刻蚀方法
JP5164446B2 (ja) 半導体素子の微細パターン形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant