CN108751124B - 一种制作带有沟道或空腔的半导体结构的方法 - Google Patents
一种制作带有沟道或空腔的半导体结构的方法 Download PDFInfo
- Publication number
- CN108751124B CN108751124B CN201810490512.9A CN201810490512A CN108751124B CN 108751124 B CN108751124 B CN 108751124B CN 201810490512 A CN201810490512 A CN 201810490512A CN 108751124 B CN108751124 B CN 108751124B
- Authority
- CN
- China
- Prior art keywords
- etching
- channel
- silicide
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 76
- 239000010410 layer Substances 0.000 claims abstract description 42
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 29
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 29
- 230000008569 process Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 229920000642 polymer Polymers 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 230000008021 deposition Effects 0.000 claims abstract description 12
- 239000011241 protective layer Substances 0.000 claims abstract description 9
- 230000003647 oxidation Effects 0.000 claims abstract description 5
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910003910 SiCl4 Inorganic materials 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims description 4
- -1 silicon halide Chemical class 0.000 claims description 4
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical group Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 239000007789 gas Substances 0.000 abstract description 37
- 238000000708 deep reactive-ion etching Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 229910020177 SiOF Inorganic materials 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 150000004820 halides Chemical class 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910020163 SiOCl Inorganic materials 0.000 description 1
- 229910020175 SiOH Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 125000001967 indiganyl group Chemical group [H][In]([H])[*] 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00619—Forming high aspect ratio structures having deep steep walls
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
- B81C1/00055—Grooves
- B81C1/00063—Trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Analytical Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Geometry (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种制作带有沟道或空腔的半导体结构的方法，包括：准备半导体基底，所述半导体基底的上表面具有图形化的光阻层，下表面具有底部氧化层；以SF6、O2、NF3及硅化物作为刻蚀气体进行第一刻蚀，在未被光阻层阻挡的部分形成具有一定深度的第一沟道；以O2与硅化物作为沉积气体在所述光阻层和第一沟道的表面上沉积第一聚合物保护层；以SF6、O2、He及硅化物作为刻蚀气体进行第二刻蚀，至漏出底部氧化层时停止，形成第二沟道。本发明通过改进DRIE工艺，尤其是改变了刻蚀时的气体组分，减小了沟道侧壁的粗糙度，解决了沟道底部上形成微坑的问题。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种制作带有沟道或空腔的半导体结构的方法。
背景技术
随着半导体技术的发展，芯片性能的进一步提升受到了芯片面积的严重制约，因此利用3D堆叠技术在垂直方向增加芯片密度成为了新的技术发展方向。尤其是在新兴的MEMS(为机械系统)技术领域，利用体硅工艺制作具有高深宽比的机械机构成为了新的需求。
在现有技术中，制作高深宽比结构的技术之一是DRIE(深反应刻蚀)。常用的DRIE工艺由BOSCH公司开发，通常包括使用SF6刻蚀半导体基底材料，和使用C4F8沉积聚合物两步，循环运用这两步实现深腔刻蚀。
在BOSCH的DRIE工艺中，每一次循环结束后没有足够的时间去稳定反应，使得沟道内壁粗糙度较差，且同一批晶圆片的沟道内壁状况一致性差异大，即使在刻蚀下一片晶圆片前清洁沟道内壁也不能有效解决该问题。这会导致后续的工艺，如TSV(硅通孔)品质不稳定，降低整个芯片的电特性。
发明内容
有鉴于此，本申请实施例提供了一种制作带有沟道或空腔的半导体结构的方法，能够有效地解决现有技术中沟道内壁状况一致性差的技术问题。
本发明提供了一种制作带有沟道或空腔的半导体结构的方法，其特征在于，包括以下步骤：准备半导体基底，所述半导体基底的上表面具有图形化的光阻层，下表面具有底部氧化层；以SF6、O2、NF3及硅化物作为刻蚀气体进行第一刻蚀，在未被光阻层阻挡的部分形成具有一定深度的第一沟道；以O2与硅化物作为沉积气体在所述光阻层和第一沟道的表面上沉积第一聚合物保护层；以SF6、O2、He及硅化物作为刻蚀气体进行第二刻蚀，至漏出底部氧化层时停止，形成第二沟道。
本发明实施例提供的制作带有沟道或空腔的半导体结构的方法，通过改进DRIE工艺，尤其是改变了刻蚀时的气体组分，减小了沟道侧壁的粗糙度。进一步的，还通过改变沉积时的气体组分，解决了传统DRIE工艺在刻蚀沟道时，会在沟道底部侧壁上形成微坑的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的一个实施例提供的一种制作带有沟道或空腔的半导体结构的方法示意图；
图2为本发明的一个实施例提供的半导体基底结构的示意图；
图3为本发明的一个实施例在经过所述第一刻蚀后的半导体基底结构示意图；
图4为本发明的一个实施例在经过所述沉积保护后的半导体基底结构示意图；
图5为本发明的一个实施例在经过所述第二刻蚀后的半导体基底结构示意图；
图6为采用传统DRIE工艺制作深沟结构时侧壁粗糙度示意图；
图7为采用本发明的已给实施例制作深沟结构时侧壁粗糙度示意图。
其中，附图标记分别为：
半导体基底100；图形化光阻层200；底部氧化层300；第一沟道400；第一聚合物保护层500；第二沟道600。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“耦合”、“连接”应做广义理解，例如，“连接”可以是直接连接，也可以通过中间媒介间接连接，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本发明的一个实施例中，提供了一种制作带有沟道或空腔的半导体结构的方法，包括以下步骤：
S101，准备半导体基底，所述半导体基底的上表面具有图形化的光阻层，下表面具有底部氧化层。
在一种实施例中，所述半导体基底100材料是硅。优选的，所述半导体基底100是体硅晶圆，所述体硅晶圆的厚度为100-500微米。所述图形化的光阻层200旋涂在体硅晶圆的上表面，在一种实施例中，所述图形化的光阻层200厚度为5-20微米，光阻层开口间隙为5-100微米。
在一种实施例中，所述底部氧化层完全覆盖体硅晶圆的下表面，厚度为0.5-2微米，优选的，所述底部氧化层为teos-oxide。
S102，以SF6、O2、NF3及硅化物作为刻蚀气体进行第一刻蚀，在未被光阻层阻挡的部分形成具有一定深度的第一沟道。
由于半导体基底未被光阻层阻挡的部分表面有自然生成的氧化物层，所述氧化物层会对半导体基底形成保护，因此第一刻蚀必须要能够有效突破所述氧化物层。在本发明的一个实施例中，采用SF6、O2、NF3及硅化物作为刻蚀气体进行第一刻蚀，其中SF6的离子及自由基用于刻蚀硅和光阻层；硅化物与氧气在光阻层的顶部及侧壁反应生成SiO2起到保护作用；O2与Si和F反应，在沟道的侧壁上生成SiOF聚合物保护沟壁免于SF6的离子及自由基的刻蚀；NF3主要用于刻蚀氧化物层、底部光刻胶以及第一沟道侧壁上的聚合物SiOF，实现对侧壁形貌的控制。
优选的，所述刻蚀气体内的硅化物为硅的卤化物，进一步优选的，所述刻蚀气体内的硅化物为SiCl4。在刻蚀气体内添加硅的卤化物，尤其是SiCl4能够在沟道侧壁上生成坚固的附着物SiOF，而在传统DRIE工艺中，C4F8在沟道侧壁上无法生成足够坚固的聚合物，也就无法有效保护沟道侧壁的微结构免于SF6的离子及自由基的攻击，这就使得沟道侧壁粗糙度无法控制。
优选的，为了增加刻蚀深度，刻蚀腔内需保持低压，具体的，所述腔压小于100毫托。
优选的，所述第一刻蚀的持续时间大于30秒，这就解决了传统DIRE工艺中每一步循环后气体状态不稳定的问题，降低了刻蚀过程中因产生超预期的副产物而刻蚀中止的问题。
在本发明的一个实施例中，所述第一刻蚀时的刻蚀气体还包括He，优选的所述气体成分配比为：SF6占30％，O2占20％，硅化物占20％，He占20％，NF3占10％，采用上述成分配比的刻蚀气体能够使得沟道形貌最优化。
进一步的，在本发明的一个实施例中，所述SF6的流量为10sccm～2000sccm；所述O2的流量为10sccm-500sccm；所述硅化物的流量为50sccm-200scm；所述He的流量为10sccm-500sccm；所述NF3的流量为10sccm-300sccm。
在本发明的一个实施例中，为了保持沟道侧壁垂直，可采用如下方案切换至步骤S103：当刻蚀至预设深宽比的三分之一至二分之一之间时，如果此时沟道形貌已经开始发生倾斜，则停止步骤S102，执行步骤S103。
S103以O2与硅化物作为沉积气体在所述光阻层和第一沟道的表面上沉积第一聚合物保护层。
在本发明的一个实施例中，硅化物与O2在光阻层的底部和边缘以及第一沟道的侧壁上反应生成聚合物保护层，用于保护它们在步骤S104中不受到SF6的离子及自由基的刻蚀。
优选的，所述刻蚀气体内的硅化物为硅的卤化物，进一步优选的，所述刻蚀气体内的硅化物为SiCl4。在刻蚀气体内添加硅的卤化物，尤其是SiCl4能够在沟道侧壁上生成坚固的附着物SiOCl2，而在传统DRIE工艺中，仅仅只通过在刻蚀气体内添加C4F8来在沟道侧壁上生成聚合物，但这种聚合物不够坚固，也就无法有效保护沟道侧壁的微结构免于SF6的离子及自由基的攻击，这就使得沟道侧壁粗糙度无法控制。
优选的，为了保证第一聚合物保护层的生成质量，刻蚀腔内需保持高压，具体的，所述腔压大于150毫托。
优选的，所述沉积的持续时间大于20秒，这就解决了传统DIRE工艺中每一步循环后气体状态不稳定的问题，降低了刻蚀过程中因产生超预期的副产物而刻蚀中止的问题。
在本发明的一个实施例中，所述沉积气体成分配比为：O2占40％，硅化物占60％，采用上述成分配比的沉积气体能够使得聚合物质量最好。
S104，以SF6、O2、He及硅化物作为刻蚀气体进行第二刻蚀，至漏出底部氧化层时停止，形成第二沟道。
在本发明的一个实施例中，SF6的离子及自由基用于刻蚀硅；O2与Si和F反应，在沟道的侧壁上生成SiOF保护沟壁免于SF6的离子及自由基的刻蚀；He用于降低SF6的浓度以去除沟道底部的聚合物使刻蚀得更深。
优选的，所述刻蚀气体内的硅化物为硅的卤化物，进一步优选的，所述刻蚀气体内的硅化物为SiCl4。在刻蚀气体内添加硅的卤化物，尤其是SiCl4能够在沟道侧壁上生成坚固的附着物SiOF，而在传统DRIE工艺中，C4F8在沟道侧壁上无法生成足够坚固的聚合物，也就无法有效保护沟道侧壁的微结构免于SF6的离子及自由基的攻击，这就使得沟道侧壁粗糙度无法控制。
优选的，为了增加刻蚀深度，进行所述第二刻蚀时，腔压大于第一刻蚀时的腔压，持续时间也大于第一刻蚀的持续时间。
在本发明的一个实施例中，所述第二刻蚀气体成分配比为：SF6占20％，O2占20％，硅化物占20％，He占40％，采用上述成分配比的刻蚀气体能够使得沟道形貌最优化，且刻蚀深度更深。
在本发明的一个实施例中，所述第二刻蚀时的刻蚀气体还包括HBr，增加HBr能够使得刻蚀的各向异性性能更优，也就能够刻蚀得更深。与此同时，需要降低刻蚀时的腔压，增加刻蚀时间，并且保证HBr在气体内的占比，如此才能实现在刻蚀Si的同时生成SiBrX去保护光阻和沟底。
进一步的，在本发明的一个实施例中，所述SF6的流量为10sccm～2000sccm；所述O2的流量为10sccm-500sccm；所述硅化物的流量为50sccm-200scm；所述He的流量为10sccm-500sccm；所述NF3的流量为10sccm-300sccm；所述HBr的流量为5sccm-200sccm。
在所述步骤S104中进行第二刻蚀时采用终点检测工艺，当检测到刻蚀至底部氧化层时，第二刻蚀自动停止。而在传统工艺中，即使采用了终点检测工艺，往往也难以实现预期的效果，这是因为在各个步骤中未对光阻层等非硅部分形成足够的保护，因此在刻蚀时会产生杂质信号，使得终点检测装置因采集到错误信号而停止。
在本发明的一个实施例中，在步骤S104之后还包括步骤S105。
S105，以HBr、O2和He作为沉积气体在光阻层和第二沟道的表面上形成第二聚合物保护层。
在本发明的一个实施例中，HBr用于刻蚀Si，同时产生H2和SiBrX，SiBrX沉积会保护保护底部氧化层和光阻层的形貌。O2与Si和H2反应，会在沟道侧壁上生成SiOH聚合物保护沟道侧壁。O2还能够清除沟底残余的Si上生成的SiBrX，直到刻蚀全部完成。
在传统的DRIE工艺中，在沟道底氧化层中间会产生微坑，在沟道侧壁的底部会产生刻痕，在本发明中，通过在步骤S105中采用大于步骤S104时的腔压和小于步骤S104时的偏压电能，就能够避免所述微坑和刻痕的产生。
本发明通过增加传统DRIE工艺步骤、改变刻蚀气体成分、改优化刻蚀参数等一系列方法，提供了一种新的制造带有深沟或空腔的半导体结构的方法，采用本发明所述的方法所刻蚀的深沟道侧壁粗糙度小，一致性好，且沟道底部没有微坑和刻痕，在后续工艺中不仅难以发生断裂的情况，也保证了电性能的稳定。如图6所示，采用传统DRIE工艺刻蚀深沟结构，侧壁粗糙度大于100纳米，而采用本发明工艺刻蚀深沟结构，如图7所示，侧壁粗糙度小于50纳米。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种制作带有沟道或空腔的半导体结构的方法，其特征在于，包括以下步骤：
准备半导体基底，所述半导体基底的上表面具有图形化的光阻层，下表面具有底部氧化层；
以SF6、O2、NF3及硅化物作为刻蚀气体进行第一刻蚀，在未被光阻层阻挡的部分形成具有一定深度的第一沟道；
以O2与硅化物作为沉积气体在所述光阻层和第一沟道的表面上沉积第一聚合物保护层；
以SF6、O2、He及硅化物作为刻蚀气体进行第二刻蚀，至漏出底部氧化层时停止，形成第二沟道，所述第一刻蚀和第二刻蚀的执行时间均不小于20秒，所述第二刻蚀时腔体内的气压大于所述第一刻蚀时腔体内的气压。
2.如权利要求1所述的方法，其特征在于，所述半导体基底材料是硅。
3.如权利要求1所述的方法，其特征在于，所述硅化物是硅的卤化物。
4.如权利要求1所述的方法，其特征在于，所述硅化物是SiCl4。
5.如权利要求1所述的方法，其特征在于，进行第一刻蚀时的气体还包括He。
6.如权利要求1所述的方法，其特征在于，第二刻蚀时的持续时间长于第一刻蚀时的持续时间。
7.如权利要求1所述的方法，其特征在于，进行第二刻蚀时采用终点检测工艺，当检测到刻蚀至底部氧化层时，第二刻蚀自动停止。
8.如权利要求1所述的方法，其特征在于，在所述第二刻蚀步骤后还包括：
以HBr、O2和He作为沉积气体在光阻层和第二沟道的表面上形成第二聚合物保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810490512.9A CN108751124B (zh) | 2018-05-21 | 2018-05-21 | 一种制作带有沟道或空腔的半导体结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810490512.9A CN108751124B (zh) | 2018-05-21 | 2018-05-21 | 一种制作带有沟道或空腔的半导体结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108751124A CN108751124A (zh) | 2018-11-06 |
| CN108751124B true CN108751124B (zh) | 2020-05-12 |
Family
ID=64007374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810490512.9A Active CN108751124B (zh) | 2018-05-21 | 2018-05-21 | 一种制作带有沟道或空腔的半导体结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108751124B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429122B (zh) * | 2019-08-07 | 2024-05-24 | 昆山梦显电子科技有限公司 | 硅基微显示屏及其制备方法 |
| CN113555281A (zh) * | 2021-07-09 | 2021-10-26 | 赛莱克斯微系统科技（北京）有限公司 | 一种去除光刻胶的方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6743727B2 (en) * | 2001-06-05 | 2004-06-01 | International Business Machines Corporation | Method of etching high aspect ratio openings |
| CN101988196B (zh) * | 2009-08-07 | 2013-09-04 | 中微半导体设备(上海)有限公司 | 深反应离子刻蚀方法及其气体流量控制装置 |
| CN102122635B (zh) * | 2010-01-08 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 沟槽阵列的形成方法 |
| CN102398887B (zh) * | 2010-09-14 | 2015-02-18 | 中微半导体设备(上海)有限公司 | 一种深孔硅刻蚀方法 |
| CN104124203B (zh) * | 2013-04-28 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
| CN103390581A (zh) * | 2013-07-26 | 2013-11-13 | 中微半导体设备(上海)有限公司 | 硅通孔刻蚀方法 |
-
2018
- 2018-05-21 CN CN201810490512.9A patent/CN108751124B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108751124A (zh) | 2018-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020166838A1 (en) | Sloped trench etching process | |
| CN102398887B (zh) | 一种深孔硅刻蚀方法 | |
| US20140187050A1 (en) | Method for isotropic etching | |
| KR20110011571A (ko) | 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법 | |
| TWI612579B (zh) | 高深寬比的淺溝槽隔離蝕刻方法 | |
| CN108751124B (zh) | 一种制作带有沟道或空腔的半导体结构的方法 | |
| KR102317697B1 (ko) | 에칭 방법 | |
| CN109151690B (zh) | 麦克风的制造方法 | |
| CN107611027A (zh) | 一种改善深硅刻蚀侧壁粗糙度的方法 | |
| CN103050434A (zh) | 硅通孔的刻蚀方法 | |
| CN107369623B (zh) | 形成电子器件的方法 | |
| JP2012043993A (ja) | 半導体装置の製造方法 | |
| CN104810245A (zh) | 改善沟槽形貌方法 | |
| CN106501899B (zh) | 一种二氧化硅的刻蚀方法 | |
| JP4617158B2 (ja) | シリコン層および不動態層を有する層系、シリコン層上に不動態層を形成する方法およびこれらの使用 | |
| WO2014094538A1 (zh) | 深硅刻蚀方法 | |
| US8628676B2 (en) | Plasma etching method | |
| CN114121639A (zh) | 一种圆滑沟槽的制作方法及圆滑沟槽结构 | |
| CN113035699A (zh) | 半导体器件的制造方法 | |
| CN113764268A (zh) | 制作半导体装置的沟槽结构的干式蚀刻方法 | |
| JP2010087130A (ja) | 半導体装置の製造方法 | |
| KR100518520B1 (ko) | 반도체장치의 실리콘막 식각방법 | |
| CN107665856B (zh) | 用于形成接触孔的方法与等离子体刻蚀方法 | |
| US20230360925A1 (en) | Method For Etching High Aspect Ratio Features Within A Dielectric Using A Hard Mask Stack Having Multiple Hard Mask Layers | |
| KR20020046466A (ko) | 반도체소자의 커패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220427 Address after: 101407 room 329-04, third floor, building 13, yard 53, Yanqi street, Yanqi Economic Development Zone, Huairou District, Beijing Patentee after: Beijing Haichuang Microchip Technology Co.,Ltd. Address before: 100176 No. 2208, second floor, building D, building 33, No. 99, Kechuang 14th Street, economic and Technological Development Zone, Daxing District, Beijing (centralized office area) Patentee before: SILEX MICROSYSTEMS TECHNOLOGY (BEIJING) Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221109 Address after: Room 2607, Block A, North Ring Center, No. 18, Yumin Road, Xicheng District, Beijing 100032 (Desheng Park) Patentee after: Beijing Sai Microelectronics Co.,Ltd. Address before: 101407 room 329-04, third floor, building 13, yard 53, Yanqi street, Yanqi Economic Development Zone, Huairou District, Beijing Patentee before: Beijing Haichuang Microchip Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |