CN107611027A - 一种改善深硅刻蚀侧壁粗糙度的方法 - Google Patents
一种改善深硅刻蚀侧壁粗糙度的方法 Download PDFInfo
- Publication number
- CN107611027A CN107611027A CN201710702048.0A CN201710702048A CN107611027A CN 107611027 A CN107611027 A CN 107611027A CN 201710702048 A CN201710702048 A CN 201710702048A CN 107611027 A CN107611027 A CN 107611027A
- Authority
- CN
- China
- Prior art keywords
- sidewall roughness
- etching
- silicon
- roughness
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开一种改善深硅刻蚀侧壁粗糙度的方法，包括以下步骤：沉积步骤，在刻蚀所形成的高深宽比结构的侧壁上沉积一定厚度的硅层；刻蚀步骤，对所述硅层进行各向同性刻蚀；以及判断步骤，判断侧壁粗糙度是否达到预设值，若判断为侧壁粗糙度尚未达到预定值则返回到上述沉积步骤从而重复上述沉积步骤至所述刻蚀步骤的循环，若判断为侧壁粗糙度已经达到预定值则结束工艺。通过循环执行沉积步骤和刻蚀步骤能够有效改善深硅刻蚀侧壁粗糙度，获得平滑度更高的形貌，同时避免所形成的高深宽比结构的尺寸偏离预设尺寸，满足器件设计需求。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种改善深硅刻蚀侧壁粗糙度的方法。
背景技术
随着集成电路和微机电系统(MEMS)技术的不断发展，深硅刻蚀技术应运而生，以满足3D封装技术的硅通孔刻蚀(TSV)和微机电系统硅衬底加工需求。
目前半导体制造领域主流的深硅刻蚀技术主要有湿法刻蚀和干法等离子刻蚀。湿法刻蚀硅的技术例如采用KOH等碱性液进行刻蚀，由于其对光刻胶不具有选择性以及对硅的晶向选择性腐蚀等限制，所以应用领域受到限制。而干法刻蚀被广泛应用于硅通孔刻蚀和微机电系统等领域。干法刻蚀方法中，博世(bosch)工艺以其高刻蚀速率，高深宽比刻蚀能力(超过50:1)，对掩膜的高选择比(超过100:1)脱颖而出。
博世工艺的特点为以下两步循环获得刻蚀深度：
(a)刻蚀步骤：在该步骤中通常采用SF6或NF3对Si基进行各向同性刻蚀硅。这些气体刻蚀硅基底具有很高的刻蚀速率，但是由于刻蚀为各向同性，导致侧壁形貌很难控制。为了减少对侧壁的刻蚀，引入了钝化步骤。
(b)钝化步骤：一般以C4F8作为沉积气体，沉积保护膜钝化已经刻蚀的侧壁，从而在后续刻蚀过程中保护侧壁不被刻蚀，得到高深宽比的刻蚀剖面。
由于博世工艺自身的特点，该方法获得的侧壁一般都有贝纹状(scallop)形貌，该形貌将严重影响侧壁粗糙度，所以在一些对侧壁光滑度有要求的应用场合下需要改善其粗糙度才能满足器件设计要求。
改善博世工艺主要有两类处理方法：第一类方法主要是通过改良博世工艺来改善贝状纹形貌，在专利文献1～4中分别记载了各种改良方案，包括偏置功率的设置、工艺参数的渐变等。但是此类方法并不能彻底消除贝状纹，而且由于增加了工艺难度以及复杂性，从而对工艺设备以及对参数控制提出了更高要求，此外这些改良方法在一定程度上牺牲了博世工艺的刻蚀极限深度和刻蚀速率。第二类方法主要在完成博世工艺刻蚀后，进行后处理来改善，在专利文献5～6中记载了相关方案。此类方法的局限性在于在后处理过程中会去除掉较厚的一层侧壁结构，使得硅槽的最终尺寸偏离预设尺寸。
专利文献1 CN104681406A；
专利文献2 CN104637866A；
专利文献3 CN103887164A；
专利文献4 CN104743496A；
专利文献5 US6846746B2；
专利文献6 CN103811416B。
发明内容
为了解决上述问题，本发明公开一种改善深硅刻蚀侧壁粗糙度的方法，在完成深硅刻蚀的工艺后对侧壁进行平坦化处理，包括以下步骤：沉积步骤，在刻蚀所形成的高深宽比结构的侧壁上沉积一定厚度的硅层；刻蚀步骤，对所述硅层进行各向同性刻蚀；以及判断侧壁粗糙度是否达到预设值，若判断为侧壁粗糙度尚未达到预定值则返回到上述沉积步骤从而重复上述沉积步骤至所述刻蚀步骤的循环，若判断为侧壁粗糙度已经达到预定值则结束。
本发明的改善深硅刻蚀侧壁粗糙度的方法中，优选为，所述硅层沉积厚度根据所述侧壁粗糙度进行设定。
本发明的改善深硅刻蚀侧壁粗糙度的方法中，优选为，所述沉积厚度与所述粗糙度值相同。
本发明的改善深硅刻蚀侧壁粗糙度的方法中，优选为，在所述刻蚀步骤中所述硅层的刻蚀厚度与所述硅层沉积厚度相同。
本发明的改善深硅刻蚀侧壁粗糙度的方法中，优选为，所述硅层为多晶硅或非晶硅。
本发明的改善深硅刻蚀侧壁粗糙度的方法中，优选为，采用低压力化学气相沉积法或脉冲等离子增强化学气相沉积法形成所述硅层。
本发明的改善深硅刻蚀侧壁粗糙度的方法中，优选为，在所述刻蚀步骤中，采用XeF2气体对所述硅层进行刻蚀。
本发明的改善深硅刻蚀侧壁粗糙度的方法中，优选为，所述高深宽比结构为深槽或通孔。
本发明的改善深硅刻蚀侧壁粗糙度的方法中，优选为，所述高深宽比结构采用博世工艺刻蚀形成。
本发明通过沉积步骤和刻蚀步骤循环执行的方式能够有效改善深硅刻蚀侧壁粗糙度，获得平滑度更高的形貌，同时避免所形成的高深宽比结构的尺寸偏离预设尺寸，满足器件设计需求。
附图说明
图1是改善深硅刻蚀侧壁粗糙度的方法的流程图。
图2是采用博世工艺形成的高深宽比结构的侧壁形貌示意图。
图3是经过沉积步骤后的高深宽比结构的侧壁形貌示意图。
图4是经过刻蚀步骤后的高深宽比结构的侧壁形貌示意图。
图5是多次重复沉积步骤和刻蚀步骤后的高深宽比结构的侧壁形貌示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，半导体器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
本发明的改善深硅刻蚀侧壁粗糙度的方法是在完成深硅刻蚀的工艺后对侧壁进行平坦化处理的方法。图1是改善深硅刻蚀侧壁粗糙度的方法的流程图。如图1所示，改善深硅刻蚀侧壁粗糙度的方法包括以下步骤：在沉积步骤S1中，在刻蚀所形成的高深宽比结构的侧壁上沉积一定厚度的硅层。具体而言，高深宽比结构可以是应用于MEMS器件的隔离沟槽，也可以是应用于3D互连的硅通孔。沉积硅层的方法例如是低压力化学气相沉积法(LPCVD)或脉冲等离子增强化学气相沉积法。硅层可以是多晶硅或非晶硅。经过沉积硅覆盖后侧壁粗糙度将有所下降。硅层沉积厚度根据侧壁粗糙度进行设定。优选地，硅层沉积厚度与侧壁粗糙度的值相同。也就是说，如果侧壁粗糙度为40nm，则将硅层沉积厚度也设定为40nm。这种设计方式更有利于提高平坦化处理的效率和效果。
在刻蚀步骤S2中，对所述硅层进行各向同性刻蚀。通常来说采用XeF2气体进行刻蚀。经过刻蚀后，侧壁粗糙度进一步下降，其原理为粗糙侧壁凸起处化学势相对较高，刻蚀反应比凹处更快，所以能起到降低粗糙度的作用。刻蚀的厚度优选与上述沉积步骤S1中所沉积的硅层厚度相同。这种厚度设计能够最大限度保证高深宽比结构的尺寸保持预设尺寸。
在判断步骤S3中，判断侧壁粗糙度是否达到预设值，若判断为侧壁粗糙度尚未达到预定值则返回到上述沉积步骤S1从而重复沉积步骤S1至刻蚀步骤S2的循环，若判断为侧壁粗糙度已经达到预定值则结束刻蚀工艺。由此，重复上述沉积步骤S1和刻蚀步骤S2，直至侧壁粗糙度达到预设值为止。
为了使描述更加直观，图2～图5中示出了针对采用博世工艺形成的高深宽比结构的侧壁粗糙度进行改善时各阶段侧壁形貌变化的示意图。图2是采用博世工艺形成的高深宽比结构的侧壁形貌示意图，可以看到侧壁具有明显的贝纹状形貌。图3是经过沉积步骤后的高深宽比结构的侧壁形貌示意图。从图3中可以看到，经过沉积硅覆盖后侧壁粗糙度有所下降。图4是经过刻蚀步骤后的高深宽比结构的侧壁形貌示意图。从图4中可以看到，经过各向同性刻蚀后，侧壁粗糙度进一步下降。重复进行沉积步骤S1至刻蚀步骤S2多次，直到侧壁粗糙度足够低，能够满足工艺要求为止。由此所得高深宽比结构的侧壁形貌如图5所示。以上以采用博世工艺形成高深宽比结构为例进行了说明，但是本发明不限定于此，形成高深宽比结构的方法可以是业界其它主流工艺，只要是所形成的高深宽比结构的侧壁粗糙度不能满足满足器件设计需求，需要进一步改善的情况，本发明的方法均可适用。
接下来，结合两个具体的实施例对本发明的改善深硅刻蚀侧壁粗糙度的方法进行更详细的阐述。
实施例1
本实施例中，采用博世工艺在硅衬底上刻蚀出直径10μm、深200μm的通孔，然后，清洗去除侧壁上的聚合物，所得到的通孔侧壁粗糙度为50nm。上述工艺均可采用常规工艺，在此不再赘述。
接下来，采用本发明的改善深硅刻蚀侧壁粗糙度的方法对通孔侧壁进行平坦化处理。首先，在沉积步骤S1中，采用低压力化学气相沉积法(LPCVD)，在通孔侧壁沉积50nm厚的非晶硅。其中，非晶硅生长温度设定为600℃，反应气体采用SiH4含量为5％的SiH4和He的混合气体，腔体压力为50mTorr，沉积时间为5min。然后，在刻蚀步骤S2中，采用气态XeF2以各向同性的方式刻蚀硅，刻蚀厚度约为50nm。
重复上述沉积步骤S1至刻蚀步骤S2的循环三次后，通孔侧壁的粗糙度降低到了5nm。
再次重复上述沉积步骤S1至刻蚀步骤S2的循环两次，通孔侧壁粗糙度降低到了1nm。从上述实施例可以看到，本发明的改善深硅刻蚀侧壁粗糙度的方法易于实现且效果显著，能够在较短的时间和频次内显著改善通孔侧壁的粗糙度(从50nm降至了1nm)。
实施例2
本实施例中，采用博世工艺在硅衬底上刻蚀出直径10μm、深200μm的深槽，然后，清洗去除侧壁上的聚合物，所得到的深孔侧壁粗糙度为55nm。上述工艺均可采用常规工艺，在此不再赘述。
接下来，采用本发明的改善深硅刻蚀侧壁粗糙度的方法对深槽侧壁进行平坦化处理。首先，在沉积步骤S1中，采用脉冲等离子增强化学气相沉积法在深槽侧壁沉积55nm厚的非晶硅。非晶硅生长温度为350℃，反应气体采用SiH4含量为5％的SiH4和He的混合气体，腔体压力为50mTorr，沉积时间为5min，功率为300W，脉冲的占空比为50％。然后，在刻蚀步骤S2中，采用气态XeF2以各向同性的方式刻蚀硅，刻蚀厚度约为55nm。
重复上述沉积步骤S1至刻蚀步骤S2的循环三次后，通孔侧壁粗糙度降至了7nm。
再次重复上述沉积步骤S1至刻蚀步骤S2的循环两次后，通孔侧壁粗糙度降至了1nm。
从上述实施例可以看到，本发明的改善深硅刻蚀侧壁粗糙度的方法易于实现且效果显著，能够在较短的时间和频次内显著改善深槽侧壁的粗糙度(从55nm降至了1nm)。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (9)
1.一种改善深硅刻蚀侧壁粗糙度的方法，在完成深硅刻蚀的工艺后对侧壁进行平坦化处理，其特征在于，
包括以下步骤：
沉积步骤，在刻蚀所形成的高深宽比结构的侧壁上沉积一定厚度的硅层；
刻蚀步骤，对所述硅层进行各向同性刻蚀；以及
判断步骤，判断侧壁粗糙度是否达到预设值，若判断为侧壁粗糙度尚未达到预定值则返回到上述沉积步骤从而重复上述沉积步骤至所述刻蚀步骤的循环，若判断为侧壁粗糙度已经达到预定值则结束。
2.根据权利要求1所述的改善深硅刻蚀侧壁粗糙度的方法，其特征在于，
所述硅层的沉积厚度根据所述侧壁粗糙度进行设定。
3.根据权利要求2所述的改善深硅刻蚀侧壁粗糙度的方法，其特征在于，
所述硅层的沉积厚度与所述粗糙度值相同。
4.根据权利要求1～3中任一项所述的改善深硅刻蚀侧壁粗糙度的方法，其特征在于，
在所述刻蚀步骤中所述硅层的刻蚀厚度与所述硅层的沉积厚度相同。
5.根据权利要求1所述的改善深硅刻蚀侧壁粗糙度的方法，其特征在于，
所述硅层为多晶硅或非晶硅。
6.根据权利要求5所述的改善深硅刻蚀侧壁粗糙度的方法，其特征在于，
采用低压力化学气相沉积法或脉冲等离子增强化学气相沉积法形成所述硅层。
7.根据权利要求1所述的改善深硅刻蚀侧壁粗糙度的方法，其特征在于，
在所述刻蚀步骤中，采用XeF2气体对所述硅层进行刻蚀。
8.根据权利要求1所述的改善深硅刻蚀侧壁粗糙度的方法，其特征在于，
所述高深宽比结构为深槽或通孔。
9.根据权利要求1所述的改善深硅刻蚀侧壁粗糙度的方法，其特征在于，
所述高深宽比结构采用博世工艺刻蚀形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710702048.0A CN107611027A (zh) | 2017-08-16 | 2017-08-16 | 一种改善深硅刻蚀侧壁粗糙度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710702048.0A CN107611027A (zh) | 2017-08-16 | 2017-08-16 | 一种改善深硅刻蚀侧壁粗糙度的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107611027A true CN107611027A (zh) | 2018-01-19 |
Family
ID=61064371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710702048.0A Pending CN107611027A (zh) | 2017-08-16 | 2017-08-16 | 一种改善深硅刻蚀侧壁粗糙度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107611027A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108550526A (zh) * | 2018-03-29 | 2018-09-18 | 上海集成电路研发中心有限公司 | 一种改善半导体鳍部表面粗糙度的方法 |
| CN112158796A (zh) * | 2020-09-01 | 2021-01-01 | 瑞声声学科技(深圳)有限公司 | 一种具有粗糙表面的硅片的制备方法以及硅片 |
| CN112158795A (zh) * | 2020-09-01 | 2021-01-01 | 瑞声声学科技(深圳)有限公司 | 一种具有粗糙表面的硅片的制备方法以及硅片 |
| WO2023284118A1 (zh) * | 2021-07-12 | 2023-01-19 | 长鑫存储技术有限公司 | 一种半导体结构的形成方法及半导体结构 |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417331A (ja) * | 1990-05-11 | 1992-01-22 | Sony Corp | ドライエッチング方法 |
| US6069091A (en) * | 1997-12-29 | 2000-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-situ sequential silicon containing hard mask layer/silicon layer plasma etch method |
| US20020055256A1 (en) * | 2000-11-09 | 2002-05-09 | Qing-Tang Jiang | Reducing copper line resistivity by smoothing trench and via sidewalls |
| TW540117B (en) * | 2002-05-24 | 2003-07-01 | Taiwan Semiconductor Mfg | Method for improving the roughness of the sidewall of a polysilicon layer in an etching process |
| CN101436536A (zh) * | 2007-11-13 | 2009-05-20 | 上海华虹Nec电子有限公司 | 对深沟槽内的多晶硅进行干法刻蚀的方法 |
| CN102986020A (zh) * | 2010-06-30 | 2013-03-20 | 康宁股份有限公司 | 对绝缘体基材上的硅进行精整的方法 |
| CN103094087A (zh) * | 2011-11-01 | 2013-05-08 | 上海华虹Nec电子有限公司 | 刻蚀沟槽多晶硅栅的方法 |
| JP2014013821A (ja) * | 2012-07-04 | 2014-01-23 | Samco Inc | 高アスペクト比の凹凸構造を有するシリコン基板の製造方法 |
| US20140027922A1 (en) * | 2012-07-24 | 2014-01-30 | Invensas Corporation | Via in substrate with deposited layer |
| CN103715131A (zh) * | 2012-09-29 | 2014-04-09 | 中国航天科技集团公司第九研究院第七七一研究所 | 大深宽比tsv通孔分步刻蚀和侧壁修饰方法 |
| CN103811416A (zh) * | 2014-02-27 | 2014-05-21 | 华进半导体封装先导技术研发中心有限公司 | 硅通孔侧壁的平坦化方法 |
| CN103839870A (zh) * | 2012-11-20 | 2014-06-04 | 中微半导体设备(上海)有限公司 | 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法 |
| CN104282619A (zh) * | 2013-07-03 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔的形成方法 |
| CN105225943A (zh) * | 2015-10-26 | 2016-01-06 | 中国科学院微电子研究所 | 一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法 |
| CN106935503A (zh) * | 2015-12-30 | 2017-07-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2017
- 2017-08-16 CN CN201710702048.0A patent/CN107611027A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0417331A (ja) * | 1990-05-11 | 1992-01-22 | Sony Corp | ドライエッチング方法 |
| US6069091A (en) * | 1997-12-29 | 2000-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-situ sequential silicon containing hard mask layer/silicon layer plasma etch method |
| US20020055256A1 (en) * | 2000-11-09 | 2002-05-09 | Qing-Tang Jiang | Reducing copper line resistivity by smoothing trench and via sidewalls |
| TW540117B (en) * | 2002-05-24 | 2003-07-01 | Taiwan Semiconductor Mfg | Method for improving the roughness of the sidewall of a polysilicon layer in an etching process |
| CN101436536A (zh) * | 2007-11-13 | 2009-05-20 | 上海华虹Nec电子有限公司 | 对深沟槽内的多晶硅进行干法刻蚀的方法 |
| CN102986020A (zh) * | 2010-06-30 | 2013-03-20 | 康宁股份有限公司 | 对绝缘体基材上的硅进行精整的方法 |
| CN103094087A (zh) * | 2011-11-01 | 2013-05-08 | 上海华虹Nec电子有限公司 | 刻蚀沟槽多晶硅栅的方法 |
| JP2014013821A (ja) * | 2012-07-04 | 2014-01-23 | Samco Inc | 高アスペクト比の凹凸構造を有するシリコン基板の製造方法 |
| US20140027922A1 (en) * | 2012-07-24 | 2014-01-30 | Invensas Corporation | Via in substrate with deposited layer |
| CN103715131A (zh) * | 2012-09-29 | 2014-04-09 | 中国航天科技集团公司第九研究院第七七一研究所 | 大深宽比tsv通孔分步刻蚀和侧壁修饰方法 |
| CN103839870A (zh) * | 2012-11-20 | 2014-06-04 | 中微半导体设备(上海)有限公司 | 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法 |
| CN104282619A (zh) * | 2013-07-03 | 2015-01-14 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔的形成方法 |
| CN103811416A (zh) * | 2014-02-27 | 2014-05-21 | 华进半导体封装先导技术研发中心有限公司 | 硅通孔侧壁的平坦化方法 |
| CN105225943A (zh) * | 2015-10-26 | 2016-01-06 | 中国科学院微电子研究所 | 一种氧化硅的各向异性湿法腐蚀工艺中控制倾角的方法 |
| CN106935503A (zh) * | 2015-12-30 | 2017-07-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108550526A (zh) * | 2018-03-29 | 2018-09-18 | 上海集成电路研发中心有限公司 | 一种改善半导体鳍部表面粗糙度的方法 |
| CN112158796A (zh) * | 2020-09-01 | 2021-01-01 | 瑞声声学科技(深圳)有限公司 | 一种具有粗糙表面的硅片的制备方法以及硅片 |
| CN112158795A (zh) * | 2020-09-01 | 2021-01-01 | 瑞声声学科技(深圳)有限公司 | 一种具有粗糙表面的硅片的制备方法以及硅片 |
| WO2022047977A1 (zh) * | 2020-09-01 | 2022-03-10 | 瑞声声学科技(深圳)有限公司 | 一种具有粗糙表面的硅片的制备方法以及硅片 |
| WO2022047978A1 (zh) * | 2020-09-01 | 2022-03-10 | 瑞声声学科技(深圳)有限公司 | 一种具有粗糙表面的硅片的制备方法以及硅片 |
| CN112158795B (zh) * | 2020-09-01 | 2023-09-01 | 瑞声声学科技(深圳)有限公司 | 一种具有粗糙表面的硅片的制备方法以及硅片 |
| CN112158796B (zh) * | 2020-09-01 | 2023-10-03 | 瑞声声学科技(深圳)有限公司 | 一种具有粗糙表面的硅片的制备方法以及硅片 |
| WO2023284118A1 (zh) * | 2021-07-12 | 2023-01-19 | 长鑫存储技术有限公司 | 一种半导体结构的形成方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107611027A (zh) | 一种改善深硅刻蚀侧壁粗糙度的方法 | |
| JP3659933B2 (ja) | 高アスペクト比の開口をエッチングする方法 | |
| TWI416609B (zh) | 電漿處理系統之用於將遮罩底切及凹口減至最少的方法 | |
| CN102044410B (zh) | 减少微负载的等离子体蚀刻方法 | |
| WO2011126621A2 (en) | Inorganic rapid alternating process for silicon etch | |
| CN108321079A (zh) | 半导体结构及其形成方法 | |
| CN104285283A (zh) | 半导体基板的制造方法 | |
| EP2887386B1 (en) | Method of etching | |
| TWI506692B (zh) | Substrate etching method | |
| CN104810245B (zh) | 改善沟槽形貌方法 | |
| CN106564855A (zh) | 一种深硅刻蚀方法 | |
| CN105584986A (zh) | 一种硅深孔刻蚀方法 | |
| CN103915369A (zh) | 沟槽填充方法 | |
| CN105679700B (zh) | 硅深孔刻蚀方法 | |
| CN104952788B (zh) | 一种斜孔刻蚀方法 | |
| CN105374737B (zh) | 抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法 | |
| CN110854019A (zh) | 半导体制造方法 | |
| CN103021925A (zh) | Sti的制作工艺、沟槽的刻蚀方法和光刻胶的处理方法 | |
| CN105206512A (zh) | 改进多重图形化掩膜层的方法 | |
| CN103700622A (zh) | 硅通孔的形成方法 | |
| CN107768375A (zh) | 一种分裂栅的栅极形成方法 | |
| CN106829851A (zh) | 一种改善mems器件牺牲层刻蚀粘结的方法 | |
| CN102693911A (zh) | 干法刻蚀方法 | |
| CN113764268A (zh) | 制作半导体装置的沟槽结构的干式蚀刻方法 | |
| CN103887164A (zh) | 一种深硅刻蚀方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180119 |
|
| RJ01 | Rejection of invention patent application after publication |