CN103839870A - 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法 - Google Patents
用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法 Download PDFInfo
- Publication number
- CN103839870A CN103839870A CN201210470510.6A CN201210470510A CN103839870A CN 103839870 A CN103839870 A CN 103839870A CN 201210470510 A CN201210470510 A CN 201210470510A CN 103839870 A CN103839870 A CN 103839870A
- Authority
- CN
- China
- Prior art keywords
- etching
- tsv
- silicon
- silicon via
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005530 etching Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 59
- 239000010703 silicon Substances 0.000 claims abstract description 59
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 12
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 229910052799 carbon Inorganic materials 0.000 claims description 12
- 229910052731 fluorine Inorganic materials 0.000 claims description 12
- 239000011737 fluorine Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 238000005516 engineering process Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，包含如下步骤：步骤1：在TSV刻蚀完成后，在反应腔中，对硅通孔的侧壁进行氧化；步骤2：在反应腔中，对经氧化后的硅通孔的侧壁进行刻蚀，去除硅通孔的侧壁经氧化所形成的氧化层。本发明能够大大减低硅通孔侧壁的粗糙度。
Description
技术领域
本发明涉及一种TSV刻蚀工艺，特别涉及一种用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法。
背景技术
随着集成电路的集成度不断提高，半导体技术也持续的飞速发展。目前半导体技术发展沿着摩尔定律走微细化道路发展到了22nm，已经接近其物理极限。此时，引入其他相关的新技术才能促成集成电路的进一步发展。其中，硅通孔（Through Silicon Via，TSV）技术是当今少有的一个正在快速发展，并且会广泛地影响到消费和工业类电子产品的技术领域，其带来的3-D IC集成正在不断促进多芯片集成和封装技术的发展。
TSV是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术，它实现了最短、最丰富的Z方向互连，将不同功能的芯片堆叠集成，可以同时实现更多的功能、更好的性能、更低的功耗和成本、争取更大的制造灵活性。
TSV技术中最为关键的就是刻蚀，即硅通孔的形成。由于半导体硅片衬底通常都具有相当的厚度，形成通孔的工艺为等离子体刻蚀工艺，目前，TSV刻蚀领域常用的技术为波什刻蚀工艺（Bosch process），能够形成深宽比相当高的垂直通孔。当保持较高的蚀刻率时，它用来维持垂直剖面以保持深蚀刻特性。甚至对于在蚀刻和钝化之间切换的极短的时间间隔内，在高放大率的检测下，仍然可以看见其粗糙的表面。这种粗糙度是不需要的，工艺工程师需要不断地将其最小化或者去除。
发明内容
本发明的目的是提供一种用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，能够大大减低硅通孔侧壁的粗糙度。
为了实现以上目的，本发明是通过以下技术方案实现的：
一种用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，首先形成硅通孔，还包含如下步骤：
步骤1：对硅通孔侧壁进行氧化，以形成氧化层；
步骤2：对经氧化后的硅通孔的侧壁进行刻蚀，去除硅通孔的侧壁经氧化所形成的氧化层。
在所述的步骤1中，采用含氧等离子体或者其他氧气体激发产生的等离子体对硅通孔的侧壁进行氧化。
所述的含氧等离子体或者含氧气体的等离子体为以下任一项或任多项：O2、O3、N2O、CO2、水蒸气。
在所述的步骤2中，采用含碳氟的等离子体对硅通孔的侧壁进行刻蚀。
所述的含碳氟的等离子体由以下任一项或任多项激发产生：C4F8、CF4、C4F6、CHF3、CH2F2。
所述的步骤2中的刻蚀的射频频率为双频，其中高频频率为27MHz ~60MHz，低频频率为2MHz ~13.56MHz。
所述的步骤2中刻蚀的工艺参数为：电源功率为200W~1000W，偏置功率为300W~1500W，反应腔的腔体气压为20Mt ~200Mt。
所述的步骤2中，采用含碳氟的等离子体、O2和/或Ar的等离子体进行刻蚀。
所述步骤2中，采用含碳氟的等离子体进行刻蚀时，其对氧化硅与硅的选择性的比例大于5:1。
经步骤2刻蚀后，硅通孔侧壁的不平整突起的高度小于等于51nm。
本发明与现有技术相比，具有以下优点：
能够大大减低硅通孔侧壁的粗糙度。
附图说明
图1为在TSV刻蚀后，硅通孔侧壁的形状示意图；
图2为本发明步骤1对硅通孔侧壁进行氧化的原理示意图；
图3为图2中氧化后的效果的原理示意图；
图4为本发明步骤2对氧化后的硅通孔侧壁进行刻蚀后的效果示意图；
图5a为图1的效果图；
图5b为图4的效果图。
具体实施方式
以下结合附图，通过详细说明一个较佳的具体实施例，对本发明做进一步阐述。
一种用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，首先形成硅通孔，还包含如下步骤：
步骤1：在TSV刻蚀完成后（硅通孔的状态如图1所示），在反应腔中，对硅通孔的侧壁1进行氧化，如图2和图3所示，硅通孔的侧壁1的粗糙表面将会被氧化成不同的形态，在两个相对平坦的关键区域之间或者在许多扇形中的凹处，即硅通孔的侧壁1的不平整突起11，为被氧化的更多的区域，粗糙表面的不平齐的氧化将在硅通孔的侧壁1产出一个不平齐的氧化层2，即硅通孔的侧壁1的不平整突起11处会产生相对更多的氧化层2（如图3所示）。在本实施例中，采用含氧等离子体或者其他氧气体激发产生的等离子体对硅通孔的侧壁1进行氧化，其中，含氧等离子体或者含氧气体的等离子体为以下任一项或任多项：O2、O3、N2O、CO2、水蒸气。
步骤2：在反应腔中，对经氧化后的硅通孔的侧壁1进行刻蚀，去除硅通孔的侧壁1经氧化所形成的氧化层。在本实施例中，采用含碳氟的等离子体对硅通孔的侧壁1进行刻蚀，其中，含碳氟的等离子体由以下任一项或者任多项激发产生：C4F8、CF4、C4F6、CHF3、CH2F2，当然，在步骤2中，还可以采用含碳氟的等离子体和其他气体（譬如：O2和/或Ar的等离子体）进行刻蚀。本步骤中的刻蚀的射频频率为双频，其中高频频率为27MHz~60MHz，低频频率为2MHz~13.56MHz。具体的刻蚀工艺参数为：电源功率：200W~1000W，偏置功率：300~1500W，反应腔的腔体气压：20~200Mt。在本实施例中，采用含碳氟的等离子体进行刻蚀时，其对氧化硅与硅的选择性的比例大于5:1，因此，氧化层能够快速去除，但是硅层损坏则非常微小，如图4所示，因此，可有效去除被更多氧化了的硅通孔侧壁1的不平整突起11。因此，经步骤2刻蚀后，硅通孔侧壁1的不平整突起11的高度不大于51nm（如图5b所示），由于TSV刻蚀后的不平整突起11的高度为238nm左右（如图5a所示），因此，大大减低了硅通孔侧壁1的粗糙度。
综上所述，本发明用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，大大减低了硅通孔侧壁的粗糙度。
上述实施方式只是对本发明的示例性说明而并非限定它的保护范围，因此，应当认识到上述的描述不应被认为是对本发明的限制。本领域技术人员阅读了上述内容后，对于本发明的所做的局部结构的等同替换，都将是显而易见的，都在本发明的保护范围之内。
Claims (10)
1.一种用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，首先形成硅通孔，其特征在于，还包含如下步骤：
步骤1：对硅通孔侧壁进行氧化，以形成氧化层；
步骤2：对经氧化后的硅通孔的侧壁进行刻蚀，去除硅通孔的侧壁经氧化所形成的氧化层。
2.如权利要求1所述的用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，其特征在于，在所述的步骤1中，采用含氧等离子体或者其他氧气体激发产生的等离子体对硅通孔的侧壁进行氧化。
3.如权利要求2所述的用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，其特征在于，所述的含氧等离子体或者含氧气体的等离子体为以下任一项或任多项：O2、O3、N2O、CO2、水蒸气。
4.如权利要求1所述的用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，其特征在于，在所述的步骤2中，采用含碳氟的等离子体对硅通孔的侧壁进行刻蚀。
5.如权利要求4所述的用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，其特征在于，所述的含碳氟的等离子体由以下任一项或任多项激发产生：C4F8、CF4、C4F6、CHF3、CH2F2。
6.如权利要求1或4所述的用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，其特征在于，所述的步骤2中的刻蚀的射频频率为双频，其中高频频率为27MHz ~60MHz，低频频率为2 MHz ~13.56MHz。
7.如权利要求6所述的用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，其特征在于，所述的步骤2中刻蚀的工艺参数为：电源功率为200W~1000W，偏置功率为300W~1500W，反应腔的腔体气压为20Mt ~200Mt。
8.如权利要求1或4所述的用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，其特征在于，所述的步骤2中，采用含碳氟的等离子体、O2和/或Ar的等离子体进行刻蚀。
9.如权利要求4所述的用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，其特征在于，所述步骤2中，采用含碳氟的等离子体进行刻蚀时，其对氧化硅与硅的选择性的比例大于5:1。
10.如权利要求1所述的用于TSV刻蚀中改善硅通孔侧壁粗糙度的方法，其特征在于，经步骤2刻蚀后，硅通孔侧壁的不平整突起的高度小于等于51nm。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210470510.6A CN103839870B (zh) | 2012-11-20 | 2012-11-20 | 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法 |
| TW102139827A TWI544540B (zh) | 2012-11-20 | 2013-11-01 | A method for improving the sidewall roughness of silicon vias in TSV etching |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210470510.6A CN103839870B (zh) | 2012-11-20 | 2012-11-20 | 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103839870A true CN103839870A (zh) | 2014-06-04 |
| CN103839870B CN103839870B (zh) | 2016-08-17 |
Family
ID=50803245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210470510.6A Active CN103839870B (zh) | 2012-11-20 | 2012-11-20 | 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103839870B (zh) |
| TW (1) | TWI544540B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107611027A (zh) * | 2017-08-16 | 2018-01-19 | 江苏鲁汶仪器有限公司 | 一种改善深硅刻蚀侧壁粗糙度的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070047016A (ko) * | 2005-11-01 | 2007-05-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 딥 트렌치 형성 방법 |
| TW200919606A (en) * | 2007-10-09 | 2009-05-01 | Shinko Electric Ind Co | Method of manufacturing substrate |
| TW201044461A (en) * | 2009-05-08 | 2010-12-16 | Lam Res Corp | Strip with reduced low-k dielectric damage |
| CN102315157A (zh) * | 2010-08-11 | 2012-01-11 | 上海集成电路研发中心有限公司 | 一种tsv通孔形成方法和tsv通孔修正方法 |
-
2012
- 2012-11-20 CN CN201210470510.6A patent/CN103839870B/zh active Active
-
2013
- 2013-11-01 TW TW102139827A patent/TWI544540B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070047016A (ko) * | 2005-11-01 | 2007-05-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 딥 트렌치 형성 방법 |
| TW200919606A (en) * | 2007-10-09 | 2009-05-01 | Shinko Electric Ind Co | Method of manufacturing substrate |
| TW201044461A (en) * | 2009-05-08 | 2010-12-16 | Lam Res Corp | Strip with reduced low-k dielectric damage |
| CN102315157A (zh) * | 2010-08-11 | 2012-01-11 | 上海集成电路研发中心有限公司 | 一种tsv通孔形成方法和tsv通孔修正方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107611027A (zh) * | 2017-08-16 | 2018-01-19 | 江苏鲁汶仪器有限公司 | 一种改善深硅刻蚀侧壁粗糙度的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201426849A (zh) | 2014-07-01 |
| TWI544540B (zh) | 2016-08-01 |
| CN103839870B (zh) | 2016-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7344867B2 (ja) | 水平表面上におけるＳｉＮの選択的堆積 | |
| TWI654760B (zh) | 具有組合遮罩之高深寬比蝕刻 | |
| CN103117216B (zh) | 避免浅沟槽隔离结构产生缺角的半导体器件的制作方法 | |
| JP6093929B2 (ja) | 高アスペクト比の凹凸構造を有するシリコン基板の製造方法 | |
| KR20130141436A (ko) | 식각 방법 | |
| CN101752291B (zh) | 浅沟槽隔离结构的制造方法 | |
| CN101800174A (zh) | 一种含碳层的等离子刻蚀方法 | |
| KR20110011571A (ko) | 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법 | |
| CN104658962A (zh) | 通孔的形成方法 | |
| CN102130045B (zh) | 通孔加工方法 | |
| CN102737961A (zh) | 减少光刻胶掩膜倒塌或移位的方法 | |
| CN102610560B (zh) | 通孔侧壁形貌修饰方法 | |
| US20090065479A1 (en) | Dry etching method of high-k film | |
| WO2009036053A2 (en) | Tuning via facet with minimal rie lag | |
| CN101562122B (zh) | 干法蚀刻方法以及硅片蚀刻方法 | |
| CN103839870B (zh) | 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法 | |
| CN105390433A (zh) | 半导体器件制造方法 | |
| JP2014150149A (ja) | エッチング方法及びエッチング装置 | |
| CN110854019A (zh) | 半导体制造方法 | |
| CN101567313A (zh) | 栅极制造方法 | |
| CN103700622A (zh) | 硅通孔的形成方法 | |
| CN101819933A (zh) | 一种含碳层的等离子刻蚀方法 | |
| CN113410136A (zh) | 一种碳化硅沟槽刻蚀方法 | |
| CN103887146B (zh) | 利用可切换功率发生器的高深宽比微结构刻蚀方法 | |
| JP5961794B2 (ja) | 高アスペクト比の凹凸構造を有するシリコン基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd. Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc. |
|
| CP01 | Change in the name or title of a patent holder |