JP6093929B2 - 高アスペクト比の凹凸構造を有するシリコン基板の製造方法 - Google Patents

高アスペクト比の凹凸構造を有するシリコン基板の製造方法 Download PDF

Info

Publication number
JP6093929B2
JP6093929B2 JP2012150578A JP2012150578A JP6093929B2 JP 6093929 B2 JP6093929 B2 JP 6093929B2 JP 2012150578 A JP2012150578 A JP 2012150578A JP 2012150578 A JP2012150578 A JP 2012150578A JP 6093929 B2 JP6093929 B2 JP 6093929B2
Authority
JP
Japan
Prior art keywords
silicon substrate
gas
etching
aspect ratio
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012150578A
Other languages
English (en)
Other versions
JP2014013821A (ja
Inventor
知行 野中
知行 野中
有輝 野田
有輝 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samco Inc
Original Assignee
Samco Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samco Inc filed Critical Samco Inc
Priority to JP2012150578A priority Critical patent/JP6093929B2/ja
Publication of JP2014013821A publication Critical patent/JP2014013821A/ja
Application granted granted Critical
Publication of JP6093929B2 publication Critical patent/JP6093929B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、高アスペクト比の凹凸構造を有するシリコン基板の製造方法に関する。特に、半導体装置やMEMSデバイスに用いられる、アスペクト比の大きいトレンチやビア、ピラー等を有するシリコン基板の製造方法に関する。
半導体装置は、トランジスタやダイオード、抵抗、キャパシタといった電子素子を半導体基板上に形成したものであり、単体の電子素子を形成したものから多数の電子素子を一括して形成した集積回路(LSI)まで、さまざまな半導体装置が提供されている。特に近年では、半導体装置の小型化、多機能化、高速化を進めるため、2次元構造のLSIチップを縦方向に積層した3次元実装LSIの開発が進められている。
3次元実装LSIを開発する上で鍵となる技術の一つに、積層されたLSIチップ間を電気的に接続するための実装技術がある。従来、LSIチップ間の電気接続は、金属細線を用いたワイヤボンディングにより行われてきた。これに対して、近年、シリコン貫通電極(TSV:Through-Silicon Via)を用いた実装技術(以下、TSV技術という)が提案され、その開発が進められている。TSVを作製する工程では、シリコン基板にビアと呼ばれる縦穴構造を形成し、その内壁に絶縁膜を形成した後、導電体を堆積させて電気配線を完成させる。また、高集積半導体では、ピラーと呼ばれる柱構造も作製される。
シリコン基板にこれら縦穴構造や柱構造を形成する主な方法に、誘導結合型プラズマ(Inductively Coupled Plasma:ICP)を用いた反応性イオンエッチング(Reactive Ion Etching:RIE)プロセスがある。反応性イオンエッチングプロセスはイオンやラジカルによってエッチングを行う方法であり、異方性エッチングや微細な加工に適している。
特に、縦穴構造や柱構造のアスペクト比(穴径に対する穴深さの比、柱径に対する柱高さの比)が大きい場合、ボッシュプロセスと呼ばれる方法が用いられる(特許文献1、2)。ボッシュプロセスは、SF6ガス等のエッチングガスを用いて穴を形成するプラズマエッチングの工程と、C4F8ガス等の堆積ガスを用いてフロロカーボン系ポリマーを保護膜として穴の内壁面に堆積させるプラズマデポジションの工程を交互に繰り返すプロセス(交番プロセス)により穴を掘り進めていく方法であり、アスペクト比100以上の縦穴構造や柱構造を形成することができる。
特開2007-311584号公報 国際公開第2008/75715号
図1に、ボッシュプロセスにより縦穴構造を形成する工程を示す。ボッシュプロセスでは、表面にマスク2が形成されたシリコン基板1に対して等方性エッチングを行う工程(図1(a))、エッチングにより形成した穴3の内壁(側壁及び底面)に保護膜4を堆積させる工程(図1(b))、及び底面の保護膜を除去するエッチング工程(図1(c))の3工程を1周期としたプロセスを複数周期繰り返す。ボッシュプロセスにより柱構造を形成する場合も同様に、上記各工程を繰り返し、目的とする柱構造以外の部分をエッチングにより除去する。
しかし、上記プロセスを繰り返してシリコンのエッチングを行うと、図1(d)に示すように縦穴構造の内側壁にスキャロップと呼ばれる凹凸5が形成される。ボッシュプロセスを用いて形成した縦穴構造の内側壁にCVD法などを用いて絶縁膜を堆積させる際、スキャロップの角部が核となり、局所的に堆積膜が成長してしまうため、均一な膜の成長が望めない。また、上記プロセスにより柱構造を形成する場合にも、柱構造の外側壁にスキャロップが形成され、その凹凸が柱構造の外側壁に均一な絶縁膜などを形成する妨げとなる。
本発明が解決しようとする課題は、ボッシュプロセスを用いてシリコン基板にアスペクト比の大きい(すなわち、高アスペクト比の)エッチングを行って縦穴構造等を形成する場合にその内側壁等を平坦化することができる、高アスペクト比の凹凸構造を有するシリコン基板の製造方法を提供することにある。ここでいう「凹凸構造」は上述した縦穴構造や柱構造を意味する。
上記課題を解決するために成された本発明は、プラズマエッチング装置を用いる、高アスペクト比の凹凸構造を有するシリコン基板の製造方法であって、
a) シリコン基板を反応性イオンエッチングプロセスによりエッチングする工程と、エッチングされた部分の内壁に保護膜を堆積させる工程を交互に繰り返すことにより、前記シリコン基板に縦壁を形成する第1工程と、
b)酸素ガス、一酸化二窒素ガス、一酸化窒素ガス、一酸化炭素ガス、及び水蒸気のうちの少なくとも1種類のガスを含む処理ガスを用いるとともに、前記シリコン基板に負のバイアス電圧を印加しつつ行う、前記縦壁の表面の凹凸の角部を選択的にエッチングして前記表面を平坦化する反応性イオンエッチングプロセスによりエッチングする第2工程と
を有することを特徴とする。
第1工程は上述したボッシュプロセスであり、エッチング工程(図1(a)及び(c))と堆積工程(図1(b))を交互に繰り返し行うことによりシリコン基板を掘り進めていくプロセスである。第1工程で縦穴構造を形成する場合は、該縦穴構造の内側壁が縦壁であり、そこに保護膜が堆積される。また、柱構造を形成する場合は、該柱構造の外側壁が縦壁であり、そこに保護膜が堆積される。すなわち、いずれの場合もエッチングされた部分の側壁である縦壁に保護膜が堆積される。この段階では、縦壁には、エッチング工程と堆積工程の繰り返しに伴い形成されるスキャロップが存在する。
第2工程が本発明に係る高アスペクト比の凹凸構造を有するシリコン基板の製造方法の特徴的な工程である。第2工程ではシリコン基板に負のバイアス電圧を印加する。これによりプラズマからシリコン基板に向かう方向に電気力線が発生するが、該電気力線はシリコン基板に形成された縦壁に存在するスキャロップの角部に集中する。処理ガスから生成されたイオンは電気力線に沿って加速されるため、スキャロップの角部が選択的にエッチングされる。
また、第2工程では、酸素ガス、一酸化二窒素ガス、一酸化窒素ガス、一酸化炭素ガス、及び水蒸気のうちの少なくとも1種類のガスを含む処理ガスを用いる。プラズマ化後の処理ガスに含まれる酸素ガスや酸素ラジカルは縦壁表面のシリコンを酸化して酸化シリコンを形成する。酸化シリコンのエッチングレートはシリコンより低いため、酸化シリコンの形成により、ラジカルによる等方性エッチングは抑制され、縦壁表面が保護される。
これらの結果、酸化シリコンで保護された縦壁表面のうち、スキャロップの角部においてのみ選択的にエッチングが進行する。
従って、本発明に係る高アスペクト比の凹凸構造を有するシリコン基板の製造方法を用いると、シリコン基板に高アスペクト比エッチングを行う場合に、その縦壁(縦穴の内側壁あるいは柱構造の外側壁)を平坦化することができる。
前記バイアス電圧は、例えば前記シリコン基板の載置台に設けられた電極に対し、ブロッキングコンデンサを介して高周波電圧を印加することにより生じさせることができる。こうして生じさせたバイアス電圧は自己バイアスと呼ばれる。
前記処理ガスには、プラズマ化によりフッ素ラジカルを生成するガスを混合することが望ましい。これにより、酸化シリコンのエッチング効率が高いフッ素ラジカルでスキャロップ角部のエッチングを行うことができる。
特に、SF6ガスを混合することが望ましい。SF6ガスからプラズマを発生させるとフッ素ラジカルが安定的に供給される。従って、第2工程におけるエッチングの効率をさらに高めることができる。
本発明に係る高アスペクト比の凹凸構造を有するシリコン基板の製造方法は、酸素原子を含む処理ガスを用いて縦壁(縦穴構造の内側壁または柱構造の外側壁)のスキャロップの角部を選択的にエッチングする第2工程を有している。そのため、シリコン基板を深掘りして縦穴構造等を形成する場合に、その縦壁を平坦化することができる。
ボッシュプロセスにおけるエッチング工程を説明する図。 本発明に係る一実施例において用いる誘導結合型反応性イオンエッチング装置の要部構成図。 本実施例における第1工程のエッチング条件を示す表。 本実施例の第2工程におけるエッチングについて説明する模式図。 本実施例における第1工程終了時点でシリコン基板に形成された縦穴構造の内壁の電子顕微鏡写真。 本実施例における第2工程終了時点でシリコン基板に形成された縦穴構造の内壁の電子顕微鏡写真。
以下、本発明に係る高アスペクト比の凹凸構造を有するシリコン基板の製造方法の実施形態について図面を用いて説明する。本実施例は、MEMSデバイスを製造するためにシリコン基板を掘り進めて縦穴構造をシリコン基板に形成する例である。
図2に、本実施例で使用する誘導結合型反応性イオンエッチング装置(ICP-RIE、製品名:RIE-800iPB。サムコ株式会社製。以下「エッチング装置」とする。)の要部構成図を示す。エッチング装置は、反応室10を有する。エッチングを行う反応室10の底部には、シリコン基板11を載置する平板状の下部電極(カソード)12が備えられており、該下部電極12はブロッキングコンデンサ16、第1整合器17を介して第1高周波電源18に接続されている。下部電極12には、ヘリウムガスを流通させる冷却ガス流路(図示なし)が設けられている。また、反応室10の側壁にはエッチングガスを導入するガス導入口14及び反応室10内を図示しない真空ポンプを用いて排気するためのガス排気口15が設けられている。反応室10の上部には、誘電体窓13を介して渦巻状のコイル21が備えられている。渦巻状のコイル21の片端は第2整合器22を介して第2高周波電源23に接続されており、他端は直接、第2高周波電源23に接続されている。
エッチングガスを反応室10のガス導入口14から導入した状態で渦巻状のコイル21に第2高周波電源23から高周波電力を供給すると、プラズマが発生してエッチングガスからラジカル、イオン、電子などが生成される。この状態で下部電極12に第1高周波電源18から高周波電力を供給すると、プラズマ中の電子は高周波により形成される電場の変動に追従して下部電極12に飛び込む。下部電極12にはブロッキングコンデンサ16が接続されているため、電子が飛び込むと下部電極12に負のバイアス電圧(自己バイアス)が印加され、下部電極12に向かってイオンが加速されるようになる。
以下、本実施例の高アスペクト比の凹凸構造を有するシリコン基板の製造方法の各工程について説明する。本実施例は、大きく分けて、シリコン基板に縦穴を形成する第1工程と、シリコン基板に形成された縦穴の側壁を平坦化する第2工程からなる。本実施例では、直径8インチ(200mm)、厚さ725μmのシリコン基板を用い、その上面に200μm四方の窓が設けられた厚さ5μmのフォトレジスト膜(マスク)を形成して、以下に説明する各工程を行った。
第1工程は、上述した、いわゆるボッシュプロセスである。第1工程では、表面にマスク2が形成されたシリコン基板1に対して等方性エッチングを行う工程(図1(a))、エッチングにより形成した穴3の内壁(側壁及び底面)に保護膜4を堆積させる工程(図1(b))、及び底面の保護膜を除去するエッチング工程(図1(c))の3工程を1周期としたプロセスを100周期繰り返し、深さ400μmの縦穴構造を形成した。第1工程に含まれる上記3工程の各処理条件(エッチング条件あるいは堆積条件)を図3に示す。図中のICPは第2高周波電源23から渦巻状のコイル21に供給する高周波電力、BIASは第1高周波電源18から下側電極に供給する高周波電力である。BIASは、底部の保護膜を除去するエッチング工程においてシリコン基板に負のバイアス電圧を印加し、イオンを穴の底部に向かって加速させて底部の保護膜を選択的にエッチングする際に使用する。これと対照的に、フッ素ラジカルにより等方性エッチングを行う工程ではBIASを使用しない。
第1工程終了後、続いて第2工程を行った。第1工程は3つの工程を周期的に行う工程であったが、第2工程は単一の工程である。エッチング条件は、SF6とO2の混合ガスの総流量を100〜1000sccm(流量比はSF6:O2=60:40〜30:70の範囲で制御)、ICP電力を1000W、BIAS電力を100Wとし、エッチング時間を300秒とした。
第2工程におけるエッチングについて説明する模式図を図4に示す。図4では理解を容易にするため、縦穴構造の一部を拡大し、またスキャロップ5の形状を実際よりも大きく示している。
第2工程ではシリコン基板に負のバイアス電圧を印加する。これによりプラズマからシリコン基板に向かう方向に電気力線が発生するが、該電気力線はシリコン基板に形成された縦穴構造の内側壁に存在するスキャロップ5の角部51に集中する(図4(a))。処理ガスから生成されたイオンは電気力線に沿って加速されるため、スキャロップ5の角部51にイオンが集中する。
また、第2工程では、酸素ガスを含む処理ガスを用いる。酸素ガスや、酸素ガスのプラズマ化により生成される酸素ラジカルは、縦穴構造の内壁のシリコンを酸化し、シリコンよりもエッチングレートが低い酸化シリコンを形成する。
これらの結果、酸化シリコンで保護された内壁表面のうち、スキャロップ5の角部51において集中的にエッチングが進行し、その他の内壁表面ではゆっくりエッチングが進行する。
第2工程開始時には、電気力線6はシリコン基板に形成された縦穴構造の入口付近のスキャロップ5の角部51に集中する(図4(a))。該角部51付近の内側壁が平坦化されると、縦穴構造のさらに奥にあるスキャロップの角部52に電気力線6が到達し、同じ過程が繰り返される(図4(b))。そして、縦穴構造の底面にまで電気力線6が到達すると、縦穴構造の全長にわたる内側壁の平坦化が完了する(図4(c))。
第1工程終了時点での縦穴構造の内側壁の電子顕微鏡写真を図5に、第2工程終了後の縦穴構造の内側壁の電子顕微鏡写真を図6に、それぞれ示す。図5(b)は図5(a)の拡大図、図6(b)は図6(a)の拡大図である。
図5と図6の比較から、第1工程終了時点で縦穴構造の内側壁に形成されていたスキャロップが、第2工程を行うことにより平坦化されていることが分かる。
上記実施例は一例であって、本発明の趣旨に沿って適宜変更や修正を行うことが可能である。上記実施例は特定の装置及び対象基板についてエッチングの条件を最適化したものであり、各処理条件は適宜に変更することができる。例えば、上記実施例では、ブロッキングコンデンサ16を介して下部電極12に高周波電流を供給することにより該下部電極12に負のバイアス電圧を印加する構成としたが、直流電圧により下部電極12に負のバイアス電圧を印加するようにしてもよい。
上記実施例はシリコン基板に縦穴構造を形成する例であるが、シリコン基板に柱構造を形成する場合にも上記実施例と同様の工程を行うことによりその外側壁を平坦化することができる。シリコン基板に柱構造を密に形成する場合には、上記実施例と同様に、柱構造の上部に存在するスキャロップ角部から順にエッチングされて外側壁が平坦化される。一方、柱構造を疎に形成する場合には、外側壁に形成されているスキャロップの各角部がほぼ同時に平坦化される。これは、スキャロップ角部に電気力線が集中する状態が異なるためであるが、スキャロップの角部に電気力線を集中させて該角部に向かってイオンを加速し、選択的にエッチングするという本願発明の技術的思想においては同じである。
上記実施例では、第2工程においてSF6とO2からなる混合ガスをエッチングガスとして用いたが、酸素ガスのみを用いても上記実施例と同様にエッチングを行うことができる。また、プラズマ化によって酸素ガス及び酸素ラジカルを生成させることができる一酸化二窒素ガスや一酸化窒素ガス、一酸化炭素ガス、水蒸気を用いても、上記実施例と同様に縦壁のシリコンを酸化して酸化シリコンを形成し、スキャロップの角部を選択的にエッチングすることができる。さらに、上記実施例ではエッチング効率を高めるフッ素ラジカルを供給するガスとしてSF6ガスを用いたが、他のフッ素系ガスを用いてフッ素ラジカルを供給してもよい。
1、11…シリコン基板
2…マスク
3…穴(縦穴構造)
4…保護膜
5…スキャロップ(凹凸)
51、52…角部
6…電気力線
10…反応室
12…下部電極
13…誘電体窓
14…ガス導入口
15…排気口
16…ブロッキングコンデンサ
17…第1整合器
18…第1高周波電源
21…コイル
22…第2整合器
23…第2高周波電源

Claims (4)

  1. プラズマエッチング装置を用いる、高アスペクト比の凹凸構造を有するシリコン基板の製造方法であって、
    a) シリコン基板を反応性イオンエッチングプロセスによりエッチングする工程と、エッチングされた部分の内壁に保護膜を堆積させる工程を交互に繰り返すことにより、前記シリコン基板に縦壁を形成する第1工程と、
    b)酸素ガス、一酸化二窒素ガス、一酸化窒素ガス、一酸化炭素ガス、及び水蒸気のうちの少なくとも1種類のガスを含む処理ガスを用いるとともに、前記シリコン基板に負のバイアス電圧を印加しつつ行う、前記縦壁の表面の凹凸の角部を選択的にエッチングして前記表面を平坦化する反応性イオンエッチングプロセスによりエッチングする第2工程と
    を有することを特徴とする高アスペクト比の凹凸構造を有するシリコン基板の製造方法。
  2. 前記バイアス電圧を、前記シリコン基板の載置台に設けられた電極に対し、ブロッキングコンデンサを介して高周波電圧を印加することにより生じさせることを特徴とする請求項1に記載の高アスペクト比の凹凸構造を有するシリコン基板の製造方法。
  3. 前記処理ガスに、プラズマ化によりフッ素ラジカルを生成するガスを混合することを特徴とする請求項1または2に記載の高アスペクト比の凹凸構造を有するシリコン基板の製造方法。
  4. 前記フッ素ラジカルを生成するガスがSF6ガスであることを特徴とする請求項3に記載の高アスペクト比の凹凸構造を有するシリコン基板の製造方法。
JP2012150578A 2012-07-04 2012-07-04 高アスペクト比の凹凸構造を有するシリコン基板の製造方法 Active JP6093929B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012150578A JP6093929B2 (ja) 2012-07-04 2012-07-04 高アスペクト比の凹凸構造を有するシリコン基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012150578A JP6093929B2 (ja) 2012-07-04 2012-07-04 高アスペクト比の凹凸構造を有するシリコン基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014013821A JP2014013821A (ja) 2014-01-23
JP6093929B2 true JP6093929B2 (ja) 2017-03-15

Family

ID=50109339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012150578A Active JP6093929B2 (ja) 2012-07-04 2012-07-04 高アスペクト比の凹凸構造を有するシリコン基板の製造方法

Country Status (1)

Country Link
JP (1) JP6093929B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109218945A (zh) * 2018-08-07 2019-01-15 瑞声科技(新加坡)有限公司 Mems结构的制造方法、mems结构及硅麦克风

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017204549A (ja) * 2016-05-11 2017-11-16 サムコ株式会社 半導体基板およびその製造方法
US9892969B2 (en) 2016-05-11 2018-02-13 Semiconductor Components Industries, Llc Process of forming an electronic device
IT201600096364A1 (it) * 2016-09-26 2018-03-26 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo microelettronico dotato di una superficie scura e dispositivo microelettronico
JP6472469B2 (ja) * 2017-02-15 2019-02-20 Sppテクノロジーズ株式会社 SiGe層のエッチング方法
CN107611027A (zh) * 2017-08-16 2018-01-19 江苏鲁汶仪器有限公司 一种改善深硅刻蚀侧壁粗糙度的方法
US20210403320A1 (en) 2018-10-31 2021-12-30 Hamamatsu Photonics K.K. Method for manufacturing semiconductor substrate, method for manufacturing damascene wiring structure, semiconductor substrate, and damascene wiring structure
JP6865727B2 (ja) * 2018-12-07 2021-04-28 Sppテクノロジーズ株式会社 SiGe層のエッチング方法
JP7281741B2 (ja) * 2019-08-23 2023-05-26 パナソニックIpマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071822A (en) * 1998-06-08 2000-06-06 Plasma-Therm, Inc. Etching process for producing substantially undercut free silicon on insulator structures
JP5143382B2 (ja) * 2006-07-27 2013-02-13 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2010021442A (ja) * 2008-07-11 2010-01-28 Ulvac Japan Ltd プラズマ処理方法及びプラズマ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109218945A (zh) * 2018-08-07 2019-01-15 瑞声科技(新加坡)有限公司 Mems结构的制造方法、mems结构及硅麦克风

Also Published As

Publication number Publication date
JP2014013821A (ja) 2014-01-23

Similar Documents

Publication Publication Date Title
JP6093929B2 (ja) 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
CN103765562B (zh) 选择性抑制含有硅及氮两者的材料的干蚀刻速率
KR101491726B1 (ko) 반도체 소자의 갭필 방법
US8987140B2 (en) Methods for etching through-silicon vias with tunable profile angles
KR101880831B1 (ko) 가스 펄싱을 사용하는 딥 실리콘 에칭 방법
JP2007509506A (ja) 時分割多重法及びrfバイアス変調を用いた高アスペクトsoi構造の無ノッチエッチング
CN103390581A (zh) 硅通孔刻蚀方法
KR102267521B1 (ko) 에칭 방법
KR20140036217A (ko) 플라즈마 에칭 방법
CN104303274B (zh) 等离子体蚀刻方法及等离子体处理装置
KR101189847B1 (ko) 플라스마 처리 방법
TWI556307B (zh) Etching method
KR20140082685A (ko) 반도체 장치의 제조 방법
JP5913830B2 (ja) シリコン基板のエッチング方法
JP5961794B2 (ja) 高アスペクト比の凹凸構造を有するシリコン基板の製造方法
JP6002008B2 (ja) 半導体装置の製造方法
JP2005209885A (ja) プラズマエッチング装置
JP2014150149A (ja) エッチング方法及びエッチング装置
TW200913065A (en) Dry etching method of high-k film
US20220352016A1 (en) Method of producing a semiconductor body with a trench, semiconductor body with at least one trench and semiconductor device
JP5065726B2 (ja) ドライエッチング方法
JP2023549813A (ja) シリコンチップのエッチング方法
CN103839870B (zh) 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法
JP2012227334A (ja) プラズマ処理方法
JP4316322B2 (ja) 層間絶縁膜のドライエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160907

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161122

R150 Certificate of patent or registration of utility model

Ref document number: 6093929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250