TWI556307B - Etching method - Google Patents
Etching method Download PDFInfo
- Publication number
- TWI556307B TWI556307B TW102125861A TW102125861A TWI556307B TW I556307 B TWI556307 B TW I556307B TW 102125861 A TW102125861 A TW 102125861A TW 102125861 A TW102125861 A TW 102125861A TW I556307 B TWI556307 B TW I556307B
- Authority
- TW
- Taiwan
- Prior art keywords
- gas
- etching
- substrate
- etching step
- electric power
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims description 190
- 238000000034 method Methods 0.000 title claims description 69
- 239000007789 gas Substances 0.000 claims description 208
- 239000000758 substrate Substances 0.000 claims description 57
- 238000012545 processing Methods 0.000 claims description 27
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 24
- 229910052732 germanium Inorganic materials 0.000 claims description 23
- 238000001020 plasma etching Methods 0.000 claims description 17
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 15
- 229910052707 ruthenium Inorganic materials 0.000 claims description 15
- 230000003014 reinforcing effect Effects 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- XJHCXCQVJFPJIK-UHFFFAOYSA-M caesium fluoride Chemical compound [F-].[Cs+] XJHCXCQVJFPJIK-UHFFFAOYSA-M 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 4
- 229910001882 dioxygen Inorganic materials 0.000 claims description 4
- 229910018503 SF6 Inorganic materials 0.000 claims description 3
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical group FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- UQXYRTZTMHSWDI-UHFFFAOYSA-N [Ge](F)(F)(F)F.[Si] Chemical group [Ge](F)(F)(F)F.[Si] UQXYRTZTMHSWDI-UHFFFAOYSA-N 0.000 claims 1
- XRADHEAKQRNYQQ-UHFFFAOYSA-K trifluoroneodymium Chemical compound F[Nd](F)F XRADHEAKQRNYQQ-UHFFFAOYSA-K 0.000 claims 1
- 150000002500 ions Chemical class 0.000 description 42
- 239000010410 layer Substances 0.000 description 36
- 230000008569 process Effects 0.000 description 34
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 8
- 230000002787 reinforcement Effects 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 239000003507 refrigerant Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- OYLGJCQECKOTOL-UHFFFAOYSA-L barium fluoride Chemical compound [F-].[F-].[Ba+2] OYLGJCQECKOTOL-UHFFFAOYSA-L 0.000 description 3
- 229910001632 barium fluoride Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 210000003298 dental enamel Anatomy 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000005591 charge neutralization Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000000112 cooling gas Substances 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- YBCAZPLXEGKKFM-UHFFFAOYSA-K ruthenium(iii) chloride Chemical compound [Cl-].[Cl-].[Cl-].[Ru+3] YBCAZPLXEGKKFM-UHFFFAOYSA-K 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- PPMWWXLUCOODDK-UHFFFAOYSA-N tetrafluorogermane Chemical compound F[Ge](F)(F)F PPMWWXLUCOODDK-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
- H01J37/32449—Gas control, e.g. control of the gas flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32697—Electrostatic control
- H01J37/32706—Polarising the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Plasma Technology (AREA)
Description
本發明係有關於蝕刻方法。
在用以形成三維封裝導向之TSV(Through-silicon via：直通矽晶穿孔)的製程中，具有將被處理基板上下反轉而與補強用基板貼合之步驟。在該步驟中，係將形成有TSV等半導體裝置之被處理基板的表面側以接著劑貼合於補強用基板，在削磨該處理基板之內面使其薄化後，透過已經圖樣化形成為既定圖案之遮罩，以電漿對於被處理基板之矽層實施蝕刻。依照該蝕刻方法，由於作為蝕刻對象之被處理基板之貼合構造特殊，在從被處理基板之內面側進行蝕刻之際，必需考量半導體裝置或接著層等之位置，以使蝕刻時之製程條件最佳化。再者，為了要實現高的蝕刻速率、達成蝕刻形狀之均勻性，以及為了抑制在與設置在矽層之下層之絕緣膜間的界面所發生之切角(notching)情況，製程條件之最佳化趨於重要。
有關該種矽蝕刻之製程條件，例如在非專利文獻1中所揭示內容，其係揭示在電子迴旋共振(ECR)電漿中施加所要的偏壓用高頻之狀態下，壓力條件與切角的關係。又，在非專利文獻2中，揭示了電漿中之離子密度與切角的關係。
非專利文獻1：Suppression of notching by lowering the bias frequency in electron cyclotron resonance plasma with a divergent magnetic field(具有發散電場之電子迴旋共振電漿中降偏壓以抑制切角之技術), H. Moriok a, D. Matsunaga, and H.Yagi, ULSI Development Division, Fujitsu Limited
非專利文獻2：Advanced electron cyclotron resonance plasma etching technology for precise ultra-large-scale integration patterning(精密ULSI圖案中之先進式電子迴旋共振蝕刻技術), Seiji Samukawa, LSI Basic Research Laboratory, Microelectronics Research Laboratories, NEC Corporation
然而，在非專利文獻1、2，對於構造中係將被處理基板上下反轉而與補強用基板貼合之被處理基板，並未提及任何對矽層蝕刻時其製程條件之最佳化之內容。
又，在上述貼合構造之被處理基板之蝕刻中，若有反應生成物堆積於被處理基板之蝕刻面，則在去除該堆積物之際，有可能對於形成於被處理基板之半導體裝置或是用來貼合補強用基板之接著劑造成影響。因此，業界期待有不會在蝕刻時產生反應生成物之類的最佳製程條件。
在TSV蝕刻中，主要是要求有高的矽蝕刻速率、以及能夠抑制與設置在矽層之下層之絕緣膜間的界面處所發生的切角。又，一般之蝕刻形狀，在蝕刻所形成的通孔(Via)底部會有外露絕緣膜(通常為氧化矽膜(SiO2))的情形。
在一般的矽蝕刻中，係在蝕刻之前或是同時，在光阻膜上堆積氧化膜系的附著成分，並加大光阻膜與矽膜的選擇比，藉由高功率的施加等來達成高的蝕刻速率。然而，這會造成在矽蝕刻後用以去除光阻之氣體，將外露於通孔底部之絕緣膜亦一併咬蝕之不良情形。
此處，本發明之目的在於，針對於上述問題，提供一種可對形成有半導體裝置之被處理基板良好地進行蝕刻之蝕刻方法。
為解決上述問題，依照本發明之一種態樣，係提供一種蝕刻方法，係對被處理基板之矽層之內面側，透過經圖樣化而形成為既定圖案之遮罩以電漿對該被處理基板進行蝕刻；該被處
理基板係在表面側形成有半導體裝置並使該表面側被補強用基板所支撐者；該蝕刻方法包含以下步驟：主蝕刻步驟，係將處理氣體供應至腔室內以產生電漿，藉由所產生之電漿對該被處理基板進行蝕刻，其中該處理氣體包含氟化物氣體、氧氣、及氟化矽氣體之流量比為2：1：1.5的比率之混合氣體；或是包含相對於上述2：1：1.5之比率，以氟化物氣體作為基準，而氧氣及氟化矽氣體之至少任一者的比率較多之混合氣體；及過度蝕刻步驟，係在該主蝕刻步驟後，邊施加400kHz以下之偏壓用高頻，邊對該處理基板進一步以電漿進行蝕刻。
依此發明，可對形成有半導體裝置之被處理基板良好地進行蝕刻。
1‧‧‧腔室
2‧‧‧基座
28‧‧‧排氣裝置
15‧‧‧第1高頻電源
26‧‧‧第2高頻電源
20‧‧‧噴灑頭
40‧‧‧控制部
101‧‧‧電晶體
102‧‧‧層間絕緣膜
103‧‧‧配線構造
104‧‧‧配線層
105‧‧‧絕緣膜
106‧‧‧通孔
W‧‧‧元件晶圓
Wa‧‧‧元件晶圓的表面
Wb‧‧‧元件晶圓的內面
SW‧‧‧補強用晶圓
圖1係一實施形態之電漿蝕刻裝置之整體結構圖。
圖2係圖1之雙極環磁石之橫截面之結構示意圖。
圖3(a)~(c)係一實施形態之半導體裝置之製造步驟之截面之示意圖。
圖4(a)~(c)係續於圖3之半導體裝置之製造步驟之截面之示意圖。
圖5係一實施形態之主蝕刻步驟中，處理氣體之流量比與蝕刻形狀及側蝕之關係圖。
圖6係一實施形態之主蝕刻步驟中，處理氣體中之SiF4氣體的流量與蝕刻速率及側蝕之關係。
圖7係一實施形態之主蝕刻步驟中，偏壓用高頻LF之電功率與矽層對光阻之選擇比之關係。
圖8(a)、(b)係一實施形態之主蝕刻步驟中，偏壓用高頻LF與蝕刻形狀之關係圖。
圖9係一實施形態之主蝕刻步驟中，壓力與蝕刻形狀之均勻性之關係圖。
圖10(a)~(c)係一實施形態之高壓製程中，用以說明離子及電子之動作之圖式。
圖11(a)、(b)係一實施形態之過度蝕刻步驟中，偏壓用高頻LF之頻率與切角之關係圖。
圖12(a)、(b)係用以說明一實施形態之過度蝕刻步驟中，偏壓用高頻LF之頻率與切角之關係圖。
圖13(a)~(c)係一實施形態之過度蝕刻步驟中，偏壓用高頻LF之電功率與切角之關係圖。
圖14(a)~(e)係一實施形態之過度蝕刻步驟中，壓力與切角之關係圖。
以下邊參照附圖，以說明本發明之實施形態。再者，本說明書及圖式中，對於實質上具有相同機能之構成要素，係賦與相同符號而省略其重複說明。
(電漿蝕刻裝置之整體結構)
首先，邊參照圖1及圖2，以說明使用本發明一實施形態之蝕刻方法之電漿蝕刻裝置的結構。圖1係一實施形態之電漿蝕刻裝置之整體結構之縱截面圖。圖2係圖1所示之雙極環磁石之橫截面圖。
電漿蝕刻裝置1係構成為磁控反應性離子蝕刻(Reactive Ion Etching：RIE)型之電漿蝕刻裝置，具有以例如鋁或不鏽鋼等之金屬所構成的腔室C。
在腔室C內，設有供載置例如矽晶圓(以下僅以「晶圓」稱之)W之基座2。基座2由例如鋁所構成，係透過絕緣構件3而被導體構成之支持部4所支持。在基座2上面之周圍處，配置有以例如石英所構成之聚焦環5。基座2的上面設有靜電夾頭6，俾以靜電吸附力來保持晶圓W。基座2與支持部4能以包含球形螺絲7之昇降機構來進行昇降；設置在支持部4下方之昇降驅動部(未圖示)係被不鏽鋼構成之波紋管8所覆。波紋
管8的外側設有波紋管外罩9。聚焦環5的下面連接於擋板10，聚焦環5係透過擋板10、支持部4、及波紋管8而與腔室C導通。腔室C為接地。
腔室C具有上部1a、以及徑長較上部1a為大之下部1b。作為腔室C的一部分且徑長相對較大之下部1b，其側壁形成有排氣口11，排氣口11係透過排氣管而與排氣裝置12連接。藉由排氣裝置12之真空泵的動作，來將腔室C內之處理空間減壓至既定的真空度。腔室C之下部1b之側壁安裝有用以開閉晶圓W之搬出入口之閘閥13。
基座2係透過匹配器14而與電漿產生及反應性離子蝕刻(RIE)用的第1高頻電源15成電性連接。第1高頻電源15係將作為電漿產生用之高頻電功率，例如頻率達100MHz之高頻電功率供應至下部電極(即基座2)。
基座2另透過匹配器25而與第2高頻電源26成電性連接。第2高頻電源26係將作為偏壓用之高頻，例如頻率達400kHz之高頻電功率，重疊地供應至基座2。
腔室C的天井部設置有後述噴灑頭20，以作為被保持於接地電位之上部電極。因此，來自第1高頻電源15之第1高頻電功率會被供應至基座2與噴灑頭20之間。
靜電夾頭6係將導電膜構成之電極6a挾於一對絕緣板6b之間者。電極6a中有與直流電源16成電性連接。晶圓W係利用來自直流電流16之直流電壓的靜電引力，而被靜電夾頭6以靜電吸附。
基座2的內部設有例如延展於圓周方向之冷媒室17。冷媒室17係從外接的冷卻單元(未圖示)透過配管17a、17b而循環供應著既定溫度之冷媒(例如冷卻水)。基座2上的晶圓W係藉由循環之冷媒的溫度，而被控制於既定之處理溫度。
再者，來自氣體導入機構18之冷卻氣體(例如He氣體)係透過氣體供應管線19而被供應至靜電夾頭6的上面與晶圓W的內面之間。為使氣體導入機構18能提高蝕刻加工時晶圓面
內之均勻性，而在晶圓中心部與晶圓周緣部能獨立控制氣體壓力、亦即背壓。
天井部之噴灑頭20，在與基座2之上面平行且為對向之下面，具有多數個氣體噴出口22。氣體噴出面之內側設有緩衝室21。緩衝室21之氣體導入口20a係透過氣體供應配管23a而連接有氣體供應源23。
氣體供應源23係供應含有氟化物氣體、氧氣及氟化矽氣體之混合氣體之處理氣體。氟化物氣體可使用例如六氟化硫(SF6)氣體(以下以SF6氣體表述之)。又，氟化矽氣體可使用例如四氟化矽(SiF4)氣體(以下以SiF4氣體表述之)。亦可取代SiF4氣體而使用氯化矽(SiCl4)氣體。又，處理氣體除了上述氣體以外亦可包含氬(Ar)氣等惰性氣體。本實施形態中使用的處理氣體，其內包含六氟化硫(SF6)氣體與氧氣(O2)及四氟化矽(SiF4)之混合氣體。
在腔室C之上部1a的周圍，配置有呈環狀或同心狀延展的雙極環磁石24。雙極環磁石24如圖2之橫截面圖所示，係在環狀之磁性體所構成的殼體32內，在圓周方向以一定間隔配置著複數個(例如16個)異向性分段柱狀磁石31所構成。圖2中，各個異向性分段柱狀磁石31中所示之箭頭係表示磁化的方向，如圖所示，使各異向性分段柱狀磁石31之磁化方向沿著圓周方向一點點地偏移，而能形成整體朝著一方向之一致的水平磁場B。
因此，基座2與噴灑頭20之間的空間係藉由來自第1高頻電源15之高頻電功率而在鉛直方向形成RF電場，並且藉由雙極環磁石24而在水平方向形成磁場。藉著使用其等之正交電磁場的磁控放電，而能在基座2之表面附近產生高密度之電漿。
上述結構之電漿蝕刻裝置係以控制部40進行整合性的控制。控制部40具有CPU41(Central Processing Unit)、ROM42(Read Only Memory)、RAM43(Random Access
Memory)。CPU41係根據儲存於其等記憶區域之各種處理選單而實施電漿處理。在處理選單中記載著裝置對於處理條件之控制資訊；亦即處理時間、處理室內溫度(上部電極溫度、處理室之側壁溫度、ESC溫度等)、壓力(氣體之排氣)、高頻電功率或電壓、各種製程氣體流量、及傳熱氣體流量等。
再者，控制部40之功能可使用軟體之動作來達成，亦可使用硬體之動作來達成。
在該種結構之電漿蝕刻裝置中，在進行電漿蝕刻時，先是打開閘閥13將晶圓W搬入腔室C內，而載置於基座2之上。接著將載置有晶圓W之基座2上昇至圖示之高度，藉由排氣裝置12之真空泵透過排氣口11而對腔室C內進行排氣。又，藉由氣體供應源23將處理氣體以既定流量導入腔室C內，以使腔室C內之壓力成為設定值。再者，藉由第1高頻電源15以既定之電功率將高頻電功率施加至基座2。又，藉由直流電源16將直流電壓施加至靜電夾頭6之電極6a，以將晶圓W固定於基座2。由噴灑頭20所導入之處理氣體會因磁控放電而電離或解離，而產生電漿。又，藉由所產生電漿內包含的自由基或離子，而使晶圓W受到蝕刻。
以上，已說明了本實施形態之電漿蝕刻裝置之整體結構。接著說明本實施形態之蝕刻對象之被處理基板與補強用基板之貼合構造。
(被處理基板與補強用基板之貼合)
以下參照圖3及圖4，以說明本實施形態中，將形成有三維封裝導向之TSV之被處理基板與補強用基板進行貼合之各步驟。圖3係表示一實施形態之半導體裝置之製造步驟之截面之示意圖；圖4係接於圖3之後之製造步驟的截面之示意圖。
如圖3(c)所示，貼合之晶圓具有作為被處理基板之一例的元件晶圓W、以及作為補強用基板之一例之補強用晶圓SW。圖3(c)中，係將元件晶圓W之上下予以反轉。元件晶圓W係在表面Wa形成電晶體等半導體裝置之基板。補強用晶圓SW
係對元件晶圓W之內面Wb進行削磨以使薄化時，用以補強薄化後之元件晶圓W之基板。元件晶圓W係透過接著劑G而貼合於補強用晶圓SW。
在本實施形態之半導體裝置之製造步驟中，首先係如圖3(a)所示，在矽晶圓等所構成之元件晶圓W的表面形成電晶體101，在形成有電晶體101之元件晶圓W上形成層間絕緣膜102。
接著在層間絕緣膜102上形成配線構造103。配線構造103係如圖3(b)所示，在層間絕緣膜102上交互積層配線層104、絕緣膜105，並形成貫通絕緣膜105以使上下之配線層104間成電性連接之通孔106。
接著，如圖3(c)所示般地將元件晶圓W上下反轉，將元件晶圓W之表面Wa透過接著劑G而貼附於補強用晶圓SW，以達成將被處理基板與補強用基板予以貼合之構造。補強用晶圓SW係在削磨元件晶圓W之內面Wb以使薄化時，用以補強經薄化後之元件晶圓W以防止翹曲之支持體用途的基板，係由例如矽晶圓等所構成。又，使得貼合之晶圓被例如削磨裝置具備之未圖示的支持部所支持，進而削磨晶圓W之內面Wb側，以將削磨前之厚度T1薄化至既定厚度T2。既定厚度T2可為例如50~200μm。
再者，在圖3及圖4中，為了易於圖示，將層間絕緣膜102及配線構造103的厚度畫得較誇張，但實際之層間絕緣膜102及配線構造103之厚度，相較於晶圓W基體本身的厚度要小得多。
繼而，將光阻塗布於晶圓W之內面Wb，經曝光、顯影，而形成光阻圖案(未圖示)。又，將光阻作為蝕刻遮罩，進行後述之本實施形態之蝕刻方法，對晶圓W之內面Wb進行蝕刻而形成通孔V。繼而，如圖4(a)所示，以灰化方式去除在形成有通孔V之晶圓W的內面Wb所殘存的光阻。通孔V的徑長，例如可為1~10μm。又，通孔V的深度係相當於在削磨晶圓W
之內面Wb使其薄化後之晶圓W基體本身的厚度，例如可為50~200μm。
繼而，如圖4(b)所示般，以披覆通孔V之內周面之方式形成例如聚醯亞胺等之絕緣膜107，在內周面被絕緣膜107所披覆之通孔V內，以電鍍法等形成貫通電極108。
接著如圖4(c)所示，從晶圓W剝除補強用晶圓SW，以使薄化，而得到形成有貫通電極108之晶圓W。藉由照射例如紫外光(UV光)，可降低光反應性接著劑G之接著力，來加以剝除。
以上，已說明了將被處理基板與補強用基板貼合之構造。接著說明本實施形態之蝕刻方法。
(蝕刻方法)
本實施形態之蝕刻方法，係對於如上述地被貼合之被處理基板之矽層之內面側，透過經圖案化形成為既定圖案之遮罩並藉由電漿來對被處理基板進行蝕刻。在TSV蝕刻中，主要是要有高的矽蝕刻速率、以及要能抑制切角發生於與設置在矽層下層之絕緣膜間的界面。又，一般的蝕刻形狀，在以蝕刻所形成之通孔(Via)底部，有外露絕緣膜(通常為氧化矽膜(SiO2))的情形。
在一般的矽蝕刻中，係在蝕刻之前或是同時，在光阻膜上堆積氧化膜系的附著成分，加大光阻膜與矽膜之選擇比，藉由高功率之施加等來達成高蝕刻速率。然而，在矽蝕刻之後用來去除光阻附著成分之氣體，會有將外露於通孔底部之絕緣膜亦一併蝕刻之不良情況。
又，本實施形態之蝕刻方法中，在形成圖4(a)之通孔V之際，係實施從晶圓W之內面Wb側蝕刻矽層之主蝕刻(ME：Main Etching)步驟；以及在主蝕刻步驟後，為了露出鄰接於矽層之層間絕緣膜102，而對通孔底部附近之矽層進行蝕刻之過度蝕刻(OE：Over Etching)步驟。在下述內容，先說明主蝕刻步驟中之製程條件之最佳化，之後說明過度蝕刻步驟中之製程條
件之最佳化。
(主蝕刻步驟)
在上述貼合構造之晶圓W之蝕刻中，為了避免用以去除光阻之氣體亦對外露於通孔底部之絕緣膜進行蝕刻之情況，本實施形態之蝕刻方法之處理氣體中並不添加堆積性氣體。因此，本實施形態之蝕刻方法無須有氧化膜系的附著成分堆積在光阻膜上之保護膜的去除步驟。以下將說明使用本實施形態之蝕刻方法之處理氣體的氣體種類及氣體流量之最佳化。
(氣體種類及氣體流量)
圖5表示本實施形態之主蝕刻步驟中，改變SF6氣體/O2氣體/SiF4氣體之流量比時，所形成之通孔V的形狀與側蝕的關係。此時之製程條件如以下所示。
製程條件
壓力：40Pa(=300mT)
電漿產生用高頻HF之頻率：100MHz
電漿產生用高頻HF之電功率：4.8kW(每單位面積的電功率：6.79W/cm2)
偏壓用低高頻LF之電功率：未施加
氣體種類：SF6氣體/O2氣體/SiF4氣體
圖5之「A」~「D」表示改變上述混合了SF6氣體/O2氣體/SiF4氣體之處理氣體之流量比時，其蝕刻之結果。圖5之橫軸表示SF6氣體為1時之SiF4氣體之流量比；圖5之縱軸表示SF6氣體為1時之O2氣體之流量比。
圖5之「A」的情形，表示處理氣體之流量比為SF6氣體/O2氣體/SiF4氣體=2：1：0(亦即未添加SiF4氣體之情形)之通孔形狀。在此情形，由於未供應SiF4氣體，主要參與矽層之蝕刻之SF6氣體之流量乃因而較多，而加快矽層之蝕刻速率。然而，此情況下，形成於矽層之通孔的側壁亦受到橫向的蝕刻。此現象被稱為側蝕(Under Cut)，本實施形態中對於側蝕的評量方式係指從矽層最上部之上CD(Critical Dimension：臨界
尺寸)算起，有多少程度之咬蝕量。有多少程度之咬蝕量可藉由量測上CD正下方最多咬蝕之部分(即下CD)來得知。如圖5亦揭示者，本實施形態之側蝕U係以下式(A)來算出。
式(A)：側蝕U(單側)=(下CD-上CD)/2......(A)
圖5「A」之情形，側蝕為0.8μm。
又，使用添加了SiF4氣體之處理氣體對矽層進行蝕刻。其結果如圖5之「B」、「C」、「D」所示。圖5之「B」表示，處理氣體之流量比為SF6氣體/O2氣體/SiF4氣體=2：1：1.5時之通孔形狀。此時，由於有添加SiF4，相對地SF6氣體之流量減少，故矽層之蝕刻速率較圖5「A」來得低。因此，通孔之深度變淺。然而，對於形成於矽層之通孔側壁之側蝕U乃成為圖5「A」時的一半，得知可獲得通孔之側壁更為垂直且良好的蝕刻形狀。
圖5「C」的情形，處理氣體之流量比為SF6氣體/O2氣體/SiF4氣體=8：5：6(2：1.25：1.5)，較圖5「B」之情形，O2氣體的流量比較高。在此情形，矽層之蝕刻速率與圖5「B」之情形大致相同，側蝕U為「0」，蝕刻形狀更為良好。
圖5「D」的情形，處理氣體之流量比為SF6氣體/O2氣體/SiF4氣體=8：5：12(2：1.25：3)，較圖5「C」之情形，SiF4氣體的流量比較高。在此情形，得知矽層之蝕刻速率及側蝕U係與圖5「C」之情形大致相同。
如上述，在追求氣體種類及氣體流量的最佳化時，為了降低對於形成於矽層之通孔側壁之側蝕U，可使用添加了SiF4氣體之SF6氣體/O2氣體/SiF4氣體的混合氣體。藉此，經SiF4的添加，能促進以下的化學反應。
SiFx+O → SiOFx
其結果，可在形成於矽層之通孔側壁形成SiOFx的保護膜，來抑制蝕刻朝橫向進行。
然而，SiF4氣體之流量變多後，SF6氣體之流量相對變少。SF6氣體之流量變少後，矽層之蝕刻速率將會下降。因此，必
須確保SF6氣體有某種程度的流量。此處，本實施形態之蝕刻方法中，係使用SF6氣體/O2氣體/SiF4氣體之流量比為2：1：1.5之比率，或是相對於上述2：1：1.5之比率，以SF6氣體作為基準，而加大O2氣體或SiF4氣體之至少任一者的比率之混合氣體來進行主蝕刻。圖5之「B」~「D」，能滿足關於本實施形態之氣體種類及氣體流量之製程條件。
再者，SF6氣體為氟化物氣體的一例，SiF4氣體為氟化矽氣體的一例。
如上述，依本實施形態之蝕刻方法，係基於最佳化之氣體種類及氣體流量來進行蝕刻，而能邊維持高的蝕刻速率，且降低對於通孔側壁之側蝕，而使通孔有良好之蝕刻形狀。
再者，本實施形態中的處理氣體，可以僅使用SF6氣體/O2氣體/SiF4氣體所構成之混合氣體，亦可在所使用之處理氣體中，除了該混合氣體，另加入含有氬(Ar)氣等惰性氣體之氣體。
(電漿產生用高頻HF之電功率)
接著邊參照圖6，以說明在使用SF6氣體/O2氣體/SiF4氣體之混合氣體的主蝕刻步驟中，電漿產生用高頻HF之電功率、與蝕刻速率及側蝕的關係。
在圖6中，將橫軸所示般改變SiF4氣體之流量比時，矽的蝕刻速率顯示於左縱軸，將側蝕顯示於右縱軸。此時，SF6氣體的流量為400sccm，O2氣體的流量為200sccm。
依照圖6的結果可了解關於矽之蝕刻速率，電漿產生用高頻HF之電功率為4.8kW(每單位面積之電功率：6.79W/cm2)的情形，相較於2.5kW(每單位面積之電功率：3.54W/cm2)的情形有較高的蝕刻速率。又，關於側蝕(undercut)亦可了解當SiF4氣體之流量在150sccm以上時，電漿產生用高頻HF之電功率為4.8kW(每單位面積之電功率：6.79W/cm2)之情形，相較於2.5kW(每單位面積之電功率：3.54W/cm2)的情形有較少的側蝕。對此可以認定為係因為電漿產生用高頻HF之電功率越高
則SiF4氣體之解離效果較高。
如上述，當SiF4氣體之流量越多，則SF6氣體之流量變少，因而將降低蝕刻速率。然而，根據圖6所示結果，即使因SiF4氣體之添加而使SF6氣體之流量變少，藉著將電漿產生用高頻HF之電功率設定為高達4.8kW(每單位面積的電功率：6.79W/cm2)，既能將蝕刻速率之下滑抑制於最低程度，亦能降低側蝕。
(偏壓用高頻LF之頻率)
接著，邊參照圖7以說明在使用SF6氣體/O2氣體/SiF4氣體之混合氣體之主蝕刻步驟中，當改變偏壓用高頻LF之頻率時，矽層對光阻之選擇比。圖7之橫軸表示偏壓用高頻LF之電功率，縱軸表示矽層相對於光阻之選擇比。此時之製程條件如以下所示。
製程條件
〈偏壓用高頻LF之頻率為400kHz之情形〉
氣體種類及氣體流量比：SF6氣體/O2氣體/SiF4氣體=2：1：1.5
壓力：40Pa(=300mT)
電漿產生用高頻HF之頻率：100MHz
電漿產生用高頻HF之電功率：4.8kW(每單位面積之電功率：6.79W/cm2)
偏壓用高頻LF之頻率：400kHz
〈偏壓用高頻LF之頻率為13.56MHz的情形〉
氣體種類及氣體流量比：SF6氣體/O2氣體/SiF4氣體=2：3：3
壓力：33.3Pa(=250mT)
電漿產生用高頻HF之頻率：100MHz
電漿產生用高頻HF之電功率：1.5kW(每單位面積之電功率：2.12W/cm2)
偏壓用高頻LF之頻率：13.56MHz
參照圖7，偏壓用高頻LF之頻率為400kHz之情形，相較於偏壓用高頻LF之頻率為13.56MHz之情形，可提昇矽層對於光阻之選擇比。
其理由如下。偏壓用高頻LF之頻率為13.56MHz之情形時，離子跟不上偏壓用高頻LF(圖12(a))，會被晶圓上之平均電壓(Vdc，即片電壓、自偏壓)所吸引，造成離子不易到達通孔的底部。另一方面，電子僅在當偏壓用高頻LF為正電位時才到達晶圓上(圖12(a))。如所示，由於電子之吸入時間較短，通孔的底部會累積離子之正電荷，而與之後進入之離子形成衝突。因此，進入通孔之離子，多因累積於通孔底部之離子而造成前進路徑被彎折，而不能參與通孔底部之蝕刻。其結果，偏壓用高頻LF之頻率為13.56MHz之情形時，蝕刻速率較低。
相對於此，偏壓用高頻LF之頻率為400kHz之情形時，離子可以跟上偏壓用之高頻LF(圖12(b))。因此，離子僅在當晶圓上之電位為負電位時到達晶圓。另一方面，電子僅在當晶圓上之電位為正電位時到達晶圓。如此地，每當離子與電子交互地被吸入時，通孔底部便會進行電荷中和。因此，在離子被吸入的時間點，通孔之底部不會累積離子之正電荷，進入通孔之離子可在通孔底部參與蝕刻進行。其結果，偏壓用高頻LF之頻率為400kHz之情形時，較偏壓用高頻LF之頻率為13.56MHz時，蝕刻速率不會降低。
因此，在主蝕刻製程中，係邊施加400kHz以下之偏壓用高頻LF，邊對被處理基板進行電漿蝕刻，相較於未將偏壓用高頻LF予以低頻化之情形，可提昇矽層對於光阻之選擇比。藉此而可薄化光阻之厚度。
本實施形態中，偏壓用高頻LF之頻率雖使用400kHz，但其並不侷限於此，只要是晶圓上之電位可達成交互吸引離子與電子之頻率即可，通常，可在數kHz~數MHz之範圍內選擇最適合之頻率。
(偏壓用高頻LF之電功率)
接著參照圖8，以說明在使用SF6氣體/O2氣體/SiF4氣體之混合氣體之主蝕刻步驟中，改變偏壓用高頻LF之電功率時通孔的形狀。此時之製程條件如以下所示。
製程條件
氣體種類及氣體流量比：SF6氣體/O2氣體/SiF4氣體=2：1：1.5
壓力：40Pa(=300mT)
電漿產生用高頻HF之頻率：100MHz
電漿產生用高頻HF之電功率：4.8kW(每單位面積之電功率：6.79W/cm2)
偏壓用高頻LF之頻率：400kHz
偏壓用高頻LF之電功率：圖8(a)為0W，圖8(b)為500W(每單位面積之電功率：0.71W/cm2)
以目視觀察圖8(a)及圖8(b)所示的結果，當偏壓用高頻LF之電功率為0W之情形時，在被處理基板之矽層之相異位置處所形成的通孔，其深度及形狀有不均勻情形。形成於邊緣之通孔，在中央附近有發生膨脹外擴(bowing)現象。另一方面，當偏壓用高頻LF之電功率為500W(每單位面積之電功率：0.71W/cm2)時，相較於偏壓用高頻LF之電功率為0W之情形時，通孔之形狀具有均勻性。
此處，根據圖8(a)及圖8(b)的結果，將各位置之通孔的深度代入下式(1)，以將通孔之形狀之均勻性予以數值化。
式(1)：((通孔深度之最大值-通孔深度之最小值)/((通孔深度之最大值+通孔深度之最小值)/2))×1/2×100%
式(1)之計算結果，當圖8(a)之偏壓用高頻LF之電功率為0W時，為±10%，相對於此，當圖8(b)之偏壓用高頻LF之電功率為500W(每單位面積之電功率：0.71W/cm2)時，為±3%。據此亦能了解偏壓用高頻LF之電功率為500W(每單位面積之電功率：0.71W/cm2)時，相較於偏壓用高頻LF之電功率為0W時，通孔之形狀的均勻性提高許多。
如上述，依本實施形態之蝕刻方法，藉著進行滿足以下(1)~(3)製程條件之蝕刻，在主蝕刻步驟中可達成高的蝕刻速率、形狀之均勻性、及對側蝕的抑制。
(1)使用之氣體種類，係使用SF6氣體/O2氣體/SiF4氣體為2：1：1.5之比率之混合氣體、或是相對於該比率而將O2氣體及SiF4氣體之至少任一者之比率增大之混合氣體。
(2)將頻率100MHz之電漿產生用高頻HF之電功率，設成較以往為高之4.8kW(每單位面積之電功率：6.79W/cm2)
(3)施加低頻400kHz之偏壓用高頻LF
(壓力)
接著參照圖9，以說明在使用SF6氣體/O2氣體/SiF4氣體之混合氣體之主蝕刻步驟中，當改變腔室內之壓力時的通孔形狀均勻性。圖9之橫軸表示偏壓用高頻LF之電功率，縱軸表示通孔形狀之均勻性。均勻性係根據上式(1)而算出。此時之製程條件如下述。
製程條件
氣體種類及氣體流量比：SF6氣體/O2氣體/SiF4氣體=2：1：1.5
電漿產生用高頻HF之頻率：100MHz
電漿產生用高頻HF之電功率：4.8kW(每單位面積之電功率：6.79W/cm2)
偏壓用高頻LF之頻率：400kHz
根據圖9所示結果，將壓力設定成66.7Pa(=500mT)時，相較於將壓力設定在40Pa(=300mT)之情形，形狀之均勻性較高。特別是，將偏壓用高頻LF之電功率設定成200W~800W(每單位面積之電功率：0.28W/cm2~1.13W/cm2)較佳。
再者，在主蝕刻步驟中，所施加之高頻LF之頻率，較佳係與在過度蝕刻步驟中所施加之偏壓用高頻LF相同。藉著使主蝕刻步驟及過度蝕刻步驟具有相同硬體結構，能提高控制性，且在生產性及成本面均有益處。
例如，本實施形態中，如同以下所述，過度蝕刻步驟中，可降低切角之最佳LF頻率亦為400kHz，主蝕刻步驟之最佳LF頻率亦為400kHz。藉著將主蝕刻步驟及過度蝕刻步驟之LF頻率使用400kHz之低頻，能夠僅藉離子之能量達到晶圓面內之均勻化，電漿密度不受影響。
以上所說明者，係在本實施形態之蝕刻方法中，對於被處理基板之矽層進行蝕刻之主蝕刻步驟。接著說明，在主蝕刻步驟後所實施之過度蝕刻步驟。
(過度蝕刻步驟)
在過度蝕刻步驟中，切角之發生為主要的課題，主要是為了抑制切角發生而進行製程條件之最佳化。此處，首先參照圖10，以說明切角之發生原因，之後說明過度蝕刻步驟中製程條件之最佳化。圖10係用以說明一實施形態之高壓製程中，其離子及電子之狀態之圖式。
在蝕刻步驟中，當電子及離子進入通孔內部之際，如圖10(a)所示，電子呈等向性前進，離子呈指向性前進。因此，等向之電子不易到達通孔的底部，離子中具指向性者易於到達通孔的底部。因此，藉由易到達之離子，使得在通孔之底部有正電荷粒子的累積。在該狀態下進入通孔之離子，因庫侖力之故而與通孔底部之正電荷粒子發生衝突而彎折其行進路徑，而撞擊於通孔底部附近之側壁。因此，通孔底部附近之側壁被咬蝕。如上述之發生於通孔底部附近之側壁之咬蝕現象，稱之為切角。本實施形態中評量切角發生之程度，係根據於通孔底部之尺寸中有多少被咬蝕來評量。評量被咬蝕程度之方式，可採取測量矽層中通孔底部之底部CD相比於最上部之頂部CD之方式。如圖10亦呈現者，本實施形態中的切角N，能以下式之式(B)來表示。
式(B)：切角N(單側)=(底部CD-頂部CD)/2
特別是，過度蝕刻步驟中，切角會在下層之層間絕緣膜102外露之狀態下進行。
(偏壓用高頻LF之頻率)
相對於此，本實施形態之過度蝕刻步驟，係在主蝕刻步驟後，邊施加400kHz以下之偏壓用高頻，邊對被處理基板進一步進行電漿蝕刻。此際，與主蝕刻步驟同樣地，係使用SF6氣體/O2氣體/SiF4氣體之混合氣體以實施蝕刻。
過度蝕刻步驟中，將偏壓用高頻LF之頻率設定於13.56MHz時之蝕刻結果，如圖11(a)所示；將偏壓用高頻LF之頻率設定於400kHz時之蝕刻結果，如圖11(b)所示。參照圖11，在圖11(a)之情形時，切角N為1.64μm；在圖11(b)之情形時，切角N為0.51μm。因此，偏壓用高頻LF之頻率為400kHz時，相較於13.56MHz之情形，可抑制切角N的發生。
此情況，如藉由圖12已陳述者，偏壓用高頻LF之頻率為13.56MHz時，離子跟不上偏壓用高頻LF(圖12(a))，而被晶圓上之平均電壓之Vdc(亦即片電壓、自偏壓)所吸引，另一方面，電子僅在偏壓用高頻LF為正電位時能到達晶圓上。如所示，由於電子之吸入時間短，離子之正電荷累積在通孔底部，而與之後進來的離子發生衝突。因此，進入通孔之離子，受庫侖力的影響而彎折行進路徑，撞擊於通孔底部附近之側壁，而對側壁造成咬蝕。係如所述般地進行切角。
相對於此，偏壓用高頻LF之頻率為400kHz時，離子可以跟上偏壓用高頻LF，僅在當晶圓上之電位為負電位時到達晶圓。另一方面，電子僅在當晶圓上之電位為正電位時到達晶圓。如所示，由於離子與電子交互被吸引，故在通孔底部，電荷之中和會在每當離子與電子交互被吸引時進行。因此，當離子被吸入之時間點，在通孔底部之離子的正電荷並未累積，進入通孔之離子，不會在通孔之底部彎折行進路徑。其結果，偏壓用高頻LF之頻率為400kHz之情形時，相較於13.56MHz之情形，通孔底部附近之側壁的蝕刻情況受到抑制，而能防止切角的發生。
(偏壓用高頻LF之電功率)
接著邊參照圖13，以說明在使用SF6氣體/O2氣體/SiF4氣體之混合氣體之過度蝕刻步驟中，改變偏壓用高頻LF之電功率時之通孔形狀。圖13係一實施形態之過度蝕刻步驟中偏壓用高頻LF之電功率與切角之關係。
圖13係表示將偏壓用高頻LF之頻率固定設定為400kHz，並將偏壓用高頻LF之電功率變更為60W(每單位面積之電功率：0.085W/cm2)、90W(每單位面積之電功率：0.13W/cm2)、120W(每單位面積之電功率：0.17W/cm2)時，切角之發生狀態。
可得知，圖13(a)將偏壓用高頻LF之電功率設為60W(每單位面積之電功率：0.085W/cm2)時，在通孔底部附近之側壁有發生切角(0.96μm)。另一方面，圖13(b)及圖13(c)將偏壓用高頻LF之電功率設為90W(每單位面積之電功率：0.13W/cm2)、120W(每單位面積之電功率：0.17W/cm2)時，切角N在圖13(b)時為0.25μm，在圖13(c)時為0.10μm，可得知，切角已受到抑制，甚至幾乎沒有發生。
由上述內容可了解本實施形態之過度蝕刻步驟中，滿足以下(1)、(2)之製程條件時，將可降低切角，是較佳方式。
(1)偏壓用高頻LF之頻率設定為400kHz以下之頻率。
(2)偏壓用高頻LF之電功率設定為90W(每單位面積之電功率：0.13W/cm2)以上。
然而，若是偏壓用高頻LF之電功率過高，有可能會使蝕刻之形狀發生異常，例如破壞了形成於通孔側壁之SiFx之堆積物之保護膜等。因此，偏壓用高頻LF之電功率之設定範圍，以圖13中能使切角情況減緩之90W~120W(每單位面積之電功率：0.13W/cm2~0.17W/cm2)之範圍為佳。
(壓力)
最後，邊參照圖14，以說明在使用SF6氣體/O2氣體/SiF4氣體之混合氣體之過度蝕刻步驟中，改變腔室內之壓力時之通孔的形狀。圖14所示，係一實施形態之過度蝕刻步驟中，壓力與切角的關係。
此時之製程條件如以下所示。
製程條件
電漿產生用高頻HF之頻率：100MHz
電漿產生用高頻HF之電功率：2.5kW(每單位面積之電功率：3.54W/cm2)
偏壓用低高頻LF之頻率：400kHz
偏壓用高頻LF之電功率：150W(每單位面積之電功率：0.21W/cm2)
氣體種類：SF6氣體/O2氣體/SiF4氣體/HBr氣體=130/150/450/140sccm
圖14係表示將腔室內之壓力變更於圖14(a)之36Pa(=270mT)、圖14(b)之53Pa(=400mT)、圖14(c)之66.7Pa(=500mT)、圖14(d)之80Pa(=600mT)、及圖14(e)之86.7Pa(=650mT)時，切角之發生狀態。
根據圖14的結果，切角N在圖14(a)之情形時為2.29μm，圖14(b)之情形時為0.82μm，圖14(c)~圖14(e)之情形時為0.20μm以下。由此可得知將腔室內之壓力設為66.7Pa(=500mT)以上時，切角幾乎不會發生。
該腔室內之壓力與切角發生之機制，以下邊參照圖10來說明。如上述，通常，電子呈等向性，正離子呈指向性而進入通孔之內部，因此，正離子易於到達通孔之底部，電子則不易到達通孔的底部。因此，通孔之底部有正電荷之蓄電，因而在通孔之底部造成正離子之行進路徑被彎折，而發生切角情況。
然而，當腔室內之壓力在66.7Pa(=500mT)以上的高壓製程中，正離子與其他分子撞擊之次數增加，增加了因撞擊而失去指向性以致朝等向散開之正離子。由於朝等向散開之正離子不易到達通孔底部，故正荷電的粒子不易累積於通孔底部，通孔底部之蓄電情況有緩和。
又，在將腔室內之壓力設為66.7Pa(=500mT)以上之高壓製程中，電子與其他分子撞擊而增加了成為帶負電狀態之負離
子。由於負離子具有指向性，故會易於到達通孔底部，藉此，能進一步緩和通孔底部之蓄電。其結果，能抑制切角的發生。
根據上述內容，在本實施形態之過度蝕刻步驟中，較佳係將腔室內的壓力設成66.7Pa(=500mT)以上。又，在過度蝕刻步驟中，較佳係將腔室內之壓力條件設定成較該主蝕刻步驟中該腔室內的壓力為高。原因在於，主蝕刻步驟中必須維持高的蝕刻速率，相對於此，過度蝕刻步驟中，即使蝕刻速率有些微下降但能降低切角的發生，故為較佳方式。然而，若是壓力過高，則離子或電子之撞擊將頻繁發生，因此，將增高蝕刻停止之可能性。
以上，已說明本實施形態之蝕刻方法。根據該蝕刻方法，對於具備將被處理基板上下反轉而與補強用基板貼合之構造之被處理基板，在其主蝕刻步驟及過度蝕刻步驟中，將可達成製程條件之最佳化。藉此，可對形成有半導體裝置之被處理基板良好地進行蝕刻。
以上，係邊參照附圖，以詳述本發明之蝕刻方法之較佳實施形態，但本發明之蝕刻方法之技術範圍並不限於所舉示例。只要是本發明蝕刻方法之技術領域中具有通常知識者，應當可在申請專利範圍所載之技術思想範疇內思及各種變更例或修正例，且可明瞭此種情況當然亦屬於本發明蝕刻方法之技術範圍。
例如，本發明之被處理基板，可為圓形之晶圓，亦可為矩形狀之基板。
Claims (7)
- 一種蝕刻方法，係蝕刻一基板，該基板包含有一矽層、一形成於該矽層的表面側之半導體裝置以及一形成於該矽層表面側且被該基板表面側所提供之一補強用基板所支撐的一絕緣層，該方法包含以下步驟：主蝕刻步驟，係使用形成有矽晶穿孔之預定圖案的遮罩來蝕刻該矽層，並以電漿從該矽層之內面來蝕刻該矽層，該矽層係在該絕緣膜露出於該矽層蝕刻部分之底部前被加以蝕刻，該電漿係藉由提供包含氟化物氣體、氧氣、及氟化矽氣體之流量比為2：1：1.5的比率之混合氣體，或是包含相對於上述2：1：1.5之比率，以氟化物氣體作為基準，而氧氣及氟化矽氣體之至少任一者的比率較多之混合氣體的處理氣體所產生，該矽層係藉由所產生之電漿來蝕刻，並施加400kHz以下的偏壓用高頻之電功率至固定該基板之基座；以及過度蝕刻步驟，係在該主蝕刻步驟之後，藉由較該主蝕刻步驟要低的該矽層之電漿蝕刻率，並施加一等同於該主蝕刻步驟之偏壓用高頻電功率的偏壓用高頻電功率至該基座，讓該矽層進一步蝕刻而讓該絕緣膜露出於該矽層蝕刻部分之底部，以在該矽層形成該矽晶穿孔；該主蝕刻步驟中係邊施加200W~800W之該偏壓用高頻之電功率，邊對該基板以電漿進行蝕刻；該過度蝕刻步驟係邊施加90W~120W之該偏壓用高頻之電功率，邊對該基板以電漿進行蝕刻，且該過度蝕刻步驟中，腔室的壓力係預先設置在高於66.7Pa。
- 如申請專利範圍第1項之蝕刻方法，其中該氟化物氣體係六氟化硫(SF6)氣體，該氟化矽氣體係四氟化矽(SiF4)氣體。
- 如申請專利範圍第1項之蝕刻方法，其中該主蝕刻步驟係邊施加每單位面積之電功率為0.28W/cm2~1.13W/cm2範圍內之該偏壓用高頻之電功率，邊對該基板以電漿進行蝕 刻。
- 如申請專利範圍第1項之蝕刻方法，其中該過度蝕刻步驟係邊施加每單位面積之電功率為0.13W/cm2~0.17W/cm2之該偏壓用高頻之電功率，邊對該基板以電漿進行蝕刻。
- 如申請專利範圍第1項之蝕刻方法，其中該過度蝕刻步驟中係將該腔室內之壓力設定成較該主蝕刻步驟中該腔室內的壓力要高。
- 如申請專利範圍第1項之蝕刻方法，其中該主蝕刻步驟中之腔室壓力係設定在66.7Pa。
- 如申請專利範圍第1項之蝕刻方法，其中該過度蝕刻步驟中，該絕緣膜係殘留在該矽晶穿孔底部，以使得一貫通電極可形成於該矽晶穿孔中之該絕緣膜上。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012161879A JP5878091B2 (ja) | 2012-07-20 | 2012-07-20 | エッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201421571A TW201421571A (zh) | 2014-06-01 |
| TWI556307B true TWI556307B (zh) | 2016-11-01 |
Family
ID=49946905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102125861A TWI556307B (zh) | 2012-07-20 | 2013-07-19 | Etching method |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9034772B2 (zh) |
| JP (1) | JP5878091B2 (zh) |
| KR (1) | KR102058592B1 (zh) |
| TW (1) | TWI556307B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102012205616B4 (de) * | 2012-04-04 | 2016-07-14 | Siltronic Ag | Vorrichtung zum Abscheiden einer Schicht auf einer Halbleiterscheibe mittels Gasphasenabscheidung |
| CN105374737B (zh) * | 2014-08-25 | 2019-02-26 | 中微半导体设备(上海)有限公司 | 抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法 |
| JP6498022B2 (ja) * | 2015-04-22 | 2019-04-10 | 東京エレクトロン株式会社 | エッチング処理方法 |
| JP2017098478A (ja) * | 2015-11-27 | 2017-06-01 | 東京エレクトロン株式会社 | エッチング方法 |
| CN110534425B (zh) * | 2018-09-18 | 2022-09-16 | 北京北方华创微电子装备有限公司 | 深硅刻蚀方法、深硅槽结构及半导体器件 |
| KR20210047961A (ko) | 2018-09-24 | 2021-04-30 | 어플라이드 머티어리얼스, 인코포레이티드 | 세정 및 표면 처리를 위한 원자 산소 및 오존 디바이스 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268765A (ja) * | 2004-02-17 | 2005-09-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2007220939A (ja) * | 2006-02-17 | 2007-08-30 | Tokyo Electron Ltd | 処理方法およびプラズマエッチング方法 |
| US20090184089A1 (en) * | 2007-12-21 | 2009-07-23 | Lam Research Corporation | Fabrication of a silicon structure and deep silicon etch with profile control |
| US20120074570A1 (en) * | 2010-09-23 | 2012-03-29 | Infineon Technologies Ag | Method for Forming a Through Via in a Semiconductor Element and Semiconductor Element Comprising the Same |
-
2012
- 2012-07-20 JP JP2012161879A patent/JP5878091B2/ja active Active
-
2013
- 2013-07-18 US US13/945,203 patent/US9034772B2/en active Active
- 2013-07-19 KR KR1020130085473A patent/KR102058592B1/ko active IP Right Grant
- 2013-07-19 TW TW102125861A patent/TWI556307B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268765A (ja) * | 2004-02-17 | 2005-09-29 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP2007220939A (ja) * | 2006-02-17 | 2007-08-30 | Tokyo Electron Ltd | 処理方法およびプラズマエッチング方法 |
| US20090184089A1 (en) * | 2007-12-21 | 2009-07-23 | Lam Research Corporation | Fabrication of a silicon structure and deep silicon etch with profile control |
| JP2011508431A (ja) * | 2007-12-21 | 2011-03-10 | ラム リサーチ コーポレーション | シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング |
| US20120074570A1 (en) * | 2010-09-23 | 2012-03-29 | Infineon Technologies Ag | Method for Forming a Through Via in a Semiconductor Element and Semiconductor Element Comprising the Same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140011992A (ko) | 2014-01-29 |
| US9034772B2 (en) | 2015-05-19 |
| TW201421571A (zh) | 2014-06-01 |
| JP2014022655A (ja) | 2014-02-03 |
| KR102058592B1 (ko) | 2019-12-23 |
| JP5878091B2 (ja) | 2016-03-08 |
| US20140024221A1 (en) | 2014-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI556307B (zh) | Etching method | |
| JP5932599B2 (ja) | プラズマエッチング方法 | |
| US8987140B2 (en) | Methods for etching through-silicon vias with tunable profile angles | |
| TWI450332B (zh) | 電漿蝕刻方法 | |
| WO2003085717A1 (fr) | Procede de gravure au plasma | |
| US7405162B2 (en) | Etching method and computer-readable storage medium | |
| TWI716378B (zh) | 蝕刻方法 | |
| JP2010080846A (ja) | ドライエッチング方法 | |
| JP2013229351A (ja) | ドライエッチング方法 | |
| TWI713486B (zh) | 蝕刻方法（二） | |
| CN104303274B (zh) | 等离子体蚀刻方法及等离子体处理装置 | |
| TWI492299B (zh) | Manufacturing method of semiconductor device | |
| US9748366B2 (en) | Etching oxide-nitride stacks using C4F6H2 | |
| JP5041696B2 (ja) | ドライエッチング方法 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| TWI602243B (zh) | Etching method | |
| JP5774356B2 (ja) | プラズマ処理方法 | |
| JP5814663B2 (ja) | プラズマ処理方法及びゲートラスト方式のメタルゲートの製造方法 | |
| JP7498367B2 (ja) | プラズマ処理方法 | |
| TWI812575B (zh) | 電漿處理方法 | |
| CN105810579A (zh) | 蚀刻方法 | |
| JP2005286344A (ja) | ドライエツチング装置および半導体装置の製造方法 | |
| JP5918886B2 (ja) | プラズマ処理方法 | |
| JP2010067855A (ja) | ドライエッチング方法 |