KR102058592B1 - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR102058592B1
KR102058592B1 KR1020130085473A KR20130085473A KR102058592B1 KR 102058592 B1 KR102058592 B1 KR 102058592B1 KR 1020130085473 A KR1020130085473 A KR 1020130085473A KR 20130085473 A KR20130085473 A KR 20130085473A KR 102058592 B1 KR102058592 B1 KR 102058592B1
Authority
KR
South Korea
Prior art keywords
gas
etching
substrate
high frequency
plasma
Prior art date
Application number
KR1020130085473A
Other languages
English (en)
Other versions
KR20140011992A (ko
Inventor
코지 마루야마
미키오 야마모토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140011992A publication Critical patent/KR20140011992A/ko
Application granted granted Critical
Publication of KR102058592B1 publication Critical patent/KR102058592B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 장치가 형성된 피처리 기판을 양호하게 에칭한다. 표면측에 반도체 장치가 형성되고, 이 표면측을 서포트 기판에 의해 서포트된 이 피처리 기판의 실리콘층의 이면측으로부터 상기 피처리 기판을 에칭하는 에칭 방법으로서, 불소 화합물 가스, 산소 가스 및 불화 규소 가스의 유량비가 2 : 1 : 1.5의 비율의 혼합 가스를 포함하는 처리 가스, 또는 상기 2 : 1 : 1.5의 비율에 대하여, 불소 화합물 가스를 기준으로 하여, 산소 가스 및 불화 규소 가스 중 적어도 어느 하나의 비율이 많은 혼합 가스를 포함하는 처리 가스를 챔버 내로 공급하여 플라즈마를 생성하고, 생성된 플라즈마에 의해 상기 피처리 기판을 에칭하는 메인 에칭 공정과, 상기 메인 에칭 공정 후, 400 kHz 이하의 바이어스용의 고주파를 인가하여, 상기 피처리 기판을 플라즈마에 의해 더 에칭하는 오버 에칭 공정을 포함하는 에칭 방법이 제공된다.

Description

에칭 방법{ETCHING METHOD}
본 발명은 에칭 방법에 관한 것이다.
삼차원 실장(實裝)용의 TSV(Through - Silicon Via)를 형성하는 프로세스에는, 피처리 기판을 상하 반전시켜 서포트 기판과 접합하는 공정이 있다. 이 공정에서는, TSV 등의 반도체 장치가 형성된 피처리 기판의 표면측을 접착제로 서포트 기판에 접합하고, 이 처리 기판의 이면을 연삭하여 박화(薄化)한 후, 소정의 패턴으로 패터닝된 마스크를 개재하여 피처리 기판의 실리콘층을 플라즈마에 의해 에칭한다. 이 에칭 방법에 의하면, 에칭 대상인 피처리 기판의 접합 구조가 특수하기 때문에, 피처리 기판의 이면측으로부터 에칭할 시, 반도체 장치 또는 접착층 등의 위치에 관련하여 에칭 시의 프로세스 조건의 최적화가 필요해진다. 또한 높은 에칭 레이트와, 에칭 형상의 균일성의 실현, 및 실리콘층의 하층에 형성되어 있는 절연막과의 계면에서 발생하는 노칭의 억제를 위한, 프로세스 조건의 최적화가 중요해지고 있다.
이러한 실리콘 에칭의 프로세스 조건에 관하여, 예를 들면 비특허문헌 1에는, 전자 자기 공명(ECR) 플라즈마에서 원하는 바이어스용 고주파를 인가한 상태에서의, 압력 조건과 노칭의 관계가 개시되어 있다. 또한 비특허문헌 2에는, 플라즈마 중의 이온 밀도와 노칭의 관계가 개시되어 있다.
Suppression of notching by lowering the bias frequency in electron cyclotron resonance plasma with a divergent magnetic field, H. Morioka, D. Matsunaga, and H. Yagi, ULSI Development Division, Fujitsu Limited Advanced electron cyclotron resonance plasma etching technology for precise ultra-large-scale integration patterning, Seiji Samukawa, LSI Basic Research Laboratory, Microelectronics Research Laboratories, NEC Corporation
그러나 비특허문헌 1, 2는, 피처리 기판을 상하 반전시켜 서포트 기판과 접합한 구조의 피처리 기판에 대하여, 실리콘층을 에칭할 시의 프로세스 조건의 최적화에 대해서는 아무것도 언급하고 있지 않다.
또한 상기 접합 구조의 피처리 기판의 에칭에서, 피처리 기판의 에칭된 면에 반응 생성물이 퇴적하면, 그 퇴적물을 제거할 시 피처리 기판에 형성된 반도체 장치 또는 서포트 기판을 접합하는 접착제에 어떠한 영향을 미칠 가능성이 있다. 따라서, 에칭에 의한 반응 생성물이 생성되지 않는 프로세스 조건의 최적화가 요망된다.
TSV 에칭에서는, 주로 높은 실리콘 에칭 레이트와, 실리콘층의 하층에 형성되어 있는 절연막과의 계면에서 발생하는 노칭의 억제가 필요해진다. 그리고 일반적인 에칭 형상으로서, 에칭에 의해 형성한 비아(Via) 저부(底部)에 절연막(통상, 실리콘 산화막(SiO2))이 노출되는 경우가 있다.
통상의 실리콘 에칭에서는, 에칭의 전 또는 동시에, 레지스트막 상에 산화막계의 퇴적물 성분을 퇴적시켜, 레지스트막과 실리콘막의 선택비를 크게 함으로써, 고파워 인가 등에 의해 높은 에칭 레이트를 실현하고 있다. 그러나, 실리콘 에칭 후에 레지스트를 제거하는 가스가, 비아 저부에 노출되는 절연막도 에칭한다고 하는 문제가 발생한다.
따라서 상기 과제에 대하여, 본 발명의 목적으로 하는 바는, 반도체 장치가 형성된 피처리 기판을 양호하게 에칭 가능한 에칭 방법을 제공하는 것에 있다.
상기 과제를 해결하기 위하여, 본 발명의 일태양에 따르면,
표면측에 반도체 장치가 형성되고, 상기 표면측을 서포트 기판에 의해 서포트된 상기 피처리 기판의 실리콘층의 이면측에 소정의 패턴으로 형성된 마스크를 개재하여, 상기 피처리 기판을 플라즈마에 의해 에칭하는 에칭 방법으로서,
불소 화합물 가스, 산소 가스 및 불화 규소 가스의 유량비가 2 : 1 : 1.5의 비율의 혼합 가스를 포함하는 처리 가스, 또는 상기 2 : 1 : 1.5의 비율에 대하여, 불소 화합물 가스를 기준으로 하여, 산소 가스 및 불화 규소 가스 중 적어도 어느 하나의 비율이 많은 혼합 가스를 포함하는 처리 가스를 챔버 내로 공급하여 플라즈마를 생성하고, 생성된 플라즈마에 의해 상기 피처리 기판을 에칭하는 메인 에칭 공정과,
상기 메인 에칭 공정 후, 400 kHz 이하의 바이어스용의 고주파를 인가하여, 상기 피처리 기판을 또한 플라즈마에 의해 더 에칭하는 오버 에칭 공정을 포함하는 것을 특징으로 하는 에칭 방법이 제공된다.
본 발명에 따르면, 반도체 장치가 형성된 피처리 기판을 양호하게 에칭할 수 있다.
도 1은 일실시예에 따른 플라즈마 에칭 장치의 전체 구성도이다.
도 2는 도 1의 다이폴 링 자석의 구성을 모식적으로 도시한 횡단면도이다.
도 3a ~ 도 3c는 일실시예에 따른 반도체 장치의 제조 공정을 모식적으로 도시한 단면도이다.
도 4a ~ 도 4c는 도 3a ~ 도 3c의 이어지는 반도체 장치의 제조 공정을 모식적으로 도시한 단면도이다.
도 5는 일실시예에 따른 메인 에칭 공정에서의 처리 가스의 유량비와 에칭 형상과 언더컷의 관계를 나타낸 도이다.
도 6은 일실시예에 따른 메인 에칭 공정에서의 처리 가스 중의 SiF4 가스의 유량과 에칭 레이트와 언더컷의 관계를 나타낸 도이다.
도 7은 일실시예에 따른 메인 에칭 공정에서의 바이어스용의 고주파 LF의 전력과 레지스트에 대한 실리콘층의 선택비의 관계를 나타낸 도이다.
도 8a 및 도 8b는 일실시예에 따른 메인 에칭 공정에서의 바이어스용의 고주파 LF와 에칭 형상의 관계를 나타낸 도이다.
도 9는 일실시예에 따른 메인 에칭 공정에서의 압력과 에칭 형상의 균일성의 관계를 나타낸 도이다.
도 10a ~ 도 10c는 일실시예에 따른 고압 프로세스에서의 이온 및 전자의 동작을 설명하기 위한 도이다.
도 11a 및 도 11b는 일실시예에 따른 오버 에칭 공정에서의 바이어스용의 고주파 LF의 주파수와 노칭의 관계를 나타낸 도이다.
도 12a 및 도 12b는 일실시예에 따른 오버 에칭 공정에서의 바이어스용의 고주파 LF의 주파수와 노칭의 관계를 설명하기 위한 도이다.
도 13a ~ 도 13c는 일실시예에 따른 오버 에칭 공정에서의 바이어스용의 고주파 LF의 전력과 노칭의 관계를 나타낸 도이다.
도 14a ~ 도 14e는 일실시예에 따른 오버 에칭 공정에서의 압력과 노칭의 관계를 나타낸 도이다.
이하에 첨부 도면을 참조하여, 본 발명의 실시예에 대하여 설명한다. 또한 본 명세서 및 도면에서, 실질적으로 동일한 기능 구성을 가지는 구성 요소에 대해서는, 동일한 부호를 부여함으로써 중복 설명을 생략한다.
［플라즈마 에칭 장치의 전체 구성］
먼저, 본 발명의 일실시예에 따른 에칭 방법을 사용하는 플라즈마 에칭 장치의 구성에 대하여, 도 1 및 도 2를 참조하여 설명한다. 도 1은, 일실시예에 따른 플라즈마 에칭 장치의 전체 구성을 도시한 종단면도이다. 도 2는, 도 1에 도시한 다이폴 링 자석의 횡단면도이다.
플라즈마 에칭 장치(1)는, 마그네트론 반응성 이온 에칭(Reactive Ion Etching ; RIE)형의 플라즈마 에칭 장치로서 구성되어 있고, 예를 들면 알루미늄 또는 스테인리스 스틸 등의 금속으로 이루어지는 챔버(C)를 가지고 있다.
챔버(C) 내에는, 예를 들면 실리콘 웨이퍼(이하, 단순히 ‘웨이퍼’라고 함)(W)를 재치(載置)하기 위한 서셉터(2)가 설치되어 있다. 서셉터(2)는 예를 들면 알루미늄으로 이루어지고, 절연 부재(3)를 개재하여 도체로 이루어지는 지지부(4)에 지지되어 있다. 서셉터(2)의 상면의 주위에는, 예를 들면 석영으로 이루어지는 포커스 링(5)이 배치되어 있다. 서셉터(2)의 상면에는, 웨이퍼(W)를 정전 흡착력에 의해 보지(保持)하기 위한 정전 척(6)이 설치되어 있다. 서셉터(2)와 지지부(4)는, 볼 나사(7)를 포함하는 승강기구에 의해 승강 가능하게 되어 있고, 지지부(4)의 하방에 설치되는 승강 구동부(도시하지 않음)는, 스테인리스 스틸로 이루어지는 벨로우즈(8)로 덮여 있다. 벨로우즈(8)의 외측에는 벨로우즈 커버(9)가 설치되어 있다. 포커스 링(5)의 하면은 배플판(10)에 접속되어 있고, 포커스 링(5)은 배플판(10), 지지부(4) 및 벨로우즈(8)를 개재하여 챔버(C)와 도통하고 있다. 챔버(C)는 접지되어 있다.
챔버(C)는 상부(1a)와 상부(1a)보다 직경이 큰 하부(1b)를 가진다. 챔버(C)의 일부로서 상대적으로 큰 직경을 가지는 부분인 하부(1b)의 측벽에는 배기구(11)가 형성되고, 배기구(11)에 배기관을 개재하여 배기 장치(12)가 접속되어 있다. 배기 장치(12)의 진공 펌프를 작동시킴으로써, 챔버(C) 내의 처리 공간을 소정의 진공도까지 감압한다. 챔버(C)의 하부(1b)의 측벽에는, 웨이퍼(W)의 반입출구를 개폐하는 게이트 밸브(13)가 장착되어 있다.
서셉터(2)에는, 정합기(14)를 개재하여 플라즈마 생성 및 반응성 이온 에칭(RIE)용의 제 1 고주파 전원(15)이 전기적으로 접속되어 있다. 제 1 고주파 전원(15)은 플라즈마 생성용의 고주파 전력으로서, 예를 들면 100 MHz의 주파수를 가지는 고주파 전력을 하부 전극 즉 서셉터(2)로 공급한다.
서셉터(2)에는, 또한 정합기(25)를 개재하여 제 2 고주파 전원(26)이 전기적으로 접속되어 있다. 제 2 고주파 전원(26)은 바이어스용의 고주파로서, 예를 들면 400 kHz의 주파수를 가지는 고주파 전력을 서셉터(2)로 중첩적으로 공급한다.
챔버(C)의 천장부에는, 후술하는 샤워 헤드(20)가 접지 전위에 보지된 상부 전극으로서 설치되어 있다. 따라서, 제 1 고주파 전원(15)으로부터의 제 1 고주파 전력은 서셉터(2)와 샤워 헤드(20)의 사이로 공급된다.
정전 척(6)은, 도전막으로 이루어지는 전극(6a)을 한 쌍의 절연 시트(6b)의 사이에 개재한 것이다. 전극(6a)에는 직류 전원(16)이 전기적으로 접속되어 있다. 웨이퍼(W)는, 직류 전원(16)으로부터의 직류 전압에 의한 정전 인력에 의해, 정전 척(6)에 정전 흡착된다.
서셉터(2)의 내부에는, 예를 들면 원주 방향으로 연장되는 냉매실(17)이 설치되어 있다. 냉매실(17)에는, 외부 장착의 칠러 유닛(도시하지 않음)으로부터 배관(17a, 17b)을 거쳐 소정 온도의 냉매, 예를 들어 냉각수가 순환 공급된다. 서셉터(2) 상의 웨이퍼(W)는, 순환하는 냉매의 온도에 따라 소정의 처리 온도로 제어된다.
또한, 가스 도입 기구(18)로부터의 냉각 가스, 예를 들어 He 가스가, 가스 공급 라인(19)을 거쳐 정전 척(6)의 상면과 웨이퍼(W)의 이면의 사이로 공급된다. 가스 도입 기구(18)는 에칭 처리의 웨이퍼 면내 균일성을 높이기 위하여, 웨이퍼 중심부와 웨이퍼 주연부에서 가스압, 즉 배압(背壓)을 독립적으로 제어할 수 있도록 되어 있다.
천장부의 샤워 헤드(20)는, 서셉터(2)의 상면과 평행하게 대향하는 하면에 다수의 가스 토출구(22)를 가지고 있다. 가스 토출면의 내측에는 버퍼실(21)이 설치되어 있다. 버퍼실(21)의 가스 도입구(20a)에는, 가스 공급 배관(23a)을 개재하여 가스 공급원(23)이 접속되어 있다.
가스 공급원(23)으로부터는 불소 화합물 가스, 산소 가스 및 불화 규소 가스의 혼합 가스를 포함하는 처리 가스가 공급된다. 불소 화합물 가스로서, 예를 들면 육불화황(SF6) 가스(이하에서는, SF6 가스라고 표기함)를 이용할 수 있다. 또한 불소 화합물 가스로서, 불화 규소 가스, 예를 들면 사불화규소(SiF4) 가스(이하에서는, SiF4 가스라고 표기함)를 이용할 수 있다. SiF4 가스 대신에 염화규소(SiCl4) 가스를 이용해도 된다. 또한 처리 가스는, 상기 가스에 더하여 아르곤(Ar) 가스 등의 불활성 가스를 포함해도 된다. 본 실시예에서는, 육불화황(SF6) 가스와 산소(O2) 가스와 사불화규소(SiF4) 가스의 혼합 가스를 포함하는 가스를 처리 가스로서 이용한다.
챔버(C)의 상부(1a)의 주위에는, 환상(環狀) 또는 동심 형상으로 연장되는 다이폴 링 자석(24)이 배치되어 있다. 다이폴 링 자석(24)은, 도 2의 횡단면도에 도시한 바와 같이, 링 형상의 자성체로 이루어지는 케이싱(32) 내에, 복수개 예를 들면 16 개의 이방성 세그먼트 기둥 형상 자석(31)을 둘레 방향으로 일정 간격으로 배열하여 이루어진다. 도 2에서, 각 이방성 세그먼트 기둥 형상 자석(31) 내에 나타내는 화살표는 자화(磁化)의 방향을 나타내고 있고, 도시한 바와 같이 각 이방성 세그먼트 기둥 형상 자석(31)의 자화의 방향을 둘레 방향을 따라 조금씩 이동시킴으로써, 전체적으로 일방향을 향하는 균일한 수평 자계(B)를 형성할 수 있다.
따라서, 서셉터(2)와 샤워 헤드(20)의 사이의 공간에는, 제 1 고주파 전원(15)으로부터의 고주파 전력에 의해 수직 방향으로 RF 전계가 형성되고, 또한 다이폴 링 자석(24)에 의해 수평 방향으로 자계가 형성된다. 이들의 직교 전자계를 이용하는 마그네트론 방전에 의해, 서셉터(2)의 표면 근방에는 고밀도의 플라즈마가 생성된다.
상기 구성의 플라즈마 에칭 장치는, 제어부(40)에 의해 통괄적으로 제어된다. 제어부(40)는, CPU(41)(Central Processing Unit), ROM(42)(Read Only Memory), RAM(43)(Random Access Memory)을 가진다. CPU(41)는, 이들 기억 영역에 저장된 각종 레시피에 따라 플라즈마 처리를 실행한다. 레시피에는, 프로세스 조건에 대한 장치의 제어 정보인 프로세스 시간, 처리실 내 온도(상부 전극 온도, 처리실의 측벽 온도, ESC 온도 등), 압력(가스의 배기), 고주파 전력 또는 전압, 각종 프로세스 가스 유량, 전열 가스 유량 등이 기재되어 있다.
또한 제어부(40)의 기능은, 소프트웨어를 이용하여 동작함으로써 실현되어도 되고, 하드웨어를 이용하여 동작함으로써 실현되어도 된다.
이와 같이 구성된 플라즈마 에칭 장치에서, 플라즈마 에칭을 행하기 위해서는, 우선 게이트 밸브(13)를 열어 웨이퍼(W)를 챔버(C) 내로 반입하여, 서셉터(2) 상에 재치한다. 이어서, 웨이퍼(W)가 재치된 서셉터(2)를 도시의 높이 위치까지 상승시키고, 배기 장치(12)의 진공 펌프에 의해 배기구(11)를 거쳐 챔버(C) 내를 배기한다. 그리고, 가스 공급원(23)으로부터 처리 가스를 소정의 유량으로 챔버(C) 내로 도입하고, 챔버(C) 내의 압력을 설정치로 한다. 또한, 제 1 고주파 전원(15)으로부터 소정의 전력으로 고주파 전력을 서셉터(2)에 인가한다. 또한, 직류 전원(16)으로부터 직류 전압을 정전 척(6)의 전극(6a)에 인가하여, 웨이퍼(W)를 서셉터(2)에 고정한다. 샤워 헤드(20)로부터 도입된 처리 가스는 마그네트론 방전에 의해 전리 또는 해리하여 플라즈마가 생성된다. 그리고, 생성된 플라즈마에 포함되는 라디칼 또는 이온에 의해 웨이퍼(W)가 에칭된다.
이상, 본 실시예에 따른 플라즈마 에칭 장치의 전체 구성에 대하여 설명했다. 이어서, 본 실시예의 에칭 대상인 피처리 기판과 서포트 기판의 접합 구조에 대하여 설명한다.
［피처리 기판과 서포트 기판의 접합］
본 실시예에서는, 삼차원 실장용의 TSV가 형성된 피처리 기판과 서포트 기판의 접합의 각 공정에 대하여, 도 3a ~ 도 3c 및 도 4a ~ 도 4c를 참조하여 설명한다. 도 3a ~ 도 3c는, 일실시예에 따른 반도체 장치의 제조 공정을 모식적으로 도시한 단면도이며, 도 4a ~ 도 4c는, 도 3a ~ 도 3c에 이어지는 제조 공정을 모식적으로 도시한 단면도이다.
접합 웨이퍼는 도 3c에 도시한 바와 같이, 피처리 기판의 일례인 디바이스 웨이퍼(W)와, 서포트 기판의 일례인 서포트 웨이퍼(SW)를 가진다. 도 3c에서는, 디바이스 웨이퍼(W)의 상하가 반전되어 있다. 디바이스 웨이퍼(W)는, 표면(Wa)에 트랜지스터 등의 반도체 장치가 형성된 기판이다. 서포트 웨이퍼(SW)는, 디바이스 웨이퍼(W)의 이면(Wb)을 연삭하여 박화했을 때, 박화된 디바이스 웨이퍼(W)를 보강하기 위한 기판이다. 디바이스 웨이퍼(W)는, 접착제(G)를 개재하여 서포트 웨이퍼(SW)에 접합되어 있다.
본 실시예에 따른 반도체 장치의 제조 공정에서는, 먼저 도 3a와 같이 실리콘 웨이퍼 등으로 이루어지는 디바이스 웨이퍼(W)의 표면에 트랜지스터(101)를 형성하고, 트랜지스터(101)가 형성된 디바이스 웨이퍼(W) 상에 층간 절연막(102)을 형성한다.
이어서, 층간 절연막(102) 상에 배선 구조(103)를 형성한다. 배선 구조(103)는, 도 3b와 같이 층간 절연막(102) 상에 배선층(104), 절연막(105)을 교호로 적층하고, 절연막(105)을 관통하여 상하의 배선층(104) 간을 전기적으로 접속하는 비아 홀(106)을 형성한 것이다.
이어서, 도 3c와 같이 디바이스 웨이퍼(W)를 상하 반전시키고, 디바이스 웨이퍼(W)의 표면(Wa)을, 접착제(G)를 개재하여 서포트 웨이퍼(SW)와 접합함으로써, 피처리 기판과 서포트 기판의 접합 구조를 실현한다. 서포트 웨이퍼(SW)는, 디바이스 웨이퍼(W)를, 이면(Wb)을 연삭하여 박화했을 때, 박화된 디바이스 웨이퍼(W)를 보강하고, 휨을 방지하는 지지체가 되는 기판이며, 예를 들면 실리콘 웨이퍼 등으로 이루어진다. 그리고 접합 웨이퍼를, 예를 들면 연삭 장치에 구비된 도시하지 않은 지지부에 지지하고, 웨이퍼(W)의 이면(Wb)측을 연삭하고, 연삭 전의 두께(T1)가 소정 두께(T2)가 되도록 박화한다. 소정 두께(T2)를 예를 들면 50 ~ 200 μm로 할 수 있다.
또한 도 3a ~ 도 3c 및 도 4a ~ 도 4c에서는, 도시를 용이하게 하기 위하여, 층간 절연막(102) 및 배선 구조(103)의 두께가 과장되어 도시되어 있지만, 실제로는 층간 절연막(102) 및 배선 구조(103)의 두께는, 웨이퍼(W)의 기체 자체의 두께에 비해 매우 작다.
이어서, 웨이퍼(W)의 이면(Wb)에 레지스트를 도포하고, 노광하고, 현상함으로써, 도시하지 않은 레지스트 패턴을 형성한다. 그리고, 레지스트를 에칭 마스크로서 이용하여, 후술하는 본 실시예의 에칭 방법을 행하여, 웨이퍼(W)의 이면(Wb)을 에칭하여 비아(V)를 형성한다. 이어서, 도 4a와 같이 비아(V)가 형성된 웨이퍼(W)의 이면(Wb)에 잔존하는 레지스트를 애싱하여 제거한다. 비아(V)의 직경을 예를 들면 1 ~ 10 μm로 할 수 있다. 또한 비아(V)의 깊이는, 웨이퍼(W)의 이면(Wb)을 연삭하여 박화한 후의 웨이퍼(W)의 기체 자체의 두께에 상당하는 것이며, 예를 들면 50 ~ 200 μm로 할 수 있다.
이어서, 도 4b와 같이 비아(V)의 내주면을 피복하도록, 예를 들면 폴리이미드 등의 절연막(107)을 형성하고, 내주면이 절연막(107)으로 피복된 비아(V) 내에, 전해 도금법 등에 의해 관통 전극(108)을 형성한다.
이어서, 도 4c와 같이 서포트 웨이퍼(SW)를 웨이퍼(W)로부터 박리시킴으로써, 박화되고, 관통 전극(108)이 형성된 웨이퍼(W)를 얻는다. 예를 들면, 자외광(UV광)을 조사함으로써, 광 반응성의 접착제(G)의 접착력을 저하시켜 박리할 수 있다.
이상, 피처리 기판과 서포트 기판의 접합 구조에 대하여 설명했다. 이어서, 본 실시예에 따른 에칭 방법에 대하여 설명한다.
[에칭 방법]
본 실시예에 따른 에칭 방법에서는, 상기한 바와 같이 접합된 피처리 기판의 실리콘층의 이면측에 소정의 패턴으로 패터닝된 마스크를 개재하여, 플라즈마에 의해 피처리 기판을 에칭한다. TSV 에칭에서는, 주로 높은 실리콘 에칭 레이트와, 실리콘층의 하층에 형성되어 있는 절연막과의 계면에서 발생하는 노칭의 억제가 필요해진다. 그리고 일반적인 에칭 형상으로서, 에칭에 의해 형성한 비아(Via) 저부에 절연막(통상, 실리콘 산화막(SiO2))이 노출되는 경우가 있다.
통상의 실리콘 에칭에서는, 에칭의 전 또는 동시에, 레지스트막 상에 산화막계의 퇴적물 성분을 퇴적시켜, 레지스트막과 실리콘막의 선택비를 크게 함으로써, 고파워 인가 등에 의해 높은 에칭 레이트를 실현하고 있다. 그러나, 실리콘 에칭 후에 레지스트 퇴적물 성분을 제거하는 가스가, 비아 저부에 노출되는 절연막도 에칭한다고 하는 문제가 발생한다.
또한 본 실시예에 따른 에칭 방법에서는, 도 4a의 비아(V)를 형성할 시, 웨이퍼(W)의 이면(Wb)측으로부터 실리콘층을 에칭하는 메인 에칭(ME : Main Etching) 공정, 및 메인 에칭 공정 후, 실리콘층에 인접하는 층간 절연막(102)을 노출시키기 위하여, 비아의 저부 부근의 실리콘층을 에칭하는 오버 에칭(OE : Over Etching) 공정을 실행한다. 이하에서는, 우선, 메인 에칭 공정에서의 프로세스 조건의 최적화에 대하여 설명하고, 이 후, 오버 에칭 공정에서의 프로세스 조건의 최적화에 대하여 설명한다.
[메인 에칭 공정]
상기 접합 구조의 웨이퍼(W)의 에칭에서, 레지스트를 제거하는 가스가, 비아 저부에 노출되는 절연막도 에칭한다고 하는 문제를 발생시키지 않기 위하여, 본 실시예에 따른 에칭 방법에서는, 처리 가스로서 퇴적성 가스를 첨가하지 않는다. 따라서 본 실시예에 따른 에칭 방법에서는, 레지스트막 상에 산화막계의 퇴적물 성분이 퇴적된 보호막의 제거 공정을 필요로 하지 않는다. 이하에서는, 본 실시예에 따른 에칭 방법에 이용하는 처리 가스의 가스 종류 및 가스 유량의 최적화에 대하여 설명한다.
(가스 종류 및 가스 유량)
도 5는, 본 실시예에 따른 메인 에칭 공정에서, SF6 가스 / O2 가스 / SiF4 가스의 유량비를 변화시켰을 때 형성되는 비아(V)의 형상과 언더컷의 관계를 나타낸다. 이 때의 프로세스 조건을 이하에 나타낸다.
·프로세스 조건
압력 : 40 Pa(= 300 mT)
플라즈마 생성용 고주파 HF의 주파수 : 100 MHz
플라즈마 생성용 고주파 HF의 전력 : 4.8 kW(단위 면적당 전력 : 6.79 W/cm2)
바이어스용 저고주파 LF의 전력 : 인가하지 않음
가스 종류 : SF6 가스 / O2 가스 / SiF4 가스
도 5의 ‘A’ ~ ‘D’는, 상기 SF6 가스 / O2 가스 / SiF4 가스가 혼합된 처리 가스의 유량비를 변화시켰을 때의 에칭 결과를 나타낸다. 도 5의 횡축은, SF6 가스를 1로 했을 때의 SiF4 가스의 유량비를 나타내고, 도 5의 종축은, SF6 가스를 1로 했을 때의 O2 가스의 유량비를 나타낸다.
도 5의 ‘A’의 경우는, 처리 가스의 유량비를 SF6 가스 / O2 가스 / SiF4 가스 = 2 : 1 : 0(즉, SiF4 가스를 첨가하지 않은 경우)의 비아 형상을 나타낸다. 이 경우, SiF4 가스를 공급하지 않는 만큼, 주로 실리콘층의 에칭에 기여하는 SF6 가스의 유량이 많아지기 때문에, 실리콘층의 에칭 레이트는 높아진다. 그러나 이 경우, 실리콘층에 형성된 비아의 측벽이 횡방향으로도 에칭된다. 이 현상은, 언더컷이라 불리고, 본 실시예에서는 언더컷을, 실리콘층의 최상부의 톱 CD(Critical Demension)로부터 어느 정도 에칭이 진행되었는가로 평가하고 있다. 어느 정도 에칭이 진행되었는가는 톱 CD 직하(直下)의 가장 많이 에칭된 부분인 언더 CD를 계측함으로써 평가할 수 있다. 도 5에도 도시한 바와 같이, 본 실시예에서 언더컷(U)은 이하의 식 (A)로 산출된다.
언더컷(U)(편측) = (언더 CD - 톱 CD) / 2 … (A)
도 5의 ‘A’의 경우, 언더컷은 0.8 μm이다.
여기서, SiF4 가스를 첨가한 처리 가스를 이용하여 실리콘층을 에칭했다. 그 결과를 도 5의 ‘B’, ‘C’, ‘D’에 나타낸다. 도 5의 ‘B’는, 처리 가스의 유량비를 SF6 가스 / O2 가스 / SiF4 가스 = 2 : 1 : 1.5로 한 경우의 비아 형상을 나타낸다. 이 경우, SiF4 가스를 첨가함으로써, 상대적으로 SF6 가스의 유량이 줄어들기 때문에, 실리콘층의 에칭 레이트는 도 5의 ‘A’의 경우보다 저하된다. 이 때문에, 비아의 깊이는 얕아진다. 그러나, 실리콘층에 형성된 비아의 측벽에의 언더컷(U)은 도 5의 ‘A’의 경우의 반이 되고, 비아의 측벽이 보다 수직인, 양호한 에칭 형상이 얻어지는 것을 알 수 있다.
도 5의 ‘C’의 경우는, 처리 가스의 유량비를 SF6 가스 / O2 가스 / SiF4 가스 = 8 : 5 : 6(2 : 1.25 : 1.5)으로 하고, 도 5의 ‘B’의 경우보다 O2 가스의 유량비를 높였다. 이 경우, 실리콘층의 에칭 레이트는 도 5의 ‘B’의 경우와 대략 동일하며, 언더컷(U)은 ‘0’이 되고, 에칭 형상은 보다 양호해졌다.
도 5의 ‘D’의 경우는, 처리 가스의 유량비를 SF6 가스 / O2 가스 / SiF4 가스 = 8 : 5 : 12(2 : 1.25 : 3)로 하고, 도 5의 ‘C’의 경우보다 SiF4 가스의 유량비를 높였다. 이 경우, 실리콘층의 에칭 레이트 및 언더컷(U)은, 도 5의 ‘C’의 경우와 대략 동일한 것을 알 수 있었다.
이상과 같이, 가스 종류 및 가스 유량을 최적화하기 위해서는, 실리콘층에 형성된 비아의 측벽에의 언더컷(U)을 저감시키기 위하여, SiF4 가스를 첨가한, SF6 가스 / O2 가스 / SiF4 가스의 혼합 가스를 사용하는 것이 좋은 것을 알 수 있다. 이에 의하면, SiF4 가스의 첨가에 의해 이하의 화학 반응을 촉진시킬 수 있다.
SiFx ＋ O → SiOFx
그 결과, 실리콘층에 형성된 비아의 측벽에 SiOFx의 보호막을 형성하고, 횡방향으로의 에칭의 진행을 억제할 수 있다.
단, SiF4 가스의 유량이 많아지면, SF6 가스의 유량이 상대적으로 적어진다. SF6 가스의 유량이 적어지면, 실리콘층의 에칭 레이트가 낮아진다. 이 때문에, SF6 가스는 어느 정도의 유량을 확보할 필요가 있다. 따라서 본 실시예에 따른 에칭 방법에서는, SF6 가스 / O2 가스 / SiF4 가스의 유량비는 2 : 1 : 1.5의 비율이거나, 또는 상기 2 : 1 : 1.5의 비율에 대하여, SF6 가스를 기준으로 하여, O2 가스 및 SiF4 가스 중 적어도 어느 하나의 비율이 많은 혼합 가스를 이용하여 메인 에칭을 행한다. 도 5의 ‘B’ ~ ‘D’는, 본 실시예의 가스 종류 및 가스 유량에 관한 프로세스 조건을 만족시킨다.
또한, SF6 가스는 불소 화합물 가스의 일례이며, SiF4 가스는 불화 규소 가스의 일례이다.
이상과 같이, 본 실시예에 따른 에칭 방법에 의하면, 최적화된 가스 종류 및 가스 유량에 기초하는 에칭에 의해, 에칭 레이트를 높게 유지하면서, 비아 측벽의 언더컷을 저감시키고, 비아의 에칭 형상을 양호하게 할 수 있다.
또한 본 실시예에서는, SF6 가스 / O2 가스 / SiF4 가스로 이루어지는 혼합 가스만을 처리 가스로 해도 되고, 이 혼합 가스에 아르곤(Ar) 가스 등의 불활성 가스를 포함한 가스를 처리 가스로서 사용해도 된다.
(플라즈마 생성용 고주파 HF의 전력)
이어서, SF6 가스 / O2 가스 / SiF4 가스의 혼합 가스를 이용한 메인 에칭 공정에서, 플라즈마 생성용의 고주파 HF의 전력과 에칭 레이트 및 언더컷의 관계에 대하여, 도 6을 참조하여 설명한다.
도 6에는, 횡축에 나타낸 바와 같이 SiF4 가스의 유량비를 변화시켰을 때의 실리콘의 에칭 레이트를 왼편 종축, 언더컷을 오른편 종축에 나타낸다. 이 때, SF6 가스의 유량은 400 sccm, O2 가스의 유량은 200 sccm이다.
도 6의 결과에 따르면, 실리콘의 에칭 레이트에 대해서는, 플라즈마 생성용의 고주파 HF의 전력이 4.8 kW(단위 면적당 전력 : 6.79 W/cm2)의 경우, 2.5 kW(단위 면적당 전력 : 3.54 W/cm2)보다 에칭 레이트가 높아지는 것을 알 수 있다. 또한 언더컷(Undercut)에 대해서도, SiF4 가스의 유량이 150 sccm 이상에서는, 플라즈마 생성용의 고주파 HF의 전력이 4.8 kW(단위 면적당 전력 : 6.79 W/cm2)의 경우, 2.5 kW(단위 면적당 전력 : 3.54 W/cm2)보다 언더컷이 저감되는 것을 알 수 있다. 이는, 플라즈마 생성용의 고주파 HF의 전력이 높아지면 SiF4 가스의 해리 효과가 높아지기 때문이라고 상정된다.
전술한 바와 같이, SiF4 가스의 유량이 많아지면 SF6 가스의 유량은 적어지므로 에칭 레이트는 낮아진다. 그러나 도 6에 나타낸 결과에 기초하면, SiF4 가스의 첨가에 의해 SF6 가스의 유량이 적어져도 플라즈마 생성용 고주파 HF의 전력을 4.8 kW(단위 면적당 전력 : 6.79 W/cm2) 정도로 높게 설정함으로써, 에칭 레이트의 저하를 최저한으로 억제하면서, 언더컷을 저감할 수 있다.
(바이어스용 고주파 LF의 주파수)
이어서, SF6 가스 / O2 가스 / SiF4 가스의 혼합 가스를 이용한 메인 에칭 공정에서, 바이어스용 고주파 LF의 주파수를 변화시켰을 때의, 레지스트에 대한 실리콘층의 선택비에 대하여, 도 7을 참조하여 설명한다. 도 7의 횡축은, 바이어스용 고주파 LF의 전력을 나타내고, 종축은, 레지스트에 대한 실리콘층의 선택비를 나타낸다. 이 때의 프로세스 조건을 이하에 나타낸다.
· 프로세스 조건
<바이어스용 고주파 LF의 주파수가 400 kHz의 경우>
가스 종류 및 가스 유량비 : SF6 가스 / O2 가스 / SiF4 가스 = 2 : 1 : 1.5
압력 : 40 Pa(= 300 mT)
플라즈마 생성용 고주파 HF의 주파수 : 100 MHz
플라즈마 생성용 고주파 HF의 전력 : 4.8 kW(단위 면적당 전력 : 6.79 W/cm2)
바이어스용 고주파 LF의 주파수 : 400 kHz
<바이어스용 고주파 LF의 주파수가 13.56 MHz의 경우>
가스 종류 및 가스 유량비 : SF6 가스 / O2 가스 / SiF4 가스 = 2 : 3 : 3
압력 : 33.3 Pa(= 250 mT)
플라즈마 생성용 고주파 HF의 주파수 : 100 MHz
플라즈마 생성용 고주파 HF의 전력 : 1.5 kW(단위 면적당 전력 : 2.12 W/cm2)
바이어스용 고주파 LF의 주파수 : 13.56 MHz
도 7을 참조하면, 바이어스용의 고주파 LF의 주파수가 400 kHz의 경우, 바이어스용의 고주파 LF의 주파수가 13.56 MHz의 경우보다, 레지스트에 대한 실리콘층의 선택비가 향상된다.
이는 다음의 이유에 의한다. 바이어스용의 고주파 LF의 주파수가 13.56 MHz의 경우, 이온은, 바이어스용 고주파 LF에 추종하지 못하고(도 12a), 웨이퍼 상의 평균 전압인 - Vdc(즉, 시스 전압, 셀프 바이어스)에 의해 인입되기 때문에, 이온은 비아의 저부까지 도달하기 어렵다. 한편 전자는, 바이어스용 고주파 LF가 플러스의 전위일 때만 웨이퍼 상에 도달할 수 있다(도 12a). 이와 같이 전자의 인입 시간이 짧기 때문에, 비아의 저부에는 이온의 양전하가 축적되고, 나중에 진입한 이온과 반발한다. 이에 의해, 비아로 진입한 이온은, 비아의 저부에 축적된 이온에 의해 진로가 꺾여, 비아의 저부의 에칭에 기여하지 않는 경우가 많아진다. 그 결과, 바이어스용의 고주파 LF의 주파수가 13.56 MHz의 경우에는 에칭 레이트가 낮아진다.
이에 대하여, 바이어스용의 고주파 LF의 주파수가 400 kHz의 경우, 이온은, 바이어스용의 고주파 LF에 추종할 수 있다(도 12b). 이 때문에, 이온은 웨이퍼 상의 전위가 마이너스 전위일 때만 웨이퍼에 도달한다. 한편 전자는, 웨이퍼 상의 전위가 플러스의 전위일 때만 웨이퍼에 도달한다. 이와 같이 하여, 이온과 전자가 교호로 인입되기 때문에, 비아의 저부에서는 전하의 중화가 그 때마다 행해진다. 따라서, 이온이 입입되는 타이밍에서는, 비아의 저부에는 이온의 양전하는 축적되어 있지 않고, 비아로 진입한 이온은, 비아의 저부에서 에칭에 기여할 수 있다. 그 결과, 바이어스용 고주파 LF의 주파수가 400 kHz의 경우에는 바이어스용 고주파 LF의 주파수가 13.56 MHz의 경우에 비해 에칭 레이트는 저하되지 않는다.
따라서 메인 에칭 공정에서, 400 kHz 이하의 바이어스용 고주파 LF를 인가하여, 피처리 기판을 플라즈마 에칭함으로써, 바이어스용 고주파 LF를 저주파화하지 않을 경우에 비해 레지스트에 대한 실리콘층의 선택비를 높일 수 있다. 이에 의해, 레지스트의 두께를 얇게 하는 것이 가능해진다.
본 실시예에서는, 바이어스용 고주파 LF의 주파수로서 400 kHz를 사용했지만, 이에 한정되지 않고, 이온과 전자를 교호로 인입하는 것과 같은 웨이퍼 상의 전위를 실현할 수 있는 주파수이면 되고, 통상, 수 kHz ~ 수 MHz의 범위에서 최적인 주파수를 선택할 수 있다.
(바이어스용 고주파 LF의 전력)
이어서, SF6 가스 / O2 가스 / SiF4 가스의 혼합 가스를 이용한 메인 에칭 공정에서, 바이어스용 고주파 LF의 전력을 변화시켰을 때의 비아의 형상에 대하여, 도 8a 및 도 8b를 참조하여 설명한다. 이 때의 프로세스 조건을 이하에 나타낸다.
· 프로세스 조건
가스 종류 및 가스 유량비 : SF6 가스 / O2 가스 / SiF4 가스 = 2 : 1 : 1.5
압력 : 40 Pa(= 300 mT)
플라즈마 생성용 고주파 HF의 주파수 : 100 MHz
플라즈마 생성용 고주파 HF의 전력 : 4.8 kW(단위 면적당 전력 : 6.79 W/cm2)
바이어스용 고주파 LF의 주파수 : 400 kHz
바이어스용 고주파 LF의 전력 : 도 8a는 0 W, 도 8b는 500 W(단위 면적당 전력 : 0.71 W/cm2)
도 8a 및 도 8b에 도시한 결과를 시각적으로 관찰하면, 바이어스용 고주파 LF의 전력이 0 W의 경우, 피처리 기판의 실리콘층의 상이한 위치에 형성된 비아의 깊이 또는 형상에 불균일이 있으며, 엣지에 형성된 비아에는 중앙 부근이 불룩해지는 보잉이 발생하고 있다. 한편, 바이어스용 고주파 LF의 전력이 500 W(단위 면적당 전력 : 0.71 W/cm2)의 경우, 바이어스용 고주파 LF의 전력이 0 W의 경우에 비해, 비아의 형상에 균일성이 있는 것을 알 수 있었다.
따라서 도 8a 및 도 8b의 결과에 기초하여, 각 위치에서의 비아의 깊이를, 다음 식 (1)에 대입함으로써 비아의 형상의 균일성을 수치화했다.
(비아의 깊이의 최대치 - 비아의 깊이의 최소치) / ((비아의 깊이의 최대치 ＋ 비아의 깊이의 최소치)) / 2) × 1 / 2 × 100% … (1)
식 (1)의 계산 결과는, 도 8a의 바이어스용 고주파 LF의 전력이 0 W의 경우, ± 10%였던 것에 반해, 도 8b의 바이어스용 고주파 LF의 전력이 500 W(단위 면적당 전력 : 0.71 W/cm2)의 경우, ± 3%였다. 이에 의해서도, 바이어스용 고주파 LF의 전력이 500 W(단위 면적당 전력 : 0.71 W/cm2)의 경우, 바이어스용 고주파 LF의 전력이 0 W의 경우에 비해, 비아의 형상의 균일성이 매우 높아지는 것을 알 수 있다.
이상과 같이, 본 실시예에 따른 에칭 방법에 의하면, 이하의 (1) ~ (3)의 프로세스 조건을 만족시키는 에칭을 행함으로써, 메인 에칭 공정에서 높은 에칭 레이트, 형상의 균일성 및 언더컷의 억제를 실현할 수 있다.
(1) 가스 종류가 SF6 가스 / O2 가스 / SiF4 가스의 혼합 가스를 2 : 1 : 1.5의 비율, 또는 상기 비율에 대하여 O2 가스 및 SiF4 가스 중 적어도 어느 하나의 비율이 많은 혼합 가스를 사용한다.
(2) 주파수 100 MHz의 플라즈마 생성용 고주파 HF의 전력을 4.8 kW(단위 면적당 전력 : 6.79 W/cm2)로 종전보다 높게 한다.
(3) 저주파수 400 kHz의 바이어스용 고주파 LF를 인가한다.
(압력)
이어서, SF6 가스 / O2 가스 / SiF4 가스의 혼합 가스를 이용한 메인 에칭 공정에서, 챔버 내의 압력을 변화시켰을 때의 비아의 형상의 균일성에 대하여, 도 9를 참조하여 설명한다. 도 9의 횡축은 바이어스용 고주파 LF의 전력을 나타내고, 종축은, 비아의 형상의 균일성을 나타낸다. 균일성은 상기 식 (1)에 기초하여 산출했다. 이 때의 프로세스 조건을 이하에 나타낸다.
· 프로세스 조건
가스 종류 및 가스 유량비 : SF6 가스 / O2 가스 / SiF4 가스 = 2 : 1 : 1.5
플라즈마 생성용 고주파 HF의 주파수 : 100 MHz
플라즈마 생성용 고주파 HF의 전력 : 4.8 kW(단위 면적당 전력 : 6.79 W/cm2)
바이어스용 고주파 LF의 주파수 : 400 kHz
도 9에 나타낸 결과에 따르면, 압력을 66.7 Pa(= 500 mT)로 설정한 경우, 압력을 40 Pa(= 300 mT)로 설정한 경우에 비해, 형상의 균일성이 높아졌다. 특히, 바이어스용 고주파 LF의 전력을 200 W ~ 800 W(단위 면적당 전력 : 0.28 W/cm2 ~ 1.13 W/cm2)로 설정하는 것이 바람직하다.
또한 메인 에칭 공정에서는, 오버 에칭 공정에서 인가되는 바이어스용의 고주파 LF의 주파수와 동일한 주파수의 고주파 LF를 인가하는 것이 바람직하다. 메인 에칭 공정 및 오버 에칭 공정을 동일한 하드웨어 구성으로 함으로써 제어성이 높아지고, 또한 생산성 또는 코스트의 면에서도 유리해진다.
예를 들면, 본 실시예에서는 하기에 나타낸 바와 같이, 오버 에칭 공정에서도 노칭을 저감할 수 있는 최적인 LF 주파수는 400 kHz이며, 메인 에칭 공정에서도 최적인 LF 주파수는 400 kHz인 것을 알 수 있다. 메인 에칭 공정 및 오버 에칭 공정에서 LF 주파수가 400 kHz와 같은 저주파를 사용함으로써, 이온의 에너지만으로 웨이퍼 면내에서 균일화할 수 있고, 플라즈마 밀도에는 영향을 주지 않는다.
이상, 본 실시예에 따른 에칭 방법 중, 피처리 기판의 실리콘층을 에칭하는 메인 에칭 공정에 대하여 설명했다. 이어서, 메인 에칭 공정 후에 실행되는 오버 에칭 공정에 대하여 설명한다.
[오버 에칭 공정]
오버 에칭 공정에서는, 노칭의 발생이 주요 과제이며, 주로 노칭을 억제하기 위하여 프로세스 조건을 최적화한다. 따라서 우선 도 10a ~ 도 10c를 참조하여, 노칭의 발생 원인에 대하여 설명하고, 이 후 오버 에칭 공정에서의 프로세스 조건을 최적화에 대하여 설명한다. 도 10a ~ 도 10c는, 일실시예에 따른 고압 프로세스에서의 이온 및 전자의 상태를 설명하기 위한 도이다.
에칭 프로세스 중, 전자 및 이온이 비아의 내부로 진입할 시, 도 10a에 도시한 바와 같이 전자는 등방적으로 진행하고, 이온은 지향적(指向的)으로 진행한다. 따라서, 등방적인 전자는 비아의 저부에 도달하기 어렵고, 지향적인 이온은 비아의 저부에 도달하기 쉽다. 따라서, 도달하기 쉬운 이온에 의해, 비아의 저부에는 양의 하전 입자가 축적된다. 이 상태에서 비아로 진입한 이온은, 쿨롱력에 의해 비아의 저부의 양의 하전 입자에 반발하여 진로를 꺾고, 비아의 저부 근방의 측벽에 충돌한다. 이에 의해, 비아의 저부 근방의 측벽이 에칭된다. 이와 같이 하여 비아의 저부 근방의 측벽에 발생하는 에칭을 노칭이라고 한다. 본 실시예에서는 노칭의 정도를, 비아 저부의 치수로부터 어느 정도 에칭이 진행되었는가로 평가하고 있다. 어느 정도 에칭이 진행되었는가는, 실리콘층의 최상부의 톱 CD에 대하여, 비아의 저부의 보텀 CD를 계측함으로써 평가할 수 있다. 도 10a에도 도시한 바와 같이, 본 실시예에서는 노칭(N)은 이하의 식 (B)로 나타난다.
노칭(N)(편측) = (보텀 CD - 톱 CD) / 2 … (B)
특히 오버 에칭 공정에서는, 하지의 층간 절연층(102)이 노출된 상태에서 노칭이 진행된다.
(바이어스용 고주파 LF의 주파수)
이에 대하여, 본 실시예에 따른 오버 에칭 공정에서는, 메인 에칭 공정 후, 400 kHz 이하의 바이어스용의 고주파를 인가하여, 피처리 기판을 더 플라즈마 에칭한다. 이 때, 메인 에칭 공정과 마찬가지로, SF6 가스 / O2 가스 / SiF4 가스의 혼합 가스를 이용한 에칭이 실행된다.
오버 에칭 공정에서, 바이어스용 고주파 LF의 주파수를 13.56 MHz로 설정한 경우의 에칭 결과를 도 11a에 나타내고, 바이어스용 고주파 LF의 주파수를 400 kHz로 설정한 경우의 에칭 결과를 도 11b에 나타낸다. 도 11a 및 11b를 참조하면, 도 11a의 경우, 노칭(N)은 1.64 μm이며, 도 11b의 경우, 노칭(N)은 0.51 μm이다. 따라서, 바이어스용 고주파 LF의 주파수가 400 kHz의 경우, 13.56 MHz의 경우보다, 노칭(N)의 발생이 억제되어 있는 것을 알 수 있다.
이는, 도 12a 및 도 12b에서 전술한 바와 같이, 바이어스용 고주파 LF의 주파수가 13.56 MHz의 경우, 이온은 바이어스용 고주파 LF에 추종하지 못하고(도 12a), 웨이퍼 상의 평균 전압인 - Vdc(즉, 시스 전압 ; 셀프 바이어스)에 의해 인입되고, 한편 전자는, 바이어스용 고주파 LF가 플러스의 전위일 때만 웨이퍼 상에 도달할 수 있다. 이와 같이 전자의 인입 시간이 짧기 때문에, 비아의 저부에는 이온의 양전하가 축적되고, 나중에 진입하는 이온과 반발한다. 따라서, 비아로 진입한 이온은, 쿨롱력의 영향을 받아 진로를 꺾고, 비아의 저부 부근의 측벽에 충돌하여, 측벽을 에칭한다. 이와 같이 하여, 노칭이 진행된다.
이에 대하여, 바이어스용 고주파 LF의 주파수가 400 kHz의 경우, 이온은 바이어스용 고주파 LF에 추종할 수 있기 때문에, 웨이퍼 상의 전위가 마이너스 전위일 때만 웨이퍼에 도달한다. 한편 전자는, 웨이퍼 상의 전위가 플러스의 전위일 때만 웨이퍼에 도달한다. 이와 같이 하여, 이온과 전자가 교호로 인입되기 때문에, 비아의 저부에서는 전하의 중화가 그 때마다 행해진다. 따라서, 이온이 인입되는 타이밍에서는, 비아의 저부에는 이온의 양전하는 축적되어 있지 않고, 비아로 진입한 이온은, 비아의 저부에서 진로가 꺾이지 않는다. 그 결과, 바이어스용 고주파 LF의 주파수가 400 kHz의 경우에는, 13.56 MHz의 경우에 비해 비아의 저부 부근의 측벽의 에칭이 억제되고, 노칭의 발생을 방지할 수 있다.
(바이어스용 고주파 LF의 전력)
이어서, SF6 가스 / O2 가스 / SiF4 가스의 혼합 가스를 이용한 오버 에칭 공정에서, 바이어스용 고주파 LF의 전력을 변화시켰을 때의 비아의 형상에 대하여, 도 13a ~ 도 13c를 참조하여 설명한다. 도 13a ~ 도 13c는, 일실시예에 따른 오버 에칭 공정에서의 바이어스용 고주파 LF의 전력과 노칭의 관계를 나타낸 도이다.
도 13a ~ 도 13c는, 바이어스용 고주파 LF의 주파수를 400 kHz와 고정으로 설정하고, 바이어스용 고주파 LF의 전력을 60 W(단위 면적당 전력 : 0.085 W/cm2), 90 W(단위 면적당 전력 : 0.13 W/cm2), 120 W(단위 면적당 전력 : 0.17 W/cm2)와 가변으로 설정한 경우의 노칭의 발생 상태를 나타낸다.
도 13a의 바이어스용 고주파 LF의 전력을 60 W(단위 면적당 전력 : 0.085 W/cm2)로 한 경우, 비아의 저부 부근의 측벽에 노칭(N)(0.96 μm)이 발생되어 있는 것을 알 수 있다. 한편, 도 13b 및 도 13c의 바이어스용 고주파 LF의 전력을 90 W(단위 면적당 전력 : 0.13 W/cm2), 120 W(단위 면적당 전력 : 0.17 W/cm2)로 한 경우, 노칭(N)은 도 13b의 경우가 0.25 μm, 도 13c의 경우가 0.10 μm이며, 노칭이 억제되어 있거나, 거의 발생하고 있지 않은 것을 알 수 있다.
이상으로부터, 본 실시예에 따른 오버 에칭 공정에서, 이하의 (1), (2)의 프로세스 조건을 만족시키면, 노칭이 저감되어, 바람직한 것을 알 수 있다.
(1) 바이어스용 고주파 LF의 주파수는, 400 kHz 이하의 주파수로 설정한다.
(2) 바이어스용 고주파 LF의 전력은, 90 W(단위 면적당 전력 : 0.13 W/cm2) 이상으로 설정한다.
단, 바이어스용 고주파 LF의 전력이 너무 높으면 비아의 측벽에 형성된 SiFx의 퇴적물의 보호막을 파괴하는 등, 에칭의 형상에 이상이 발생할 우려가 있다. 이 때문에, 바이어스용 고주파 LF의 전력은, 도 13a ~ 도 13c에서 노칭이 저감되어 있는 90 W ~ 120 W(단위 면적당 전력 : 0.13 W/cm2 ~ 0.17 W/cm2)의 범위로 설정하는 것이 보다 바람직하다.
(압력)
마지막으로, SF6 가스 / O2 가스 / SiF4 가스의 혼합 가스를 이용한 오버 에칭 공정에서, 챔버 내의 압력을 변화시켰을 때의 비아의 형상에 대하여, 도 14a ~ 도 14e를 참조하여 설명한다. 도 14a ~ 도 14e는, 일실시예에 따른 오버 에칭 공정에서의, 압력과 노칭의 관계를 나타낸 도이다.
이 때의 프로세스 조건을 이하에 나타낸다.
· 프로세스 조건
플라즈마 생성용 고주파 HF의 주파수 : 100 MHz
플라즈마 생성용 고주파 HF의 전력 : 2.5 kW(단위 면적당 전력 : 3.54 W/cm2)
바이어스용 저고주파 LF의 주파수 : 400 kHz
바이어스용 고주파 LF의 전력 : 150 W(단위 면적당 전력 : 0.21 W/cm2)
가스 종류 : SF6 가스 / O2 가스 / SiF4 가스 / HBr 가스 = 130 / 150 / 450 / 140 sccm
도 14a ~ 도 14e에서는, 챔버 내의 압력을 도 14a의 36 Pa(= 270 mT), 도 14b의 53 Pa(= 400 mT), 도 14c의 66.7 Pa(= 500 mT), 도 14d의 80 Pa(= 600 mT), 도 14e의 86.7 Pa(= 650 mT)로 변화시킨 경우의 노칭의 발생 상태를 나타낸다.
도 14a ~ 도 14e의 결과에 따르면, 노칭(N)은, 도 14a의 경우가 2.29 μm, 도 14b의 경우가 0.82 μm, 도 14c ~ 도 14e의 경우가 0.20 μm 미만이다. 이에 의해, 챔버 내의 압력을 66.7 Pa(= 500 mT) 이상으로 했을 때, 노칭은 거의 발생하고 있지 않은 것을 알 수 있다.
이 챔버 내의 압력과 노칭의 발생의 메커니즘에 대하여, 도 10a ~ 도 10c를 참조하여 설명한다. 전술한 바와 같이, 통상, 전자는 등방적, 양이온은 지향성을 가지고 비아의 내부로 진입하기 때문에, 양이온은 비아의 저부에 도달하기 쉽고, 전자는 비아의 저부에 도달하기 어렵다. 이 때문에, 비아의 저부가 양의 전하로 차지 업되고, 이에 의해, 비아의 저부에서 양이온의 진로가 꺾여 노칭이 발생하고 있었다.
그런데, 챔버 내의 압력을 66.7 Pa(= 500 mT) 이상으로 하는 고압 프로세스에서는, 양이온이 다른 분자에 충돌하는 빈도가 증가하고, 충돌에 의해 지향성을 잃어 등방적으로 동작하는 양이온이 증가한다. 등방적으로 동작하는 양이온은 비아의 저부에 도달하기 어려워지기 때문에, 양의 하전 입자는 비아의 저부에 축적되기 어려워져, 비아의 저부의 차지 업이 완화된다.
또한, 챔버 내의 압력을 66.7 Pa(= 500 mT) 이상으로 하는 고압 프로세스에서는, 전자가 다른 분자와 충돌하여 음으로 대전한 상태의 음이온이 증가한다. 음이온은 지향성을 가지고 있으므로 비아의 저부에 도달하기 쉽다. 이에 의해, 비아의 저부의 차지 업이 더 완화된다. 그 결과, 노칭의 발생이 억제된다.
이상으로부터, 본 실시예에 따른 오버 에칭 공정에서, 챔버 내의 압력을 66.7 Pa(= 500 mT) 이상으로 하는 것이 바람직하다. 또한 오버 에칭 공정에서는, 챔버 내의 압력을 상기 메인 에칭 공정에서의 상기 챔버 내의 압력보다 높아지도록 압력 조건을 설정하는 것이 바람직하다. 메인 에칭 공정에서는, 에칭 레이트를 높게 유지할 필요가 있는데 반해, 오버 에칭 공정에서는, 에칭 레이트가 다소 저하되어도 노칭의 발생을 저감하는 것이 바람직하기 때문이다. 단, 압력이 너무 높으면 이온 또는 전자의 충돌이 다발하기 때문에, 에칭 스톱이 발생할 가능성이 높아진다.
이상, 본 실시예에 따른 에칭 방법에 대하여 설명했다. 이러한 에칭 방법에 따르면, 피처리 기판을 상하 반전시켜 서포트 기판과 접합한 구조의 피처리 기판에 대하여, 메인 에칭 공정 및 오버 에칭 공정에서, 프로세스 조건의 최적화를 도모할 수 있다. 이에 의해, 반도체 장치가 형성된 피처리 기판을 양호하게 에칭할 수 있다.
이상, 첨부 도면을 참조하여 본 발명에 따른 에칭 방법의 적합한 실시예에 대하여 상세히 설명했지만, 본 발명에 따른 에칭 방법의 기술적 범위는 이러한 예에 한정되지 않는다. 본 발명에 따른 에칭 방법의 기술 분야에서의 통상의 지식을 가지는 자라면, 특허 청구의 범위에 기재된 기술적 사상의 범주에서, 각종의 변경예 또는 수정예에 상도할 수 있는 것은 명백하며, 이들에 대해서도, 당연히 본 발명에 따른 에칭 방법의 기술적 범위에 속한다.
예를 들면, 본 발명의 피처리 기판은 원판 형상의 웨이퍼여도 되고, 직사각형 형상의 기판이어도 된다.
1 : 플라즈마 에칭 장치
2 : 서셉터
12 : 배기 장치
15 : 제 1 고주파 전원
26 : 제 2 고주파 전원
20 : 샤워 헤드
40 : 제어부
101 : 트랜지스터
102 : 층간 절연막
103 : 배선 구조
104 : 배선층
105 : 절연막
106 : 비아 홀
W : 디바이스 웨이퍼
Wa : 디바이스 웨이퍼의 표면
Wb : 디바이스 웨이퍼의 이면
SW : 서포트 웨이퍼

Claims (7)

  1. 표면측에 반도체 장치가 형성되고, 상기 표면측을 서포트 기판에 의해 서포트된 피처리 기판의 실리콘층의 이면측에 소정의 패턴으로 형성된 마스크를 개재하여, 상기 피처리 기판을 플라즈마에 의해 에칭하는 에칭 방법으로서,
    불소 화합물 가스, 산소 가스 및 불화 규소 가스의 유량비가 2 : 1 : 1.5의 비율의 혼합 가스를 포함하는 처리 가스, 또는 상기 2 : 1 : 1.5의 비율에 대하여, 산소 가스 및 불화 규소 가스 중 적어도 어느 하나의 비율이 많은 혼합 가스를 포함하는 처리 가스를 챔버 내로 공급하여 플라즈마를 생성하고, 생성된 플라즈마에 의해 상기 피처리 기판을 에칭하는 메인 에칭 공정과,
    상기 메인 에칭 공정 후, 400 kHz 이하의 바이어스용의 고주파를 인가하여, 상기 피처리 기판을 플라즈마에 의해 더 에칭하는 오버 에칭 공정을 포함하고,
    상기 메인 에칭 공정은,
    상기 오버 에칭 공정에서 인가되는 바이어스용의 고주파의 주파수와 동일한 주파수의 고주파를 인가하는 것을 특징으로 하는 에칭 방법.
  2. 표면측에 반도체 장치가 형성되고, 상기 표면측을 서포트 기판에 의해 서포트된 피처리 기판의 실리콘층의 이면측에 소정의 패턴으로 형성된 마스크를 개재하여, 상기 피처리 기판을 플라즈마에 의해 에칭하는 에칭 방법으로서,
    불소 화합물 가스, 산소 가스 및 불화 규소 가스의 유량비가 2 : 1 : 1.5의 비율의 혼합 가스를 포함하는 처리 가스, 또는 상기 2 : 1 : 1.5의 비율에 대하여, 산소 가스 및 불화 규소 가스 중 적어도 어느 하나의 비율이 많은 혼합 가스를 포함하는 처리 가스를 챔버 내로 공급하여 플라즈마를 생성하고, 생성된 플라즈마에 의해 상기 피처리 기판을 에칭하는 메인 에칭 공정과,
    상기 메인 에칭 공정 후, 400 kHz 이하의 바이어스용의 고주파를 인가하여, 상기 피처리 기판을 플라즈마에 의해 더 에칭하는 오버 에칭 공정을 포함하고,
    상기 오버 에칭 공정은,
    90 W ~ 120 W(단위 면적당 전력 : 0.13 W/cm2 ~ 0.17 W/cm2)의 범위 내의 상기 바이어스용의 고주파의 전력을 인가하여, 상기 피처리 기판을 플라즈마에 의해 에칭하는 것을 특징으로 하는 에칭 방법.
  3. 표면측에 반도체 장치가 형성되고, 상기 표면측을 서포트 기판에 의해 서포트된 피처리 기판의 실리콘층의 이면측에 소정의 패턴으로 형성된 마스크를 개재하여, 상기 피처리 기판을 플라즈마에 의해 에칭하는 에칭 방법으로서,
    불소 화합물 가스, 산소 가스 및 불화 규소 가스의 유량비가 2 : 1 : 1.5의 비율의 혼합 가스를 포함하는 처리 가스, 또는 상기 2 : 1 : 1.5의 비율에 대하여, 산소 가스 및 불화 규소 가스 중 적어도 어느 하나의 비율이 많은 혼합 가스를 포함하는 처리 가스를 챔버 내로 공급하여 플라즈마를 생성하고, 생성된 플라즈마에 의해 상기 피처리 기판을 에칭하는 메인 에칭 공정과,
    상기 메인 에칭 공정 후, 400 kHz 이하의 바이어스용의 고주파를 인가하여, 상기 피처리 기판을 플라즈마에 의해 더 에칭하는 오버 에칭 공정을 포함하고,
    상기 오버 에칭 공정은,
    상기 챔버 내의 압력을 상기 메인 에칭 공정에서의 상기 챔버 내의 압력보다 높아지도록 압력을 설정하는 것을 특징으로 하는 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 불소 화합물 가스는 육불화황(SF6) 가스이며, 상기 불화 규소 가스는 사불화규소(SiF4) 가스인 것을 특징으로 하는 에칭 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 메인 에칭 공정은,
    400 kHz 이하의 바이어스용의 고주파를 인가하여, 상기 피처리 기판을 플라즈마에 의해 에칭하는 것을 특징으로 하는 에칭 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 메인 에칭 공정은,
    200 W ~ 800 W(단위 면적당 전력 : 0.28 W/cm2 ~ 1.13 W/cm2)의 범위 내의 상기 바이어스용의 고주파의 전력을 인가하여, 상기 피처리 기판을 플라즈마에 의해 에칭하는 것을 특징으로 하는 에칭 방법.
  7. 삭제
KR1020130085473A 2012-07-20 2013-07-19 에칭 방법 KR102058592B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012161879A JP5878091B2 (ja) 2012-07-20 2012-07-20 エッチング方法
JPJP-P-2012-161879 2012-07-20

Publications (2)

Publication Number Publication Date
KR20140011992A KR20140011992A (ko) 2014-01-29
KR102058592B1 true KR102058592B1 (ko) 2019-12-23

Family

ID=49946905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130085473A KR102058592B1 (ko) 2012-07-20 2013-07-19 에칭 방법

Country Status (4)

Country Link
US (1) US9034772B2 (ko)
JP (1) JP5878091B2 (ko)
KR (1) KR102058592B1 (ko)
TW (1) TWI556307B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012205616B4 (de) * 2012-04-04 2016-07-14 Siltronic Ag Vorrichtung zum Abscheiden einer Schicht auf einer Halbleiterscheibe mittels Gasphasenabscheidung
CN105374737B (zh) * 2014-08-25 2019-02-26 中微半导体设备(上海)有限公司 抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
JP2017098478A (ja) * 2015-11-27 2017-06-01 東京エレクトロン株式会社 エッチング方法
CN110534425B (zh) * 2018-09-18 2022-09-16 北京北方华创微电子装备有限公司 深硅刻蚀方法、深硅槽结构及半导体器件
KR20240033107A (ko) 2018-09-24 2024-03-12 어플라이드 머티어리얼스, 인코포레이티드 세정 및 표면 처리를 위한 원자 산소 및 오존 디바이스

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090184089A1 (en) 2007-12-21 2009-07-23 Lam Research Corporation Fabrication of a silicon structure and deep silicon etch with profile control
US20120074570A1 (en) 2010-09-23 2012-03-29 Infineon Technologies Ag Method for Forming a Through Via in a Semiconductor Element and Semiconductor Element Comprising the Same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493516B2 (ja) * 2004-02-17 2010-06-30 三洋電機株式会社 半導体装置の製造方法
JP4722725B2 (ja) * 2006-02-17 2011-07-13 東京エレクトロン株式会社 処理方法およびプラズマエッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090184089A1 (en) 2007-12-21 2009-07-23 Lam Research Corporation Fabrication of a silicon structure and deep silicon etch with profile control
US20120074570A1 (en) 2010-09-23 2012-03-29 Infineon Technologies Ag Method for Forming a Through Via in a Semiconductor Element and Semiconductor Element Comprising the Same

Also Published As

Publication number Publication date
US9034772B2 (en) 2015-05-19
JP2014022655A (ja) 2014-02-03
TW201421571A (zh) 2014-06-01
US20140024221A1 (en) 2014-01-23
TWI556307B (zh) 2016-11-01
KR20140011992A (ko) 2014-01-29
JP5878091B2 (ja) 2016-03-08

Similar Documents

Publication Publication Date Title
KR102058592B1 (ko) 에칭 방법
KR102266267B1 (ko) 반도체 장치의 제조 방법
US9048191B2 (en) Plasma etching method
US7405162B2 (en) Etching method and computer-readable storage medium
JP2007258426A (ja) プラズマエッチング方法
JP2007227829A (ja) プラズマエッチング装置およびプラズマエッチング方法
JP6180824B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2010080846A (ja) ドライエッチング方法
WO2013051282A1 (ja) 半導体装置の製造方法
JP2017098323A (ja) プラズマエッチング方法
US7902078B2 (en) Processing method and plasma etching method
KR100893959B1 (ko) 처리 방법 및 플라즈마 에칭 방법
JP5264383B2 (ja) ドライエッチング方法
JP4577328B2 (ja) 半導体装置の製造方法
JP4672318B2 (ja) エッチング方法
JP5804978B2 (ja) プラズマエッチング方法及びコンピュータ記録媒体
KR102208931B1 (ko) 에칭 방법
TWI812575B (zh) 電漿處理方法
JP5207892B2 (ja) ドライエッチング方法
KR101139189B1 (ko) 플라즈마 에칭 방법, 플라즈마 처리 장치 및 컴퓨터 판독 가능한 기억 매체

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant