JP5878091B2 - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP5878091B2
JP5878091B2 JP2012161879A JP2012161879A JP5878091B2 JP 5878091 B2 JP5878091 B2 JP 5878091B2 JP 2012161879 A JP2012161879 A JP 2012161879A JP 2012161879 A JP2012161879 A JP 2012161879A JP 5878091 B2 JP5878091 B2 JP 5878091B2
Authority
JP
Japan
Prior art keywords
gas
etching
substrate
plasma
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012161879A
Other languages
English (en)
Other versions
JP2014022655A (ja
Inventor
幸児 丸山
幸児 丸山
幹雄 山本
幹雄 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012161879A priority Critical patent/JP5878091B2/ja
Priority to US13/945,203 priority patent/US9034772B2/en
Priority to KR1020130085473A priority patent/KR102058592B1/ko
Priority to TW102125861A priority patent/TWI556307B/zh
Publication of JP2014022655A publication Critical patent/JP2014022655A/ja
Application granted granted Critical
Publication of JP5878091B2 publication Critical patent/JP5878091B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、エッチング方法に関する。
三次元実装向けのＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ）を形成するプロセスには、被処理基板を上下反転させてサポート基板と貼り合わせる工程がある。この工程では、ＴＳＶ等の半導体装置が形成された被処理基板の表面側を接着剤でサポート基板に貼り合わせ、該処理基板の裏面を研削して薄化した後、所定のパターンにパターニングされたマスクを介して被処理基板のシリコン層をプラズマによりエッチングする。このエッチング方法によれば、エッチング対象である被処理基板の貼り合せ構造が特殊であるため、被処理基板の裏面側からエッチングする際に、半導体装置や接着層等の位置に関連してエッチング時のプロセス条件の最適化が必要になる。更には、高いエッチングレートと、エッチング形状の均一性の実現や、シリコン層の下層に設けられている絶縁膜との界面にて発生するノッチングの抑制のための、プロセス条件の最適化が重要となっている。
このようなシリコンエッチングのプロセス条件に関して、例えば、非特許文献１には、電子磁気共鳴（ＥＣＲ）プラズマにおいて所望のバイアス用高周波を印加した状態での、圧力条件とノッチングとの関係が開示されている。また、非特許文献２には、プラズマ中のイオン密度とノッチングとの関係が開示されている。
Suppression of notching by lowering the bias frequency in electron cyclotron resonance plasma with a divergent magnetic field, H. Morioka, D. Matsunaga, and H.Yagi, ULSI Development Division, Fujitsu Limited Advanced electron cyclotron resonance plasma etching technology for precise ultra-large-scale integration patterning, Seiji Samukawa, LSI Basic Research Laboratory, Microelectronics Research Laboratories, NEC Corporation
しかしながら、非特許文献１、２は、被処理基板を上下反転させてサポート基板と貼り合わせた構造の被処理基板について、シリコン層をエッチングする際のプロセス条件の最適化については何ら言及していない。
また、上記貼り合わせ構造の被処理基板のエッチングにおいて、被処理基板のエッチングされた面に反応生成物が堆積すると、その堆積物を除去する際に被処理基板に形成された半導体装置やサポート基板を貼り合せる接着剤に何らかの影響を及ぼす可能性がある。よって、エッチングによる反応生成物が生成されないようなプロセス条件の最適化が望まれる。
ＴＳＶエッチングでは、主に高いシリコンエッチングレートと、シリコン層の下層に設けられている絶縁膜との界面にて発生するノッチングの抑制とが必要となる。そして、一般的なエッチング形状として、エッチングにより形成したビア（Ｖｉａ）底部に絶縁膜（通常、シリコン酸化膜（ＳｉＯ２））が露出する場合がある。
通常のシリコンエッチングでは、エッチングの前または同時に、レジスト膜上に酸化膜系のデポ成分を堆積させて、レジスト膜とシリコン膜との選択比を大きくすることで、高パワー印加等により高いエッチングレートを実現している。しかし、シリコンエッチング後にレジストを除去するガスが、ビア底部に露出する絶縁膜をもエッチングするという不都合が生じる。
そこで、上記課題に対して、本発明の目的とするところは、半導体装置が形成された被処理基板を良好にエッチング可能なエッチング方法を提供することにある。
上記課題を解決するために、本発明の一態様によれば、
表面側に半導体装置が形成され、該表面側をサポート基板によりサポートされた該被処理基板のシリコン層の裏面側に所定のパターンに形成されたマスクを介して、前記被処理基板をプラズマによりエッチングするエッチング方法であって、
フッ素化合物ガス、酸素ガス及びフッ化ケイ素ガスの流量比が、２：１：１．５の比率の混合ガスを含む処理ガス、又は前記比率に対して酸素ガス及びフッ化ケイ素ガスの少なくともいずれかの比率が多い混合ガスを含む処理ガスをチャンバ内に供給してプラズマを生成し、生成されたプラズマにより前記被処理基板をエッチングするメインエッチング工程と、
前記メインエッチング工程後、４００ｋＨｚ以下のバイアス用の高周波を印加しながら、前記被処理基板を更にプラズマによりエッチングするオーバエッチング工程と、
を含むことを特徴とするエッチング方法が提供される。
本発明によれば、半導体装置が形成された被処理基板を良好にエッチングすることができる。
一実施形態に係るプラズマエッチング処理装置の全体構成図。 図１のダイポールリング磁石の構成を模式的に示した横断面図。 一実施形態に係る半導体装置の製造工程を模式的に示した断面図。 図３の続きの半導体装置の製造工程を模式的に示した断面図。 一実施形態に係るメインエッチング工程での処理ガスの流量比とエッチング形状とアンダーカットとの関係を示した図。 一実施形態に係るメインエッチング工程での処理ガス中のＳｉＦ４ガスの流量とエッチングレートとアンダーカットとの関係を示した図。 一実施形態に係るメインエッチング工程でのバイアス用の高周波ＬＦの電力とレジストに対するシリコン層の選択比との関係を示した図。 一実施形態に係るメインエッチング工程でのバイアス用の高周波ＬＦとエッチング形状との関係を示した図。 一実施形態に係るメインエッチング工程での圧力とエッチング形状の均一性との関係を示した図。 一実施形態に係る高圧プロセスにおけるイオン及び電子の振る舞いを説明するための図。 一実施形態に係るオーバエッチング工程でのバイアス用の高周波ＬＦの周波数とノッチングとの関係を示した図。 一実施形態に係るオーバエッチング工程でのバイアス用の高周波ＬＦの周波数とノッチングとの関係を説明するための図。 一実施形態に係るオーバエッチング工程でのバイアス用の高周波ＬＦの電力とノッチングとの関係を示した図。 一実施形態に係るオーバエッチング工程での圧力とノッチングとの関係を示した図。
以下に添付図面を参照しながら、本発明の実施形態について説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
［プラズマエッチング装置の全体構成］
初めに、本発明の一実施形態に係るエッチング方法を使用するプラズマエッチング装置の構成について、図１及び図２を参照しながら説明する。図１は、一実施形態に係るプラズマエッチング処理装置の全体構成を示した縦断面図である。図２は、図１に示したダイポールリング磁石の横断面図である。
プラズマエッチング装置１は、マグネトロン反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ；ＲＩＥ）型のプラズマエッチング装置として構成されており、例えばアルミニウム又はステンレス鋼等の金属よりなるチャンバＣを有している。
チャンバＣ内には、例えばシリコンウエハ（以下、単に「ウエハ」という。）Ｗを載置するためのサセプタ２が設けられている。サセプタ２は、例えばアルミニウムからなり、絶縁部材３を介して導体よりなる支持部４に支持されている。サセプタ２の上面の周囲には、例えば石英よりなるフォーカスリング５が配置されている。サセプタ２の上面には、ウエハＷを静電吸着力により保持するための静電チャック６が設けられている。サセプタ２と支持部４は、ボールネジ７を含む昇降機構により昇降可能となっており、支持部４の下方に設けられる昇降駆動部（図示せず）は、ステンレス鋼よりなるベローズ８で覆われている。ベローズ８の外側にはベローズカバー９が設けられている。フォーカスリング５の下面はバッフル板１０に接続されており、フォーカスリング５は、バッフル板１０、支持部４及びベローズ８を介してチャンバＣと導通している。チャンバＣは接地されている。
チャンバＣは、上部１ａと上部１ａより径が大きい下部１ｂとを有する。チャンバＣの下部１ｂの側壁には排気口１１が形成され、チャンバＣの一部であって相対的に大きな径を有する部分である下部１ｂの側壁には排気口１１が形成され、排気口１１に排気管を介して排気装置１２が接続されている。排気装置１２の真空ポンプを作動させることにより、チャンバＣ内の処理空間を所定の真空度まで減圧する。チャンバＣの下部１ｂの側壁には、ウエハＷの搬入出口を開閉するゲートバルブ１３が取り付けられている。
サセプタ２には、整合器１４を介してプラズマ生成および反応性イオンエッチング（ＲＩＥ）用の第１の高周波電源１５が電気的に接続されている。第１の高周波電源１５は、プラズマ生成用の高周波電力として、例えば１００ＭＨｚの周波数を有する高周波電力を、下部電極すなわちサセプタ２に供給する。
サセプタ２には、また、整合器２５を介して第２の高周波電源２６が電気的に接続されている。第２の高周波電源２６は、バイアス用の高周波として、例えば４００ｋＨｚの周波数を有する高周波電力を、サセプタ２に重畳的に供給する。
チャンバＣの天井部には、後述するシャワーヘッド２０が接地電位に保持された上部電極として設けられている。従って、第１の高周波電源１５からの第１の高周波電力は、サセプタ２とシャワーヘッド２０との間に供給される。
静電チャック６は、導電膜よりなる電極６ａを一対の絶縁シート６ｂの間に挟み込んだものである。電極６ａには直流電源１６が電気的に接続されている。ウエハＷは、直流電源１６からの直流電圧による静電引力によって、静電チャック６に静電吸着される。
サセプタ２の内部には、例えば円周方向に延在する冷媒室１７が設けられている。冷媒室１７には、外付けのチラーユニット（図示せず）より配管１７ａ、１７ｂを介して所定温度の冷媒たとえば冷却水が循環供給される。サセプタ２上のウエハＷは、循環する冷媒の温度によって所定の処理温度に制御される。
更に、ガス導入機構１８からの冷却ガスたとえばＨｅガスが、ガス供給ライン１９を介して静電チャック６の上面とウエハＷの裏面との間に供給される。ガス導入機構１８は、エッチング加工のウエハ面内均一性を高めるため、ウエハ中心部とウエハ周縁部とでガス圧つまり背圧を独立的に制御できるようになっている。
天井部のシャワーヘッド２０は、サセプタ２の上面と平行に対向する下面に多数のガス吐出口２２を有している。ガス吐出面の内側にはバッファ室２１が設けられている。バッファ室２１のガス導入口２０ａには、ガス供給配管２３ａを介してガス供給源２３が接続されている。
ガス供給源２３からは、フッ素化合物ガス、酸素ガス及びフッ化ケイ素ガスの混合ガスを含むガスを処理ガスが供給される。フッ素化合物ガスとして、例えば六フッ化硫黄（ＳＦ６）ガス（以下では、ＳＦ６ガスと表記する。）を用いることができる。また、フッ素化合物ガスとして、フッ化ケイ素ガスとして、例えば四フッ化ケイ素（ＳｉＦ４）ガス（以下では、ＳｉＦ４ガスと表記する。）を用いることができる。ＳｉＦ４ガスに替えて塩化ケイ素（ＳｉＣｌ４）ガスを用いてもよい。また、処理ガスは、上記ガスに加えてアルゴン（Ａｒ）ガス等の不活性ガスを含んでもよい。本実施形態では、六フッ化硫黄（ＳＦ６）ガスと酸素（Ｏ２）ガスと四フッ化ケイ素（ＳｉＦ４）ガスの混合ガスを含むガスを処理ガスとして用いる。
チャンバＣの上部１ａの周囲には、環状または同心状に延在するダイポールリング磁石２４が配置されている。ダイポールリング磁石２４は、図２の横断面図に示すように、リング状の磁性体からなるケーシング３２内に、複数個例えば１６個の異方性セグメント柱状磁石３１を周方向に一定間隔で配列してなる。図２において、各異方性セグメント柱状磁石３１の中に示す矢印は磁化の方向を示しており、図示のように各異方性セグメント柱状磁石３１の磁化の方向を周方向に沿って少しずつずらすことで、全体として一方向に向う一様な水平磁界Ｂを形成することができる。
従って、サセプタ２とシャワーヘッド２０との間の空間には、第１の高周波電源１５からの高周波電力により鉛直方向にＲＦ電界が形成されるとともに、ダイポールリング磁石２４により水平方向に磁界が形成される。これらの直交電磁界を用いるマグネトロン放電により、サセプタ２の表面近傍には高密度のプラズマが生成される。
上記構成のプラズマエッチング装置は、制御部４０によって、統括的に制御される。制御部４０は、ＣＰＵ４１（Central Processing Unit），ＲＯＭ４２（Read Only Memory）、ＲＡＭ４３（Random Access Memory）を有する。ＣＰＵ４１は、これらの記憶領域に格納された各種レシピに従ってプラズマ処理を実行する。レシピには、プロセス条件に対する装置の制御情報であるプロセス時間、処理室内温度（上部電極温度、処理室の側壁温度、ＥＳＣ温度など）、圧力（ガスの排気）、高周波電力や電圧、各種プロセスガス流量、伝熱ガス流量などが記載されている。
なお、制御部４０の機能は、ソフトウエアを用いて動作することにより実現されてもよく、ハードウエアを用いて動作することにより実現されてもよい。
このように構成されたプラズマエッチング装置において、プラズマエッチングを行うには、先ずゲートバルブ１３を開にしてウエハＷをチャンバＣ内に搬入して、サセプタ２の上に載置する。次いで、ウエハＷが載置されたサセプタ２を図示の高さ位置まで上昇させ、排気装置１２の真空ポンプにより排気口１１を介してチャンバＣ内を排気する。そして、ガス供給源２３より処理ガスを所定の流量でチャンバＣ内に導入し、チャンバＣ内の圧力を設定値にする。更に、第１の高周波電源１５より所定の電力で高周波電力をサセプタ２に印加する。また、直流電源１６より直流電圧を静電チャック６の電極６ａに印加し、ウエハＷをサセプタ２に固定する。シャワーヘッド２０から導入された処理ガスはマグネトロン放電により電離又は解離してプラズマが生成される。そして、生成されたプラズマに含まれるラジカルやイオンによりウエハＷがエッチングされる。
以上、本実施形態に係るプラズマエッチング装置の全体構成について説明した。次に、本実施形態のエッチング対象である被処理基板とサポート基板との貼り合わせ構造について説明する。
［被処理基板とサポート基板との貼り合わせ］
本実施形態では、三次元実装向けのＴＳＶが形成された被処理基板とサポート基板との貼り合わせの各工程について、図３及び図４を参照しながら説明する。図３は、一実施形態に係る半導体装置の製造工程を模式的に示したす断面図であり、図４は、図３に続く製造工程を模式的に示した断面図である。
貼り合わせウエハは、図３（ｃ）に示すように、被処理基板の一例であるデバイスウエハＷと、サポート基板の一例であるサポートウエハＳＷとを有する。図３（ｃ）では、デバイスウエハＷの上下が反転している。デバイスウエハＷは、表面Ｗａにトランジスタ等の半導体装置が形成された基板である。サポートウエハＳＷは、デバイスウエハＷの裏面Ｗｂを研削して薄化したときに、薄化されたデバイスウエハＷを補強するための基板である。デバイスウエハＷは、接着剤Ｇを介してサポートウエハＳＷに貼り合わされている。
本実施形態に係る半導体装置の製造工程では、初めに、図３（ａ）のようにシリコンウエハ等よりなるデバイスウエハＷの表面にトランジスタ１０１を形成し、トランジスタ１０１が形成されたデバイスウエハＷ上に層間絶縁膜１０２を形成する。
次いで、層間絶縁膜１０２上に、配線構造１０３を形成する。配線構造１０３は、図３（ｂ）のように層間絶縁膜１０２上に、配線層１０４、絶縁膜１０５を交互に積層し、絶縁膜１０５を貫通して上下の配線層１０４間を電気的に接続するビアホール１０６を形成したものである。
次いで、図３（ｃ）のようにデバイスウエハＷを上下反転させ、デバイスウエハＷの表面Ｗａを、接着剤Ｇを介してサポートウエハＳＷと貼り合わせることによって、被処理基板とサポート基板との貼り合わせ構造を実現する。サポートウエハＳＷは、デバイスウエハＷを、裏面Ｗｂを研削して薄化したときに、薄化されたデバイスウエハＷを補強し、反りを防ぐ支持体となる基板であり、例えばシリコンウエハ等よりなる。そして、貼り合わせウエハを、例えば研削装置に備えられた図示しない支持部に支持し、ウエハＷの裏面Ｗｂ側を研削し、研削前の厚さＴ１が所定厚さＴ２になるように薄化する。所定厚さＴ２を、例えば５０〜２００μｍとすることができる。
なお、図３及び図４では、図示を容易にするために、層間絶縁膜１０２及び配線構造１０３の厚さが誇張して描かれているが、実際は、層間絶縁膜１０２及び配線構造１０３の厚さは、ウエハＷの基体自体の厚さに比べ極めて小さい。
次いで、ウエハＷの裏面Ｗｂにレジストを塗布し、露光し、現像することによって、図示しないレジストパターンを形成する。そして、レジストをエッチングマスクとして用いて、後述する本実施形態のエッチング方法を行い、ウエハＷの裏面ＷｂをエッチングしてビアＶを形成する。次に、図４（ａ）のようにビアＶが形成されたウエハＷの裏面Ｗｂに残存するレジストを、アッシングして除去する。ビアＶの径を、例えば１〜１０μｍとすることができる。また、ビアＶの深さは、ウエハＷの裏面Ｗｂを研削して薄化した後のウエハＷの基体自体の厚さに相当するものであり、例えば５０〜２００μｍとすることができる。
次いで、図４（ｂ）のようにビアＶの内周面を被覆するように、例えばポリイミド等の絶縁膜１０７を形成し、内周面が絶縁膜１０７で被覆されたビアＶ内に、電解めっき法等により貫通電極１０８を形成する。
次いで、図４（ｃ）のようにサポートウエハＳＷをウエハＷから剥がすことによって、薄化され、貫通電極１０８が形成されたウエハＷを得る。例えば紫外光（ＵＶ光）を照射することによって、光反応性の接着剤Ｇの接着力を低下させて剥がすことができる。
以上、被処理基板とサポート基板との貼り合わせ構造について説明した。次に、本実施形態に係るエッチング方法について説明する。
［エッチング方法］
本実施形態に係るエッチング方法では、上記のように貼り合わされた被処理基板のシリコン層の裏面側に所定のパターンにパターニングされたマスクを介して、プラズマにより被処理基板をエッチングする。ＴＳＶエッチングでは、主に高いシリコンエッチングレートと、シリコン層の下層に設けられている絶縁膜との界面にて発生するノッチングの抑制とが必要となる。そして、一般的なエッチング形状として、エッチングにより形成したビア（Ｖｉａ）底部に絶縁膜（通常、シリコン酸化膜（ＳｉＯ２））が露出する場合がある。
通常のシリコンエッチングでは、エッチングの前または同時に、レジスト膜上に酸化膜系のデポ成分を堆積させて、レジスト膜とシリコン膜との選択比を大きくすることで、高パワー印加等により高いエッチングレートを実現している。しかし、シリコンエッチング後にレジストデポ成分を除去するガスが、ビア底部に露出する絶縁膜をもエッチングするという不都合が生じる。
また、本実施形態に係るエッチング方法では、図４（ａ）のビアＶを形成する際、ウエハＷの裏面Ｗｂ側からシリコン層をエッチングするメインエッチング（ＭＥ：Ｍａｉｎ Ｅｔｃｈｉｎｇ）工程、及びメインエッチング工程後、シリコン層に隣接する層間絶縁膜１０２を露出させるために、ビアの底部付近のシリコン層をエッチングするオーバエッチング（ＯＥ：Ｏｖｅｒ Ｅｔｃｈｉｎｇ）工程を実行する。以下では、まず、メインエッチング工程におけるプロセス条件の最適化について説明し、その後、オーバエッチング工程におけるプロセス条件の最適化について説明する。
［メインエッチング工程］
上記貼り合わせ構造のウエハＷのエッチングにおいて、レジストを除去するガスが、ビア底部に露出する絶縁膜をもエッチングするという不都合を生じさせないために、本実施形態に係るエッチング方法では、処理ガスとして、堆積性ガスを添加しない。したがって、本実施形態に係るエッチング方法では、レジスト膜上に酸化膜系のデポ成分が堆積した保護膜の除去工程を必要としない。以下では、本実施形態に係るエッチング方法に用いる処理ガスのガス種及びガス流量の最適化について説明する。
（ガス種及びガス流量）
図５は、本実施形態に係るメインエッチング工程において、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガスの流量比を変化させたときに形成されるビアＶの形状とアンダーカットとの関係を示す。このときのプロセス条件を以下に示す。
・プロセス条件
圧力：４０Ｐａ（＝３００ｍＴ）
プラズマ生成用高周波ＨＦの周波数：１００ＭＨｚ
プラズマ生成用高周波ＨＦの電力：４．８ｋＷ（単位面積当たりの電力：６．７９Ｗ／ｃｍ２）
バイアス用低高周波ＬＦの電力：印加しない
ガス種：ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガス
図５の「Ａ」〜「Ｄ」は、上記ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガスが混合された処理ガスの流量比を変化させたときのエッチング結果を示す。図５の横軸は、ＳＦ６ガスを１としたときのＳｉＦ４ガスの流量比を示し、図５の縦軸は、ＳＦ６ガスを１としたときのＯ２ガスの流量比を示す。
図５の「Ａ」の場合は、処理ガスの流量比を、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガス＝２：１：０（すなわち、ＳｉＦ４ガスを添加しない場合）のビア形状を示す。この場合、ＳｉＦ４ガスを供給しない分、主にシリコン層のエッチングに寄与するＳＦ６ガスの流量が多くなるため、シリコン層のエッチングレートは高くなる。しかしながら、この場合、シリコン層に形成されたビアの側壁が横方向へもエッチングされる。この現象は、アンダーカットと呼ばれ、本実施形態では、アンダーカットを、シリコン層の最上部のトップＣＤ（Ｃｒｉｔｉｃａｌ Ｄｅｍｅｎｓｉｏｎ）から、どのくらい削れが進んだかで評価している。どのくらい削れが進んだかはトップＣＤ直下の最も削れた部分であるアンダーＣＤを計測することにより評価できる。図５にも示したように、本実施形態でアンダーカットＵは、以下の式（Ａ）で算出される。
アンダーカットＵ（片側）＝（アンダーＣＤ−トップＣＤ）／２・・・（Ａ）
図５の「Ａ」の場合、アンダーカットは０．８μｍである。
そこで、ＳｉＦ４ガスを添加した処理ガスを用いてシリコン層をエッチングした。その結果を図５の「Ｂ」、「Ｃ」、「Ｄ」に示す。図５の「Ｂ」は、処理ガスの流量比を、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガス＝２：１：１．５とした場合のビア形状を示す。この場合、ＳｉＦ４ガスを添加することにより、相対的にＳＦ６ガスの流量が減るため、シリコン層のエッチングレートは図５の「Ａ」の場合より低下する。このため、ビアの深さは浅くなる。しかし、シリコン層に形成されたビアの側壁へのアンダーカットＵは図５の「Ａ」の場合の半分となり、ビアの側壁がより垂直な、良好なエッチング形状が得られることがわかる。
図５の「Ｃ」の場合は、処理ガスの流量比を、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガス＝８：５：６とし、図５の「Ｂ」の場合よりＯ２ガスの流量比を高めた。この場合、シリコン層のエッチングレートは図５の「Ｂ」の場合と概ね同じであり、アンダーカットＵは「０」となり、エッチング形状はより良好となった。
図５の「Ｄ」の場合は、処理ガスの流量比を、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガス＝８：５：１２とし、図５の「Ｃ」の場合よりＳｉＦ４ガスの流量比を高めた。この場合、シリコン層のエッチングレート及びアンダーカットＵは、図５の「Ｃ」の場合と概ね同じことがわかった。
以上のように、ガス種及びガス流量を最適化するためには、シリコン層に形成されたビアの側壁へのアンダーカットＵを低減させるために、ＳｉＦ４ガスを添加した、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガスの混合ガスを使用することがよいことがわかった。これによれば、ＳｉＦ４ガスの添加により以下の化学反応を促進することができる。
ＳｉＦｘ＋Ｏ → ＳｉＯＦｘ
この結果、シリコン層に形成されたビアの側壁へＳｉＯＦｘの保護膜を形成し、横方向へのエッチングの進行を抑制できる。
ただし、ＳｉＦ４ガスの流量が多くなると、ＳＦ６ガスの流量が相対的に少なくなる。ＳＦ６ガスの流量が少なくなると、シリコン層のエッチングレートが下がる。このため、ＳＦ６ガスはある程度の流量を確保する必要がある。そこで、本実施形態に係るエッチング方法では、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガスの流量比は２：１：１．５の比率か、又は前記２：１：１．５の比率に対してＯ２ガス及びＳｉＦ４ガスの少なくともいずれかの比率が多い混合ガスを用いてメインエッチングを行う。図５の「Ｂ」〜「Ｄ」は、本実施形態のガス種及びガス流量に関するプロセス条件を満たす。
なお、ＳＦ６ガスはフッ素化合物ガスの一例であり、ＳｉＦ４ガスはフッ化ケイ素ガスの一例である。
以上のように、本実施形態に係るエッチング方法によれば、最適化されたガス種及びガス流量に基づくエッチングにより、エッチングレートを高く維持しながら、ビア側壁のアンダーカットを低減させ、ビアのエッチング形状を良好にすることができる。
なお、本実施形態では、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガスからなる混合ガスのみを処理ガスとしてもよいし、この混合ガスにアルゴン（Ａｒ）ガス等の不活性ガスを含んだガスを処理ガスとして使用してもよい。
（プラズマ生成用高周波ＨＦの電力）
次に、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガスの混合ガスを用いたメインエッチング工程において、プラズマ生成用の高周波ＨＦの電力とエッチングレート及びアンダーカットとの関係について、図６を参照しながら説明する。
図６には、横軸に示したようにＳｉＦ４ガスの流量比を変化させたときのシリコンのエッチングレートを左縦軸、アンダーカットを右縦軸に示す。このとき、ＳＦ６ガスの流量は４００ｓｃｃｍ、Ｏ２ガスの流量は２００ｓｃｃｍである。
図６の結果によれば、シリコンのエッチングレートについては、プラズマ生成用の高周波ＨＦの電力が４．８ｋＷ（単位面積当たりの電力：６．７９Ｗ／ｃｍ２）の場合、２．５ｋＷ（単位面積当たりの電力：３．５４Ｗ／ｃｍ２）よりもエッチングレートが高くなることがわかる。また、アンダーカット（Ｕｎｄｅｒｃｕｔ）についても、ＳｉＦ４ガスの流量が１５０ｓｃｃｍ以上では、プラズマ生成用の高周波ＨＦの電力が４．８ｋＷ（単位面積当たりの電力：６．７９Ｗ／ｃｍ２）の場合、２．５ｋＷ（単位面積当たりの電力：３．５４Ｗ／ｃｍ２）よりもアンダーカットが低減されることがわかる。これは、プラズマ生成用の高周波ＨＦの電力が高くなるとＳｉＦ４ガスの解離効果が高くなるためと考えられる。
前述したように、ＳｉＦ４ガスの流量が多くなるとＳＦ６ガスの流量は少なくなるのでエッチングレートは下がる。しかしながら、図６に示した結果に基づけば、ＳｉＦ４ガスの添加によってＳＦ６ガスの流量が少なくなってもプラズマ生成用高周波ＨＦの電力を４．８ｋＷ（単位面積当たりの電力：６．７９Ｗ／ｃｍ２）程度と高く設定することにより、エッチングレートの低下を最低限に抑えながら、アンダーカットを低減することができる。
（バイアス用高周波ＬＦの周波数）
次に、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガスの混合ガスを用いたメインエッチング工程において、バイアス用高周波ＬＦの周波数を変化させたときの、レジストに対するシリコン層の選択比について、図７を参照しながら説明する。図７の横軸は、バイアス用高周波ＬＦの電力を示し、縦軸は、レジストに対するシリコン層の選択比を示す。このときのプロセス条件を以下に示す。
・プロセス条件
＜バイアス用高周波ＬＦの周波数が４００ｋＨｚの場合＞
ガス種及びガス流量比：ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガス＝２：１：１．５
圧力：４０Ｐａ（＝３００ｍＴ）
プラズマ生成用高周波ＨＦの周波数：１００ＭＨｚ
プラズマ生成用高周波ＨＦの電力：４．８ｋＷ（単位面積当たりの電力：６．７９Ｗ／ｃｍ２）
バイアス用高周波ＬＦの周波数：４００ｋＨｚ
＜バイアス用高周波ＬＦの周波数が１３．５６ＭＨｚの場合＞
ガス種及びガス流量比：ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガス＝２：３：３
圧力：３３．３Ｐａ（＝２５０ｍＴ）
プラズマ生成用高周波ＨＦの周波数：１００ＭＨｚ
プラズマ生成用高周波ＨＦの電力：１．５ｋＷ（単位面積当たりの電力：２．１２Ｗ／ｃｍ２）
バイアス用高周波ＬＦの周波数：１３．５６ＭＨｚ
図７を参照すると、バイアス用の高周波ＬＦの周波数が４００ｋＨｚの場合、バイアス用の高周波ＬＦの周波数が１３．５６ＭＨｚの場合よりも、レジストに対するシリコン層の選択比が向上する。
これは、次の理由による。バイアス用の高周波ＬＦの周波数が１３．５６ＭＨｚの場合、イオンは、バイアス用高周波ＬＦに追従できず（図１２（ａ））、ウエハ上の平均電圧である−Ｖｄｃ（すなわち、シース電圧、セルフバイアス）により引き込まれるため、イオンはビアの底部まで到達しにくい。一方、電子は、バイアス用高周波ＬＦがプラスの電位のときのみウエハ上に到達できる（図１２（ａ））。このように電子の引き込み時間が短いため、ビアの底部にはイオンの正電荷が溜まり、後から進入したイオンと反発する。これにより、ビアに進入したイオンは、ビアの底部に溜まったイオンによって進路を曲げられ、ビアの底部のエッチングに寄与しないことが多くなる。この結果、バイアス用の高周波ＬＦの周波数が１３．５６ＭＨｚの場合にはエッチングレートが下がる。
これに対して、バイアス用の高周波ＬＦの周波数が４００ｋＨｚの場合、イオンは、バイアス用の高周波ＬＦに追従できる（図１２（ｂ））。このため、イオンは、ウエハ上の電位がマイナス電位のときのみウエハに到達する。一方、電子は、ウエハ上の電位がプラスの電位のときのみウエハに到達する。このようにして、イオンと電子が交互に引き込まれるため、ビアの底部では電荷の中和がその都度行われる。よって、イオンが引き込まれるタイミングでは、ビアの底部にはイオンの正電荷は溜まっておらず、ビアに進入したイオンは、ビアの底部にてエッチングに寄与することができる。この結果、バイアス用高周波ＬＦの周波数が４００ｋＨｚの場合にはバイアス用高周波ＬＦの周波数が１３．５６ＭＨｚの場合に比べてエッチングレートは低下しない。
よって、メインエッチング工程にて、４００ｋＨｚ以下のバイアス用高周波ＬＦを印加しながら、被処理基板をプラズマエッチングすることにより、バイアス用高周波ＬＦを低周波化しない場合に比べてレジストに対するシリコン層の選択比を上げることができる。これにより、レジストの厚さを薄くすることが可能となる。
本実施形態では、バイアス用高周波ＬＦの周波数として４００ｋＨｚを使用したが、これに限られず、イオンと電子を交互に引き込むようなウエハ上の電位を実現できる周波数であればよく、通常、数ｋＨｚ〜数ＭＨｚの範囲で最適な周波数を選択することができる。
（バイアス用高周波ＬＦの電力）
次に、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガスの混合ガスを用いたメインエッチング工程において、バイアス用高周波ＬＦの電力を変化させたときのビアの形状について、図８を参照しながら説明する。このときのプロセス条件を以下に示す。
・プロセス条件
ガス種及びガス流量比：ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガス＝２：１：１．５
圧力：４０Ｐａ（＝３００ｍＴ）
プラズマ生成用高周波ＨＦの周波数：１００ＭＨｚ
プラズマ生成用高周波ＨＦの電力：４．８ｋＷ（単位面積当たりの電力：６．７９Ｗ／ｃｍ２）
バイアス用高周波ＬＦの周波数：４００ｋＨｚ
バイアス用高周波ＬＦの電力：図８（ａ）は０Ｗ、図８（ｂ）は５００Ｗ（単位面積当たりの電力：０．７１Ｗ／ｃｍ２）
図８（ａ）及び図８（ｂ）に示した結果を視覚的に観察すると、バイアス用高周波ＬＦの電力が０Ｗの場合、被処理基板のシリコン層の異なる位置に形成されたビアの深さや形状にバラツキがあり、エッジに形成されたビアには中央付近が膨らむボーイングが発生している。一方、バイアス用高周波ＬＦの電力が５００Ｗ（単位面積当たりの電力：０．７１Ｗ／ｃｍ２）の場合、バイアス用高周波ＬＦの電力が０Ｗの場合に比べて、ビアの形状に均一性があることがわかった。
そこで、図８（ａ）及び図８（ｂ）の結果に基づき、各位置におけるビアの深さを、次式（１）に代入することによってビアの形状の均一性を数値化した。
（ビアの深さの最大値−ビアの深さの最小値）／（（ビアの深さの最大値＋ビアの深さの最小値））／２）×１／２×１００％・・・（１）
式（１）の計算結果は、図８（ａ）のバイアス用高周波ＬＦの電力が０Ｗの場合、±１０％であったのに対して、図８（ｂ）のバイアス用高周波ＬＦの電力が５００Ｗ（単位面積当たりの電力：０．７１Ｗ／ｃｍ２）の場合、±３％であった。これによっても、バイアス用高周波ＬＦの電力が５００Ｗ（単位面積当たりの電力：０．７１Ｗ／ｃｍ２）の場合、バイアス用高周波ＬＦの電力が０Ｗの場合に比べて、ビアの形状の均一性がかなり高まることがわかる。
以上のように、本実施形態に係るエッチング方法によれば、以下の（１）〜（３）のプロセス条件を満たすエッチングを行うことにより、メインエッチング工程において、高いエッチングレート、形状の均一性、及びアンダーカットの抑制を実現できる。
（１）ガス種がＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガスの混合ガスを２：１：１．５の比率、又は前記比率に対してＯ２ガス及びＳｉＦ４ガスの少なくともいずれかの比率が多い混合ガスを使用する。
（２）周波数１００ＭＨｚのプラズマ生成用高周波ＨＦの電力を４．８ｋＷ（単位面積当たりの電力：６．７９Ｗ／ｃｍ２）と従前より高くする。
（３）低周波数４００ｋＨｚのバイアス用高周波ＬＦを印加する。
（圧力）
次に、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガスの混合ガスを用いたメインエッチング工程において、チャンバ内の圧力を変化させたときのビアの形状の均一性について、図９を参照しながら説明する。図９の横軸はバイアス用高周波ＬＦの電力を示し、横軸は、ビアの形状の均一性を示す。均一性は上式（１）に基づき算出した。このときのプロセス条件を以下に示す。
・プロセス条件
ガス種及びガス流量比：ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガス＝２：１：１．５
プラズマ生成用高周波ＨＦの周波数：１００ＭＨｚ
プラズマ生成用高周波ＨＦの電力：４．８ｋＷ（単位面積当たりの電力：６．７９Ｗ／ｃｍ２）
バイアス用高周波ＬＦの周波数：４００ｋＨｚ
図９に示した結果によれば、圧力を６６．７Ｐａ（＝５００ｍＴ）に設定した場合、圧力を４０Ｐａ（＝３００ｍＴ）に設定した場合に比べて、形状の均一性が高まった。特に、バイアス用高周波ＬＦの電力を２００Ｗ〜８００Ｗ（単位面積当たりの電力：０．２８Ｗ／ｃｍ２〜１．１３Ｗ／ｃｍ２）に設定することが好ましい。
なお、メインエッチング工程では、オーバエッチング工程にて印加されるバイアス用の高周波ＬＦの周波数と同じ周波数の高周波ＬＦを印加することが好ましい。メインエッチ工程及びオーバエッチ工程を同じハードウエア構成とすることにより、制御性が高くなり、かつ、生産性やコストの面からも有利となる。
例えば、本実施形態では、下記に示すように、オーバエッチ工程でもノッチングを低減できる最適なＬＦ周波数は、４００ｋＨｚであり、メインエッチ工程でも最適なＬＦ周波数は４００ｋＨｚであることが分かった。メインエッチ工程及びオーバエッチ工程にてＬＦ周波数が４００ｋＨｚという低周波を使用することにより、イオンのエネルギーのみでウエハ面内で均一化でき、プラズマ密度には影響を与えない。
以上、本実施形態に係るエッチング方法のうち、被処理基板のシリコン層をエッチングするメインエッチング工程について説明した。次に、メインエッチング工程後に実行されるオーバエッチング工程について説明する。
［オーバエッチング工程］
オーバエッチング工程では、ノッチングの発生が主な課題であり、主にノッチングを抑制するためにプロセス条件を最適化する。そこで、まず、図１０を参照しながら、ノッチングの発生原因について説明し、その後、オーバエッチング工程におけるプロセス条件を最適化について説明する。図１０は、一実施形態に係る高圧プロセスにおけるイオン及び電子の状態を説明するための図である。
エッチングプロセス中、電子及びイオンがビアの内部に進入する際、図１０（ａ）に示したように、電子は等方的に進行し、イオンは指向的に進行する。よって、等方的な電子は、ビアの底部に到達しにくく、イオンは、指向的なイオンは、ビアの底部に到達し易い。よって、到達し易いイオンにより、ビアの底部には正の荷電粒子が溜まる。この状態でビアに進入したイオンは、クーロン力によりビアの底部の正の荷電粒子に反発して進路を曲げ、ビアの底部近傍の側壁に衝突する。これにより、ビアの底部近傍の側壁が削れる。このようにしてビアの底部近傍の側壁に発生する削れをノッチングという。本実施形態では、ノッチングの程度を、ビア底部の寸法から、どのくらい削れが進んだかで評価している。どのくらい削れが進んだかは、シリコン層の最上部のトップＣＤに対し、ビアの底部のボトムＣＤを計測することにより評価できる。図１０にも示したように、本実施形態では、ノッチングＮは、以下の式（Ｂ）で示される。
ノッチングＮ（片側）＝（ボトムＣＤ−トップＣＤ）／２・・・（Ｂ）
特に、オーバエッチング工程では、下地の層間絶縁層１０２が露出した状態でノッチングが進行してしまう。
（バイアス用高周波ＬＦの周波数）
これに対して、本実施形態に係るオーバエッチング工程では、メインエッチング工程後、４００ｋＨｚ以下のバイアス用の高周波を印加しながら、被処理基板を更にプラズマエッチングする。その際、メインエッチング工程と同様に、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガスの混合ガスを用いたエッチングが実行される。
オーバエッチング工程において、バイアス用高周波ＬＦの周波数を１３．５６ＭＨｚに設定した場合のエッチング結果を図１１（ａ）に示し、バイアス用高周波ＬＦの周波数を４００ｋＨｚに設定した場合のエッチング結果を図１１（ｂ）に示す。図１１を参照すると、図１１（ａ）の場合、ノッチングＮは、１．６４μｍであり、図１１（ａ）の場合、ノッチングＮは、０．５１μｍである。よって、バイアス用高周波ＬＦの周波数が４００ｋＨｚの場合、１３．５６ＭＨｚの場合よりも、ノッチングＮの発生が抑制されていることがわかる。
これは、図１２にて前述したように、バイアス用高周波ＬＦの周波数が１３．５６ＭＨｚの場合、イオンは、バイアス用高周波ＬＦに追従できず（図１２（ａ））、ウエハ上の平均電圧である−Ｖｄｃ（すなわち、シース電圧；セルフバイアス）により引き込まれ、一方、電子は、バイアス用高周波ＬＦがプラスの電位のときのみウエハ上に到達できる。このように電子の引き込み時間が短いため、ビアの底部にはイオンの正電荷がたまり、後から進入してくるイオンと反発する。よって、ビアに進入したイオンは、クーロン力の影響を受けて進路を曲げ、ビアの底部付近の側壁に衝突し、側壁をエッチングする。このようにして、ノッチングが進行する。
これに対して、バイアス用高周波ＬＦの周波数が４００ｋＨｚの場合、イオンは、バイアス用高周波ＬＦに追従できるため、ウエハ上の電位がマイナス電位のときのみウエハに到達する。一方、電子は、ウエハ上の電位がプラスの電位のときのみウエハに到達する。このようにして、イオンと電子が交互に引き込まれるため、ビアの底部では電荷の中和がその都度行われる。よって、イオンが引き込まれるタイミングでは、ビアの底部にはイオンの正電荷は溜まっておらず、ビアに進入したイオンは、ビアの底部において進路を曲げられない。この結果、バイアス用高周波ＬＦの周波数が４００ｋＨｚの場合には、１３．５６ＭＨｚの場合に比べてビアの底部付近の側壁のエッチングが抑制され、ノッチングの発生を防ぐことができる。
（バイアス用高周波ＬＦの電力）
次に、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガスの混合ガスを用いたオーバエッチング工程において、バイアス用高周波ＬＦの電力を変化させたときのビアの形状について、図１３を参照しながら説明する。図１３は、一実施形態に係るオーバエッチング工程におけるバイアス用高周波ＬＦの電力とノッチングとの関係を示した図である。
図１３は、バイアス用高周波ＬＦの周波数を４００ｋＨｚと固定に設定し、バイアス用高周波ＬＦの電力を６０Ｗ（単位面積当たりの電力：０．０８５Ｗ／ｃｍ２）、９０Ｗ（単位面積当たりの電力：０．１３Ｗ／ｃｍ２）、１２０Ｗ（単位面積当たりの電力：０．１７Ｗ／ｃｍ２）と可変に設定した場合のノッチングの発生状態を示す。
図１３（ａ）のバイアス用高周波ＬＦの電力を６０Ｗ（単位面積当たりの電力：０．０８５Ｗ／ｃｍ２）とした場合、ビアの底部付近の側壁にノッチングＮ（０．９６μｍ）が発生していることがわかる。一方、図１３（ｂ）及び図１３（ｃ）のバイアス用高周波ＬＦの電力を９０Ｗ（単位面積当たりの電力：０．１３Ｗ／ｃｍ２）、１２０Ｗ（単位面積当たりの電力：０．１７Ｗ／ｃｍ２）とした場合、ノッチングＮは、図１３（ｂ）の場合が０．２５μｍ、図１３（ｃ）の場合が０．１０μｍであり、ノッチングが抑制されているか、ほとんど発生していないことがわかる。
以上から、本実施形態に係るオーバエッチング工程において、以下の（１）（２）のプロセス条件を満たすと、ノッチングが低減され、好ましいことがわかった。
（１）バイアス用高周波ＬＦの周波数は、４００ｋＨｚ以下の周波数に設定する。
（２）バイアス用高周波ＬＦの電力は、９０Ｗ（単位面積当たりの電力：０．１３Ｗ／ｃｍ２）以上に設定する。
ただし、バイアス用高周波ＬＦの電力が高すぎるとビアの側壁に形成されたＳｉＦｘの堆積物の保護膜を破壊する等、エッチングの形状に異常が生じるおそれがある。このため、バイアス用高周波ＬＦの電力は、図１３にてノッチングが低減されている９０Ｗ〜１２０Ｗ（単位面積当たりの電力：０．１３Ｗ／ｃｍ２〜０．１７Ｗ／ｃｍ２）の範囲に設定することがより好ましい。
（圧力）
最後に、ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガスの混合ガスを用いたオーバエッチング工程において、チャンバ内の圧力を変化させたときのビアの形状について、図１４を参照しながら説明する。図１４は、一実施形態に係るオーバエッチング工程における、圧力とノッチングとの関係を示した図である。
このときのプロセス条件を以下に示す。
・プロセス条件
プラズマ生成用高周波ＨＦの周波数：１００ＭＨｚ
プラズマ生成用高周波ＨＦの電力：２．５ｋＷ（単位面積当たりの電力：３．５４Ｗ／ｃｍ２）
バイアス用低高周波ＬＦの電力：４００ｋＨｚ
バイアス用高周波ＬＦの電力：１５０Ｗ（単位面積当たりの電力：０．２１Ｗ／ｃｍ２）
ガス種：ＳＦ６ガス／Ｏ２ガス／ＳｉＦ４ガス／ＨＢｒガス＝１３０／１５０／４５０／１４０ｓｃｃｍ
図１４では、チャンバ内の圧力を図１４（ａ）の３６Ｐａ（＝２７０ｍ）、図１４（ｂ）の５３Ｐａ（＝４００ｍ）、図１４（ｃ）の６６．７Ｐａ（＝５００ｍ）、図１４（ｄ）の８０Ｐａ（＝６００ｍ）、図１４（ｅ）の８６．７Ｐａ（＝６５０ｍ）と変化させた場合のノッチングの発生状態を示す。
図１４の結果によれば、ノッチングＮは、図１４（ａ）の場合が２．２９μｍ、図１４（ｃ）の場合が０．８２μｍ、図１４（ｃ）〜図１４（ｅ）の場合が０．２０μｍ未満である。これにより、チャンバ内の圧力を６６．７Ｐａ（＝５００ｍ）以上にしたとき、ノッチングはほぼ発生していないことがわかる。
このチャンバ内の圧力とノッチングの発生のメカニズムについて、図１０を参照しながら説明する。前述したように、通常、電子は等方的、正イオンは指向性をもってビアの内部に進入するため、正イオンはビアの底部に到達し易く、電子はビアの底部に到達しにくい。このため、ビアの底部が正の電荷にチャージアップし、これにより、ビアの底部にて正イオンの進路が曲げられてノッチングが発生していた。
ところが、チャンバ内の圧力を６６．７Ｐａ（＝５００ｍ）以上とする高圧プロセスでは、正イオンが他の分子に衝突する頻度が増え、衝突により指向性を失って等方的に振舞う正イオンが増加する。等方的に振舞う正イオンはビアの底部に到達しにくくなるため、正の荷電粒子はビアの底部に溜まりにくくなり、ビアの底部のチャージアップが緩和される。
また、チャンバ内の圧力を６６．７Ｐａ（＝５００ｍ）以上とする高圧プロセスでは、電子が他の分子と衝突して負に帯電した状態の負イオンが増加する。負イオンは指向性を持っているのでビアの底部に到達し易い。これにより、更にビアの底部のチャージアップが緩和される。この結果、ノッチングの発生が抑制される。
以上から、本実施形態に係るオーバエッチング工程において、チャンバ内の圧力を６６．７Ｐａ（＝５００ｍ）以上にすることが好ましい。また、オーバエッチング工程では、チャンバ内の圧力を前記メインエッチング工程における前記チャンバ内の圧力より高くなるように圧力条件を設定することが好ましい。メインエッチング工程では、エッチングレートを高く維持する必要があるのに対して、オーバエッチング工程では、エッチングレートが多少低下してもノッチングの発生を低減することが好ましいためである。ただし、圧力が高すぎるとイオンや電子の衝突が多発するため、エッチングストップが起こる可能性が高まる。
以上、本実施形態に係るエッチング方法について説明した。かかるエッチング方法によれば、被処理基板を上下反転させてサポート基板と貼り合わせた構造の被処理基板について、メインエッチング工程及びオーバエッチング工程において、プロセス条件の最適化を図ることができる。これにより、半導体装置が形成された被処理基板を良好にエッチングすることができる。
以上、添付図面を参照しながら本発明に係るエッチング方法の好適な実施形態について詳細に説明したが、本発明に係るエッチング方法の技術的範囲はかかる例に限定されない。本発明に係るエッチング方法の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明に係るエッチング方法の技術的範囲に属する。
例えば、本発明の被処理基板は、円板状のウエハであってもよいし、矩形状の基板であってもよい。
１：チャンバ、２：サセプタ、２８：排気装置、１５：第１の高周波電源、２６：第２の高周波電源、２０：シャワーヘッド、４０：制御部、１０１：トランジスタ、１０２：層間絶縁膜、１０３：配線構造、１０４：配線層、１０５：絶縁膜、１０６：ビアホール、Ｗ：デバイスウエハ、Ｗａ：デバイスウエハの表面、Ｗｂ：デバイスウエハの裏面、ＳＷ：サポートウエハ

Claims (6)

  1. 表面側に半導体装置が形成され、該表面側をサポート基板によりサポートされた該被処理基板のシリコン層の裏面側に所定のパターンに形成されたマスクを介して、前記被処理基板をプラズマによりエッチングするエッチング方法であって、
    フッ素化合物ガス、酸素ガス及びフッ化ケイ素ガスの流量比が、２：１：１．５の比率の混合ガスを含む処理ガス、又は前記比率に対して酸素ガス及びフッ化ケイ素ガスの少なくともいずれかの比率が多い混合ガスを含む処理ガスをチャンバ内に供給してプラズマを生成し、生成されたプラズマにより前記被処理基板をエッチングするメインエッチング工程と、
    前記メインエッチング工程の後、４００ｋＨｚ以下のバイアス用の高周波を印加しながら、前記被処理基板を更にプラズマによりエッチングするオーバエッチング工程と、
    を含み、
    前記メインエッチング工程は、
    前記オーバエッチング工程にて印加されるバイアス用の高周波の周波数と同じ周波数の高周波を印加することを特徴とするエッチング方法。
  2. 表面側に半導体装置が形成され、該表面側をサポート基板によりサポートされた該被処理基板のシリコン層の裏面側に所定のパターンに形成されたマスクを介して、前記被処理基板をプラズマによりエッチングするエッチング方法であって、
    フッ素化合物ガス、酸素ガス及びフッ化ケイ素ガスの流量比が、２：１：１．５の比率の混合ガスを含む処理ガス、又は前記比率に対して酸素ガス及びフッ化ケイ素ガスの少なくともいずれかの比率が多い混合ガスを含む処理ガスをチャンバ内に供給してプラズマを生成し、生成されたプラズマにより前記被処理基板をエッチングするメインエッチング工程と、
    前記メインエッチング工程の後、４００ｋＨｚ以下のバイアス用の高周波を印加しながら、前記被処理基板を更にプラズマによりエッチングするオーバエッチング工程と、
    を含み、
    前記オーバエッチング工程は、
    ９０Ｗ（単位面積当たりの電力：０．１３Ｗ／ｃｍ ２ ）以上の前記バイアス用の高周波の電力を印加しながら、前記被処理基板をプラズマによりエッチングすることを特徴とするエッチング方法。
  3. 表面側に半導体装置が形成され、該表面側をサポート基板によりサポートされた該被処理基板のシリコン層の裏面側に所定のパターンに形成されたマスクを介して、前記被処理基板をプラズマによりエッチングするエッチング方法であって、
    フッ素化合物ガス、酸素ガス及びフッ化ケイ素ガスの流量比が、２：１：１．５の比率の混合ガスを含む処理ガス、又は前記比率に対して酸素ガス及びフッ化ケイ素ガスの少なくともいずれかの比率が多い混合ガスを含む処理ガスをチャンバ内に供給してプラズマを生成し、生成されたプラズマにより前記被処理基板をエッチングするメインエッチング工程と、
    前記メインエッチング工程の後、４００ｋＨｚ以下のバイアス用の高周波を印加しながら、前記被処理基板を更にプラズマによりエッチングするオーバエッチング工程と、
    を含み、
    前記オーバエッチング工程は、
    前記チャンバ内の圧力を前記メインエッチング工程における前記チャンバ内の圧力より高くなるように圧力を設定することを特徴とするエッチング方法。
  4. 前記フッ素化合物ガスは六フッ化硫黄（ＳＦ６）ガスであり、前記フッ化ケイ素ガスは四フッ化ケイ素（ＳｉＦ４）ガスをであることを特徴とする、
    請求項１〜３のいずれか一項に記載のエッチング方法。
  5. 前記メインエッチング工程は、
    ４００ｋＨｚ以下のバイアス用の高周波を印加しながら、前記被処理基板をプラズマによりエッチングすることを特徴とする請求項１〜４のいずれか一項に記載のエッチング方法。
  6. 前記メインエッチング工程は、
    ２００Ｗ〜８００Ｗ（単位面積当たりの電力：０．２８Ｗ／ｃｍ２〜１．１３Ｗ／ｃｍ２）の範囲内の前記バイアス用の高周波の電力を印加しながら、前記被処理基板をプラズマによりエッチングすることを特徴とする請求項１〜５のいずれか一項に記載のエッチング方法。
JP2012161879A 2012-07-20 2012-07-20 エッチング方法 Active JP5878091B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012161879A JP5878091B2 (ja) 2012-07-20 2012-07-20 エッチング方法
US13/945,203 US9034772B2 (en) 2012-07-20 2013-07-18 Etching method
KR1020130085473A KR102058592B1 (ko) 2012-07-20 2013-07-19 에칭 방법
TW102125861A TWI556307B (zh) 2012-07-20 2013-07-19 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012161879A JP5878091B2 (ja) 2012-07-20 2012-07-20 エッチング方法

Publications (2)

Publication Number Publication Date
JP2014022655A JP2014022655A (ja) 2014-02-03
JP5878091B2 true JP5878091B2 (ja) 2016-03-08

Family

ID=49946905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012161879A Active JP5878091B2 (ja) 2012-07-20 2012-07-20 エッチング方法

Country Status (4)

Country Link
US (1) US9034772B2 (ja)
JP (1) JP5878091B2 (ja)
KR (1) KR102058592B1 (ja)
TW (1) TWI556307B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012205616B4 (de) * 2012-04-04 2016-07-14 Siltronic Ag Vorrichtung zum Abscheiden einer Schicht auf einer Halbleiterscheibe mittels Gasphasenabscheidung
CN105374737B (zh) * 2014-08-25 2019-02-26 中微半导体设备(上海)有限公司 抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
JP2017098478A (ja) * 2015-11-27 2017-06-01 東京エレクトロン株式会社 エッチング方法
CN110534425B (zh) * 2018-09-18 2022-09-16 北京北方华创微电子装备有限公司 深硅刻蚀方法、深硅槽结构及半导体器件
JP7342112B2 (ja) * 2018-09-24 2023-09-11 アプライド マテリアルズ インコーポレイテッド 洗浄および表面処理のための原子状酸素およびオゾン装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493516B2 (ja) * 2004-02-17 2010-06-30 三洋電機株式会社 半導体装置の製造方法
JP4722725B2 (ja) * 2006-02-17 2011-07-13 東京エレクトロン株式会社 処理方法およびプラズマエッチング方法
CN103258729B (zh) * 2007-12-21 2016-07-06 朗姆研究公司 硅结构的制造和带有形貌控制的深硅蚀刻
US8466061B2 (en) * 2010-09-23 2013-06-18 Infineon Technologies Ag Method for forming a through via in a semiconductor element and semiconductor element comprising the same

Also Published As

Publication number Publication date
US20140024221A1 (en) 2014-01-23
US9034772B2 (en) 2015-05-19
TWI556307B (zh) 2016-11-01
KR102058592B1 (ko) 2019-12-23
JP2014022655A (ja) 2014-02-03
TW201421571A (zh) 2014-06-01
KR20140011992A (ko) 2014-01-29

Similar Documents

Publication Publication Date Title
JP6719602B2 (ja) 材料改質とｒｆパルスを用いた選択的エッチング
JP6541439B2 (ja) エッチング方法
KR102266267B1 (ko) 반도체 장치의 제조 방법
JP5390846B2 (ja) プラズマエッチング装置及びプラズマクリーニング方法
JP5878091B2 (ja) エッチング方法
TWI621176B (zh) Semiconductor device manufacturing method
JP6529357B2 (ja) エッチング方法
JP6339961B2 (ja) エッチング方法
JP6180824B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US7405162B2 (en) Etching method and computer-readable storage medium
JP6454492B2 (ja) 多層膜をエッチングする方法
JP6151215B2 (ja) プラズマエッチング方法
TWI713486B (zh) 蝕刻方法（二）
JP2015220251A (ja) 被エッチング層をエッチングする方法
JP2017098323A (ja) プラズマエッチング方法
WO2013051282A1 (ja) 半導体装置の製造方法
JP4722725B2 (ja) 処理方法およびプラズマエッチング方法
JP5264383B2 (ja) ドライエッチング方法
JP6114622B2 (ja) エッチング方法
JP2006165246A (ja) プラズマエッチング方法
JP5804978B2 (ja) プラズマエッチング方法及びコンピュータ記録媒体
JP5207892B2 (ja) ドライエッチング方法
KR20220137544A (ko) 에칭 방법
JP2010166092A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160127

R150 Certificate of patent or registration of utility model

Ref document number: 5878091

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250