JP6114622B2 - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP6114622B2
JP6114622B2 JP2013093865A JP2013093865A JP6114622B2 JP 6114622 B2 JP6114622 B2 JP 6114622B2 JP 2013093865 A JP2013093865 A JP 2013093865A JP 2013093865 A JP2013093865 A JP 2013093865A JP 6114622 B2 JP6114622 B2 JP 6114622B2
Authority
JP
Japan
Prior art keywords
etching
frequency power
high frequency
electrode
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013093865A
Other languages
English (en)
Other versions
JP2014216535A (ja
Inventor
陽一 中原
陽一 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013093865A priority Critical patent/JP6114622B2/ja
Priority to KR1020157018142A priority patent/KR102208931B1/ko
Priority to US14/779,670 priority patent/US9530671B2/en
Priority to PCT/JP2014/061323 priority patent/WO2014175279A1/ja
Priority to TW103114775A priority patent/TWI602243B/zh
Publication of JP2014216535A publication Critical patent/JP2014216535A/ja
Application granted granted Critical
Publication of JP6114622B2 publication Critical patent/JP6114622B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

エッチング方法に関する。
微細化されたパターンを高精度かつ効率よく形成する方法としてスペーサダブルパターニング法がある（例えば、特許文献１を参照）。スペーサダブルパターニング法では、例えば、被エッチング膜上にラインパターン状の層が形成された半導体ウエハに対して所定の膜を成膜した後、エッチングによりラインパターン状の層を除去するとともに、ラインパターン状の層の側壁部以外の前記所定の膜を除去する。被エッチング膜は、残存した所定の膜をマスクとしてエッチングされる。
特開２０１２−１７８３７８号公報
しかしながら、スペーサダブルパターニング法で形成されるマスクの先端は、カニ爪のように傾斜した形状となっている。このため、スペーサダブルパターニング法で形成されるマスクは、パターンの先端がフラットな通常のマスクよりもマスクの先端部まで消耗しないようにマスク選択比を通常のマスクよりも大きくする必要がある。
そこで、被エッチング膜をエッチングする際に堆積性のガスを供給し、エッチング時に生成される反応生成物によりマスクの選択比を改善することが考えられる。ところが、反応生成物は、マスクの側壁にも堆積し、マスクのクロージング（マスクの開口の閉塞）の原因となる。つまり、マスクの選択比を高めることと、マスクのクロージングを防止することとは、トレードオフの関係にあるといえる。
上記課題に対して、一側面では、マスクの選択比を高め、かつ、マスクのクロージングを防止することを目的とする。
上記課題を解決するために、一の態様によれば、第１の電極と、該第１の電極に対向して配置され、被処理体を載置する第２の電極とを有する処理室内にて、処理ガスから生成されたプラズマにより、被処理体に形成されたポリシリコン膜を、スペーサダブルパターニング法によりパターニングされたシリコン含有酸化膜のマスクパターンにエッチングするエッチング方法であって、前記処理室内に臭化水素ＨＢｒと酸素Ｏ２とを含む前記処理ガスを供給し、前記エッチングするステップは、前記処理ガスから生成されたプラズマにより、前記ポリシリコン膜を、前記シリコン含有酸化膜のマスクパターンにエッチングするメインエッチングのステップと、前記メインエッチングの後、更に前記ポリシリコン膜を前記シリコン含有酸化膜のマスクパターンにエッチングするオーバエッチングのステップと、を有し、前記メインエッチングのステップにおいて、前記第１の電極又は前記第２の電極のいずれかに第１の高周波電力を間欠的に印加し、前記オーバエッチングのステップにおいて、前記第１の電極又は前記第２の電極のいずれかに前記第１の高周波電力を間欠的に印加し、前記メインエッチングのステップ及び前記オーバエッチングのステップにおいて、前記第２の電極に該第１の高周波電力よりも低い第２の高周波電力を連続的に印加する、ことを特徴とするエッチング方法が提供される。
一の態様によれば、マスクの選択比を高め、かつ、マスクのクロージングを防止して被エッチング膜のエッチング形状を良好にすることができる。
一実施形態に係るスペーサダブルパターニング法によるエッチング工程の一例。 一実施形態に係るスペーサダブルパターニング法によるエッチング処理を示したフローチャート。 エッチング工程におけるマスク選択比とマスクのクロージングとのトレードオフを説明するための図。 一実施形態に係る高周波電力の間欠的な印加の定義を説明するための図。 第１実施形態に係るエッチング方法によるエッチング結果の一例。 第２実施形態に係るエッチング方法によるエッチング結果の一例。 一実施形態に係るエッチング装置を示した縦断面図。 一実施形態に係るダイポールリング磁石を示した横断面図。
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。また、圧力値については、１Ｔｏｒｒを１３３．３２２Ｐａとして換算可能である。
［スペーサダブルパターニング法によるエッチング１］
まず、本発明の一実施形態に係るスペーサダブルパターニング法によるエッチング１について、図１及び図２を参照しながら説明する。図１は、一実施形態に係るスペーサダブルパターニング法によるエッチング工程を示した図である。図２は、一実施形態に係るスペーサダブルパターニング法によるエッチング処理を示したフローチャートである。
一実施形態に係るスペーサダブルパターニング法によるエッチングの被エッチング膜は、ポリシリコン膜である。図１（ａ）には、半導体ウエハＷ（以下、単にウエハＷという。）上にポリシリコン膜１０１が形成されている。ポリシリコン膜（Ｐｏｌｙ−Ｓｉ）１０１上には、ラインパターンが形成されたシリコン酸化膜（ＳｉＯ２）１０２が形成されている。なお、シリコン酸化膜１０２は、シリコン含有酸化膜（ＳｉＯｘ）のマスクの一例である。
また、以下に説明するメインエッチング（ＭＥ：Ｍａｉｎ Ｅｔｃｈｉｎｇ）工程及びオーバエッチング（ＯＥ：Ｏｖｅｒ Ｅｔｃｈｉｎｇ）工程の前には、ブレークスルー（ＢＴ）工程が実行され、ポリシリコン膜１０１上に形成された自然酸化膜が除去されている。ブレークスルー工程におけるプロセス条件は以下の通りである。
＜ブレークスルー（ＢＴ）工程：プロセス条件＞
圧力 １０ｍＴｏｒｒ
高周波電力 ＨＦ（プラズマ励起用）／ＬＦ（バイアス用） ２５０／１００Ｗ
ガス種／ガス流量 四フッ化メタンＣＦ４＝１００ｓｃｃｍ
以上のブレークスルー工程後、図２のステップＳ１０に示したように、ウエハＷ上にシリコン酸化膜１０３が成膜される。
ステップＳ１０の成膜の結果、図１（ｂ）に示したように、ポリシリコン膜１０１及びシリコン酸化膜１０２上にシリコン酸化膜１０３が形成される。
次に、図２のステップＳ１２に示したように、シリコン酸化膜１０２、１０３がエッチングされる。このエッチング工程では、シリコン酸化膜１０２と、シリコン酸化膜１０２の側壁部以外にあるシリコン酸化膜１０３とが除去され、図１（ｃ）に示したように、スペーサとなるシリコン酸化膜１０３が残存する。シリコン酸化膜１０３は、ラインパターンのマスクとして機能する。このようにして、スペーサダブルパターニング法で形成されるシリコン酸化膜１０３の先端は、カニ爪のように傾斜した形状１０３ａを有する。
次に、図２のステップＳ１４に示したように、ポリシリコン膜１０１のメインエッチング（ＭＥ）が行われ、その後、ステップＳ１６に示したように、ポリシリコン膜１０１のオーバエッチング（ＯＥ）が行われる。メインエッチング工程及びオーバエッチング工程におけるプロセス条件は以下の通りである。
＜メインエッチング（ＭＥ）工程：プロセス条件＞
圧力 １５ｍＴｏｒｒ
高周波電力 ＨＦ／ＬＦ ４００／１００Ｗ
ガス種／ガス流量 臭化水素ＨＢｒ／フルオロホルムＣＨＦ３／酸素Ｏ２＝３６０／１１／３ｓｃｃｍ
＜オーバエッチング（ＯＥ）工程：プロセス条件＞
圧力 １５ｍＴｏｒｒ
高周波電力 ＨＦ／ＬＦ ４００／１００Ｗ
ガス種／ガス流量 ＨＢｒ／ＣＨＦ３／Ｏ２＝３６０／１１／３ｓｃｃｍ
以上に説明したスペーサダブルパターニング法によれば、図１（ｄ）に示したように、ポリシリコン膜１０１が、シリコン酸化膜１０３のラインパターンにエッチングされる。ポリシリコン膜１０１のパターンは、シリコン酸化膜１０２のパターンに対して１／２に微細化されたパターンとなる。
以上に説明したように、スペーサダブルパターニング法で形成されるシリコン酸化膜１０３の先端は、カニ爪の形状１０３ａに傾斜している。このため、スペーサダブルパターニング法で形成されるマスクは、パターンの先端がフラットな通常のマスクよりもマスクの先端部まで消耗しないようにマスク選択比を通常のマスクよりも大きくする必要がある。
［スペーサダブルパターニング法によるエッチング２］
そこで、次に説明するスペーサダブルパターニング法によるエッチング２では、マスクの選択比を改善するために、ポリシリコン膜１０１をオーバエッチングする際の各種ガスの比率を変えた。エッチング２におけるメインエッチング工程及びオーバエッチング工程でのプロセス条件は以下の通りである。
＜メインエッチング（ＭＥ）工程：プロセス条件＞
圧力 １５ｍＴｏｒｒ
高周波電力 ＨＦ／ＬＦ ４００／１００Ｗ
ガス種／ガス流量 ＨＢｒ／ＣＨＦ３／Ｏ２＝３６０／１１／３ｓｃｃｍ
＜オーバエッチング（ＯＥ）工程：プロセス条件＞
（条件１）メインエッチングと同じプロセス条件である。
（条件２）メインエッチングと比べて、ガス比率のみが次のように異なるプロセス条件である。
ガス種／ガス流量 ＨＢｒ／ＣＨＦ３／Ｏ２＝１８０／０／３ｓｃｃｍ
（条件３）メインエッチングと比べて、高周波電力及びガス比率が次のように異なるプロセス条件である。
高周波電力 ＨＦ／ＬＦ ４００／５０Ｗ
ガス種／ガス流量 ＨＢｒ／ＣＨＦ３／Ｏ２＝１８０／１１／５ｓｃｃｍ
以上のプロセス条件（条件１，２，３）の下でエッチングを行った結果を図３に示す。図３では、左から順にメインエッチング工程後の中央部の回路パターン（ＤＲＡＭのメモリセル）のＳＥＭ画像、オーバエッチング工程後の中央部の回路パターン（条件１，条件２，条件３）のＳＥＭ画像が示されている。
メインエッチング工程後のシリコン酸化膜１０３の残量（Ｒ_Ｏｘ）は、２６．０ｎｍであった。これに対して、メインエッチング工程と同じプロセス条件でオーバエッチング工程を行った条件１のＳＥＭ画像（左から２番目）を見ると、シリコン酸化膜１０３の残量（Ｒ_Ｏｘ）が、１７．１ｎｍであった。前述の通り、シリコン酸化膜１０３の先端はカニ爪に傾斜した形状１０３ａであるため、先端部からのシリコン酸化膜１０３の高さは、２０ｎｍ以上にする必要がある。よって、メインエッチング工程と同じプロセス条件でオーバエッチング工程を行うと、マスクの残量が足りなくなることがわかる。
次に、条件２のプロセス条件でオーバエッチング工程を行った結果のＳＥＭ画像（左から３番目）を見ると、シリコン酸化膜１０３の残量（Ｒ_Ｏｘ）が、１９．５ｎｍになり、マスクの選択比が向上したことがわかる。
更に、条件３のプロセス条件でオーバエッチング工程を行った結果のＳＥＭ画像（最右）を見ると、シリコン酸化膜１０３の残量（Ｒ_Ｏｘ）が、２２．６ｎｍになり、マスクの選択比が更に向上したことがわかる。
以上の結果から、マスクの選択比の向上には、臭化水素ＨＢｒ及び酸素Ｏ２が寄与していること、及び臭化水素 ＨＢｒに対する酸素Ｏ２の比率を上げると反応生成物の堆積が増加し、マスクの選択比が上がることが分かった。更に、バイアス用（ＬＦ）の高周波電力を下げると、イオンの叩き込みが低下するため、マスクの選択比が上がることが分かった。
ところが、条件２、３では、マスクのクロージング（マスクの開口の閉塞）が発生した。このように堆積性のガスの比率を上げて処理ガスを供給すると、マスクの側壁にも反応生成物が堆積し、マスクのクロージングの原因となる。つまり、マスクの選択比を高めることと、マスクのクロージングを防止することとは、トレードオフの関係にある。
以下では、マスクの選択比を高め、かつ、マスクのクロージングを防止して被エッチング膜のエッチング形状を良好にすることが可能なエッチング方法の一実施形態について、第１及び第２実施形態の順に説明する。
＜第１実施形態＞
［エッチング方法］
第１実施形態に係るエッチング方法においても、図１及び図２に示したスペーサダブルパターニング法によるエッチングが採用される。加えて、本実施形態に係るエッチング方法では、高周波電力（ＨＦ：プラズマ励起用）をメインエッチング工程及びオーバエッチング工程において間欠的、すなわちパルス状に印加する。
第１実施形態に係るエッチング方法は、上部電極と下部電極との間に高周波電力を印加してプラズマを発生させる容量結合型プラズマエッチング装置を用いて実施された。図４に一実施形態に係る容量結合型プラズマエッチング装置１を模式的に示す。容量結合型プラズマエッチング装置１に設けられた第１の高周波電源１５は、メインエッチング工程及びオーバエッチング工程において１００ＭＨｚの高周波電力（ＨＦ：第１の高周波電力に相当）をチャンバＣ（処理室）内の載置台２に間欠的に印加する。載置台２は、下部電極としても機能する。
図４に示したように、高周波電力（ＨＦ）が間欠的に印加される場合、高周波電力（ＨＦ）が印加されている時間をＴｏｎとし、印加されていない時間をＴｏｆｆとする。高周波電力（ＨＦ）が印加されている時間Ｔｏｎには、１／（Ｔｏｎ＋Ｔｏｆｆ）の周波数のパルス状の高周波電力（ＨＦ）が下部電極に印加される。１／（Ｔｏｎ＋Ｔｏｆｆ）の周波数は、５ｋＨｚ〜９０ｋＨｚである。
デューティー比は、印加されている時間Ｔｏｎ及び印加されていない時間Ｔｏｆｆの総時間に対する印加されている時間Ｔｏｎの比率、すなわち、Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）で示される。デューティー比は、１０％〜９０％である。
なお、高周波電力（ＨＦ）は、下部電極に印加されてもよいし、上部電極に印加されてもよい。第２の高周波電源２６は、１３．４ＭＨｚの高周波電力（ＬＦ：第２の高周波電力に相当）を下部電極に連続波として印加する。
第１実施形態に係るエッチング方法で行われるブレークスルー工程、メインエッチング工程及びオーバエッチング工程での各プロセス条件は以下の通りである。
＜ブレークスルー（ＢＴ）工程：プロセス条件＞
圧力 １０ｍＴｏｒｒ
高周波電力 ＨＦ／ＬＦ ２５０／１００Ｗ
ＨＦ 連続して印加
ＬＦ 連続して印加
ガス種／ガス流量 ＣＦ４＝１００ｓｃｃｍ
＜メインエッチング（ＭＥ）工程：プロセス条件＞
圧力 １５ｍＴｏｒｒ
高周波電力 ＨＦ／ＬＦ ８００／１００Ｗ
ＨＦ 間欠的に印加、周波数 ５０ｋＨｚ、デューティー比 ５０％
ＬＦ 連続して印加
ガス種／ガス流量 ＨＢｒ／ＣＨＦ３／Ｏ２（＋Ｏ２添加）＝３６０／１１／３（３）ｓｃｃｍ
＜オーバエッチング（ＯＥ）工程：プロセス条件＞
メインエッチング工程のプロセス条件と同じである。
一方、比較例１のエッチング方法では、高周波電力（ＨＦ）を連続して印加する。その場合のプロセス条件は以下の通りである。なお、比較例１のプロセス条件は、本実施形態に係るエッチング方法とほぼ同一のプロセス条件になるように高周波のパワー等が設定されている。
＜ブレークスルー（ＢＴ）工程：比較例１のプロセス条件＞
圧力 １０ｍＴｏｒｒ
高周波電力 ＨＦ／ＬＦ ２５０／１００Ｗ
ＨＦ 連続して印加
ＬＦ 連続して印加
ガス種／ガス流量 ＣＦ４＝１００ｓｃｃｍ
＜メインエッチング（ＭＥ）工程：比較例１のプロセス条件＞
圧力 １５ｍＴｏｒｒ
高周波電力 ＨＦ／ＬＦ ４００／１００Ｗ
ＨＦ 連続して印加
ＬＦ 連続して印加
ガス種／ガス流量 ＨＢｒ／ＣＨＦ３／Ｏ２＝３６０／１１／３ｓｃｃｍ
＜オーバエッチング（ＯＥ）工程：比較例１のプロセス条件＞
メインエッチング工程のプロセス条件と同じである。
（エッチング結果）
第１実施形態に係るエッチング方法と、比較例１に係るエッチング方法とを用いたスペーサダブルパターニング法によるポリシリコン膜１０１のエッチングの結果を図５に示す。図５の左側の列は、比較例１に係るエッチング方法を使用した場合、つまり、メインエッチング工程及びオーバエッチング工程において高周波電力（ＨＦ）を連続して印加した場合の結果である。図５の右側の列は、第１実施形態に係るエッチング方法を使用した場合、つまり、メインエッチング工程及びオーバエッチング工程において高周波電力（ＨＦ）を間欠的に印加した場合の結果である。
図５には、エッチング後のＤＲＡＭのメモリの中央部の回路パターン（Ｃｅｌｌ）のＳＥＭ画像及び周辺部の回路パターン（Ｐｅｒｉ）のＳＥＭ画像が示されている。
図５の右枠Ａの内部に示したように、ＤＲＡＭのメモリは、中央部の回路パターン（Ｃｅｌｌ）と周辺部の回路パターン（Ｐｅｒｉ）の形状が異なる。中央部の回路パターンは、かに爪のように傾斜した形状１０３ａのシリコン酸化膜１０３をマスクとしてポリシリコン膜１０１がエッチングされることで形成される。ここでは、シリコン酸化膜１０３の先端部のかに爪の形状１０３ａの内側の間隔（シリコン酸化膜１０３の先端の傾斜の最も高い部分の間隔）をインナーＣＤ（Ｉｎｎｅｒ）で示す。また、かに爪の形状１０３ａの外側の間隔（先端の傾斜の最も低い部分の間隔）をアウターＣＤ（Ｏｕｔｅｒ）で示す。また、シリコン酸化膜１０３の底部の幅をライン（Ｌｉｎｅ）で示す。
中央部の回路パターン（Ｃｅｌｌ）の「Ｐｏｓｔ Ｅｔｃｈ」のＳＥＭ画像は、オーバエッチング工程後のシリコン酸化膜１０３の残量（Ｒ_Ｏｘ）を示す。これによれば、比較例１では、シリコン酸化膜１０３の残量（Ｒ_Ｏｘ）は、１７．７ｎｍであった。上記プロセス条件下では、目標とするシリコン酸化膜１０３の残量は２０ｎｍ以上である。比較例１では、シリコン酸化膜１０３の残量（Ｒ_Ｏｘ）は、２０ｎｍよりも小さい値であり、マスクの選択比が足りないことがわかる。
これに対して、メインエッチング工程とオーバエッチング工程にて高周波電力（ＨＦ）を間欠的に印加した本実施形態では、シリコン酸化膜１０３の残量（Ｒ_Ｏｘ）は、２４．８ｎｍであった。よって、第１実施形態では、目標とする残量２０ｎｍを上回る十分なマスクの選択比が得られたことがわかる。なお、ここでは、シリコン酸化膜１０３の残量（Ｒ_Ｏｘ）は、シリコン酸化膜１０３の底部からかに爪に傾斜された形状１０３ａの最も高い部分までの高さである。
中央部の回路パターン（Ｃｅｌｌ）の「Ｐｏｓｔ ＤＨＦ」のＳＥＭ画像は、フッ酸洗浄によりオーバエッチング工程後のシリコン酸化膜１０３（マスク）を除去した後の画像であり、ウエハＷのポリシリコン膜１０１の形状だけを示す。これによれば、比較例１では、ポリシリコン膜１０１のライン（Ｌｉｎｅ）、インナー（Ｉｎｎｅｒ）、アウター（Ｏｕｔｅｒ）のそれぞれは、２１，９ｎｍ、１３．３ｎｍ、１３．０ｎｍであった。これに対して、第１実施形態では、ポリシリコン膜１０１のライン（Ｌｉｎｅ）、インナー（Ｉｎｎｅｒ）、アウター（Ｏｕｔｅｒ）のそれぞれは、２２．３ｎｍ、１２．８ｎｍ、１２．８ｎｍであった。
この結果から、比較例１と第１実施形態のエッチング結果では、ライン、インナー及びアウターのいずれの値もほとんど変化はないことがわかる。つまり、両者ではエッチング形状はほとんど変わっていない。以上から、第１実施形態に係るエッチング方法によれば、エッチング形状が良好であって、かつ、マスクの選択比を向上させることができる。
また、周辺部の回路パターン（Ｐｅｒｉ）について、比較例１と第１実施形態とのＳＥＭ画像を比較すると、比較例１では、エッチング形状のアングル（Ａｎｇｌｅ）が７６．４°であった。これに対して、第１実施形態では、エッチング形状のアングル（Ａｎｇｌｅ）は８１．４°であった。よって、第１実施形態の方が比較例１よりもエッチング側壁が垂直に近くなり、エッチング形状が良好であることがわかる。
第１実施形態に係るエッチング方法では、高周波電力（ＨＦ）を間欠的に印加する場合に得られる以下の１〜３の効果により、マスクの選択比が高く、かつ、マスクのクロージングを防止しながらエッチング形状が良好である結果が得られると考えられる。
１．反応生成物を排気する効果
高周波電力（ＨＦ）が印加されている時間（Ｔｏｎ）には、プラズマの電子温度が上がるため、ガスの電離及び解離が促進されてプラズマの密度が高くなる。これにより、エッチングは促進され、ポリシリコン膜１０３のエッチング面には反応生成物が堆積する。これに対して、高周波電力（ＨＦ）が印加されていない時間（Ｔｏｆｆ）には、プラズマの電子温度が下がるため、プラズマ中のラジカルを所定の状態にコントロールすることができる。これにより、高周波電力（ＨＦ）が印加されていない時間（Ｔｏｆｆ）には、ラジカルの作用によりポリシリコン膜１０３のエッチング面に堆積された反応生成物を排気することができる。
２．チャージングをキャンセルする効果
エッチングが進行し、アスペクト比（ＡＲ：Ａｓｐｅｃｔ Ｒａｔｉｏ）が高くなるにつれて電子の多くは、ポリシリコン膜１０３のエッチングされた側壁に衝突し、底部まで到着しない可能性が高まる。これに対して、イオンの多くは、ポリシリコン膜１０３のエッチングされたパターンにほぼ垂直に入射し、その底部まで到着する。このため、ポリシリコン膜１０３のエッチングされたパターンの底部には正電荷が溜まる。このようにエッチングパターンの底部がチャージアップされた状態では、次に入射したイオンは、エッチングパターンの底部で反発し、跳ね返され、ポリシリコン膜１０３の側壁に衝突してノッチ等の形状異常を引き起こす。これが、チャージングダメージである。これに対して、高周波電力（ＨＦ）が印加されていない時間（Ｔｏｆｆ）には、イオンシースが消滅し、下部電極に印加されている高周波電力（ＬＦ：バイアス用）により、ポリシリコン膜１０３のエッチングパターンの底部に負イオンや電子が引き込まれ、その底部のチャージングをキャンセルすることができる。
３．プラズマの電子温度を下げ、ガスの解離性を制御する効果
高周波電力（ＨＦ）を連続して印加し、プラズマを生成し続けるとプラズマの電子温度が上昇する。これに対して、高周波電力（ＨＦ）を間欠的に印加すると、高周波電力（ＨＦ）が印加されていない時間（Ｔｏｆｆ）に、プラズマがリフレッシュされ、プラズマの密度が下がる。つまり、高周波電力（ＨＦ）が印加されていない時間（Ｔｏｆｆ）には、プラズマの電子温度が低下し、例えば、プラズマ中のラジカルを所定の状態にコントロールする等、ガスの解離性を制御することができる。
なお、高周波電力（ＨＦ）を下部電極に間欠的に印加した場合だけでなく、上部電極に間欠的に印加した場合にも上記１〜３の効果が得られる。
以上に説明したように、本実施形態に係るエッチング方法によれば、上記効果によって、シリコン酸化膜１０１のマスクの選択比を向上させながら、マスクのクロージングを防止し、ポリシリコン膜１０３のエッチング形状を良好にすることができる。つまりマスクの選択比、マスクのクロージング及びポリシリコン膜１０１のエッチング形状という３つの要因についてのトレードオフを生じさせずにマスクの選択比の改善を図ることができる。
本実施形態に係るエッチング方法において、処理ガスに含まれる臭化水素ＨＢｒ及び酸素Ｏ２の総流量に対する酸素Ｏ２の流量の比率（＝Ｏ２／（ＨＢｒ＋Ｏ２））は、０．３％〜５％が好ましい。マスクの選択比の向上には、臭化水素ＨＢｒ及び酸素Ｏ２が寄与している。また、臭化水素ＨＢｒに対する酸素Ｏ２の比率を上げると反応生成物の堆積が増加し、マスクの選択比が上がる。したがって、処理ガスには、臭化水素ＨＢｒだけでなく酸素Ｏ２が含まれる必要があり、前記比率は０．３％以上が好ましい。一方、臭化水素ＨＢｒ及び酸素Ｏ２の総流量に対する酸素Ｏ２の流量の比率が高い方がマスクの選択比には有利であるが、酸素Ｏ２の流量比率が高すぎるとマスクのクロージングが発生する。よって、マスクのクロージングが発生しないように、前記比率は５％以下が好ましい。
＜第２実施形態＞
［エッチング方法］
第２実施形態に係るエッチング方法においても、図１及び図２に示したスペーサダブルパターニング法によるエッチングが採用される。加えて、本実施形態では、図４に示した第１の高周波電源１５は、オーバエッチング工程において１００ＭＨｚの高周波電力（ＨＦ）を下部電極に間欠的に印加し、メインエッチング工程では１００ＭＨｚの高周波電力（ＨＦ）を連続して印加する。
なお、第１実施形態と同様、高周波電力（ＨＦ）は、下部電極に印加されてもよいし、上部電極に印加されてもよい。また、第２の高周波電源２６は、１３．４ＭＨｚの高周波電力（ＬＦ）を下部電極に連続的に印加する。
オーバエッチング工程のみ高周波電力（ＨＦ）を間欠的に印加する第２実施形態に係るエッチング方法で行われるブレークスルー工程、メインエッチング工程及びオーバエッチング工程での各プロセス条件は以下の通りである。
＜ブレークスルー（ＢＴ）工程：プロセス条件＞
圧力 １０ｍＴｏｒｒ
高周波電力 ＨＦ／ＬＦ ２５０／１００Ｗ
ＨＦ 連続して印加
ＬＦ 連続して印加
ガス種／ガス流量 ＣＦ４＝１００ｓｃｃｍ
＜メインエッチング（ＭＥ）工程：プロセス条件＞
圧力 １５ｍＴｏｒｒ
高周波電力 ＨＦ／ＬＦ ４００／１５０Ｗ
ＨＦ 連続して印加
ＬＦ 連続して印加
ガス種／ガス流量 ＨＢｒ／Ｏ２＝２２０／５ｓｃｃｍ
＜オーバエッチング（ＯＥ）工程：プロセス条件＞
圧力 １５ｍＴｏｒｒ
高周波電力 ＨＦ／ＬＦ １２００／１００Ｗ
ＨＦ 間欠的に印加、周波数 ５０ｋＨｚ、デューティー比 ５０％
ＬＦ 連続して印加
ガス種／ガス流量 ＨＢｒ／Ｃｌ２／Ｏ２＝２２０／５０／３ｓｃｃｍ
一方、比較例２のエッチング方法では、高周波電力（ＨＦ）を連続して印加する。その場合のプロセス条件は以下の通りである。なお、比較例２のプロセス条件は、本実施形態に係るエッチング方法とほぼ同一のプロセス条件になるように高周波のパワー等が設定されている。
＜ブレークスルー（ＢＴ）工程：比較例２のプロセス条件＞
圧力 １０ｍＴｏｒｒ
高周波電力 ＨＦ／ＬＦ ２５０／１００Ｗ
ＨＦ 連続して印加
ＬＦ 連続して印加
ガス種／ガス流量 ＣＦ４＝１００ｓｃｃｍ
＜メインエッチング（ＭＥ）工程：比較例２のプロセス条件＞
圧力 １５ｍＴｏｒｒ
高周波電力 ＨＦ／ＬＦ ４００／１５０Ｗ
ＨＦ 連続して印加
ＬＦ 連続して印加
ガス種／ガス流量 ＨＢｒ／（＋Ｏ２添加）＝２７０／（５）ｓｃｃｍ
＜オーバエッチング（ＯＥ）工程：比較例２のプロセス条件＞
圧力 １５ｍＴｏｒｒ
高周波電力 ＨＦ／ＬＦ ４００／１００Ｗ
ＨＦ 連続して印加
ＬＦ 連続して印加
ガス種／ガス流量 ＨＢｒ／Ｃｌ２／Ｏ２＝２２０／５０／３ｓｃｃｍ
（エッチング結果）
本実施形態に係るエッチング方法と、比較例２に係るエッチング方法とを用いたスペーサダブルパターニング法によるポリシリコン膜１０１のエッチングの結果を図６に示す。図６の左側の列は、比較例２の場合、つまり、メインエッチング工程及びオーバエッチング工程において高周波電力（ＨＦ）を連続して印加した場合の結果である。図６の右側の列は、第２実施形態に係るエッチング方法を使用した場合、つまり、メインエッチング工程において高周波電力（ＨＦ）を連続して印加し、オーバエッチング工程において高周波電力（ＨＦ）を間欠的に印加した場合の結果である。
図６には、オーバエッチング後のＤＲＡＭのメモリの中央部の回路パターン（Ｃｅｌｌ）のＳＥＭ画像が示されている。中央部の回路パターン（Ｃｅｌｌ）の「Ｐｏｓｔ ＤＨＦ」のＳＥＭ画像は、オーバエッチング工程後のシリコン酸化膜１０３（マスク）を除去した後のウエハＷのポリシリコン膜１０１の形状だけを示す。これによれば、比較例２及び第２実施形態のエッチング結果では、エッチング形状はほとんど変わっていない。
中央部の回路パターン（Ｃｅｌｌ）の「Ｐｏｓｔ Ｅｔｃｈ」のＳＥＭ画像は、オーバエッチング工程後のシリコン酸化膜１０３の残量を示す。これによれば、比較例２では、シリコン酸化膜１０３の残量（Ｒ_Ｏｘ）は、３２．２ｎｍであった。なお、第１実施形態とプロセス条件が異なるため、目標とするシリコン酸化膜１０３の残量は第１実施形態の２０ｎｍとは異なる。
これに対して、オーバエッチング工程にて高周波電力（ＨＦ）を間欠的に印加した第２実施形態では、シリコン酸化膜１０３の残量（Ｒ_Ｏｘ）は、４４．８ｎｍであり、マスクの選択比が比較例２よりも向上したことがわかる。
以上から、第２実施形態に係るエッチング方法においても、マスクの選択比を高め、かつ、マスクのクロージングを防止してポリシリコン膜のエッチング形状を良好にすることができることがわかった。特に、第２実施形態に係るエッチング方法では、メインエッチング工程では高周波電力（ＨＦ）を連続して印加する。このため、メインエッチング工程においてエッチングレートを高め、かつポリシリコン膜１０３をより垂直にエッチングすることができる。これにより、エッチング工程全体のスループットを高めながら、高周波電力（ＨＦ）を間欠的に印加するオーバエッチング工程にてマスクの選択比を高め、かつ、マスクのクロージングを防止することができる。
なお、第１及び第２実施形態では、３００ｍｍのウエハＷに対してオーバエッチング工程後、その中央から外側に向けて径方向にセンタ、ミドル、エッジ、エクストラエッジ（最外周）と分割した際の各エリアのシリコン酸化膜１０３の残量をそれぞれ計測する。その４つの計測値の平均値が、シリコン酸化膜１０３の残量（Ｒ_Ｏｘ）として示されている。
また、第１及び第２実施形態で示したライン（Ｌｉｎｅ）、インナー（Ｉｎｎｅｒ）、アウター（Ｏｕｔｅｒ）の数値は、選択された６本のシリコン酸化膜１０３のラインパターンの計測値の平均値を算出したものである。
［エッチング装置の全体構成］
最後に、上記各実施形態係るエッチング方法を用いてメインエッチング工程及びオーバエッチング工程を行うエッチング装置の一例について、図７及び図８を参照しながら説明する。図７は、一実施形態に係る容量結合型プラズマエッチング装置の全体構成を示した縦断面図である。図８は、一実施形態に係るダイポールリング磁石を示した横断面図である。
一実施形態に係る容量結合型プラズマエッチング装置１は、マグネトロン反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ；ＲＩＥ）型のプラズマエッチング装置として構成されている。プラズマエッチング装置１は、例えばアルミニウム又はステンレス鋼等の金属よりなるチャンバＣを有している。
チャンバＣの内部には、例えばウエハＷを載置するための載置台２が設けられている。載置台２は、例えばアルミニウムからなり、絶縁部材３を介して導体よりなる支持部４に支持されている。載置台２の上面の周囲には、例えばシリコンや石英よりなるフォーカスリング５が配置されている。載置台２の上面には、ウエハＷを静電吸着力により保持するための静電チャック６が設けられている。載置台２及び支持部４は、ボールネジ７を含む昇降機構により昇降可能となっており、支持部４の下方に設けられる昇降駆動部（図示せず）は、ステンレス鋼よりなるベローズ８で覆われている。ベローズ８の外側にはベローズカバー９が設けられている。フォーカスリング５の下面はバッフル板１０に接続されており、フォーカスリング５は、バッフル板１０、支持部４及びベローズ８を介してチャンバＣと導通している。チャンバＣは接地されている。
チャンバＣは、上部チャンバ１ａと、上部チャンバ１ａより径が大きい下部チャンバ１ｂとを有する。下部チャンバ１ｂの側壁には排気口１１が形成されている。排気口１１には排気管を介して排気装置１２が接続されている。排気装置１２の真空ポンプを作動させることにより、チャンバＣ内の処理空間を所定の真空度まで減圧する。下部チャンバ１ｂの側壁には、また、ウエハＷの搬入出口を開閉するゲートバルブ１３が取り付けられている。
載置台２には、整合器１４を介してプラズマ生成および反応性イオンエッチング（ＲＩＥ）用の第１の高周波電源１５が電気的に接続されている。第１の高周波電源１５は、プラズマ生成用の高周波電力（ＨＦ）として、例えば１００ＭＨｚの周波数を有する高周波電力を載置台２に供給する。
載置台２には、また、整合器２５を介して第２の高周波電源２６が電気的に接続されている。第２の高周波電源２６は、バイアス用の高周波電力（ＬＦ）として、例えば１３．４ＭＨｚの周波数を有する高周波電力を載置台２に重畳的に供給する。
チャンバＣの天井部には、後述するシャワーヘッド２０が接地電位に保持された上部電極として設けられている。従って、第１の高周波電源１５からの高周波電力（ＨＦ）は、載置台２とシャワーヘッド２０との間に供給される。
静電チャック６は、導電膜よりなる電極６ａを一対の絶縁シート６ｂの間に挟み込んだものである。電極６ａには直流電圧源１６が電気的に接続されている。ウエハＷは、直流電圧源１６からの直流電圧による静電引力によって、静電チャック６に静電吸着される。
載置台２の内部には、例えば円周方向に延在する冷媒室１７が設けられている。冷媒室１７には、外付けのチラーユニット（図示せず）より配管１７ａ、１７ｂを介して所定温度の冷媒たとえば冷却水が循環供給される。載置台２上のウエハＷは、循環する冷媒の温度によって所定の処理温度に制御される。
更に、ガス導入機構１８からの伝熱ガス、たとえばＨｅガスが、ガス供給ライン１９を介して静電チャック６の上面とウエハＷの裏面との間に供給される。ガス導入機構１８は、エッチング加工のウエハ面内均一性を高めるため、ウエハ中心部とウエハ周縁部とでガス圧つまり背圧を独立的に制御できるようになっている。
天井部のシャワーヘッド２０は、載置台２の上面と平行に対向する下面に多数のガス吐出口２２を有している。ガス吐出面の内側にはバッファ室２１が設けられている。バッファ室２１のガス導入口２０ａには、ガス供給配管２３ａを介してガス供給源２３が接続されている。ガス供給源２３からは、処理ガスが供給される。
上部チャンバ１ａの周囲には、環状または同心状に延在するダイポールリング磁石２４が配置されている。ダイポールリング磁石２４は、図８の横断面図に示すように、リング状の磁性体からなるケーシング３２内に、複数個例えば１６個の異方性セグメント柱状磁石３１を周方向に一定間隔で配列してなる。図８において、各異方性セグメント柱状磁石３１の中に示す矢印は磁化の方向を示しており、図示のように各異方性セグメント柱状磁石３１の磁化の方向を周方向に沿って少しずつずらすことで、全体として一方向に向う一様な水平磁界Ｂを形成することができる。
従って、載置台２とシャワーヘッド２０との間の空間には、第１の高周波電源１５からの高周波電力により鉛直方向にＲＦ電界が形成されるとともに、ダイポールリング磁石２４により水平方向に磁界が形成される。これらの直交電磁界を用いるマグネトロン放電により、載置台２の表面近傍には高密度のプラズマが生成される。
上記構成のプラズマエッチング装置は、制御部４０によって、統括的に制御される。制御部４０は、ＣＰＵ４１（Central Processing Unit），ＲＯＭ４２（Read Only Memory）、ＲＡＭ４３（Random Access Memory）を有する。ＣＰＵ４１は、ＲＡＭ４３等の記憶領域に格納された各種レシピに従ってプラズマ処理を実行する。レシピには、プロセス条件に対する装置の制御情報であるプロセス時間、処理室内温度（上部電極温度、処理室の側壁温度、ＥＳＣ温度など）、圧力（ガスの排気）、高周波電力や電圧、処理ガスの流量、伝熱ガスの流量などが記載されている。
このように構成されたプラズマエッチング装置１において、プラズマエッチングを行うには、先ずウエハＷが、ゲートバルブ１３からチャンバＣ内に搬入され、載置台２の上に載置される。図１（ｃ）に示されるように、搬入されるウエハＷは、ウエハＷ直上のポリシリコン膜１０１に、スペーサダブルパターニング法によりパターニングされたシリコン酸化膜１０３が形成されている状態である。
次いで、ウエハＷが載置された載置台２を図示の高さ位置まで上昇させ、排気装置１２の真空ポンプにより排気口１１を介してチャンバＣ内を排気する。そして、ガス供給源２３より処理ガスを所定の流量でチャンバＣ内に導入し、チャンバＣ内の圧力を設定値にする。更に、第１の高周波電源１５及び第２の高周波電源２６から所定の高周波電力（ＨＦ，ＬＦ）が載置台２に印加される。また、直流電源１６より直流電圧を静電チャック６の電極６ａに印加し、ウエハＷを載置台２に固定する。シャワーヘッド２０から導入された処理ガスはマグネトロン放電により電離又は解離してプラズマが生成される。
上記第１及び第２実施形態では、ガス供給源２３から臭化水素ＨＢｒと酸素Ｏ２とを含む処理ガスが供給される。そして、処理ガスから生成されたプラズマにより、ウエハＷに形成されたポリシリコン膜１０１が、スペーサダブルパターニング法によりパターニングされたシリコン酸化膜１０３のマスクパターンにエッチングされる。
また、第１及び第２実施形態では、メインエッチング工程及びオーバエッチング工程の各ステップのうち、第１の高周波電力が間欠的に印加されるステップにおいて、臭化水素ＨＢｒと酸素Ｏ２とを含む処処理ガスには、更に塩素Ｃｌ２，フルオロメタンＣＨ３Ｆ、フルオロホルムＣＨＦ３のいずれか１つが含まれてもよい。
また、第１及び第２実施形態では、メインエッチング工程及びオーバエッチング工程の各ステップのうち、第１の高周波電力が間欠的に印加されるステップにおいて、第１の高周波電源１５のパワーは、４００Ｗ〜２４００Ｗの範囲のいずれかに制御されてもよい。
なお、上部電極として機能するシャワーヘッド２０は、第１の電極に相当する。また、載置台２は、被処理体を載置する第２の電極に相当する。また、第１又は第２の電極のいずれかに印加する高周波電力（ＨＦ）は、第１の高周波電力に相当する。第２の電極に印加する第１の高周波電力より低い高周波電力（ＬＦ）は、第２の高周波電力に相当する。
以上、エッチング方法を第１及び第２実施形態により説明したが、本発明は上記各実施形態に限定されるものではなく、本発明に係るエッチング方法の範囲内で種々の変形及び改良が可能である。また、上記各実施形態を矛盾しない範囲で組み合わせることができる。
例えば、スペーサとなるシリコン酸化膜１０３の成膜は、例えば、ラジアルラインスロットアンテナを用いたＣＶＤ装置、容量結合型プラズマ（ＣＣＰ:Capacitively Coupled Plasma)装置、誘導結合型プラズマ(ＩＣＰ:Inductively Coupled Plasma)装置、ヘリコン波励起型プラズマ（ＨＷＰ：Helicon Wave Plasma）装置、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Electron Cyclotron Ｒesonance Plasma）装置等を用いることができる。
また、シリコン酸化膜１０２、１０３のエッチング、及びポリシリコン膜１０１のメインエッチング（ＭＥ）及びオーバエッチング（ＯＥ）は、図７の容量結合型プラズマエッチング装置１の他、ラジアルラインスロットアンテナを用いたプラズマ装置、誘導結合型プラズマ装置、ヘリコン波励起型プラズマ装置、電子サイクロトロン共鳴プラズマＥＣＲ装置等を用いることができる。
本発明において処理を施される被処理体は、３００ｍｍのウエハＷに限られず、４５０ｍｍのウエハや、フラットパネルディスプレイ（Flat Panel Display)用、ＥＬ素子又は太陽電池用の基板にも適用できる。
１：プラズマエッチング装置、２：載置台、１５：第１の高周波電源、２６：第２の高周波電源、４０：制御部、１０１：ポリシリコン膜、１０２：シリコン酸化膜、１０３：シリコン酸化膜、１０３ａ：かに爪の形状

Claims (3)

  1. 第１の電極と、該第１の電極に対向して配置され、被処理体を載置する第２の電極とを有する処理室内にて、処理ガスから生成されたプラズマにより、被処理体に形成されたポリシリコン膜を、スペーサダブルパターニング法によりパターニングされたシリコン含有酸化膜のマスクパターンにエッチングするエッチング方法であって、
    前記処理室内に臭化水素ＨＢｒと酸素Ｏ２とを含む前記処理ガスを供給し、
    前記エッチングするステップは、
    前記処理ガスから生成されたプラズマにより、前記ポリシリコン膜を、前記シリコン含有酸化膜のマスクパターンにエッチングするメインエッチングのステップと、
    前記メインエッチングの後、更に前記ポリシリコン膜を前記シリコン含有酸化膜のマスクパターンにエッチングするオーバエッチングのステップと、を有し、
    前記メインエッチングのステップにおいて、前記第１の電極又は前記第２の電極のいずれかに第１の高周波電力を間欠的に印加し、
    前記オーバエッチングのステップにおいて、前記第１の電極又は前記第２の電極のいずれかに前記第１の高周波電力を間欠的に印加し、
    前記メインエッチングのステップ及び前記オーバエッチングのステップにおいて、前記第２の電極に該第１の高周波電力よりも低い第２の高周波電力を連続的に印加する、
    ことを特徴とするエッチング方法。
  2. 前記メインエッチング及び前記オーバエッチングの各ステップのうち、前記第１の高周波電力が間欠的に印加されるステップにおいて、供給される前記処理ガスには、更に塩素Ｃｌ２，フルオロメタンＣＨ３Ｆ又はフルオロホルムＣＨＦ３のいずれか１つが含まれる、
    ことを特徴とする請求項１に記載のエッチング方法。
  3. 前記処理ガスに含まれる臭化水素ＨＢｒ及び酸素Ｏ２の総流量に対する酸素Ｏ２の流量の比率は、０．３％〜５％である、
    ことを特徴とする請求項１又は２に記載のエッチング方法。
JP2013093865A 2013-04-26 2013-04-26 エッチング方法 Active JP6114622B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013093865A JP6114622B2 (ja) 2013-04-26 2013-04-26 エッチング方法
KR1020157018142A KR102208931B1 (ko) 2013-04-26 2014-04-22 에칭 방법
US14/779,670 US9530671B2 (en) 2013-04-26 2014-04-22 Etching method
PCT/JP2014/061323 WO2014175279A1 (ja) 2013-04-26 2014-04-22 エッチング方法
TW103114775A TWI602243B (zh) 2013-04-26 2014-04-24 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013093865A JP6114622B2 (ja) 2013-04-26 2013-04-26 エッチング方法

Publications (2)

Publication Number Publication Date
JP2014216535A JP2014216535A (ja) 2014-11-17
JP6114622B2 true JP6114622B2 (ja) 2017-04-12

Family

ID=51791850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013093865A Active JP6114622B2 (ja) 2013-04-26 2013-04-26 エッチング方法

Country Status (5)

Country Link
US (1) US9530671B2 (ja)
JP (1) JP6114622B2 (ja)
KR (1) KR102208931B1 (ja)
TW (1) TWI602243B (ja)
WO (1) WO2014175279A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673059B2 (en) * 2015-02-02 2017-06-06 Tokyo Electron Limited Method for increasing pattern density in self-aligned patterning integration schemes
US10354873B2 (en) 2016-06-08 2019-07-16 Tokyo Electron Limited Organic mandrel protection process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000058292A (ja) * 1998-08-04 2000-02-25 Matsushita Electron Corp プラズマ処理装置及びプラズマ処理方法
US6566272B2 (en) * 1999-07-23 2003-05-20 Applied Materials Inc. Method for providing pulsed plasma during a portion of a semiconductor wafer process
KR101044380B1 (ko) * 2004-01-08 2011-06-29 매그나칩 반도체 유한회사 반도체 소자의 제조방법
US7718538B2 (en) 2007-02-21 2010-05-18 Applied Materials, Inc. Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates
JP5547495B2 (ja) * 2007-02-21 2014-07-16 アプライド マテリアルズ インコーポレイテッド 半導体構造をエッチングするための、パルス化反応ガスを補充するパルス化プラズマシステム
US20090087990A1 (en) * 2007-09-28 2009-04-02 Tokyo Electron Limited Manufacturing method, manufacturing apparatus, control program and program recording medium of semiconductor device
JP5236983B2 (ja) * 2007-09-28 2013-07-17 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体
US7709396B2 (en) * 2008-09-19 2010-05-04 Applied Materials, Inc. Integral patterning of large features along with array using spacer mask patterning process flow
JP2010238881A (ja) * 2009-03-31 2010-10-21 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
JP2012178378A (ja) 2011-02-25 2012-09-13 Tokyo Electron Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US9530671B2 (en) 2016-12-27
KR102208931B1 (ko) 2021-01-27
WO2014175279A1 (ja) 2014-10-30
JP2014216535A (ja) 2014-11-17
TWI602243B (zh) 2017-10-11
US20160049314A1 (en) 2016-02-18
TW201503259A (zh) 2015-01-16
KR20160003624A (ko) 2016-01-11

Similar Documents

Publication Publication Date Title
TWI621176B (zh) Semiconductor device manufacturing method
JP6541439B2 (ja) エッチング方法
TWI627724B (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
KR102266267B1 (ko) 반도체 장치의 제조 방법
JP5839689B2 (ja) プラズマエッチング方法及び半導体装置の製造方法並びにコンピュータ記憶媒体
TWI584374B (zh) Plasma etching method and plasma etching device
JP2010140944A (ja) プラズマエッチング装置及びプラズマクリーニング方法
JP6180824B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI603396B (zh) Plasma etching method
KR20150021475A (ko) 실리콘 산화막을 에칭하는 방법
JP5878091B2 (ja) エッチング方法
WO2013073193A1 (ja) 半導体装置の製造方法
JP2020088174A (ja) エッチング方法及び基板処理装置
JP6504827B2 (ja) エッチング方法
JP6114622B2 (ja) エッチング方法
US12074009B2 (en) Apparatus for processing a substrate
JP5264383B2 (ja) ドライエッチング方法
JP2014036104A (ja) パターン形成方法及び固体撮像装置
JP5804978B2 (ja) プラズマエッチング方法及びコンピュータ記録媒体
TW201921433A (zh) 基片蝕刻方法及其相應的處理裝置
JP2014192245A (ja) プラズマ処理方法及びプラズマ処理装置
US20240213032A1 (en) Etching method and plasma processing apparatus
JP5207892B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170317

R150 Certificate of patent or registration of utility model

Ref document number: 6114622

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250