TW201921433A - 基片蝕刻方法及其相應的處理裝置 - Google Patents

基片蝕刻方法及其相應的處理裝置

Info

Publication number
TW201921433A
TW201921433A TW107129181A TW107129181A TW201921433A TW 201921433 A TW201921433 A TW 201921433A TW 107129181 A TW107129181 A TW 107129181A TW 107129181 A TW107129181 A TW 107129181A TW 201921433 A TW201921433 A TW 201921433A
Authority
TW
Taiwan
Prior art keywords
power source
layer
mask layer
etched
etching
Prior art date
Application number
TW107129181A
Other languages
English (en)
Inventor
嚴利均
身健 劉
李洋
飯塚浩
Original Assignee
大陸商中微半導體設備（上海）股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商中微半導體設備（上海）股份有限公司 filed Critical 大陸商中微半導體設備（上海）股份有限公司
Publication of TW201921433A publication Critical patent/TW201921433A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本發明提供了一種基片蝕刻方法，所述方法在電漿處理裝置內進行，所述基片蝕刻方法蝕刻的基片包括光刻膠遮罩層，介質抗反射層，碳硬遮罩層及氧化矽層；以圖形化的介質抗反射層為遮罩蝕刻位於介質抗反射層下方的碳硬遮罩層，形成圖形化的碳硬遮罩層；所述電漿處理裝置包括射頻源功率源和射頻偏置功率源，所述射頻偏置功率源在蝕刻所述介質抗反射層時輸出頻率大於等於2MHz 的射頻訊號，監測蝕刻技術進程，當所述介質抗反射層蝕刻完成後，切換所述射頻偏置功率源的輸出頻率小於2MHz，實現對碳硬遮罩層的蝕刻。其優點是：保證碳遮罩層的蝕刻孔壁垂直，並降低蝕刻孔的開口寬度。

Description

基片蝕刻方法及其相應的處理裝置
本發明涉及半導體製造技術領域，具體涉及一種基片蝕刻方法及相應的處理裝置。
在半導體積體電路製造技術中，藉由一系列的步驟，例如澱積、光刻、蝕刻、平坦化等技術在半導體基板上形成半導體結構。其中，光刻技術用於形成遮罩圖案，定義出待蝕刻區域。而蝕刻技術用於將光刻定義的圖案(pattern)轉移至材料(金屬、介質層或矽)上，以形成所需結構，現在的半導體技術中，為了增強轉移精確程度，一般採用先將光刻膠層藉由曝光形成的圖案轉移至介質抗反射層(或防反射層DARC)上，然後利用圖案化的介質抗反射層為遮罩，將圖案再轉移至材料(金屬、介質層或矽)上。
上述介質抗反射層的轉移過程常用蝕刻技術，並且在蝕刻過程中需要電漿入射配合控制蝕刻方向和形狀。在電漿蝕刻技術中，以適當的氣體為蝕刻氣體，藉由能量源，例如射頻源激發蝕刻氣體形成電漿，然後用該電漿進行蝕刻。
不同的電漿入射能量會影響待蝕刻材料與遮罩材料的選擇比。入射能量越大則物理轟擊現象越明顯蝕刻選擇比越小。如果蝕刻主要是化學反應，而反應氣體對兩種材料的反應速度差異巨大則選擇比越大。除了採用控制射頻激發源這種途徑外，還可以藉由改變射頻偏置源的功率實現對電漿入射能量控制。
作為新一代存儲器的3D NAND器件由複數個層經過蝕刻的材料即不定型碳層構成，不定型碳層中形成有複數個用於放置導電材料的孔，這些孔分佈很密，且孔開口佔據的面積越大，成本就越高；習知技術中採用的是氧電漿蝕刻，並以介質抗反射層為遮罩蝕刻位於其下方的不定型碳層，該方法所蝕刻出來的孔內側面實際為弓形(low-like)，並且開口的口也較理想情況下更大甚至產生失真走樣，如第1圖所示，其中展示了蝕刻完畢後碳硬遮罩層13’的剖視圖以及俯視圖，從圖中可以看到部分被轟壞的開口及所有孔的內側壁傾斜度大並非垂直，開口尺寸較大，蝕刻的深孔形貌不垂直，相鄰的碳遮罩層幾乎被刻穿，可見其效果不理想；因此需要提供一種可以保證不定型碳層中各孔垂直度的蝕刻方法，以保證不定型碳層在同樣面積內可以形成更多的孔，從而降低成本。
本發明的目的在於提供一種基片蝕刻方法及相應的處理裝置，在較低的低頻射頻偏置電壓作用下蝕刻時可以避免碳硬遮罩層孔側面形成弓形，在較高的低頻射頻偏置電壓作用下蝕刻時可以產生較好的化學轟擊，使得在蝕刻過程中，即保證了蝕刻孔的垂直度又避免了孔開口處的失真走樣問題。
為了達到上述目的，本發明藉由以下技術方案實現：一種基片蝕刻方法，所述方法在電漿處理裝置內進行，其特徵是，所述基片蝕刻方法蝕刻的基片包括光刻膠遮罩層，介質抗反射層，碳硬遮罩層及氧化矽層；以圖形化的介質抗反射層為遮罩蝕刻位於介質抗反射層下方的碳硬遮罩層，形成圖形化的碳硬遮罩層；所述電漿處理裝置包括射頻源功率源和射頻偏置功率源，所述射頻偏置功率源在蝕刻所述介質抗反射層時輸出頻率大於等於2MHz 的射頻訊號；監測蝕刻技術進程，當所述介質抗反射層蝕刻完成後，切換所述射頻偏置功率源的輸出頻率小於2MHz，實現對碳硬遮罩層的蝕刻。
較佳地，上述的基片蝕刻方法中，所述射頻源功率源的輸出頻率為13MHz至60MHz。
較佳地，上述的基片蝕刻方法中，所述射頻偏置功率源在蝕刻所述介質抗反射層時輸出頻率為2MHz，所述射頻偏置功率源在蝕刻所述碳硬遮罩層時輸出頻率為400KHz。
較佳地，上述的基片蝕刻方法中，所述光刻膠遮罩層和介質抗反射層之間設置底部防反射層。
較佳地，上述的基片蝕刻方法中，蝕刻氣體為COS、O2 、CO2 、SO2 中的任意一種。
較佳地，上述的基片蝕刻方法中，蝕刻過程中所述電漿處理裝置內進一步包含側壁保護氣體。
一種電漿處理裝置，其特徵是，包含：電漿反應腔，內部設有基台，所述基台包含下電極，所述下電極與射頻偏置功率源連接；電漿產生器，包含線圈及與所述線圈連接的射頻源功率源；基片，設置在基台上，該基片至少包含光刻膠遮罩層，介質抗反射層，碳硬遮罩層及氧化矽層，介質抗反射層位於碳硬遮罩層上方；所述射頻偏置功率源可以輸出至少兩個不同頻率的射頻訊號，在蝕刻介質抗反射層時輸出頻率大於等於2MHz 的射頻訊號，在蝕刻所述碳硬遮罩層時輸出頻率小於2MHz的射頻訊號。
較佳地，上述的電漿處理裝置中，所述射頻源功率源的輸出頻率為13MHz至60MHz。
較佳地，上述的電漿處理裝置中，所述射頻源功率源的輸出頻率為13.56MHz。
較佳地，上述的電漿處理裝置中，所述射頻偏置功率源在蝕刻所述介質抗反射層時輸出頻率為2MHz，所述射頻偏置功率源在蝕刻所述碳硬遮罩層時輸出頻率為400KHz。
本發明與習知技術相比具有以下優點：
在較低的低頻射頻偏置電壓作用下蝕刻時可以避免碳硬遮罩層蝕刻孔側面形成弓形，在較高的低頻射頻偏置電壓作用下蝕刻時可以產生較好的化學轟擊，使得在蝕刻過程中，即保證了蝕刻孔的垂直度又避免了蝕刻孔開口處的失真走樣問題；
採用2MHz蝕刻介質抗反射層，可以提高蝕刻介質抗反射層對光刻膠遮罩層的選擇比，採用400kHZ蝕刻碳遮罩層能夠保證在相同輸出功率的前提下提高電漿中的電子轟擊能量，保證碳遮罩層的蝕刻孔壁垂直，並降低蝕刻孔的開口寬度。
以下結合圖式，藉由詳細說明一個較佳的具體實施例，對本發明做進一步闡述。
本發明公開一種基片蝕刻方法，所述蝕刻方法蝕刻的基片1結構如第2圖所示，包括光刻膠遮罩層11，介質抗反射層12，碳硬遮罩層13及氧化矽層14。所述蝕刻方法在電漿處理裝置內進行，所述電漿處理裝置為電感耦合型電漿處理裝置或電容耦合型電漿處理裝置。為了便於描述，第3圖示出一種電感耦合型電漿反應裝置，包括真空反應腔，真空反應腔包括由金屬材料製成的大致為圓柱形的側壁， 反應腔側壁上方設置絕緣窗口8， 絕緣窗口8上方設置電感耦合線圈7， 電感耦合線圈7連接射頻(RF)源功率源4，電感耦合線圈7與射頻(RF)源功率源4構成電漿產生器，氣體供應裝置5連接氣體噴入口，氣體供應裝置5中的反應氣體經過氣體噴入口進入真空反應腔，射頻(RF)源功率源4的射頻功率驅動電感耦合線圈7產生較強的高頻交變磁場，使得低壓的反應氣體被電離產生電漿6。
在真空電漿產生器的下游位置設置一基台，基台上放置靜電卡盤用於對基片1進行支撐和固定，所述基台包含下電極，所述下電極與射頻偏置功率源2連接，該射頻偏置功率源2可以輸出至少兩個不同頻率的射頻訊號。電漿6中含有大量的電子、離子、激發態的原子、分子和自由基等活性粒子，上述活性粒子可以和待處理基片的表面發生多種物理和化學反應，使得基片1表面的形貌發生改變，即完成蝕刻過程。真空電漿產生器的下方還設置排氣泵3，用於將反應副產物排出真空電漿產生器內。
如第2圖至第4圖所示，本發明提出的基片蝕刻方法主要是對碳硬遮罩層的蝕刻方法，是以圖形化的介質抗反射層12為遮罩蝕刻位於介質抗反射層12下方的碳硬遮罩層13，形成圖形化的碳硬遮罩層13；所述射頻偏置功率源2在蝕刻所述介質抗反射層12時輸出頻率大於等於2MHz的射頻訊號，監測蝕刻技術進程，當所述介質抗反射層12蝕刻完成後，切換所述射頻偏置功率源2的輸出頻率小於2MHz，實現對碳硬遮罩層13的蝕刻。
大於等於2MHz的射頻偏置功率可以提高介質抗反射層12對光刻膠遮罩層11的蝕刻選擇比，保證介質抗反射層12的開口寬度不擴大。小於2MHz的射頻偏置功率能夠保證在相同輸出功率的前提下提高電漿中的電子轟擊能量，保證碳遮罩層的蝕刻孔壁垂直。
本實施例中，所述射頻源功率源2的輸出頻率為13MHz至60MHz，作為一種實施方式，本實施例選用13.56MHz。
在本發明的一實施例中，所述射頻偏置功率源2在蝕刻所述介質抗反射層12時輸出頻率為2MHz，所述射頻偏置功率源2在蝕刻所述碳硬遮罩層13時輸出頻率為400KHz。
較佳的，所述光刻膠遮罩層11和介質抗反射層12之間設置底部防反射層。蝕刻氣體為COS、O2 、CO2 及SO2 中的任意一種。為了對蝕刻過程中已完成蝕刻孔的側壁進行保護，在蝕刻時電漿產生器內進一步包含側壁保護氣體例如可以是CO。
本實施例中，正式蝕刻硬碳遮罩層13前，需要先運用電漿法蝕刻將光刻膠遮罩層11上的圖案轉移至介質抗反射層12上。
儘管本發明的內容已經藉由上述較佳實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域技術人員閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由申請專利範圍來限定。
1‧‧‧基片
2‧‧‧射頻偏置功率源
3‧‧‧排氣泵
4‧‧‧射頻源功率源
5‧‧‧氣體供應裝置
6‧‧‧電漿
7‧‧‧電感耦合線圈
8‧‧‧絕緣窗口
11‧‧‧光刻膠遮罩層
12‧‧‧介質抗反射層
13、13’‧‧‧碳硬遮罩層
14‧‧‧氧化矽層
第1圖為採用習知技術方法所完成的碳硬遮罩層蝕刻效果。
第2圖為本發明中處理的基片的結構示意圖。
第3圖為本發明的系統結構示意圖。
第4圖為採用本發明方法所完成的碳硬遮罩層蝕刻效果。

Claims (10)

  1. 一種基片蝕刻方法，其在電漿處理裝置內進行，其中該基片蝕刻方法蝕刻的基片包括光刻膠遮罩層、介質抗反射層、碳硬遮罩層及氧化矽層； 以圖形化的該介質抗反射層為遮罩蝕刻位於該介質抗反射層下方的該碳硬遮罩層，形成圖形化的該碳硬遮罩層； 該電漿處理裝置包括射頻源功率源和射頻偏置功率源，該射頻偏置功率源在蝕刻該介質抗反射層時輸出頻率大於等於2MHz的射頻訊號； 監測蝕刻技術進程，當該介質抗反射層蝕刻完成後，切換該射頻偏置功率源的輸出頻率小於2MHz，實現對該碳硬遮罩層的蝕刻。
  2. 如申請專利範圍第1項所述之基片蝕刻方法，其中該射頻源功率源的輸出頻率為13MHz至60MHz。
  3. 如申請專利範圍第1項或第2項所述之基片蝕刻方法，其中該射頻偏置功率源在蝕刻該介質抗反射層時輸出頻率為2MHz，該射頻偏置功率源在蝕刻該碳硬遮罩層時輸出頻率為400KHz。
  4. 如申請專利範圍第1項所述之基片蝕刻方法，其中該光刻膠遮罩層和該介質抗反射層之間設置底部防反射層。
  5. 如申請專利範圍第4項所述之基片蝕刻方法，其中蝕刻氣體為COS、O2 、CO2 及SO2 中的任意一種。
  6. 如申請專利範圍第1或4或5項所述之基片蝕刻方法，其中蝕刻過程中該電漿處理裝置內進一步包含側壁保護氣體。
  7. 一種電漿處理裝置，其包含： 電漿反應腔，其內部設有基台，該基台包含下電極，該下電極與射頻偏置功率源連接； 電漿產生器，係包含線圈及與該線圈連接的射頻源功率源； 基片，係設置在該基台上，該基片至少包含光刻膠遮罩層、介質抗反射層、碳硬遮罩層及氧化矽層，該介質抗反射層位於該碳硬遮罩層上方；該射頻偏置功率源可以輸出至少兩個不同頻率的射頻訊號，在蝕刻該介質抗反射層時輸出頻率大於等於2MHz的射頻訊號，在蝕刻該碳硬遮罩層時輸出頻率小於2MHz的射頻訊號。
  8. 如申請專利範圍第7項所述之電漿處理裝置，其中該射頻源功率源的輸出頻率為13MHz至60MHz。
  9. 如申請專利範圍第8項所述之電漿處理裝置，其中該射頻源功率源的輸出頻率為13.56MHz。
  10. 如申請專利範圍第7至9項中任一項所述之電漿處理裝置，其中該射頻偏置功率源在蝕刻該介質抗反射層時輸出頻率為2MHz，該射頻偏置功率源在蝕刻該碳硬遮罩層時輸出頻率為400KHz。
TW107129181A 2017-09-04 2018-08-21 基片蝕刻方法及其相應的處理裝置 TW201921433A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710786592.8A CN109427551B (zh) 2017-09-04 2017-09-04 一种基片刻蚀方法及相应的处理装置
??201710786592.8 2017-09-04

Publications (1)

Publication Number Publication Date
TW201921433A true TW201921433A (zh) 2019-06-01

Family

ID=65513647

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107129181A TW201921433A (zh) 2017-09-04 2018-08-21 基片蝕刻方法及其相應的處理裝置

Country Status (2)

Country Link
CN (1) CN109427551B (zh)
TW (1) TW201921433A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863826B (zh) * 2020-07-29 2021-08-27 长江存储科技有限责任公司 图形化掩膜的制作方法及三维nand存储器的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080119055A1 (en) * 2006-11-21 2008-05-22 Lam Research Corporation Reducing twisting in ultra-high aspect ratio dielectric etch
CN103137443B (zh) * 2011-11-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 无定形碳硬掩膜层的形成方法及刻蚀方法
CN103887146B (zh) * 2012-12-19 2016-08-31 中微半导体设备(上海)有限公司 利用可切换功率发生器的高深宽比微结构刻蚀方法
CN103915308B (zh) * 2012-12-31 2016-06-29 中微半导体设备(上海)有限公司 一种双射频脉冲等离子体的刻蚀方法及其刻蚀装置
CN103700622B (zh) * 2013-12-27 2016-11-02 中微半导体设备(上海)有限公司 硅通孔的形成方法
US10622217B2 (en) * 2016-02-04 2020-04-14 Samsung Electronics Co., Ltd. Method of plasma etching and method of fabricating semiconductor device using the same

Also Published As

Publication number Publication date
CN109427551A (zh) 2019-03-05
CN109427551B (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
TWI386996B (zh) 具有可調整電極區域比例之局限電漿
US5904780A (en) Plasma processing apparatus
JP5215875B2 (ja) プラズマエッチングチャンバのための統合型の容量および誘導電源
US20100101727A1 (en) Capacitively coupled remote plasma source with large operating pressure range
KR20100012436A (ko) 할로우 캐소드 플라즈마 발생방법 및 할로우 캐소드플라즈마를 이용한 대면적 기판 처리방법
JP2007043148A (ja) プラズマエッチング装置
TW201705273A (zh) 蝕刻有機膜之方法
CN112368805B (zh) 使用含硫工艺气体的含碳硬掩模去除工艺
US20150099366A1 (en) Plasma etching method
US20200168468A1 (en) Etching method and substrate processing apparatus
JP3854909B2 (ja) プラズマ処理装置
KR102280572B1 (ko) 플라즈마 처리 방법
JP2000353690A (ja) プラズマリアクタ装置
JP4391055B2 (ja) 半導体素子の製造装置
WO2000031787A1 (fr) Dispositif de gravure a sec et procede de gravure a sec
KR100786537B1 (ko) 반도체 기판 공정 챔버에 사용되는 다중 플라즈마 발생소스
TW201921433A (zh) 基片蝕刻方法及其相應的處理裝置
JP6114622B2 (ja) エッチング方法
JP4336680B2 (ja) 反応性イオンエッチング装置
JP3172340B2 (ja) プラズマ処理装置
KR20050001831A (ko) 플라즈마 처리 장치
WO2023214575A1 (ja) プラズマ処理方法及びプラズマ処理装置
JP2006049468A (ja) ドライエッチング方法及びドライエッチング装置
WO2023233673A1 (ja) エッチング方法及びプラズマ処理装置
WO2024171888A1 (ja) プラズマ処理方法及びプラズマ処理装置