CN103887146B - 利用可切换功率发生器的高深宽比微结构刻蚀方法 - Google Patents
利用可切换功率发生器的高深宽比微结构刻蚀方法 Download PDFInfo
- Publication number
- CN103887146B CN103887146B CN201210552540.1A CN201210552540A CN103887146B CN 103887146 B CN103887146 B CN 103887146B CN 201210552540 A CN201210552540 A CN 201210552540A CN 103887146 B CN103887146 B CN 103887146B
- Authority
- CN
- China
- Prior art keywords
- low frequency
- frequency signal
- power
- layer
- aspect ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 65
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000011248 coating agent Substances 0.000 claims abstract description 21
- 238000000576 coating method Methods 0.000 claims abstract description 21
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 12
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims description 6
- 230000003667 anti-reflective effect Effects 0.000 claims description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000010494 dissociation reaction Methods 0.000 description 3
- 230000005593 dissociations Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003411 electrode reaction Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004153 renaturation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
- H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开一种利用可切换功率发生器的高深宽比微结构刻蚀方法，高深宽比微结构刻蚀方法包含以下步骤：1、输入低功率低频信号激发等离子体，对晶圆上硬掩膜层，以及不定型碳层或有机掩膜层进行高深宽比微结构刻蚀；2、将低功率低频信号输入切换为高功率低频信号输入；3、高功率低频信号激发等离子体，对晶圆的二氧化硅层进行高深宽比微结构刻蚀。本发明根据工艺需要切换高频功率输出或低频功率输出，避免了采用高平功率发生器输出低频功率输出时造成的误差较大、重复性差的问题；实现功率输出的精确调节，提高产品合格率，降低成本。
Description
技术领域
本发明涉及一种半导体制备工艺的反应离子刻蚀工艺，具体涉及一种利用可切换功率发生器的高深宽比微结构刻蚀方法。
背景技术
高深宽比（HAR）结构在半导体制造，特别在电极反应中是非常常见的。经常在类似于小于50纳米（nm）的极小特征尺寸（CD，critical dimension）的情况下具有深宽比大于10:1的结构。特征尺寸（CD）的缩小对光刻来说造成了巨大的困难。
如图1所示，进行高深宽比（HAR）结构刻蚀工艺时，半导体器件的结构包含设置在顶层的光刻胶层和底部抗反射层1’（photoresist layer and Arc layer）制造在光刻胶和底部抗反射层1’下的硬掩膜层2’（hard mask layer），制造在硬掩膜2’下的不定型碳层或有机掩膜层3’（Carbon layer or organic mask layer），以及位于底层的二氧化硅层4’（SiO2 layer）。
为了光刻的精密度考虑，通常光刻胶层1’设置得很薄，然而这样就导致光刻胶层1’不足以在进行深硅氧化刻蚀（deep silicon oxide etch）工艺中起到保护作用。所以就会在光刻胶层1’下沉积硬掩膜层2’（hard mask layer）和一个有机掩膜层3’（organiclayer），作为在硅氧化刻蚀工艺中实际起作用的掩膜，通常硬掩膜层2’采用底部抗反射层（Barc layer）/介质抗反射层（Darc layer），而有机掩膜层3’采用富不定型碳层（C-richlayer）。不定型碳层的厚度通常超过150纳米，有助于改善上述深硅氧化刻蚀的刻蚀侧壁形貌。
由于顶部的掩膜层较薄，通常采用低功率进行刻蚀，用小于1500W的高频信号功率和小于500W的低频信号功率进行刻蚀。而二氧化硅层刻蚀深度较深且材质较硬，通常采用高功率进行刻蚀，用1000-3000W的高频信号功率和2500-6000W的低频信号功率进行刻蚀。在多数的反应离子刻蚀（RIE，Reactive Ion Etching）系统中，都需要供应高频功率输出和低频功率输出。高频信号功率也称为源功率，利用于分子的解离，高频信号功率的输出频率范围为30兆赫兹到120兆赫兹。低频信号功率也称为偏置功率，用于控制离子轰击，有助于各向异性刻蚀，低频信号功率的输出频率范围为0.2兆赫兹到15兆赫兹。高深宽比结构刻蚀工艺中通常对低频信号功率输出具有更高的要求。功率非常低的偏置功率（功率低于200W）适合应用于硬掩膜和不定型碳层穿孔刻蚀的步骤。而在硬掩膜和不定型碳层穿孔刻蚀中，若采用功率较高的偏置功率，则会造成刻蚀形貌损伤或特征尺寸偏移（CD shift）的问题。高偏置功率（有时会大于5000W）适用于深氧化硅刻蚀工艺，因为在高深宽比连线孔的刻蚀（HAR contact etching）中离子轰击是非常有帮助的。因此，大额定功率的低频信号发生器，例如额定输出功率为5000W或者7000W的低频信号发生器，经常安装在用于刻蚀高深宽比结构的刻蚀反应腔上。
若单独使用大额定输出功率的低频信号发生器，虽然该发生器的功率输出范围涵盖了低功率输出和高功率输出，但当大额定输出功率的低频信号发生器输出低功率时，该发生器通常无法精确地控制微小功率输出，从而影响刻蚀效果和设备稳定。现有技术中常采用一个额定输出功率大于5000W的低频功率发生器，但当该低频功率发生器输出约200W的低功率的低频信号时会产生误差较大、重复性差的问题。
例如，当一个7000W的低频功率发生器输出200W的功率时，可能会产生正负35W的误差（tolerance）。如果该7000W的低频功率发生器用在硬掩膜刻蚀步骤中，一个35W的偏差可能会导致特征尺寸偏移，以及工艺的不稳定。上述因素导致了现有高深宽比结构刻蚀工艺生成中较高的不稳定性。同时对于设备制造商提供更精确的功率输出提出了更高的要求，提高了工艺难度。
发明内容
本发明提供一种利用可切换功率发生器的高深宽比微结构刻蚀方法，便于在高深宽比微结构刻蚀过程中，高频功率和低频功率输出都实现精确控制提高刻蚀工艺的稳定性。
为实现上述目的，本发明提供一种利用可切换功率发生器的高深宽比微结构刻蚀方法，该微结构刻蚀方法所适用的等离子体刻蚀腔室包含：
腔室，该腔室内分布有等离子体；
上电极，其设置于腔室内的顶部；
下电极，其设置于腔室内的底部；该下电极上放置被刻蚀的晶圆；
高频信号源，其输出高频信号至下电极；
高功率低频信号源与低功率低频信号源，该高功率低频信号源与该低功率低频信号源可切换地输出高功率低频信号或低功率低频信号至下电极；
上述晶圆包含有光刻胶层、设置在光刻胶层下的硬掩膜层、设置在硬掩膜层下的不定型碳层或有机掩膜层，和设置在不定型碳层或有机掩膜层下的二氧化硅层；
其特点是，上述微结构刻蚀方法包含以下步骤：
步骤1、输入低功率低频信号激发等离子体，对晶圆上硬掩膜层，以及不定型碳层或有机掩膜层进行高深宽比微结构刻蚀；
步骤1.1、低功率低频信号源输出低功率低频信号至下电极激发等离子体；
步骤1.2、对晶圆的硬掩膜层进行高深宽比微结构刻蚀；
步骤1.3、对晶圆的不定型碳层或有机掩膜层进行高深宽比微结构刻蚀；
步骤2、将低功率低频信号输入切换为高功率低频信号输入；
步骤3、高功率低频信号激发等离子体，对晶圆的二氧化硅层进行高深宽比微结构刻蚀。
上述的步骤1中，低功率低频信号的功率输出小于1000瓦。
上述步骤1中，对硬掩膜层，以及不定型碳层或有机掩膜层进行刻蚀时，刻蚀气体采用CF4、CHF3、CH2F2、O2、N2气体。
上述步骤1中刻蚀气体的压强为30至100mT。
上述的步骤3中，高功率低频信号的功率输出大于3000瓦。
上述步骤3中，二氧化硅层刻蚀时，刻蚀气体采用CF4、C4F8、F4F6、CH2F2、Ar、O2气体。
上述步骤3中刻蚀气体的压强为10至50mT。
上述的步骤3之后还包含以下步骤：
对晶圆进行后续工艺处理，完成后续工艺处理后关闭高功率低频信号源。
上述的晶圆中，光刻胶层处还可以设有底部抗反射层或介质抗反射层。
本发明利用可切换功率发生器的高深宽比微结构刻蚀方法和现有技术的高深宽比微结构刻蚀技术相比，其优点在于，本发明采用可切换的高频功率输出和低频功率输出，在需要高频功率时采用高频功率输出对晶圆进行刻蚀，在需要低频功率时采用低频功率输出对晶圆进行刻蚀，避免了采用高平功率发生器输出低频功率输出时造成的误差较大、重复性差的问题；实现功率输出的精确调节，提高产品合格率，降低成本。
附图说明
图1为现有技术在准备进行高深宽比微结构刻蚀工艺时晶圆的结构示意图；
图2为本发明利用可切换功率发生器的高深宽比微结构刻蚀方法所适用的等离子体刻蚀腔室的实施例一的结构示意图；
图3为本发明利用可切换功率发生器的高深宽比微结构刻蚀方法的方法流程图；
图4为本发明利用可切换功率发生器的高深宽比微结构刻蚀方法过程中进行掩膜刻蚀工艺时的晶圆结构示意图；
图5为本发明利用可切换功率发生器的高深宽比微结构刻蚀方法过程中进行二氧化硅刻蚀工艺时的晶圆结构示意图。
具体实施方式
以下结合附图，进一步说明本发明的具体实施例。
本发明公开一种利用可切换功率发生器的高深宽比微结构刻蚀方法，适用于口径为28纳米或40纳米、深度为300纳米到1000纳米的高深宽比微结构刻蚀工艺。
如图2所示，本发明利用可切换功率发生器的高深宽比微结构刻蚀方法所适用的一种等离子体刻蚀腔室的实施例一，该刻蚀腔室可进行反应离子刻蚀（RIE），用于对晶圆4进行高深宽比微结构刻蚀处理，该刻蚀腔室包含：腔室1、上电极2、下电极3、低额定功率的低频信号发生器6、高额定功率的低频信号发生器7、高频信号发生器（图中未标示）和切换装置8。
腔室1包含有反应腔的外壁，形成一个密闭的反应腔室。
等离子体5密封分布于腔室1内，作为晶圆4的刻蚀气体。
上电极2设置于腔室1内的顶部，该上电极2接地。
下电极3设置于腔室1内的底部，该下电极3连接功率输入，需要被刻蚀的晶圆4可通过静电卡盘（图中未标示）固定在下电极3上方，下电极3通过功率输入激发等离子体5对晶圆4进行刻蚀。
高频信号发生器连接至下电极3，用于向腔室1输出高频功率信号，对腔室1内的等离子体5进行激发和分子解离。高频信号发生器输出功率通常采用1000W-5000W。
低额定功率的低频信号发生器6可输出功率小于1000瓦的低频功率信号，优选的可以为200瓦。该低额定功率的低频信号发生器6用于输出低功率的低频信号至下电极3，当低额定功率的低频信号发生器6与下电极3连接时，等离子体刻蚀腔室即采用低功率的低频信号控制等离子体5轰击并刻蚀晶圆4。
高额定功率的低频信号发生器7可输出大于3000瓦的高频功率信号，优选的可以取5000瓦、7000瓦。该高额定功率的低频信号发生器7用于输出高功率的低频信号至下电极3，当高额定功率的低频信号发生器7与下电极3连接时，等离子体刻蚀腔室即采用高功率的低频信号控制等离子体5轰击并刻蚀晶圆4。
切换装置8一端与下电极3电路连接，另一端与低额定功率的低频信号发生器6、高额定功率的低频信号发生器7切换连接，用于控制输入下电极3的功率信号在低功率的低频信号与高功率的低频信号之间切换。该切换装置8可以通过外接的控制模块接收切换控制指令，或者直接采用手动控制，在低额定功率的低频信号发生器6与高额定功率的低频信号发生器7之间切换连接，实现下电极3在与低额定功率的低频信号发生器6连接或与高额定功率的低频信号发生器7连接之间切换。当下电极3通过切换装置8与低额定功率的低频信号发生器6建立连接时，则下电极3接收由低额定功率的低频信号发生器6输出的低功率低频信号，并采用低功率低频信号激发等离子体5刻蚀晶圆4。当下电极3通过切换装置8与高额定功率的低频信号发生器7建立连接时，则下电极3接收高额定功率的低频信号发生器7输出的高功率低频信号，并采用高功率低频信号激发等离子体5刻蚀晶圆4。
本发明还公开了一种适用于利用可切换功率发生器的高深宽比微结构刻蚀方法的等离子体刻蚀腔室的实施例二，该刻蚀系统包含：腔室、上电极、下电极、高频功率发生器和一种可切换输出功率的低频功率发生器。
腔室包含有反应腔的外壁，形成一个密闭的反应腔室。
等离子体密封分布于腔室内，作为晶圆的刻蚀气体。
上电极设置于腔室内的顶部，该上电极接地。
下电极设置于腔室内的底部，该下电极连接功率输入，需要被刻蚀的晶圆可通过静电卡盘固定在下电极上方，下电极通过功率输入激发等离子体对晶圆进行刻蚀。
高频信号发生器连接至下电极，用于向腔室输出高频功率信号，对腔室内的等离子体进行激发和分子解离。高频信号发生器输出功率通常采用1000W-5000W。
上述可切换输出功率的低频功率发生器的输出端与下电极电路连接，用于可切换地向下电极输出高功率低频信号或低功率低频信号。该功率发生器可切换地输出功率小于1000瓦的低频功率或功率大于3000瓦的低频功率。优选的，低功率低频信号输出可采用200瓦。优选的，高功率低频信号输出可采用5000瓦、7000瓦。
该可切换输出功率的功率发生器可以通过外接的控制模块接收切换控制指令，或者直接采用手动控制，在低功率低频信号输出与高功率低频信号输出之间切换，实现可切换地向下电极输入低功率低频信号或高功率低频信号。该功率发生器根据等离子体刻蚀腔室进行高深宽比微结构刻蚀工艺的具体要求，切换输出低功率低频信号输出或高功率低频信号输出，由下电极以低功率低频信号或高功率低频信号激发等离子体刻蚀晶圆。
如图3所示，本发明公开一种利用可切换功率发生器的高深宽比微结构刻蚀方法，该方法可适用于上述等离子体刻蚀（RIE）腔室的实施例一和实施例二中的任意一种。
该高深宽比微结构刻蚀方法包含以下步骤：
在进行刻蚀之前，先将晶圆4放置在腔室1内的下电极3处，并通过静电卡盘将晶圆4固定。
高频信号发生器输出高频功率至下电极3，激发腔室1内的等离子体5分子解离。高频信号发生器输出功率不做限制，通常采用1000W-5000W。
步骤1、如图4所示，采用低功率低频信号，对晶圆4上硬掩膜层42，以及不定型碳层或有机掩膜层43进行刻蚀。
晶圆4的顶层设有光刻胶层41，该光刻胶层41处还可以设有底部抗反射层（Barclayer）或介质抗反射层（Darc layer），在光刻胶层41下生成有硬掩膜层42，在硬掩膜层42下生成有不定型碳层或有机掩膜层43，在不定型碳层或有机掩膜层43下即为二氧化硅层44。在步骤1采用低功率低频信号刻蚀晶圆掩膜层的工艺步骤中，根据光刻胶层41的设定的规则，在硬掩膜层42、不定型碳层或有机掩膜层43上进行了高深宽比（HAR）微结构刻蚀。在对硬掩膜层42、不定型碳层或有机掩膜层43进行刻蚀时，等离子体5可采用如30-100mT的压强下， CF4，CHF3，CH2F2，O2，N2等反应气体。
步骤1.1、低额定功率的低频信号发生器启动，输出低功率低频信号至下电极3，激发等离子体5轰击晶圆4。其中低额定功率的低频信号发生器输出功率为小于1000瓦，其输出的低功率低频信号的功率优选的可采用小于500瓦，低功率低频信号输出更优选的可采用200瓦。
步骤1.2、等离子体刻蚀腔室对晶圆4的硬掩膜层42进行高深宽比微结构刻蚀。
步骤1.3、等离子体刻蚀腔室对晶圆4的不定型碳层或有机掩膜层43进行高深宽比微结构刻蚀。
步骤2、低频功率输出切换，低额定功率的低频信号发生器6关闭，高额定功率的低频信号发生器7打开，使下电极3连接的低频输入由低额定功率发生器切换至高额定功率发生器。
其中，高额定功率的低频信号发生器7的输出功率为2500-7000瓦，输出的高功率低频信号的功率优选的可采用大于3000瓦，更优选的可采用5000瓦、7000瓦。
步骤3、如图5所示，高额定功率的低频信号输出至下电极3，激发等离子体5轰击晶圆4，根据光刻胶层41设定的规则对晶圆4的二氧化硅层44进行高深宽比（HAR）微结构刻蚀。在对二氧化硅层44继续拧刻蚀时，等离子体5可采用如10-50mT的压强下， CF4、C4F8、F4F6、CH2F2、Ar、O2等反应气体。
步骤4、完成上述步骤1至步骤3的高深宽比微结构刻蚀后，对晶圆进行后续工艺处理。
步骤5、完成后续工艺处理后，关闭高额定功率的低频信号发生器和高频信号发生器，停止高频信号以及高功率低频信号输出。
步骤6、工艺结束，静电卡盘松开晶圆4，晶圆4退出等离子体刻蚀腔室。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
Claims (10)
1.一种利用可切换功率发生器的高深宽比微结构刻蚀方法，该微结构刻蚀方法所适用的等离子体刻蚀腔室包含：
腔室（1），该腔室（1）内分布有等离子体（5）；
上电极（2），其设置于所述腔室（1）内的顶部；
下电极（3），其设置于所述腔室（1）内的底部；该下电极（3）上放置被刻蚀的晶圆（4）；
高频信号源，其输出高频信号至所述下电极（3）；
具有第一额定功率的低频信号源（7）与具有第二额定功率的低频信号源（6），该具有第一额定功率的低频信号源（7）与该具有第二额定功率的低频信号源（6）可切换地输出具有第一额定功率的低频信号或具有第二额定功率的低频信号至所述下电极（3）；
所述晶圆（4）包含有光刻胶层、设置在光刻胶层下的硬掩膜层、设置在硬掩膜层下的不定型碳层或有机掩膜层，和设置在所述不定型碳层或有机掩膜层下的二氧化硅层；
其特征在于，所述微结构刻蚀方法包含以下步骤：
步骤1、输入具有第二额定功率的低频信号激发等离子体（5），对硬掩膜层，以及不定型碳层或有机掩膜层进行高深宽比微结构刻蚀；
步骤2、将具有第二额定功率的低频信号输入切换为具有第一额定功率的低频信号输入；
步骤3、具有第一额定功率的低频信号激发等离子体（5），对晶圆（4）的二氧化硅层进行高深宽比微结构刻蚀；
所述第一额定功率高于第二额定功率。
2.如权利要求1所述的利用可切换功率发生器的高深宽比微结构刻蚀方法，其特征在于，所述的步骤1包含以下步骤：
步骤1.1、具有第二额定功率的低频信号源（6）输出具有第二额定功率的低频信号至下电极（3）激发等离子体（5）；
步骤1.2、对晶圆（4）的硬掩膜层进行高深宽比微结构刻蚀；
步骤1.3、对晶圆（4）的不定型碳层或有机掩膜层进行高深宽比微结构刻蚀。
3.如权利要求1或2所述的利用可切换功率发生器的高深宽比微结构刻蚀方法，其特征在于，所述的步骤1中，具有第二额定功率的低频信号的功率输出小于1000瓦。
4.如权利要求1或2所述的利用可切换功率发生器的高深宽比微结构刻蚀方法，其特征在于，所述步骤1中，对硬掩膜层，以及不定型碳层或有机掩膜层进行刻蚀时，刻蚀气体采用CF4、或CHF3、或CH2F2、或O2、或N2。
5.如权利要求4所述的利用可切换功率发生器的高深宽比微结构刻蚀方法，其特征在于，所述步骤1中刻蚀气体的压强为30至100mTorr。
6.如权利要求1所述的利用可切换功率发生器的高深宽比微结构刻蚀方法，其特征在于，所述的步骤3中，具有第一额定功率的低频信号的功率输出大于3000瓦。
7.如权利要求1所述的利用可切换功率发生器的高深宽比微结构刻蚀方法，其特征在于，所述步骤3中，二氧化硅层刻蚀时，刻蚀气体采用CF4、或C4F8、或C4F6、或CH2F2、或Ar、或O2。
8.如权利要求7所述的利用可切换功率发生器的高深宽比微结构刻蚀方法，其特征在于，所述步骤3中刻蚀气体的压强为10至50mTorr。
9.如权利要求1所述的利用可切换功率发生器的高深宽比微结构刻蚀方法，其特征在于，所述的步骤3之后还包含以下步骤：
对晶圆（4）进行后续工艺处理，完成后续工艺处理后关闭具有第一额定功率的低频信号源。
10.如权利要求1所述的利用可切换功率发生器的高深宽比微结构刻蚀方法，其特征在于，所述的晶圆（4）中，光刻胶层处还设有底部抗反射层或介质抗反射层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210552540.1A CN103887146B (zh) | 2012-12-19 | 2012-12-19 | 利用可切换功率发生器的高深宽比微结构刻蚀方法 |
| TW102140583A TWI534888B (zh) | 2012-12-19 | 2013-11-07 | High aspect ratio microstructure etching method using switchable power generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210552540.1A CN103887146B (zh) | 2012-12-19 | 2012-12-19 | 利用可切换功率发生器的高深宽比微结构刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103887146A CN103887146A (zh) | 2014-06-25 |
| CN103887146B true CN103887146B (zh) | 2016-08-31 |
Family
ID=50955984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210552540.1A Active CN103887146B (zh) | 2012-12-19 | 2012-12-19 | 利用可切换功率发生器的高深宽比微结构刻蚀方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103887146B (zh) |
| TW (1) | TWI534888B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427551B (zh) * | 2017-09-04 | 2021-05-25 | 中微半导体设备(上海)股份有限公司 | 一种基片刻蚀方法及相应的处理装置 |
| CN109773292B (zh) * | 2019-03-01 | 2020-06-16 | 大连理工大学 | 一种兆声掩膜电解加工高深宽比微结构的装置及方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4312630B2 (ja) * | 2004-03-02 | 2009-08-12 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| JP5192209B2 (ja) * | 2006-10-06 | 2013-05-08 | 東京エレクトロン株式会社 | プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体 |
| US8475673B2 (en) * | 2009-04-24 | 2013-07-02 | Lam Research Company | Method and apparatus for high aspect ratio dielectric etch |
| KR101092172B1 (ko) * | 2009-12-24 | 2011-12-13 | 주식회사 디엠에스 | 설정된 식각 조건에 따라 유도성 코일의 결합구조를 선택적으로 변경하는 플라즈마 반응기 및 이를 이용한 식각 방법 |
| JP5916056B2 (ja) * | 2010-08-23 | 2016-05-11 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
| CN102543687B (zh) * | 2011-11-30 | 2015-08-05 | 中微半导体设备(上海)有限公司 | 掩膜层的刻蚀方法、刻蚀装置及层间介质层的刻蚀方法 |
-
2012
- 2012-12-19 CN CN201210552540.1A patent/CN103887146B/zh active Active
-
2013
- 2013-11-07 TW TW102140583A patent/TWI534888B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI534888B (zh) | 2016-05-21 |
| CN103887146A (zh) | 2014-06-25 |
| TW201426859A (zh) | 2014-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6219558B2 (ja) | ３ｄフラッシュ構造用のエッチングプロセス | |
| US9054050B2 (en) | Method for deep silicon etching using gas pulsing | |
| US20130122712A1 (en) | Method of etching high aspect ratio features in a dielectric layer | |
| US7510976B2 (en) | Dielectric plasma etch process with in-situ amorphous carbon mask with improved critical dimension and etch selectivity | |
| JP5214596B2 (ja) | プラズマ処理システムのマスクアンダーカットおよびノッチを最小化する方法 | |
| TW201334063A (zh) | 具有增加的遮罩選擇性之蝕刻 | |
| KR20050042018A (ko) | 높은 어스펙트비의 반도체장치 에칭방법 | |
| KR102280572B1 (ko) | 플라즈마 처리 방법 | |
| KR20150016498A (ko) | 플라즈마 에칭 방법 | |
| TW201324611A (zh) | 利用脈衝偏壓之蝕刻 | |
| US9543164B2 (en) | Etching method | |
| CN103887146B (zh) | 利用可切换功率发生器的高深宽比微结构刻蚀方法 | |
| TW201304001A (zh) | 高蝕刻速率之提供方法 | |
| KR20070082883A (ko) | 처리 방법 및 플라즈마 에칭 방법 | |
| KR102451206B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2016207753A (ja) | プラズマエッチング方法 | |
| US11482425B2 (en) | Etching method and etching apparatus | |
| JP2014216331A (ja) | プラズマエッチング方法 | |
| TWI576909B (zh) | 絕緣層上矽蝕刻 | |
| JP4316322B2 (ja) | 層間絶縁膜のドライエッチング方法 | |
| JP4500023B2 (ja) | 層間絶縁膜のドライエッチング方法 | |
| CN103839870B (zh) | 用于tsv刻蚀中改善硅通孔侧壁粗糙度的方法 | |
| CN109427551A (zh) | 一种基片刻蚀方法及相应的处理装置 | |
| Ji et al. | Research of ultra high aspect ratio silicon etching in the advanced process | |
| JP2005166827A (ja) | プラズマエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd. Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc. |