TWI552221B - 高蝕刻速率之提供方法 - Google Patents
高蝕刻速率之提供方法 Download PDFInfo
- Publication number
- TWI552221B TWI552221B TW101120170A TW101120170A TWI552221B TW I552221 B TWI552221 B TW I552221B TW 101120170 A TW101120170 A TW 101120170A TW 101120170 A TW101120170 A TW 101120170A TW I552221 B TWI552221 B TW I552221B
- Authority
- TW
- Taiwan
- Prior art keywords
- processing chamber
- gas
- cycles
- plasma processing
- stage
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 41
- 238000012545 processing Methods 0.000 claims description 61
- 230000008021 deposition Effects 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 44
- 239000004065 semiconductor Substances 0.000 claims description 12
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical group [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims 2
- 229910052707 ruthenium Inorganic materials 0.000 claims 1
- 239000002002 slurry Substances 0.000 claims 1
- 239000007789 gas Substances 0.000 description 57
- 238000000151 deposition Methods 0.000 description 39
- 238000004891 communication Methods 0.000 description 11
- 230000003750 conditioning effect Effects 0.000 description 10
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32082—Radio frequency generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/3244—Gas supply means
- H01J37/32449—Gas control, e.g. control of the gas flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
Description
本案係部份延續申請案，且依據35 U.S.C.§120主張由Xu等人於2011年6月6日申請並名為”USE OF SPECTRUM TO SYNCHRONIZE RF SWITCHING WITH GAS SWITCHING DURING ETCH”之美國專利申請案號13/154,075之優先權，其係於此併入作為所有目的之參考。
本發明係關於一種藉由蝕刻蝕刻層而在半導體晶圓上獲得結構之方法。
在於基板上形成半導體裝置的過程中，蝕刻層受到蝕刻。蝕刻層可為基板的一部份或基板上的一層。蝕刻可發生在電漿處理腔室中。
為了達成前述事項並依據本發明之目的，本發明提供一種在電漿處理腔室蝕刻特徵部至蝕刻層之方法，其包含複數循環。每一循環包含沉積階段及蝕刻階段。沉積階段包含供給沉積氣體之流量、在電漿處理腔室中自沉積氣體形成電漿、於沉積階段期間供給第一偏壓以提供非等向性沉積、以及停止進入電漿處理腔室的沉積氣體之流量。蝕刻階段包含供給蝕刻氣體之流量、在電漿處理腔室中自蝕刻氣體形成電漿、於蝕刻階段期間供給第二偏壓，其中第一偏壓大於第二偏壓、以及停止進入電漿處理腔室的蝕刻氣體之流量。
在本發明的另一表現形式中，提供一種在電漿處理腔室中提供氣體調節半導體製程之方法，其包含複數循環，其中每一循
環包含第一階段及第二階段。第一階段包含供給第一階段氣體之流量、在電漿處理腔室中自第一階段氣體形成電漿、以及停止進入電漿處理腔室的第一階段氣體之流量。第二階段包含供給第二階段氣體之流量、在電漿處理腔室中自第二階段氣體形成電漿、以及停止進入電漿處理腔室的第二階段氣體之流量。在第一階段或者第二階段中，一參數朝第一方向勻變(ramp)達至少三個循環，並接著朝相反於第一方向之第二方向勻變達至少三個循環。
本發明的這些和其他特徵將在後面的詳細發明說明中及結合下列圖式更加詳述。
此刻將參考幾個如附圖所示之本發明的較佳實施例來詳細地描述本發明。在下面敘述中，為了提供對本發明徹底的瞭解，將提出許多具體細節。然而，對於熟悉本技藝者將顯而易見，本發明可在不具有這些具體細節之部份或全部者的情形下加以實施。在其他情況下，為了不非必要地模糊本發明，故已不詳細地描述熟知的製程步驟及/或結構。
圖1係本發明之實施例的高階流程圖。在此實施例中，圖形化遮罩係形成在基板上的蝕刻層之上(步驟104)。蝕刻層可為基板的一部分(例如矽晶圓的矽層)、或者可為基板之上的一層(例如介電或導電層)。基板係置於電漿處理腔室中(步驟108)。蝕刻層受到氣體調節循環蝕刻(步驟112)。氣體調節循環蝕刻包含複數循環，其中每一循環包含具第一偏壓的沉積階段(步驟116)、以及具低於第一偏壓之第二偏壓的蝕刻階段(步驟120)。晶圓接著自電漿處理腔室移開(步驟124)。
在本發明之一較佳實施例中，待蝕刻之特徵部係直通半導體晶圓穿孔(TSVs，through semiconductor wafer vias)。在本實施例中，遮罩係圖形化於矽晶圓上之光阻遮罩(步驟104)。圖2A係矽晶圓208之橫剖面示意圖，其上已形成圖形化有機遮罩204。
如抗反射塗層(ARC，antireflective coating)的一或更多中間圖形化層可配置在矽晶圓(基板)208和圖形化有機遮罩204之間以改善遮罩圖形化製程。
基板係置於處理工具中(步驟108)。圖3示意性地說明依據本發明之一實施例的電漿處理系統300之範例，其可用以執行蝕刻矽晶圓之製程。電漿處理系統300包含其中具有電漿處理腔室304之電漿反應器302。由匹配網路308調整之電漿電源供應306供應電力至位於電力窗口312附近之TCP線圈310，以在電漿處理腔室304中產生電漿314。TCP線圈310(上電源)可配置成在電漿處理腔室304內部產生均勻的擴散曲線。例如，可將TCP線圈310配置成在電漿314中產生環形電力分佈。電力窗口312係設置成分隔TCP線圈310和電漿處理腔室304，同時允許能量從TCP線圈310傳到電漿處理腔室304。由匹配網路318調整之晶圓偏壓電源供應316提供電力至電極320以設定由電極320支撐之晶圓322上的偏壓。控制器324設定電漿電源供應306及晶圓偏壓電源供應316之操作點。
電漿電源供應306及晶圓偏壓電源供應316可配置成在特定的射頻操作，例如13.56MHz、27MHz、2MHz、400kHz、或其組合。為了達到期望的製程效能，電漿電源供應306及晶圓偏壓電源供應316可適當地按照尺寸製作以供應一範圍之電力。例如，在本發明之一實施例中，電漿電源供應306可供應範圍在300至10000Watts中之功率，且晶圓偏壓電源供應316可供應範圍在10至1000V中之偏壓。此外，TCP線圈310及/或電極320可由二或更多的次線圈或次電極組成，其可由單一電源供應供電或由複數電源供應供電。
如圖3所示，電漿處理系統300更包含氣體源/氣體供應機構330。氣體源330包含沉積階段氣體源332、蝕刻階段氣體源334、以及選擇性地包含附加氣體源336。氣體源332、334、及336係透過如噴淋頭340之進氣口而與電漿處理腔室304流體連接。進氣口可位於電漿處理腔室304中任何有利的位置，並且可採取
任何的方式注入氣體。然而較佳地，可將進氣口配置成產生“可調整(tunable)”之氣體注入曲線，其允許流至電漿處理腔室304中複數區域的各別氣體流之單獨調整。製程氣體及副產物係經由壓力控制閥342和泵344自電漿處理腔室304移除，其中壓力控制閥342和泵344也用以維持電漿處理腔室304內特定的壓力。氣體源/氣體供應機構330係由控制器324控制。Lam Research Corp.之2300 Syndion可用以實施本發明之實施例，而且將光學窗口352增加於此裝置上。光譜計356係裝設於適當位置以測量來自電漿通過光學窗口352的光線。來自光譜計356的輸出係供予控制器324。
圖4顯示電腦系統400之高階方塊圖，其中該電腦系統400適用於實施用在本發明之實施例中的控制器324。此電腦系統可具有從積體電路、印刷電路板、及小型手持裝置以至於大型超級電腦的許多實體形式。電腦系統400包含一或更多處理器402，且更可包含電子顯示裝置404(用於顯示圖表、文字、和其他資料)、主記憶體406(例如隨機存取記憶體(RAM))、儲存裝置408(例如硬式磁碟機)、可卸除式儲存裝置410(例如光碟機)、使用者介面裝置412(例如鍵盤、觸控螢幕、按鍵、滑鼠、或其他指向裝置等等)、以及通信介面414(例如無線網路介面)。通信介面414允許軟體及資料通過連結在電腦系統400和外部裝置之間傳輸。此系統也可包含上述裝置/模組所連接之通信基礎設施(communication infrastructure)416(例如通信匯流排、交越帶(crossover bar)、或網路)。
透過通信介面414傳輸的資訊可為如電子、電磁、光學、或其他可經由傳送信號且可使用電線或電纜、光纖、電話線、行動電話連結、射頻連結、及/或其他通信通道實施之通信連結而由通信介面414接收之信號的信號形式。藉由如此的通信介面，預期一或更多之處理器402在執行上述方法步驟的過程中，可從網路接收資訊、或可輸出資訊到網路。此外，本發明之方法實施例可僅在此處理器上執行、或可在例如網際網路之網路上連同分享
處理之一部分的遠端處理器來執行。
術語“非暫時性電腦可讀媒體(non-transient computer readable medium)”一般用於指示如主記憶體、輔助記憶體、可卸除式儲存器、以及儲存裝置(如硬式磁碟機、快閃記憶體、磁碟機記憶體、CD-ROM、以及其他形式之永久記憶體)，且不應理解為涵蓋例如載波或信號之短暫性標的物。電腦碼的範例包括：諸如由編譯器產生之機器碼、以及含有由電腦使用直譯器執行的較高階編碼之檔案。電腦可讀媒體亦可為藉由體現在載波中之電腦資料信號傳送並代表被處理器執行之指令序列之電腦碼。
蝕刻層係受到氣體調節循環蝕刻(步驟112)。氣體調節循環蝕刻包含複數循環，其中每一循環包含具有第一偏壓的沉積階段(步驟116)以及具有低於該第一偏壓之第二偏壓的蝕刻階段(步驟120)。圖5係沉積階段之更詳細流程圖。沉積氣體流入電漿處理腔室304(步驟504)。沉積氣體形成為電漿(步驟508)。供給第一偏壓(步驟512)。停止沉積氣體流(步驟516)。圖2B為沉積階段(步驟116)期間已形成沉積層212後之矽晶圓208和遮罩204的橫剖面圖。沉積期間之高偏壓係用以移除在特徵部之底部的沉積物。
沉積配方的範例提供100sccm之C4F8流至電漿處理腔室。100mTorr之壓力、500volts之偏壓、及2000Watts之射頻被提供。
圖6係蝕刻階段之更詳細流程圖(步驟120)。蝕刻氣體流入電漿處理腔室304(步驟604)。蝕刻階段期間的壓力相對於先前循環勻變(步驟608)。蝕刻氣體形成為電漿(步驟612)。供給較第一偏壓低之第二偏壓(步驟616)。停止蝕刻氣體流(步驟620)。圖2C為蝕刻階段(步驟120)後之矽晶圓208和遮罩204的橫剖面圖，其形成蝕刻特徵部216的一部份。
蝕刻配方的範例提供150sccm之SF6流至電漿處理腔室。當在電漿處理腔室偵測到SF6存在時，將120mTorr之壓力、200volts之偏壓、及2300Watts之射頻功率提供至電漿處理腔室。
圖2D為超過100個沉積階段和蝕刻階段的循環後之矽晶圓208和遮罩204的橫剖面圖，其中蝕刻特徵部216幾乎完整受到蝕刻。
在矽晶圓為蝕刻層的實施例中，該矽晶圓可被完全蝕穿以形成直通矽穿孔(through silicon vias)。在蝕刻層為介電層的實施例中，電漿處理腔室可提供電容耦合取代電感耦合。在另一實施例中，蝕刻層可為導電層。
在未被理論束縛的情況下，在氣體調節前使用單一蝕刻步驟的習知技術中，高偏壓係用於蝕刻製程。此高偏壓提供方向性非等向蝕刻。否則，等向蝕刻將造成蝕刻特徵部在側邊呈圓弧形(彎弓形)而非具有平直的輪廓。高偏壓蝕刻被帶入到使用複數沉積和蝕刻之循環的氣體調節製程以提供蝕刻。高偏壓蝕刻係用以提供方向性蝕刻，其在蝕刻之外將亦清除蝕刻特徵部之底部的聚合物。
本發明意外地發現，在氣體調節製程中使用方向性非等向沉積階段容許使用提供受到改善之蝕刻的無方向性等向蝕刻階段。高偏壓沉積已經被發現在蝕刻特徵部之頂部及側壁上但不在蝕刻特徵部之底部提供沉積物。已發現可將沉積期間之高偏壓用以濺擊移除(sputter away)蝕刻特徵部之底部上的沉積物。因為沉積物選擇性地沉積在蝕刻特徵部之頂部及側壁上，故在蝕刻特徵部之底部上沒有沉積物的情況下，隨後的無方向性非等向蝕刻將因側壁及頂部沉積物保護此蝕刻特徵部之側壁及頂部而蝕刻此蝕刻特徵部之底部。非等向無方向性蝕刻階段比方向性蝕刻階段蝕刻得更快，並且比使側壁遭受到離子轟擊的方向性蝕刻階段對側壁造成更少損壞。來自高偏壓方向性蝕刻階段之側壁蝕刻劑離子轟擊造成條紋、彎弧、粗糙形式的缺陷、及矽碎片的形成。因此，本發明所施加之偏壓不僅增快蝕刻速率，本發明之偏壓也改善特徵部形狀，減少如條紋、彎弧、粗糙之側壁損壞及矽碎片的形成。
較佳地，偏壓係於100kHz及1MHz之間的頻率下提供。更佳地，偏壓係於300kHz至500kHz之間的頻率下提供。最佳地，偏壓約400kHz之頻率下提供。較佳地，沉積階段期間之第一偏
壓為300至1000volts。更佳地，沉積階段期間之第一偏壓為400至800volts。最佳地，沉積階段期間之第一偏壓為500至700volts。較佳地，蝕刻階段期間之第二偏壓係介於0至300volts之間。更佳地，蝕刻階段期間之第二偏壓係介於0至250volts之間。最佳地，蝕刻階段期間之第二偏壓係小於150volts。如此之電壓範圍被發現在最少側壁損壞及最佳輪廓的情況下提供最高的蝕刻速率。
圖7係使用於本發明之此實施例的經過100個循環之蝕刻階段期間之壓力勻變的圖表。在此實施例中，蝕刻階段期間之壓力首先經過約70個循環從約300mTorr勻變升高至約600mTorr，並接著經過約30個循環從約600mTorr勻變降低至約300mTorr。圖8係壓力804之更詳細圖表，其顯示經過5個循環的沉積階段壓力808及蝕刻階段壓力812兩者，這將是提供圖7中所示之蝕刻階段壓力勻變的一部分之製程的範例。在此範例中，沉積階段壓力808係低於蝕刻階段壓力812。在此範例中，沉積階段壓力如同從T3到T4的沉積階段壓力低於從T1到T2的沉積階段壓力所示般減小。對照在此範例中，蝕刻階段壓力如同從T4到T5的蝕刻階段壓力高於從T2到T3的蝕刻階段壓力所示般增大。在圖8中，雖然階段間之壓力在循環間震盪，但蝕刻階段壓力增大且沉積階段壓力減小。已經發現到在蝕刻穿孔(via)初期，最好是在低蝕刻壓力下開始以幫助減少底切(undercutting)。當穿孔深度增加時，增加壓力以增快蝕刻速率。在穿孔達到某深度後，已經發現到最好減小蝕刻壓力以改善臨界蝕刻輪廓並維持蝕刻速率。因此，已經發現到提供先勻變升高壓力然後勻變降低壓力之蝕刻可增快整體蝕刻速率。
在另一實施例中，本發明提供包含複數循環之半導體製程，其中每一循環包含至少一第一階段及一第二階段。第一階段流通形成為電漿之第一階段氣體。然後停止第一階段氣體流通。第二階段流通形成為電漿之第二階段氣體。然後停止第二階段氣體流通。在第一階段或者第二階段中，一參數在循環間朝第一方
向勻變且至少經過三個循環。該參數接著在循環間朝第二方向勻變至少經過三個循環，其中第一方向係相反於第二方向。更佳地，該參數朝第一方向勻變達到多於十個循環，然後朝第二方向勻變達到多於十個循環。最佳地，該參數朝第一方向勻變達到多於20個循環，然後朝第二方向勻變達到多於20個循環。增加勻變發生所經過之循環的次數將提供增快的蝕刻速率以及改良的特徵部形狀。該參數可為任何電漿製程參數，如偏壓射頻功率、離子化射頻功率、壓力、階段時間(phase time)、及氣體流量。如圖8所示，一階段可朝某方向勻變一參數，而另一階段朝反方向勻變相同參數。較佳地，該等參數係獨立地勻變。其餘參數可獨立地勻變。勻變形狀可為線性或非線性。
雖然本發明已經就一些較佳實施例加以說明，仍有落於本發明範圍內之變化、置換、及替代相等者。亦應注意有許多實施本發明之方法及設備的替代方式。因此欲使以下隨附之申請專利範圍均被理解為將所有此等變化、置換、及替代相等者包含成落於本發明之真正精神及範圍內。
104‧‧‧設置遮罩於蝕刻層上
108‧‧‧置於電漿處理腔室中
112‧‧‧氣體調節循環蝕刻
116‧‧‧具第一偏壓之沉積階段
120‧‧‧具第二偏壓之蝕刻階段
124‧‧‧自電漿處理腔室移開
204‧‧‧遮罩
208‧‧‧矽晶圓
212‧‧‧沉積層
216‧‧‧蝕刻特徵部
300‧‧‧電漿處理系統
302‧‧‧電漿反應器
304‧‧‧電漿處理腔室
306‧‧‧電漿電源供應
308‧‧‧匹配網路
310‧‧‧TCP線圈
312‧‧‧電力窗口
314‧‧‧電漿
316‧‧‧偏壓電源供應
318‧‧‧匹配網路
320‧‧‧電極
322‧‧‧晶圓
324‧‧‧控制器
330‧‧‧氣體源/氣體供應機構
332‧‧‧沉積階段氣體
334‧‧‧蝕刻氣體
336‧‧‧附加氣體
340‧‧‧噴淋頭
342‧‧‧壓力控制閥
344‧‧‧泵
352‧‧‧光學窗口
356‧‧‧光譜計
400‧‧‧電腦系統
402‧‧‧處理器
404‧‧‧顯示裝置
406‧‧‧記憶體
408‧‧‧儲存裝置
410‧‧‧可卸除式儲存裝置
412‧‧‧使用者介面裝置
414‧‧‧通信介面
416‧‧‧通信基礎設施
504‧‧‧流入沉積氣體
508‧‧‧自沉積氣體形成電漿
512‧‧‧提供第一偏壓
516‧‧‧停止沉積氣體流
604‧‧‧流入蝕刻氣體
608‧‧‧壓力相對於先前循環勻變
612‧‧‧自蝕刻氣體形成電漿
616‧‧‧提供第二偏壓
620‧‧‧停止蝕刻製程
804‧‧‧壓力
808‧‧‧沉積階段壓力
812‧‧‧蝕刻階段壓力
本發明係藉由舉例的方式而非限制的方式於隨附圖式之圖形加以說明，且其中相似的參考數字表示類似元件，且其中：圖1係本發明之實施例的流程圖。
圖2A-D係使用發明製程之形成特徵部的示意圖。
圖3係可用在本發明之實施例中之電漿處理腔室的示意圖。
圖4係可用於實施本發明之電腦系統的示意圖。
圖5係沉積階段更詳細之流程圖。
圖6係蝕刻階段更詳細之流程圖。
圖7說明蝕刻階段期間之壓力勻變。
圖8說明複數循環期間之壓力振盪。
104‧‧‧設置遮罩於蝕刻層上
108‧‧‧置於電漿處理腔室中
112‧‧‧氣體調節循環蝕刻
116‧‧‧具第一偏壓之沉積階段
120‧‧‧具第二偏壓之蝕刻階段
124‧‧‧自電漿處理腔室移開
Claims (12)
- 一種在電漿處理腔室中蝕刻特徵部至蝕刻層中之方法，其中該蝕刻層係一矽基蝕刻層，其中該特徵部係直通矽穿孔，該方法包含複數循環，其中該複數循環之每一者包含：一沉積階段，包含：提供一沉積氣體之流量；在該電漿處理腔室中自該沉積氣體形成一電漿；於該沉積階段期間供給一第一偏壓以提供一非等向性沉積，其中該沉積階段期間之該第一偏壓係介於400至800volts之間；以及停止進入該電漿處理腔室的該沉積氣體之流量；一蝕刻階段，包含：提供一蝕刻氣體之流量；在該電漿處理腔室中自該蝕刻氣體形成一電漿；於該蝕刻階段期間供給一第二偏壓，其中該第一偏壓大於該第二偏壓，其中該蝕刻階段期間之該第二偏壓係介於0至200volts之間；以及停止進入該電漿處理腔室的該蝕刻氣體之流量；以及在該沉積階段或該蝕刻階段中朝一第一方向勻變一參數經過至少三個循環、以及朝相反於該第一方向之一第二方向勻變該參數經過至少三個循環。
- 如申請專利範圍第1項之在電漿處理腔室中蝕刻特徵部至蝕刻層中之方法，其中該參數係該蝕刻階段期間之壓力，其中該第一方向係勻變升高該壓力且該第二方向係勻變降低該壓力。
- 如申請專利範圍第1項之在電漿處理腔室中蝕刻特徵部至蝕刻層中之方法，其中朝該第一方向之勻變達到至少10個循環，且其中朝該第二方向之勻變達到至少10個循環。
- 如申請專利範圍第1項之在電漿處理腔室中蝕刻特徵部至蝕刻層中之方法，其中朝該第一方向之勻變達到至少20個循環，且其中朝該第二方向之勻變達到至少20個循環。
- 如申請專利範圍第1項之在電漿處理腔室中蝕刻特徵部至蝕刻層中之方法，其中該複數循環係超過100個循環。
- 一種在電漿處理腔室中提供氣體調節半導體製程之方法，其包含複數循環，其中該複數循環之每一者包含：一第一階段，包含：提供一第一階段氣體之流量；在該電漿處理腔室中自該第一階段氣體形成一電漿；以及停止進入該電漿處理腔室的該第一階段氣體之流量；一第二階段，包含：提供一第二階段氣體之流量；在該電漿處理腔室中自該第二階段氣體形成一電漿；以及停止進入該電漿處理腔室的該第二階段氣體之流量；以及在該第一階段或該第二階段中朝一第一方向勻變一參數經過至少三個循環、以及朝相反於該第一方向之一第二方向勻變該參數經過至少三個循環。
- 如申請專利範圍第6項之在電漿處理腔室中提供氣體調節半導體製程之方法，其中朝該第一方向之勻變達到至少10個循環，且其中朝該第二方向之勻變達到至少10個循環。
- 如申請專利範圍第7項之在電漿處理腔室中提供氣體調節半導體製程之方法，其中該參數係在該第一階段中勻變，且更包含在 該第二階段期間朝一反方向勻變該參數。
- 如申請專利範圍第6項之在電漿處理腔室中提供氣體調節半導體製程之方法，其中朝該第一方向之勻變達到至少20個循環，又其中朝該第二方向之勻變達到至少20個循環。
- 如申請專利範圍第9項之在電漿處理腔室中提供氣體調節半導體製程之方法，其中該複數循環係超過100個循環。
- 如申請專利範圍第6項之在電漿處理腔室中提供氣體調節半導體製程之方法，其中該第一階段中的該參數之勻變係獨立於該第二階段中的該參數之勻變。
- 如申請專利範圍第6項之在電漿處理腔室中提供氣體調節半導體製程之方法，其中該參數係該第二階段期間之壓力、其中該第二階段係一蝕刻階段，且其中該第一方向係勻變升高該壓力且該第二方向係勻變降低該壓力。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/154,075 US8440473B2 (en) | 2011-06-06 | 2011-06-06 | Use of spectrum to synchronize RF switching with gas switching during etch |
| US13/188,174 US8609548B2 (en) | 2011-06-06 | 2011-07-21 | Method for providing high etch rate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201304001A TW201304001A (zh) | 2013-01-16 |
| TWI552221B true TWI552221B (zh) | 2016-10-01 |
Family
ID=47262000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101120170A TWI552221B (zh) | 2011-06-06 | 2012-06-05 | 高蝕刻速率之提供方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8609548B2 (zh) |
| KR (1) | KR101919641B1 (zh) |
| TW (1) | TWI552221B (zh) |
| WO (1) | WO2012170302A2 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6207947B2 (ja) * | 2013-09-24 | 2017-10-04 | 東京エレクトロン株式会社 | 被処理体をプラズマ処理する方法 |
| KR102258099B1 (ko) | 2014-03-07 | 2021-05-28 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US9484202B1 (en) * | 2015-06-03 | 2016-11-01 | Applied Materials, Inc. | Apparatus and methods for spacer deposition and selective removal in an advanced patterning process |
| US9620356B1 (en) | 2015-10-29 | 2017-04-11 | Applied Materials, Inc. | Process of selective epitaxial growth for void free gap fill |
| US10886136B2 (en) * | 2019-01-31 | 2021-01-05 | Tokyo Electron Limited | Method for processing substrates |
| CN113767187A (zh) | 2019-04-19 | 2021-12-07 | 应用材料公司 | 形成含金属材料的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051503A (en) * | 1996-08-01 | 2000-04-18 | Surface Technology Systems Limited | Method of surface treatment of semiconductor substrates |
| US20040033697A1 (en) * | 2002-08-14 | 2004-02-19 | Applied Materials, Inc. | Method for etching high-aspect-ratio features |
| JP2008021975A (ja) * | 2006-06-02 | 2008-01-31 | Applied Materials Inc | 特にフラッシュメモリにおいてポリシリコンの上にある珪化タングステンをエッチングするプロセス |
| TW200926295A (en) * | 2007-08-20 | 2009-06-16 | Lam Res Corp | Mask trimming with ARL etch |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6238588B1 (en) | 1991-06-27 | 2001-05-29 | Applied Materials, Inc. | High pressure high non-reactive diluent gas content high plasma ion density plasma oxide etch process |
| DE4241045C1 (de) | 1992-12-05 | 1994-05-26 | Bosch Gmbh Robert | Verfahren zum anisotropen Ätzen von Silicium |
| EP0756318A1 (en) | 1995-07-24 | 1997-01-29 | International Business Machines Corporation | Method for real-time in-situ monitoring of a trench formation process |
| GB9616225D0 (en) | 1996-08-01 | 1996-09-11 | Surface Tech Sys Ltd | Method of surface treatment of semiconductor substrates |
| US6417013B1 (en) | 1999-01-29 | 2002-07-09 | Plasma-Therm, Inc. | Morphed processing of semiconductor devices |
| JP4865948B2 (ja) | 1999-04-14 | 2012-02-01 | サーフィス テクノロジー システムズ ピーエルシー | プラズマを安定させる方法と装置 |
| US6716758B1 (en) | 1999-08-25 | 2004-04-06 | Micron Technology, Inc. | Aspect ratio controlled etch selectivity using time modulated DC bias voltage |
| US6160621A (en) | 1999-09-30 | 2000-12-12 | Lam Research Corporation | Method and apparatus for in-situ monitoring of plasma etch and deposition processes using a pulsed broadband light source |
| US7531842B2 (en) * | 2002-12-20 | 2009-05-12 | Analog Devices, Inc. | Method for etching a tapered bore in a silicon substrate, and a semiconductor wafer comprising the substrate |
| US20040157457A1 (en) | 2003-02-12 | 2004-08-12 | Songlin Xu | Methods of using polymer films to form micro-structures |
| US7067432B2 (en) | 2003-06-26 | 2006-06-27 | Applied Materials, Inc. | Methodology for in-situ and real-time chamber condition monitoring and process recovery during plasma processing |
| US7217951B2 (en) | 2003-09-23 | 2007-05-15 | Stc@Unm | Detector with tunable spectral response |
| US7135410B2 (en) | 2003-09-26 | 2006-11-14 | Lam Research Corporation | Etch with ramping |
| US6950178B2 (en) | 2003-10-09 | 2005-09-27 | Micron Technology, Inc. | Method and system for monitoring plasma using optical emission spectroscopy |
| US20050112891A1 (en) * | 2003-10-21 | 2005-05-26 | David Johnson | Notch-free etching of high aspect SOI structures using a time division multiplex process and RF bias modulation |
| US7959819B2 (en) | 2004-06-29 | 2011-06-14 | Shouliang Lai | Method and apparatus for reducing aspect ratio dependent etching in time division multiplexed etch processes |
| US20060000799A1 (en) | 2004-06-30 | 2006-01-05 | Hyun-Ho Doh | Methods and apparatus for determining endpoint in a plasma processing system |
| US7425507B2 (en) * | 2005-06-28 | 2008-09-16 | Micron Technology, Inc. | Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures |
| US7537671B2 (en) | 2006-09-29 | 2009-05-26 | Tokyo Electron Limited | Self-calibrating optical emission spectroscopy for plasma monitoring |
| KR20100065321A (ko) | 2007-08-07 | 2010-06-16 | 피포탈 시스템즈 코포레이션 | 가스의 화학적 조성을 확인하는 방법 및 장치 |
| WO2009085672A2 (en) | 2007-12-21 | 2009-07-09 | Lam Research Corporation | Fabrication of a silicon structure and deep silicon etch with profile control |
-
2011
- 2011-07-21 US US13/188,174 patent/US8609548B2/en active Active
-
2012
- 2012-06-01 KR KR1020147000351A patent/KR101919641B1/ko active IP Right Grant
- 2012-06-01 WO PCT/US2012/040523 patent/WO2012170302A2/en active Application Filing
- 2012-06-05 TW TW101120170A patent/TWI552221B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051503A (en) * | 1996-08-01 | 2000-04-18 | Surface Technology Systems Limited | Method of surface treatment of semiconductor substrates |
| US20040033697A1 (en) * | 2002-08-14 | 2004-02-19 | Applied Materials, Inc. | Method for etching high-aspect-ratio features |
| JP2008021975A (ja) * | 2006-06-02 | 2008-01-31 | Applied Materials Inc | 特にフラッシュメモリにおいてポリシリコンの上にある珪化タングステンをエッチングするプロセス |
| TW200926295A (en) * | 2007-08-20 | 2009-06-16 | Lam Res Corp | Mask trimming with ARL etch |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140036299A (ko) | 2014-03-25 |
| KR101919641B1 (ko) | 2018-11-16 |
| US8609548B2 (en) | 2013-12-17 |
| US20120309194A1 (en) | 2012-12-06 |
| TW201304001A (zh) | 2013-01-16 |
| WO2012170302A3 (en) | 2013-02-07 |
| WO2012170302A2 (en) | 2012-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6219558B2 (ja) | ３ｄフラッシュ構造用のエッチングプロセス | |
| TWI596671B (zh) | 具有混合模式脈動之蝕刻 | |
| TWI552221B (zh) | 高蝕刻速率之提供方法 | |
| TWI605511B (zh) | 進行蝕刻時利用頻譜以使射頻切換與氣體切換兩者同步 | |
| US20150037981A1 (en) | Fast-gas switching for etching | |
| TWI591719B (zh) | 用於平滑側壁快速交替式蝕刻程序之受控氣體混合 | |
| KR20130036713A (ko) | 펄싱된 바이어스로 에칭 | |
| TW201442108A (zh) | 在原處之金屬殘餘物清潔 | |
| KR20140082685A (ko) | 반도체 장치의 제조 방법 | |
| TW201906005A (zh) | 多孔低介電常數介電蝕刻 | |
| TWI571928B (zh) | 藉由氬濺鍍之硬遮罩臨界尺寸控制方法 | |
| US9607848B2 (en) | Etch process with pre-etch transient conditioning | |
| TWI576909B (zh) | 絕緣層上矽蝕刻 | |
| TW201413816A (zh) | 用以提供介層窗之方法 | |
| CN109216160B (zh) | 边缘粗糙度减小 | |
| TW201830522A (zh) | 有機層蝕刻中垂直輪廓之產生方法 | |
| TW201828360A (zh) | 高深寬比蝕刻 | |
| KR102626483B1 (ko) | 반도체 프로세싱을 위한 실리콘-기반 증착 | |
| US20140030893A1 (en) | Method for shrink and tune trench/via cd | |
| US20180308693A1 (en) | Silicon-based deposition for semiconductor processing |