KR20130036713A - 펄싱된 바이어스로 에칭 - Google Patents

펄싱된 바이어스로 에칭 Download PDF

Info

Publication number
KR20130036713A
KR20130036713A KR1020120109144A KR20120109144A KR20130036713A KR 20130036713 A KR20130036713 A KR 20130036713A KR 1020120109144 A KR1020120109144 A KR 1020120109144A KR 20120109144 A KR20120109144 A KR 20120109144A KR 20130036713 A KR20130036713 A KR 20130036713A
Authority
KR
South Korea
Prior art keywords
bias
etch
providing
processing chamber
plasma processing
Prior art date
Application number
KR1020120109144A
Other languages
English (en)
Inventor
아미트 자인
치안 푸
원철 이
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20130036713A publication Critical patent/KR20130036713A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

플라즈마 프로세싱 챔버에서 패터닝된 마스크를 통해 에칭층 안으로 피처들을 에칭하는 방법이 제공된다. 플라즈마 프로세싱 챔버 안으로 메인 에칭 가스가 유동된다. 메인 에칭 가스는 메인 에칭 플라즈마로 형성된다. 600 볼트보다 큰 바이어스가 제공된다. 이 바이어스는 45 % 미만의 듀티 사이클로 1 Hz 와 20 kHz 사이의 주파수에서 펄싱된다.

Description

펄싱된 바이어스로 에칭{ETCH WITH PULSED BIAS}
본 발명은 에칭층을 에칭함으로써 반도체 웨이퍼 상에 반도체 디바이스들을 형성하는 방법에 관한 것이다.
하드 마스크를 통한 실리콘 기반층을 에칭하는데 있어서, 하드 마스크가 침식될 수도 있고, 이는 에칭되는 피처들 (features) 의 공간 CD 를 증가시키고, 여기서 바 CD 는 더 작아진다.
전술한 본 발명의 목적을 달성하기 위해서, 그리고 전술한 본 발명의 목적에 따르면, 플라즈마 프로세싱 챔버에서 패터닝된 마스크를 통해 에칭층 안으로 피처들을 에칭하는 방법이 제공된다. 메인 에칭 가스가 플라즈마 프로세싱 챔버 안으로 유동된다. 메인 에칭 가스는 메인 에칭 플라즈마로 형성된다. 600 볼트보다 큰 바이어스가 제공된다. 이 바이어스는 45 % 미만의 듀티 사이클로 1 Hz 와 20 kHz 사이의 주파수에서 펄싱된다.
본 발명의 또 다른 발현에서, 플라즈마 프로세싱 챔버에서 패터닝된 마스크를 통해 실리콘층 안으로 피처들을 에칭하는 방법이 제공된다. 메인 에칭 가스가 플라즈마 프로세싱 챔버 안으로 유동된다. 유도 결합된 RF 신호가 플라즈마 플로세싱 챔버 안으로 제공되어 메인 에칭 가스를 메인 에칭 플라즈마로 형성한다. 600 볼트 보다 큰 바이어스가 2 MHz 보다 큰 주파수를 갖는 RF 신호를 통해 제공된다. 바이어스는 30 % 미만의 듀티 사이클로 1 Hz 와 20 kHz 사이의 주파수에서 펄싱된다.
본 발명의 또 다른 발현에서, 에칭층을 에칭하기 위한 장치가 제공된다. 플라즈마 프로세싱 챔버가 제공된다. 플라즈마 프로세싱 챔버에는 가스 소스가 접속된다. 플라즈마를 형성하기 위해 플라즈마 프로세싱 챔버를 에너자이징하기 위한 전력원이 플라즈마 프로세싱 챔버에 접속된다. 1 Hz 와 20 kHz 사이의 주파수에서 펄싱되는, 2 MHz 보다 큰 주파수를 갖는 600 볼트 보다 큰 바이어스를 제공하기 위해 펄싱된 바이어스 전력원을 제공하는 바이어스 전력원이 플라즈마 프로세싱 챔버에 접속된다.
이하, 본 발명의 상세한 설명에서 그리고 다음 도면을 참조하여, 본 발명의 이들 및 다른 피처들이 더 상세히 설명된다.
본 발명은 비제한적으로, 예시의 방식으로 도시되며, 첨부된 도면들의 부호들에서 유사한 도면 부호는 유사한 엘리먼트들을 지칭힌다.
도 1 은 본 발명의 일 실시형태의 플로우 차트이다.
도 2a 내지 도 2c 는 본 발명의 프로세스를 이용한 에칭 피처들의 형성의 개략도이다.
도 3 은 본 발명의 일 실시형태에서 사용될 수도 있는 플라즈마 프로세싱 챔버의 개략도이다.
도 4 는 본 발명을 실시하는데 있어서 사용될 수도 있는 컴퓨터 시스템의 개략도이다.
도 5 는 메인 에칭 단계의 더 상세한 플로우 차트이다.
도 6 은 과도 에칭 단계의 더 상세한 플로우 차트이다.
이하, 첨부 도면에 도시된 바와 같은 수개의 바람직한 실시형태들을 참조하여, 본 발명을 상세히 설명한다. 다음 설명에서, 본 발명의 완전한 이해를 위해서 다수의 구체적인 세부 사항들이 설명된다. 그러나, 이들 구체적인 세부 사항들의 일부 또는 모두 없이도 본 발명이 실시될 수도 있음을 당업자는 알 수 있을 것이다. 다른 경우들에서, 본 발명을 불필요하게 모호하게 하지 않기 위해서, 널리 공지된 프로세스 단계들 및/또는 구조들을 상세히 설명하지 않는다.
도 1 은 본 발명의 일 실시형태의 하이 레벨 플로우 차트이다. 본 실시형태에서, 패터닝된 하드 마스크가 에칭층 위에 형성된다 (단계 104). 에칭층은 실리콘 웨이퍼와 같은 기판의 일부일 수도 있고 또는 실리콘 웨이퍼 위에 형성된 폴리실리콘층과 같은 기판 위의 층일 수도 있다. 에칭층은 플라즈마 프로세싱 챔버 내에 배치된다 (단계 108). 펄싱된 바이어스를 이용한 메인 에칭이 사용되어 에칭 챔버 안에서 피처들을 에칭한다 (단계 112). 과도 에칭 (over etch) 이 제공되어 에칭 피처들을 완전하게 만든다 (단계 116). 플라즈마 프로세싱 챔버로부터 기판이 제거된다 (단계 120).
본 발명의 바람직한 실시형태에서, 실리콘 산화물의 하드 마스크가 실리콘 에칭층 위에 증착된다 (단계 104). 다른 실시형태에서, 하드 마스크는 실리콘 질화물이다. 도 2a 는 폴리실리콘의 실리콘 에칭층 (208) 을 갖고 이 실리콘 에칭층 (208) 위에는 패터닝된 실리콘 산화물 하드 마스크 (204) 가 형성되어 있는 스택 (200) 의 개략적 단면도이다. 실리콘 에칭층 (208) 과 패터닝된 실리콘 산화물 하드 마스크 (204) 사이에는 하나 이상의 중간 패터닝 층들이 배치될 수도 있다. 본 예에서, 실리콘 에칭층 (208) 은, 실리콘 웨이퍼 (216) 위에 있는 에칭 정지층 (212) 위에 있다. 또한, 하나 이상의 층들이 하드 마스크 (204) 위, 에칭층 (208) 과 에칭 정지층 (212) 사이, 또는 에칭 정지층 (212) 과 웨이퍼 (216) 사이에 있을 수도 있다. 본 예에서, 하드 마스크 (204) 는 라인 폭 (224) 을 갖는 라인들 및 트렌치 폭 (228) 을 갖는 에칭 피처 트렌치들 (라인들 사이의 공간) 을 형성하는 메모리 구조용 패턴을 제공한다. 본 예에서, 라인 폭 (224) 은 16 nm 이고 트렌치 폭은 16 nm 이다. 본 실시형태에서, 에칭층 (208) 은 웨이퍼 (216) 위에 있다. 다른 실시형태들에서, 에칭층은 웨이퍼일 수도 있다.
실리콘 기반 에칭층이 프로세싱 도구 (processing tool) 내에 배치된다 (단계 108). 도 3 은 본 발명의 일 실시형태에 따라 실리콘 에칭층을 에칭하는 프로세스를 수행하는데 사용될 수도 있는 플라즈마 프로세싱 시스템 (300) 의 예를 개략적으로 도시한다. 플라즈마 프로세싱 시스템 (300) 은 그 안에 플라즈마 프로세싱 챔버 (304) 를 갖는 플라즈마 반응기 (302) 를 포함한다. 정합 네트워크 (308) 에 의해 조정된 플라즈마 전력 공급기 (306) 가 전력 윈도우 (312) 부근에 위치한 TCP 코일 (310) 에 전력을 공급하여 플라즈마 프로세싱 챔버 (304) 내에 플라즈마 (314) 를 생성한다. TCP 코일 (상부 전력원)(310) 은 프로세싱 챔버 (304) 내에 균일한 확산 프로파일을 생성하도록 구성될 수도 있다. 예를 들어, TCP 코일 (310) 은 플라즈마 (314) 에서 도넛형 (toroidal) 전력 분포를 생성하도록 구성될 수도 있다. 전력 윈도우 (312) 는 TCP 코일 (310) 로부터 플라즈마 챔버 (304) 로 에너지를 통과시키면서, 플라즈마 챔버 (304) 로부터 TCP 코일 (310) 을 분리하도록 제공된다. 정합 네트워크 (318) 에 의해 조정된 웨이퍼 바이어스 전압 전력 공급기 (316) 는, 전극 (320) 에 의해 지지되는 웨이퍼 (322) 상에 바이어스 전압을 설정하도록 전극 (320) 에 전력을 제공한다. 펄스 제어기 (352) 는 바이어스 전압이 펄싱되게 한다. 펄스 제어기 (352) 는 정합 네트워크 (318) 와 기판 지지부 사이 또는 바이어스 전압 전력 공급기 (316) 와 정합 네트워크 (318) 사이 또는 제어기 (324) 와 바이어스 전압 전력 공급기 (316) 사이에 있을 수도 있고, 또는 일부 다른 구성에서 바이어스 전압이 펄싱되게 한다. 제어기 (324) 는 플라즈마 전력 공급기 (306) 및 웨이퍼 바이어스 전압 공급기 (316) 에 대한 지점들 (points) 을 설정한다.
플라즈마 전력 공급기 (306) 및 웨이퍼 바이어스 전압 전력 공급기 (316) 는 특정의 무선 주파수들, 예를 들어, 13.56 MHz, 27 MHz, 2 MHz, 400 kHz, 또는 이들의 조합에서 동작하도록 구성될 수도 있다. 플라즈마 전력 공급기 (306) 및 웨이퍼 바이어스 전력 공급기 (316) 는 원하는 프로세스 성능을 달성하기 위해서 일정 범위의 전력들을 공급하기에 적절한 사이즈로 형성될 수도 있다. 예를 들어, 본 발명의 일 실시형태에서, 플라즈마 전력 공급기 (306) 는 300 내지 10000 와트의 범위에서 전력을 공급할 수도 있으며, 웨이퍼 바이어스 전압 전력 공급기 (316) 는 10 내지 2000 V 범위의 바이어스 전압을 공급할 수도 있다. 또한, TCP 코일 (310) 및/또는 전극 (320) 은 2 개 이상의 하위-코일들 또는 하위-전극들로 이루어질 수도 있으며, 단일 전력 공급기에 의해 전력공급되거나 또는 다수의 전력 공급기들에 의해 전력공급될 수도 있다.
도 3 에 나타낸 바와 같이, 플라즈마 프로세싱 시스템 (300) 은 가스 소스/가스 공급 메커니즘 (330) 을 더 포함한다. 가스 소스는 제 1 컴포넌트 가스 소스 (332), 제 2 컴포넌트 가스 소스 (334), 및 선택적으로 추가적인 컴포넌트의 가스 소스 (336) 를 포함한다. 각종 성분의 가스들이 이하에서 논의될 것이다. 가스 소스들 (332, 334 및 336) 은 가스 유입구 (340) 를 통해 프로세싱 챔버 (304) 와 유체 소통한다. 가스 유입구는 챔버 (304) 내에 임의의 유리한 위치에 배치될 수도 있으며, 가스를 주입하는 임의의 형태를 취할 수도 있다. 그러나, 바람직하게, 가스 유입구는 프로세스 챔버 (304) 에서 다수의 구역들으로의 가스들의 각각의 흐름의 독립적인 조정을 가능하게 하는, "조정가능한 (tunable)" 가스 주입 프로파일을 생성하도록 구성될 수도 있다. 프로세스 가스들 및 부산물들은 압력 제어 밸브 (342) 및 펌프 (344) 를 통해서 챔버 (304) 로부터 제거되며, 그 밸브와 펌프는 또한 플라즈마 프로세싱 챔버 (304) 내에서 특정한 압력을 유지하도록 기능한다. 가스 소스/가스 공급 메커니즘 (330) 은 제어기 (324) 에 의해 제어된다. 램 리서치 코포레이션 (Lam Research Corporation) 의 Kiyo 시스템이 본 발명의 일 실시형태를 실시하는데 사용될 수도 있다.
도 4 는 본 발명의 실시형태들에서 사용되는 제어기 (324) 를 구현하기에 적합한 컴퓨터 시스템 (400) 을 나타내는 하이 레벨 블록도이다. 컴퓨터 시스템은 집적 회로, 인쇄 회로 보드, 및 소형 휴대형 디바이스로부터 거대 슈퍼 컴퓨터 까지이르는, 많은 물리적 형태들을 가질 수도 있다. 컴퓨터 시스템 (400) 은 하나 이상의 프로세서들 (402) 을 포함하며, (그래픽들, 텍스트, 및 다른 데이터를 디스플레이하기 위한) 전자 디스플레이 디바이스 (404), 주 메모리 (406) (예컨대, 랜덤 액세스 메모리 (RAM)), 저장 디바이스 (408) (예컨대, 하드 디스크 드라이브), 착탈식 저장 디바이스 (410) (예컨대, 광디스크 드라이브), 사용자 인터페이스 디바이스들 (412) (예컨대, 키보드들, 터치 스크린들, 키패드들, 마우스 또는 다른 포인팅 디바이스들 등), 및 통신 인터페이스 (414) (예컨대, 무선 네트워크 인터페이스) 를 추가로 포함할 수 있다. 통신 인터페이스 (414) 는 컴퓨터 시스템 (400) 과 외부 디바이스들 사이에서 링크를 통해 소프트웨어 및 데이터가 전달되도록 한다. 또한, 시스템은 전술한 디바이스들/모듈들이 접속되는 통신 기반구조 (416) (예컨대, 통신 버스, 크로스-오버 바 (cross-over bar), 또는 네트워크) 를 포함할 수도 있다.
통신 인터페이스 (414) 를 통해서 전달된 정보는 신호들, 예컨대, 전자, 전자기, 광학, 또는 신호들을 운반하는 통신 링크를 경유하여 통신 인터페이스 (414) 에 의해 수신가능한 다른 신호들의 형태일 수도 있고, 와이어 또는 케이블, 광섬유, 전화선, 셀룰러 폰 링크, 무선 주파수 링크, 및/또는 다른 통신 채널들을 이용하여 구현될 수도 있다. 그러한 통신 인터페이스에서는, 하나 이상의 프로세서들 (402) 이 전술된 방법 단계들을 수행하는 도중에 네트워크로부터 정보를 수신하거나, 또는 네트워크로 정보를 출력할 것으로 생각된다. 게다가, 본 발명의 방법 실시형태들은 오직 프로세서들 상에서 실행하거나 또는 프로세싱의 일부를 공유하는 원격 프로세서들과 함께, 인터넷과 같은 네트워크를 통해 실행할 수도 있다.
용어 "비일시적 컴퓨터 판독가능 매체" 는 주 메모리, 2 차 메모리, 착탈식 저장 디바이스, 및 저장 디바이스들, 예컨대 하드 디스크들, 플래시 메모리, 디스크 드라이브 메모리, CD-ROM 및 다른 형태들의 지속성 메모리와 같은 매체를 지칭하기 위해 일반적으로 사용되며, 일시적인 주제 (transitory subject matter), 예컨대, 반송파들 또는 신호들을 커버하는 것으로 해석되지 않아야 한다. 컴퓨터 코드의 예들은, 예컨대, 컴파일러에 의해 생성된 머신 코드, 및 해석기를 이용하여 컴퓨터에 의해 실행되는 더 높은 레벨 코드를 포함하는 파일들을 포함한다. 또한, 컴퓨터 판독가능 매체는 반송파로 구현된 컴퓨터 데이터 신호에 의해 송신되는, 그리고 프로세서에 의해 실행가능한 명령들의 시퀀스를 나타내는 컴퓨터 코드일 수도 있다.
펄싱된 바이어스를 이용한 메인 에칭이 제공되어 에칭층을 에칭한다 (단계 112). 도 5 는 펄싱된 바이어스를 이용한 메인 에칭의 더 상세한 플로우 차트이다. 메인 가스가 플라즈마 프로세싱 챔버 (304) 안으로 유동된다 (단계 504). RF 가 제공되어 메인 에칭 가스를 플라즈마로 형성한다 (단계 508). 펄싱된 바이어스가 제공되어 메인 에칭 가스로부터의 플라즈마로부터의 이온들을 에칭층으로 가속시킨다 (단계 512). 메인 에칭이 완료될 때, 메인 에칭 가스의 흐름이 정지된다 (단계 516). 도 2b 는 에칭 피처들을 형성하는 메인 에칭이 완료된 후의 스택 (200) 의 단면도이다. 메인 에칭 후에, 피처들의 깊이는 5:1 보다 큰 깊이 대 폭의 종횡비를 갖고, 이 피처들의 깊이의 적어도 85 % 가 에칭된다.
메인 에칭의 예는 300 sccm 의 HBr, 200 sccm 의 CF4, 및 30 sccm 의 O2 의 메인 에칭 가스를 플라즈마 프로세싱 챔버 (304) 안으로 제공한다 (단계 504). 20 mTorr 의 압력이 제공된다. 플라즈마 전력 공급기 (306) 는 13.56 MHz 에서 900 와트의 유도 RF 전력을 챔버에 제공하여 메인 에칭 가스를 플라즈마로 형성한다 (단계 508). 웨이퍼 바이어스 전압 전력 공급기 (316) 는 15 % 의 듀티 사이클로 850 볼트의 펄싱된 바이어스 (피크 대 피크) 를 웨이퍼 (216) 에 제공한다 (단계 512). 본 실시형태에서, 바이어스는 13.56 MHz 의 주파수를 갖고, 100 Hz 의 주파수에서 펄싱된다.
본 실시형태에서, 과도 에칭이 사용되어 피처들을 완전하게 만든다 (단계 116). 도 6 은 과도 에칭의 더 상세한 플로우 차트이다. 과도 에칭 가스가 플라즈마 프로세싱 챔버 안으로 유동된다 (단계 604). 과도 에칭 가스는 플라즈마로 형성된다 (단계 608). 바이어스가 웨이퍼에 인가된다 (단계 612). 과도 에칭 가스로부터의 플라즈마가 사용되어 실리콘 기반 에칭층을 에칭한다. 과도 에칭의 흐름이 정지된다 (단계 616).
과도 에칭 레시피의 예는 30 mTorr 의 압력을 제공한다. 가스 소스/가스 공급기 메커니즘은 200 sccm 의 HBr, 및 5 sccm 의 O2 를 플라즈마 프로세싱 챔버 (304) 안으로 제공한다 (단계 604). 플라즈마 전력 공급기 (306) 는 13.56 MHz 에서 700 와트의 유도 RF 전력을 챔버에 제공하여 과도 에칭 가스를 플라즈마로 형성한다 (단계 608). 웨이퍼 바이어스 전압 전력 공급기 (316) 는 300 볼트의 바이어스를 웨이퍼 (216) 에 제공한다 (단계 512). 일반적으로, 바이어스는 600 볼트 미만이다. 본 실시형태에서, 바이어스는 13.56 MHz 의 주파수를 갖는다.
도 2c 는 에칭이 완료되어 에칭 피처들 (220) 를 완전하게 만든 후의 에칭층 (208) 의 단면도이다. 본 예에서, 에칭이 완료된 후에 하드 마스크 (204) 의 일부가 남아 있다. 다른 예들에서, 하드 마스크 (204) 는 에칭 동안 완전히 제거된다. 본 예에서, 과도 에칭은 피처들의 깊이의 25 % 이하를 에칭한다.
이론에 속박되지 않고, 21 nm 이하의 폭을 갖고 5:1 보다 큰 종횡비들을 갖는 피처들을 에칭하는 저 전압 바이어스에 대해 에칭 정지가 직면되고, 이는 21 nm 미만의 폭들 및 예컨대 5:1 보다 큰 높은 종횡비들을 갖는 피처들의 형성을 방지하는 것으로 여겨진다. 21 nm 이하의 폭을 갖는 피처들에 높은 종횡비의 에칭을 제공하기 위해서 600 볼트 보다 큰 바이어스 전압이 필요하다는 것을 알아냈다. 더 바람직하게, 바이어스 전압은 600 볼트와 1500 볼트 사이이다. 가장 바람직하게, 바이어스 전압은 650-1,200 볼트 사이이다.
높은 바이어스 전압이 보잉 (bowing) 과 같은 측벽 손상을 야기하고 하드 마스크를 매우 빠르게 침식시킨다는 것을 알아 냈다. 뜻밖에, 낮은 듀티 사이클로 바이어스를 펄싱하는 것은 측벽 손상 및 하드 마스크 침식을 감소시키면서 21 nm 보다 크지 않은 폭들을 갖는 높은 종횡비의 피처들의 에칭을 허용한다는 것을 알아 냈다. 낮은 듀티 사이클 펄싱은 고 전압의 바이어스 사이에 시간을 제공하여 부산물에 의한 에칭이 측벽 및 하드 마스크를 패시베이팅하는 것을 허용하는 것으로 여겨진다. 그러한 패시베이션은 하드 마스크 및 측벽들 상에 부산물들에 의한 에칭의 증착을 형성하는 단계를 포함할 수도 있다. 그러한 패시베이션은 고 종횡비의 좁은 피처들의 에칭을 허용하면서 측벽 프로파일을 향상시키고 에칭 마스크 침식을 감소시킨다는 것을 알아냈다. 바람직하게, 듀티 사이클은 45 % 미만이다. 더 바람직하게, 듀티 사이클은 30 % 미만이다. 가장 바람직하게, 듀티 사이클은 5 % 내지 20 % 이다. 30 % 의 듀티 사이클은 바이어스가 있는 그리고 바이어스가 없는 전체 사이클에 대해 정의되고, 바이어스는 사이클 시간의 30 % 동안 제공된다. 바람직하게, 바이어스는 1 Hz 내지 20 kHz 의 주파수에서 펄싱된다. 더 바람직하게, 바이어스는 10 Hz 내지 1,000 Hz 에서 펄싱된다. 바람직한 실시형태에서, 바이어스는 13.56 MHz 의 RF 주파수를 이용하여 제공되었다.
뜻밖에, 400 kHz 의 RF 주파수를 사용한 바이어스를 제공하는 것이 용납할 수 없는 결과들을 제공한다는 것을 알아냈다. 더 일반적으로, 적어도 2 MHz 의 RF 주파수를 이용한 바이어스가 제공된다. 더 바람직하게, 바이어스 주파수는 8 MHz 와 18 MHz 사이이다.
펄싱된 바이어스를 제공함으로써, 에칭 가스와 증착 가스 사이를 교번할 수도 있는, 가스 조절을 사용하는 대신에 가스 화학물질 (chemistry) 의 흐름이 일관될 수도 있다. 바이어스를 펄싱하는 것은 가스 조절에 비해 더 빠른 사이클 시간을 허용하고, 이는 가스 조절 프로세스보다 더 빠른 에칭 프로세스를 허용한다. 바람직하게, 피처의 50 % 보다 많이 에칭되는 동안 가스 화학물질은 일정하게 유지된다. 더 바람직하게, 피처의 80 % 보다 많이 에칭되는 동안 가스 화학물질은 일정하게 유지된다. 그러한 낮은 듀티 사이클이 비효율적인 것으로 보여질 수도 있기 때문에, 그러한 낮은 듀티 사이클을 이용하는 것이 명백하지 않을 것이다.
마스크의 침식을 감소시킴으로써, 본 발명의 실시형태는 에칭이 진행됨에 따른 라인들의 좁아짐 또는 공간들의 확대와 같은 라인 CD 의 변화를 감소시킨다. 또한, 본 발명의 실시형태는 측벽 보잉을 방지하고, 이는 더욱 직선이고 더욱 수직한 측벽들을 초래한다.
바람직하게, 피처 폭은 21 nm 이하이다. 더 바람직하게, 피처 폭은 16 nm 이하이다. 바람직하게, 종횡비는 적어도 5:1 이다. 더 바람직하게, 종횡비는 15:1 보다 크다.
다른 실시형태에서, 에칭층은 다른 재료들일 수도 있다. 바람직하게, 에칭층은 실리콘 기반, 탄소 기반, 또는 도전성 재료이다. 더 바람직하게, 에칭층은 실리콘, 탄소, 또는 텅스텐이다. 가장 바람직하게, 에칭층은 실리콘 또는 텅스텐이다.
실리콘을 에칭하기 위한 대안의 메인 에칭 가스 화학물질은 Cl2 의 흐름을 제공한다. 텅스텐을 에칭하기 위한 메인 에칭 가스 화학물질은 CF4/O2/NF3 이다. 탄소를 에칭하기 위해 메인 에칭에서 사용된 에칭 화학물질은 O2 이다.
일반적으로, 과도 에칭은 에칭 정지층에 대하여 에칭층을 더욱 선택적으로 에칭한다. 600 볼트 미만의 바이어스를 제공하여 증가된 선택도를 제공한다. 일 실시형태에서, 과도 에칭 바이어스는 펄싱되지 않는다.
다른 실시형태에서, 메인 에칭은 피처들을 완전히 에칭하므로, 과도 에칭이 이용되지 않거나 필요 없다.
16nm 의 피처 폭들 및 5:1 보다 큰 종횡비들의 피처를 에칭하기 위한 본 발명의 실시형태들과 종래 기술을 비교하기 위한 실험들이 수행되었다. 메인 에칭 및 100 % 과도 에칭을 이용한 종래 기술의 에칭 프로세스들을 이용하면, 모든 피처들이 완전하게 에칭되지 않는다는 것을 알아냈다. 이는 에칭 정지로 인한 것으로 여겨진다. 15% 과도 에칭을 이용한 본 발명의 실시형태를 이용하면, 피처들 전부가 완전하게 에칭된다는 것을 알아냈다.
감소된 피처 및 라인 폭들을 제공함으로써 라인들의 피치가 감소되어 작은 면적에 더 많은 메모리 디바이스들을 허용한다.
본 발명을 수개의 바람직한 실시형태들을 통해 설명하였지만, 본 발명의 범위 내에 들어가는 변경들, 치환들, 및 대체 균등물들이 존재한다. 또한, 본 발명의 방법들 및 장치들을 구현하는 많은 대안의 방법들이 있음에 주목해야 한다. 따라서, 다음의 첨부된 청구범위는 모든 이러한 변경들, 치환들, 및 대체 균등물들을 포함하여, 본 발명의 진정한 사상 및 범위 내에 있는 것으로 해석되도록 의도된다.

Claims (17)

  1. 플라즈마 프로세싱 챔버에서 패터닝된 마스크를 통해 에칭층 안으로 피처들을 에칭하는 방법으로서,
    상기 플라즈마 프로세싱 챔버 안으로 메인 에칭 가스를 유동시키는 단계;
    상기 메인 에칭 가스를 메인 에칭 플라즈마로 형성하는 단계;
    600 볼트보다 큰 바이어스를 제공하는 단계; 및
    45 % 미만의 듀티 사이클로 1 Hz 와 20 kHz 사이의 주파수에서 상기 바이어스를 펄싱하는 (pulsing) 단계를 포함하는, 에칭층 안으로 피처들을 에칭하는 방법.
  2. 제 1 항에 있어서,
    상기 바이어스를 제공하는 단계는 적어도 2 MHz 의 바이어스 주파수에서 상기 바이어스를 제공하는, 에칭층 안으로 피처들을 에칭하는 방법.
  3. 제 2 항에 있어서,
    상기 바이어스는 기판 지지부에 제공되는, 에칭층 안으로 피처들을 에칭하는 방법.
  4. 제 3 항에 있어서,
    상기 피처들은 25 nm 이하의 폭을 갖는, 에칭층 안으로 피처들을 에칭하는 방법.
  5. 제 4 항에 있어서,
    상기 피처들은 적어도 5:1 의 높이 대 폭 종횡비를 갖는, 에칭층 안으로 피처들을 에칭하는 방법.
  6. 제 5 항에 있어서,
    상기 에칭층은 텅스텐, 탄소, 또는 실리콘 중 적어도 하나를 포함하는, 에칭층 안으로 피처들을 에칭하는 방법.
  7. 제 5 항에 있어서,
    상기 메인 에칭 가스를 제공하는 단계는 메인 에칭 동안 일정한 가스 흐름을 제공하고, 상기 피처들의 적어도 80 % 가 상기 메인 에칭 동안 에칭되는, 에칭층 안으로 피처들을 에칭하는 방법.
  8. 제 7 항에 있어서,
    상기 바이어스를 제공하는 단계는, 8 MHz 와 18 MHz 사이의 바이어스 주파수에서 상기 바이어스를 제공하는, 에칭층 안으로 피처들을 에칭하는 방법.
  9. 제 5 항에 있어서,
    상기 바이어스 전압은 650 볼트와 1200 볼트 사이인, 에칭층 안으로 피처들을 에칭하는 방법.
  10. 제 5 항에 있어서,
    상기 메인 에칭 가스를 메인 에칭 플라즈마로 형성하는 단계는, 유도 결합된 RF 전력 신호를 상기 플라즈마 프로세싱 챔버 안으로 제공하여 상기 메인 에칭 가스를 에너자이징하는 단계를 포함하는, 에칭층 안으로 피처들을 에칭하는 방법.
  11. 제 5 항에 있어서,
    에칭 정지층에 대하여 상기 에칭층을 더욱 선택적으로 에칭하는 과도 에칭을 제공하는 단계를 더 포함하고,
    상기 과도 에칭을 제공하는 단계는,
    상기 플라즈마 프로세싱 챔버 안으로 과도 에칭 가스를 제공하는 단계;
    상기 과도 에칭 가스를 과도 에칭 플라즈마로 형성하는 단계; 및
    600 볼트 미만의 바이어스를 제공하는 단계를 포함하는, 에칭층 안으로 피처들을 에칭하는 방법.
  12. 제 2 항에 있어서,
    상기 듀티 사이클은 30 % 미만인, 에칭층 안으로 피처들을 에칭하는 방법.
  13. 제 2 항에 있어서,
    상기 바이어스 전압은 650 볼트와 1200 볼트 사이인, 에칭층 안으로 피처들을 에칭하는 방법.
  14. 제 2 항에 있어서,
    상기 메인 에칭 가스를 메인 에칭 플라즈마로 형성하는 단계는, 상기 플라즈마 프로세싱 챔버 안으로 유도 결합된 RF 전력 신호를 제공하여 상기 메인 에칭 가스를 에너자이징하는 단계를 포함하는, 에칭층 안으로 피처들을 에칭하는 방법.
  15. 제 1 항에 있어서,
    상기 바이어스를 제공하는 단계는 8 MHz 와 18 MHz 사이의 바이어스 주파수에서 상기 바이어스를 제공하는, 에칭층 안으로 피처들을 에칭하는 방법.
  16. 플라즈마 프로세싱 챔버에서 패터닝된 마스크를 통해 실리콘층 안으로 피처들을 에칭하는 방법으로서,
    상기 플라즈마 프로세싱 챔버 안으로 메인 에칭 가스를 제공하는 단계;
    상기 플라즈마 프로세싱 챔버 안으로 유도 결합된 RF 신호를 제공하여 상기 메인 에칭 가스를 메인 에칭 플라즈마로 형성하는 단계;
    2 MHz 보다 큰 주파수를 갖는 RF 신호를 통해 600 볼트보다 큰 바이어스를 제공하는 단계; 및
    30 % 미만의 듀티 사이클로 1 Hz 와 20 kHz 사이의 주파수에서 상기 바이어스를 펄싱하는 (pulsing) 단계를 포함하는, 실리콘층 안으로 피처들을 에칭하는 방법.
  17. 에칭층을 에칭하기 위한 장치로서,
    플라즈마 프로세싱 챔버;
    상기 플라즈마 프로세싱 챔버에 접속된 가스 소스;
    상기 플라즈마 프로세싱 챔버에 접속되어, 플라즈마를 형성하기 위해 상기 플라즈마 프로세싱 챔버를 에너자이징하는 전력원;
    상기 플라즈마 프로세싱 챔버에 접속되어, 1 Hz 와 20 kHz 사이의 주파수에서 펄싱되는, 2 MHz 보다 큰 주파수를 갖는 600 볼트보다 큰 바이어스를 제공하기 위해 펄싱된 바이어스 전력원을 제공하기 위한 바이어스 전력원을 포함하는, 에칭 장치.
KR1020120109144A 2011-10-04 2012-09-28 펄싱된 바이어스로 에칭 KR20130036713A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/252,813 US9059116B2 (en) 2007-11-29 2011-10-04 Etch with pulsed bias
US13/252,813 2011-10-04

Publications (1)

Publication Number Publication Date
KR20130036713A true KR20130036713A (ko) 2013-04-12

Family

ID=47992956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120109144A KR20130036713A (ko) 2011-10-04 2012-09-28 펄싱된 바이어스로 에칭

Country Status (4)

Country Link
US (1) US9059116B2 (ko)
KR (1) KR20130036713A (ko)
SG (2) SG189609A1 (ko)
TW (1) TWI562227B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI473163B (zh) * 2010-09-15 2015-02-11 Tokyo Electron Ltd A plasma etching processing apparatus, a plasma etching processing method, and a semiconductor device manufacturing method
US20140051256A1 (en) * 2012-08-15 2014-02-20 Lam Research Corporation Etch with mixed mode pulsing
CN103531429B (zh) * 2013-10-31 2016-03-02 中微半导体设备(上海)有限公司 等离子体刻蚀装置及其刻蚀方法
CN104752331B (zh) * 2013-12-31 2018-08-07 中微半导体设备(上海)有限公司 一种硅通孔刻蚀方法
US10164108B2 (en) 2014-10-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same
US10763083B2 (en) 2017-10-06 2020-09-01 Lam Research Corporation High energy atomic layer etching
KR102642011B1 (ko) 2018-03-30 2024-02-27 램 리써치 코포레이션 내화성 금속들 및 다른 고 표면 결합 에너지 재료들의 원자 층 에칭 및 평활화 (smoothing)

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2918892B2 (ja) 1988-10-14 1999-07-12 株式会社日立製作所 プラズマエッチング処理方法
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JP3799073B2 (ja) 1994-11-04 2006-07-19 株式会社日立製作所 ドライエッチング方法
US5705433A (en) 1995-08-24 1998-01-06 Applied Materials, Inc. Etching silicon-containing materials by use of silicon-containing compounds
US6902683B1 (en) 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
EP1357584A3 (en) 1996-08-01 2005-01-12 Surface Technology Systems Plc Method of surface treatment of semiconductor substrates
US20010051438A1 (en) * 1997-06-25 2001-12-13 Samsung Electronics Process and apparatus for dry-etching a semiconductor layer
KR100521120B1 (ko) * 1998-02-13 2005-10-12 가부시끼가이샤 히다치 세이사꾸쇼 반도체소자의 표면처리방법 및 장치
KR100528685B1 (ko) 1998-03-12 2005-11-15 가부시끼가이샤 히다치 세이사꾸쇼 시료의 표면 가공방법
US6251791B1 (en) 1999-07-20 2001-06-26 United Microelectronics Corp. Eliminating etching microloading effect by in situ deposition and etching
US6716758B1 (en) * 1999-08-25 2004-04-06 Micron Technology, Inc. Aspect ratio controlled etch selectivity using time modulated DC bias voltage
KR20020044001A (ko) 2000-12-05 2002-06-14 윤종용 반도체 장치의 미세 패턴들간의 갭을 채우는 절연층형성방법
JP2003282547A (ja) 2002-03-26 2003-10-03 Ulvac Japan Ltd 高選択比かつ大面積高均一プラズマ処理方法及び装置
US6700090B2 (en) * 2002-04-26 2004-03-02 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US6759340B2 (en) * 2002-05-09 2004-07-06 Padmapani C. Nallan Method of etching a trench in a silicon-on-insulator (SOI) structure
US7008877B2 (en) * 2003-05-05 2006-03-07 Unaxis Usa Inc. Etching of chromium layers on photomasks utilizing high density plasma and low frequency RF bias
US7682985B2 (en) 2004-03-17 2010-03-23 Lam Research Corporation Dual doped polysilicon and silicon germanium etch
US7879510B2 (en) 2005-01-08 2011-02-01 Applied Materials, Inc. Method for quartz photomask plasma etching
US7547636B2 (en) * 2007-02-05 2009-06-16 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
US7718538B2 (en) * 2007-02-21 2010-05-18 Applied Materials, Inc. Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates
KR101555725B1 (ko) * 2007-11-29 2015-09-25 램 리써치 코포레이션 마이크로로딩을 제어하기 위한 펄스화된 바이어스 플라즈마 프로세스
KR101588909B1 (ko) 2007-12-21 2016-02-12 램 리써치 코포레이션 실리콘 구조의 제조 및 프로파일 제어를 이용한 딥 실리콘 에칭
US8475673B2 (en) * 2009-04-24 2013-07-02 Lam Research Company Method and apparatus for high aspect ratio dielectric etch
US8404598B2 (en) * 2009-08-07 2013-03-26 Applied Materials, Inc. Synchronized radio frequency pulsing for plasma etching
US8658541B2 (en) * 2010-01-15 2014-02-25 Applied Materials, Inc. Method of controlling trench microloading using plasma pulsing
US8809199B2 (en) * 2011-02-12 2014-08-19 Tokyo Electron Limited Method of etching features in silicon nitride films
US8999184B2 (en) * 2012-08-03 2015-04-07 Lam Research Corporation Method for providing vias

Also Published As

Publication number Publication date
US20130084708A1 (en) 2013-04-04
SG189609A1 (en) 2013-05-31
TW201324611A (zh) 2013-06-16
TWI562227B (en) 2016-12-11
SG10201502123UA (en) 2015-05-28
US9059116B2 (en) 2015-06-16

Similar Documents

Publication Publication Date Title
KR20130036713A (ko) 펄싱된 바이어스로 에칭
KR20140023219A (ko) 혼합된 모드 펄싱을 갖는 식각
US20130267097A1 (en) Method and apparatus for forming features with plasma pre-etch treatment on photoresist
US9530658B2 (en) Continuous plasma etch process
KR101919641B1 (ko) 높은 에칭 레이트를 제공하기 위한 방법
KR102070459B1 (ko) 평활 측벽의 급속 교번 에칭 프로세스를 위한 제어된 가스 혼합
KR20200084366A (ko) 실리콘 옥사이드 실리콘 나이트라이드 스택 계단 단차 (stair step) 에칭
TWI571928B (zh) 藉由氬濺鍍之硬遮罩臨界尺寸控制方法
KR102595435B1 (ko) 패턴 붕괴를 방지하기 위한 에칭 후 처리
KR102148036B1 (ko) 비아 제공 방법
US9607848B2 (en) Etch process with pre-etch transient conditioning
KR102658744B1 (ko) 섀도우 트림 라인 에지 거칠기 감소
US8906248B2 (en) Silicon on insulator etch
US20140030893A1 (en) Method for shrink and tune trench/via cd
KR20200118354A (ko) 반도체 프로세싱을 위한 실리콘-기반 증착

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right