TWI473163B - A plasma etching processing apparatus, a plasma etching processing method, and a semiconductor device manufacturing method - Google Patents

A plasma etching processing apparatus, a plasma etching processing method, and a semiconductor device manufacturing method Download PDF

Info

Publication number
TWI473163B
TWI473163B TW100132914A TW100132914A TWI473163B TW I473163 B TWI473163 B TW I473163B TW 100132914 A TW100132914 A TW 100132914A TW 100132914 A TW100132914 A TW 100132914A TW I473163 B TWI473163 B TW I473163B
Authority
TW
Taiwan
Prior art keywords
plasma
etching
bias power
substrate
gas
Prior art date
Application number
TW100132914A
Other languages
English (en)
Other versions
TW201234474A (en
Inventor
Toshihisa Nozawa
Masaru Sasaki
Jun Hashimoto
Shota Yoshimura
Toshihisa Ozu
Tetsuya Nishizuka
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201234474A publication Critical patent/TW201234474A/zh
Application granted granted Critical
Publication of TWI473163B publication Critical patent/TWI473163B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

電漿蝕刻處理裝置、電漿蝕刻處理方法及半導體元件製造方法
本發明係關於一種電漿蝕刻處理裝置、電漿蝕刻處理方法、以及半導體元件製造方法，尤其係關於一種對被處理基板進行蝕刻處理之電漿蝕刻處理裝置、使用此種電漿蝕刻處理裝置之電漿蝕刻處理方法、以及對被處理基板進行蝕刻處理所製造之半導體元件之製造方法。
LSI(Large Scale Integrated circuit)、MOS(Metal Oxide Semiconductor)電晶體等半導體元件係對於被處理基板之半導體基板(晶圓)施以蝕刻、CVD(Chemical Vapor Deposition)、濺鍍等處理所製造者。關於蝕刻、CVD、濺鍍等處理有其能量供給源使用電漿之處理方法，亦即有電漿蝕刻、電漿CVD、電漿濺鍍等。
此處，關於蝕刻之際，使得所形成之溝槽部與孔部之各底部能實質地同時到達阻蝕膜之蝕刻方法的技術係揭示於日本特開2008-53516號公報(專利文獻1)。
習知技術文獻
專利文獻1　日本特開2008-53516號公報
針對使用專利文獻1所揭示之裝置來對被處理基板進行蝕刻之情況簡單做說明。首先，於作為被處理基板之矽基板上例如形成阻劑罩體(resist mask)後，形成作為截面矩形狀之硬罩體的罩體層。然後，將形成有罩體層之被處理基板支撐在電漿蝕刻處理裝置內之支撐台上。之後，於既定之壓力環境下，將電漿處理用氣體供給至處理容器內，利用由微波等所產生之電漿來進行蝕刻。如此般，可得到所希望之形狀、例如未形成罩體層之部分後續成為絕緣層之淺溝槽之形狀。
此處，關於被處理基板之蝕刻處理恐會發生以下問題。亦即，於蝕刻處理時，理想情況下所形成之截面矩形狀之罩體層維持在原形狀，具體而言，形成矩形狀之角落部和挾持在角落部間之平坦部同樣地以朝下方被削除之狀態殘存。但是，例如當使用異向性高之蝕刻氣體來進行蝕刻之情況，恐會僅有罩體層之角落部被積極地蝕刻掉。如此一來，結果原先應於罩體層間形成之溝槽形狀部分，因蝕刻而形成之溝槽之側壁恐會成為錐面狀、亦即成為傾斜。此種形狀並非所希望者。
本發明之目的在於提供一種可更正確地蝕刻出所希望之形狀的電漿蝕刻處理裝置。
本發明之其他目的在於提供一種可更正確地蝕刻出所希望之形狀的電漿蝕刻處理方法。
本發明之其他目的在於提供一種可更正確地蝕刻出所希望之形狀的半導體元件之製造方法。
本發明之電漿蝕刻處理裝置，係以所產生之電漿來對被處理基板進行蝕刻處理；其特徵在於具備有：處理容器，係於其內部對被處理基板進行電漿處理；氣體供給部，係對該處理容器內供給電漿處理用氣體；支撐台，係配置於該處理容器內，於其上支撐該被處理基板；微波產生器，係產生電漿激發用微波；電漿產生機構，係使用由該微波產生器所產生之微波來於該處理容器內產生電漿；壓力調整機構，係調整該處理容器內之壓力；偏壓電力供給機構，係對該支撐台供給交流偏壓電力；以及控制機構，係以使得該偏壓電力供給機構之交流偏壓電力交互地反覆停止與供給之方式來進行控制。
本發明之其他發明，係一種電漿蝕刻處理方法，係使用電漿蝕刻處理裝置而藉由所產生之電漿來對被處理基板進行蝕刻處理；該電漿蝕刻處理裝置係具備有：處理容器，係於其內部對被處理基板進行電漿處理；氣體供給部，係對該處理容器內供給電漿處理用氣體；支撐台，係配置於該處理容器內，於其上支撐該被處理基板；微波產生器，係產生電漿激發用微波；電漿產生機構，係使用由該微波產生器所產生之微波來於該處理容器內產生電漿；以及壓力調整機構，係調整該處理容器內之壓力；其中係以使得該偏壓電力供給機構之交流偏壓電力交互地反覆停止與供給之方式來進行控制，而對該支撐台供給交流偏壓電力來對該被處理基板進行蝕刻處理。
此外，本發明之其他發明係一種半導體元件製造方法，係以於支撐在支撐台上之矽基板上所設之氮化矽為罩體來進行電漿蝕刻而製造半導體元件；其特徵在於包含下述製程：於蝕刻該矽基板之際，以具氧原子之氣體的濃度相對於電漿處理用氣體全體成為0.05%以上、5%以下之方式來供給該電漿處理用氣體之製程；以及，以交流偏壓電力之供給時間(a)相對於交流偏壓電力之供給時間(a)與停止時間相加之時間(b)之比亦即工作比(a/b)成為高於0.5且低於1.0之方式來控制對該支撐台所供給之偏壓電力之製程。
此外，本發明之又一發明係一種電漿蝕刻方法，係對被支撐在支撐台上之被處理基板以所產生之電漿來對被處理基板進行電漿蝕刻處理；其特徵在於包含下述製程：將蝕刻氣體以及具有使得反應副產物進行自由基氧化而改質之作用的氣體供給至處理容器內來生成電漿之製程；將該被處理基板以蝕刻來削除之製程；使得被沉積之反應副產物進行自由基氧化來改質之製程；以及，調整被施加於支撐該被處理基板之支撐台上的偏壓電力當中之交流偏壓電力之供給時間(a)相對於交流偏壓電力之供給時間(a)與停止時間相加之時間(b)之比亦即工作比(a/b)以及該偏壓電力之頻率，來控制該反應副產物之沉積量之製程。
依據此種電漿蝕刻處理裝置、電漿蝕刻處理方法、以及半導體元件製造方法，於蝕刻處理時，可更正確地蝕刻出所希望之形狀。
以下參照圖式說明本發明之實施形態。首先，針對本發明之一實施形態之電漿蝕刻處理裝置之構成來說明。圖1係示意顯示本發明之一實施形態之電漿蝕刻處理裝置之構成之概略截面圖。圖2係從板厚方向觀看圖1所示電漿蝕刻處理裝置所具備之槽形天線板之圖。
參照圖1以及圖2，電漿蝕刻處理裝置11係以微波作為電漿源之微波電漿蝕刻處理裝置。電漿蝕刻處理裝置11係具備有：處理容器12，其內部具有對被處理基板W進行電漿處理之處理空間；氣體供給部13，係對處理容器12內供給電漿處理用氣體等；支撐台14，係設於處理容器12內，其上用以支撐被處理基板W；微波產生器15，係設於處理容器12外部，可產生電漿激發用微波；導波管16以及同軸導波管17，將由微波產生器15所產生之微波導入處理容器12內；介電體板18，係連結於同軸導波管17之下方端部，將利用同軸導波管17所導入之微波朝徑向傳遞；槽形天線板20，係配置於介電體板18之下方側，具有複數個將介電體板18所傳遞之微波加以輻射之狹縫(長孔)19；介電體窗21，係配置於槽形天線板20之下方側，將從狹縫19所輻射之微波作徑向傳遞且穿透處理容器12內；以及控制部(未圖示)，用以控制電漿蝕刻處理裝置11全體。控制部係控制包括氣體供給部13之氣體流量、處理容器12內之溫度等用以對被處理基板W進行電漿處理之程序條件。此外，控制部於蝕刻處理時，針對後述偏壓電力供給機構之交流偏壓電力，係以交互反覆進行停止以及供給的方式做控制之控制機構來動作。此外，電漿蝕刻處理裝置11包含有進行處理容器12內之減壓的TMP(Turbo Molecular Pump：渦輪分子泵)(未圖示)等，控制部亦作為壓力調整機構而動作，以控制TMP之動作狀態等而將處理容器12內之壓力調整為包括真空之既定壓力。此外，基於容易理解之觀點，於圖1中係概略顯示狹縫19之開口形狀。
處理容器12包括有：底部22，係位於支撐台14之下方側；側壁23，係從底部22之外周朝上方延伸；以及環狀構件24，係以載置於側壁23上方側的方式被配置，其上可載置介電體窗21。側壁23係圓筒狀。於處理容器12之底部22設有排氣用排氣孔25。處理容器12之上部側呈開口，且處理容器12藉由配置於處理容器12上部側之介電體窗21、以及介於介電體窗21與處理容器12(具體而言係構成處理容器12之環狀構件24)之間的密封構件之O型環26而可被密封。
於支撐台14，RF(radio frequency)偏壓用高頻電源27係經由匹配單元28而電性連接於支撐台14之電極。做為此偏壓電力供給機構之高頻電源27係將適於控制被拉入被處理基板W之離子的能量之一定頻率(例如13.56MHz之高頻)以既定功率來輸出而供給於支撐台14側。匹配單元28係收容有用以對高頻電源27側之阻抗與主要為電極、電漿、處理容器12等負荷側之阻抗之間進行整合之整合器，於此整合器中包含有自偏壓生成用阻隔電容器。關於供給於支撐台14側之偏壓的詳細內容將於後述。此外，支撐台14相對於底部22呈現絕緣。此外，雖未圖示，惟亦可具備支撐被處理基板W之支持機構、進行溫度調節之溫度調節機構。
氣體供給部13係包括有：中心氣體供給部32，具有朝向被處理基板W之中央供給氣體之氣體供給口31；以及，外側氣體供給部35，係由圓環狀中空狀構件33所構成，具有朝向徑向內側供給氣體之氣體供給口34。中心氣體供給部32以及外側氣體供給部35係分別從處理容器12外對處理容器12內供給電漿處理用氣體等。關於從氣體供給口31,34所供給之氣體之分別流動方向係以圖1中之箭頭F1 以及F2 來圖示。此外，關於從中心氣體供給部32以及外側氣體供給部35所供給之氣體流量比等可任意選擇，例如，當然可完全不從中心氣體供給部32供給氣體，而僅從外側氣體供給部35對處理容器12內供給氣體。
具有微波整合器36之微波產生器15係經由以中心導體37以及外周導體38所構成之同軸導波管17以及模式轉換器39而連接於導入微波之導波管16上游側。構成同軸導波管17且皆為圓筒狀之中心導體37以及外周導體38係使得徑向中心一致，並取出中心導體37外徑面與外周導體38內徑面之間隔，延伸於圖1中之紙面上下方向來配置著。例如，由微波產生器15所產生之TE模式之微波係通過導波管16而藉由模式轉換器39來轉換為TEM模式，而傳遞於同軸導波管17。於微波產生器15所產生之微波頻率係選擇例如2.45GHz。
槽形天線板20為薄板狀、圓板狀。槽形天線板20在板厚方向之兩面皆為平坦面。於槽形天線板20設有複數個貫通板厚方向之複數狹縫19。狹縫19，在特定方向上長之第一狹縫41與在和第一狹縫41為正交方向上長之第二狹縫42係相鄰成對形成。具體而言，相鄰之2個狹縫41,42成對，以成為大致八字形的方式來配置。亦即，槽形天線板20具有由在特定方向上延伸之第一狹縫41與相對於特定方向在垂直方向上延伸之第二狹縫42所構成之狹縫對43。此外，關於狹縫對43之一例係以圖2中虛線所示之區域來圖示。
所設之狹縫對43大致區分為配置於內周側之內周側狹縫對群44以及配置於外周側之外周側狹縫對群45。於內周側狹縫對群44，7對狹縫對43分別於圓周方向上等間隔配置著。於外周側狹縫對群45，28對狹縫對43係分別於圓周方向上等間隔配置著。於槽形天線板20之徑向中央也設有貫通孔46。槽形天線板20具有以徑向中心47為中心之旋轉對稱性。
介電體窗21為大致圓板狀，具有既定板厚。介電體窗21係以介電體所構成，介電體窗21之具體材質可舉出石英、氧化鋁等。介電體窗21係以圖1之下側載放於環狀構件24上的方式氣密地裝設於電漿蝕刻處理裝置11。介電體窗21當中之當具備於電漿蝕刻處理裝置11之際成為生成電漿側之下面48的徑向外側區域係相連成環狀，並設有在介電體窗21之板厚方向內方側、此處係朝向圖1之紙面上方凹陷為錐面狀之介電體窗凹部49。藉由此介電體窗凹部49，於介電體窗21之徑向外側區域形成使得介電體窗21之厚度連續地變化之區域，而可形成一共振區域，其具有之厚度係適合於生成電漿之各種程序條件。如此一來，可因應於各種程序條件來確保介電體窗21之下部區域之電漿的高安定性。
由微波產生器15所產生之微波係通過同軸導波管17而傳遞至介電體板18，從設置於槽形天線板20之複數狹縫19朝介電體窗21進行輻射。穿透介電體窗21之微波係於介電體窗21正下方產生電場，而於處理容器12內生成電漿。於介電體窗21之正下方所生成之電漿係朝遠離介電體窗21之方向、亦即朝支撐台14之方向擴散而去。此外，在以擴散後之電漿所形成且包含載置於支撐台14之被處理基板W的電漿擴散區域來對被處理基板W進行電漿蝕刻處理等電漿處理。電漿蝕刻處理裝置11中用於處理之微波電漿，係將使用上述槽形天線板20之電漿蝕刻處理裝置稱為RLSA(Radial Line Slot Antenna：輻線槽形天線)方式之電漿蝕刻處理裝置。依據此種電漿蝕刻處理裝置11，能以相對低之電子溫度以及相對高之電子密度來進行電漿處理，故可抑制處理時對被處理基板W之電漿損傷，能進行高速之處理。
此外，於蝕刻所使用之氣體所含者除了有例如Ar(氬)氣體般惰性氣體、含O(氧)原子之O2 氣體以外，尚有HBr氣體、BCl3 氣體、CF3 I氣體、CH2 F2 氣體、CH3 F氣體等。此外，若使用氣體分子構造中含有大量H(氫)原子之氣體，則有生成蒸氣壓低之化合物成為反應副產物之傾向。此外，蝕刻對象物具體而言可舉出例如矽(Si)。此外，雖隨蝕刻所使用之氣體而有各種不同情況，惟以矽為對象物進行蝕刻之情況之反應副產物可舉出例如SiBrO、SiBr、SiI、SiClO等。
其次，針對使用此種電漿蝕刻處理裝置11來對被處理基板以電漿進行蝕刻處理之情況做說明。近期從元件微細化之觀點考量，有時有於元件分離區域形成STI之情況。首先，針對於STI形成製程中進行蝕刻至所希望之形狀(亦即所謂的理想形狀)之情況來簡單說明。
圖3、圖4以及圖5係此情況之被處理基板之一部份之概略截面圖。首先，參照圖3，於被處理基板之矽基板5l上形成作為截面矩形狀硬罩體之罩體層52a、52b。之後，進行蝕刻處理。於此種情況下，形成有罩體層52a之部位如圖4所示般，不論在角落部53a、53b或是位於角落部53a、53b間之平坦部54都以不發生局部性削除為理想。亦即，於蝕刻中，罩體層52a、52b幾乎不會被削除或是於罩體層52a、52b之上側各部會往圖4之下方被均等地削除為佳。此外，打算於罩體層52a、52b間所形成之溝槽55係朝垂直方向被削除而逐漸形成。最終而言，成為圖5所示形狀，此形狀為理想者。亦即，較佳為構成溝槽55之左右兩側之側壁56a、56b為在圖5之上下方向直直地延伸之形狀，且關於位於側壁56a、56b最下端之和側壁56a、56b一同構成溝槽55之底壁57也為往左右方向直直地延伸之形狀。
但是，例如當使用異向性高之蝕刻氣體之情況，如圖6所示般，受到蝕刻之影響，罩體層52a、52b也會逐漸被削除，於此情況下，罩體層之角落部53a、53b會比平坦部54被削除更多。
如此一來，最終會如圖7所示般，於罩體層52a、52b間藉由蝕刻所形成之溝槽55，其側壁56a、56b之形狀會成為錐面形狀。亦即，不會成為在上下方向直直地延伸之形狀，矽基板51之上端58與側壁56a所成之角度θ於此種情況下會成為鈍角。此種形狀並非蝕刻處理所希望之形狀。此外，圖6係對應於前述圖4之截面圖，圖7係對應於前述圖5之截面圖。
尤其，近來微細化之要求變高，邁向所形成之阻劑罩體層之薄膜化，對應於此，硬罩體之厚度也有變薄之傾向。於此種狀況下，為了避免溝槽55之錐面形狀，以儘可能不致削除罩體層52a、52b的方式進行矽基板51相對於硬罩體之高選擇比蝕刻為必要。此種蝕刻由於蝕刻處理條件受限，故以儘量避免為佳。
此處，參照圖8來說明本發明之一實施形態之電漿蝕刻處理。圖8係顯示本發明之一實施形態之STI形成製程之電漿蝕刻處理方法之代表性製程之流程圖。首先，如圖3所示般，在成為被處理基板W之矽基板51上形成罩體層52a、52b(圖8(A))。此外，使用上述圖1所示電漿蝕刻處理裝置11利用電漿來進行蝕刻(圖8(B))。此處，STI形成製程係供給氬(Ar)氣體、溴化氫(HBr)氣體以及氧(O2 )氣體之混合氣體來進行蝕刻。
於此種情況下，藉由控制部之控制，使得經由支撐台14被供給到被處理基板W之偏壓電力反覆交互地停止以及供給來間歇性地供給。亦即，於蝕刻處理時，作為偏壓電力供給機構之高頻電源27之交流偏壓電力的偏壓啟動(圖8(C))以及偏壓關閉(圖8(D))係交互反覆進行，來間歇性地供給偏壓電力。
如此般，交互反覆進行偏壓啟動以及關閉來進行蝕刻。然後，如圖5所示般，當底壁57之上下方向位置成為預期之位置時，亦即到達既定之溝深度之時，乃結束蝕刻(圖8(E))。蝕刻結束時，可例如只要蝕刻開始後經過既定時間即認定底壁57之上下方向位置成為預期位置，亦可一邊測定矽基板51之上端58與底壁57之上下方向長度一邊進行確認來結束蝕刻。
其次，於此情況下，針對間歇地供給之偏壓電力之詳細作說明。圖9係顯示上述STI形成製程之交流偏壓之開關狀態之圖。圖9中，縱軸係表示偏壓之開關狀態，橫軸係表示時間。於縱軸中，以線61所表示之矩形狀波形當中，位於上方位置之狀態表示啟動狀態，位於下方位置之狀態表示關閉狀態。此外，以線62所表示之波形中，波形在上下方向變動著之狀態表示啟動狀態，波形未於上下方向變動之狀態表示關閉狀態。參照圖9，上述偏壓電力之供給時間(a)在圖9中以「a」表示。此外，上述交流偏壓電力之供給時間(a)以及停止時間相加之時間(b)在圖9中以「b」表示。此外，關於停止時間係b減去a所得者，圖9中以「c」表示。
此處，於STI形成製程中，交流偏壓電力之供給時間(a)相對於交流偏壓電力之供給時間(a)以及停止時間相加之時間(b)的比亦即工作比(a/b)以設定為高於0.5且低於1.0來控制偏壓電力之供給為佳。亦即，於蝕刻處理時，將工作比(a/b)設定為高於0.5且低於1.0來間歇地供給偏壓電力為佳。
藉由如此般構成，於蝕刻處理時如後述般，可利用改質後之保護膜來進行蝕刻處理。從而，可更正確地蝕刻出所希望之形狀。
若針對此種蝕刻原理做說明可認為如下所述。亦即，當間歇地進行偏壓供給之情況，則利用電漿進行蝕刻處理時，偏壓關閉之狀態(亦即未供給偏壓電力之狀態)與偏壓啟動之狀態(亦即被供給偏壓電力之狀態)係交互地顯現。
圖10係此情況之被處理基板之一部份之概略截面圖，係對應於圖4、圖6。當偏壓為關閉狀態時，於矽基板51全體表面會沉積形成出因偏壓啟動狀態時而生成之沉積物(反應副產物)所得極薄保護膜59。此種情況下，罩體層52a、52b由於位在上下方向之上側區域亦即較底壁57附近更靠近電漿之位置，故於罩體層52a、52b上所形成之保護膜59會變得比於溝槽55之底壁57區域所形成之保護膜59來得厚。
然後，利用矽基板51附近所存在之自由基來對所形成之保護膜59進行改質。此處所說改質會隨使用之氣體等而不同，例如氮化、氧化、Br化、CBr化、Cl化等，來使得膜硬化。此處，自由基位於上側之罩體層52a、52b之附近者會比位於下側之底壁57附近的存在機率高，是以所形成之保護膜59的改質效果變得顯著。亦即，於罩體層52a、52b上所形成之保護膜59之改質程度會比對形成在溝槽55之底壁57區域的保護膜59之改質程度來得高。如此一來，於罩體層52a、52b上所形成之保護膜59會比於底壁57區域所形成之保護膜59來得硬。
之後啟動偏壓。圖11係此情況下被處理基板之一部份之截面圖，係對應於圖4、圖6。當偏壓啟動之狀態下，矽基板51之全面會因為蝕刻而被削除。此種情況下，關於罩體層52a、52b，由於相較於底壁57位於上側，而為蝕刻作用相對強之區域，故會將改質後之保護膜59加以削除。但是，形成於罩體層52a、52b上之保護膜59相對厚，會因為改質而變得相對硬，結果罩體層52a、52b本身幾乎不會被削除。相對於此，關於底壁57區域，所形成之保護膜59相對薄，幾乎未被進行改質，而為不夠硬之狀態，是以即便是蝕刻作用相對弱之區域，但形成於底壁57區域之保護膜59會於早期被去除。然後，矽基板51之底壁57區域會被積極朝垂直方向下側削除。
如此般，交互反覆進行偏壓之關閉與啟動來進行蝕刻。如此一來，可一邊抑制罩體層52a、52b之蝕刻去除、一邊將罩體層52a、52b間朝垂直方向下側削除來持續以蝕刻削除溝槽，而可進行可得到所希望形狀之蝕刻。亦即，如此般在上述時機反覆進行偏壓之啟動與關閉，可更正確地蝕刻出所希望之形狀。一般認為蝕刻係基於此種原理而被進行。此外，基於容易理解之觀點，圖10以及圖11之保護膜59係誇張顯示厚度。此外，關於以下的圖式所示保護膜也同樣地誇張顯示其厚度。
圖12係關於RIE時間落後(RIE lag)之等高線圖，亦即表示等值線圖。圖13係針對蝕刻選擇比之等高線圖。於圖12以及圖13中，縱軸係表示偏壓之開關頻率，橫軸係表示啟動時間之比例，亦即上述工作比。此外，此情況下之蝕刻處理時之反應氣體之氧氣體添加量訂為0.2%。亦即，包含於反應氣體全體所佔氧原子之氣體的比例成為0.2%。
以下說明RIE時間落後。圖14以及圖15係蝕刻處理結束後之矽基板之一部份從橫向觀看之電子顯微鏡照片。圖14所示矽基板係當藉由蝕刻所削除之間隔為狹窄之情況，圖15所示矽基板係當藉由蝕刻所削除之間隔為寬廣之情況。參照圖14以及圖15，若以間隔狹窄之情況之從矽基板上端58到底壁57之上下方向長度為d1 ，以間隔寬廣之情況從矽基板上端58到底壁57之上下方向長度為d2 ，則關於RIE時間落後係以d1 /d2 表示。對於蝕刻處理而言，不論間隔寬窄，皆以從上端58到底壁57之上下方向長度相等為所希望者，關於此RIE時間落後之值以接近1為佳。另一方面，關於選擇比，其值較高為佳。亦即，相對於罩體層，底層即所謂的矽基板層之削除比例以較高為佳。此外，圖14以及圖15係工作比為0.25之情況。
參照圖12，若偏壓啟動時間之比例小、具體而言工作比小於0.5，則不論頻率為何，RIE時間落後值至少會成為低於0.9。另一方面，工作比為0.75附近時，RIE時間落後值會更為接近1。尤其，頻率介於10Hz(赫茲)～30Hz，圖12中以陰影線所表示之區域63，RIE時間落後值會成為高於0.95，此為更佳情況。從而，由做為偏壓電力供給機構之高頻電源所供給之偏壓電力頻率在10Hz以上30Hz以下為佳。
參照圖13，隨著愈往圖之右下方，選擇比之值變得愈低。此表示頻率低且工作比高則選擇比有變低之傾向，而若工作比超過0.75且頻率高於10Hz，則會成為大致同等之值即100程度。此處，關於選擇比，以和上述圖12所示RIE時間落後之良好區域63成為重疊的方式來選擇陰影線所示區域64內之值為佳。
圖16以及圖17係連續施加偏壓情況、亦即當所謂的工作比為1之情況下，從橫向觀看蝕刻處理結束後之矽基板之一部份之電子顯微鏡照片。圖16所示之矽基板係藉由蝕刻所削除之間隔為狹窄之情況，圖17所示之矽基板係藉由蝕刻所削除之間隔為寬廣之情況。圖18以及圖19係工作比為0.75之情況下，從橫向觀看蝕刻處理結束後之矽基板之一部份之電子顯微鏡照片。圖18所示之矽基板係藉由蝕刻所削除之間隔為狹窄之情況，圖19所示之矽基板係藉由蝕刻所削除之間隔為寬廣之情況。
參照圖14～圖19，當連續啟動偏壓之情況、亦即工作比為1之情況，當削除寬度為狹窄之情況，底溝槽之形狀會成為朝下方變尖之形狀。變尖之形狀會成為特殊點而會容易因電場集中造成異常放電。此外，當工作比為0.25之情況，側壁形狀變成錐面狀之傾向會變強。再者，RIE時間落後值會變低，而會成為小於0.5。亦即，寬度狹窄情況下之從底壁到上端部在上下方向之長度會和寬度寬廣情況下從底壁到上端部在上下方向之長度大為不同。於此種情況下，寬度狹窄者會成為淺溝槽。
相對於此，當工作比為0.5以上之情況，可大幅緩和側壁形狀成為錐面狀之傾向。亦即，側壁能於上下方向上以接近於完全直的形狀來延伸。此外，關於RIE時間落後也被緩和至0.8以上。尤其，當工作比為0.75程度之情況，不論是寬度狹窄之情況或是寬度寬廣之情況，從底壁到上端部在上下方向之長度幾乎並未改變。
此外，於上述情況下，基於處理安定性等觀點，將處理容器內之壓力設定為10mTorr以上200mTorr以下為佳。
此外，於上述情況下，基於減低對於被處理基板之電漿損傷軽減之觀點等，作為偏壓電力供給機構之高頻電源所供給之偏壓能量以200eV以下為佳。
此外，於上述情況下，於偏壓關閉時所形成之保護膜厚度以成為100(埃)以下的方式來控制為佳。藉此，可抑制保護膜過度地變厚，可更確實地蝕刻成為所希望之形狀。
此外，於上述情況下，電漿蝕刻裝置11由於使用微波來生成電漿，故可生成富有自由基之電漿。是以，可將於偏壓啟動時所生成之沉積物(反應副產物)高效率地加以改質，可形成擁有充分蝕刻耐性之保護膜59。保護膜59一般認為藉由氧自由基所改質過之SiBrO為主體膜。此處，氧氣體於反應氣體全體所佔比例為0.2%，惟不限定於此。例如，當氧氣體添加量為0.2%以上之情況，於圖12以及圖13所示最適區域63、64會往圖右側位移。另一方面，當氧氣體添加量為0.2%以下之情況，圖12以及圖13所示最適區域63、64會往圖左側位移。此外，可穩定供給氧氣體之下限值為0.05%。此外，若考慮RIE時間落後與選擇比之平衡，則祇要在5%以下即可。若氧氣體添加量為5%以上，由於最適區域63、區域64接近於工作比1，則蝕刻後之形狀恐會成為前端尖細之形狀。此外，若考慮程序(處理條件)之選擇範圍，亦可為0.1%以上1%以下。
此外，電漿處理製程中係對處理容器內供給氣體，一邊利用TMP來進行處理容器內之排氣、一邊將處理容器內之壓力調整為所希望之壓力，來進行電漿處理。於電漿處理中當生成反應副產物之情況，多數反應副產物係由TMP來排出至處理容器外。此處，於電漿蝕刻處理製程中，例如蝕刻矽之情況，反應副產物會生成上述SiBrO等。當生成此SiBrO等相對蒸氣壓低之反應副產物之情況，在藉由TMP來排出處理容器外之前，恐會發生於藉由蝕刻所形成之圖案之溝槽側壁附著反應副產物之現象。
此處，如使用圖12等所說明般，於上述實施形態，基於提升RIE時間落後值之觀點，偏壓電力之頻率以10Hz以上30Hz以下為佳，惟如此般當恐會發生於側壁附著反應副產物之問題之情況下，亦可採用例如將偏壓電力之頻率設定為5Hz以上10Hz以下。具體而言，若以處理容器內之壓力為100mTorr、工作比為0.5、偏壓電力之頻率為5Hz之情況為例來說明，由於為交流偏壓電力，故會發生以0.1秒亦即100m(毫)秒連續施加偏壓電力，之後100m秒連續未施加偏壓電力之狀態。即便是相對蒸氣壓低之反應副產物，藉由營造出此種連續施加100m秒偏壓電力之狀態，則反應副產物不會附著於側壁，而可藉由TMP排出處理容器外。基於此種觀點，隨所生成之反應副產物等，亦可採用將偏壓電力之頻率設定為5Hz以上10Hz以下。
其次，針對本發明之其他實施形態做說明。近來，即使於形成SAC(Self Align Contact)之際的蝕刻製程中也恐會產生以下的問題。首先，針對於SAC形成製程中蝕刻成為所希望之形狀亦即所謂理想形狀之情況來簡單說明。
圖20、圖21、以及圖22係此情況之被處理基板之一部份之概略截面圖。首先，參照圖20，於作為被處理基板W之矽基板66上形成閘極層67、閘極側壁部68、矽氮化膜層69以及矽氧化膜層70，再於其上形成蝕刻用截面矩形狀之罩體層71。之後，將矽氧化膜層70當中之罩體層71間的部分如圖21所示般利用蝕刻去除，來逐漸形成溝槽72。此外，如圖22所示般，蝕刻係進行到達到矽基板66為止。
如此般進行SAC之電漿蝕刻處理。於此種情況下，所形成之溝槽72係由位於上方側之矽氧化膜層70之側壁73a、73b與位於下方側之矽氮化膜層69之側壁73c、73d以及位於側壁73c、73d間之底壁74所構成。此處，若進行罩體層71之形成之嚴密位置控制，成為僅削除矽氧化膜層70而矽氮化膜層69則未被削除之理想形狀，則如圖22所示般，矽氧化膜層70之側壁73a、73b之間隔會變得比矽氮化膜層69之側壁73c、73d之間隔來得寬，成為於溝槽72會有部分矽氮化膜層69露出之形狀。
此處，於進行此種SAC形成之電漿蝕刻處理之際，有時會產生以下問題。亦即，一旦矽氧化膜層70對矽氮化膜層69之蝕刻選擇比小，將會成為矽氮化膜層69在蝕刻時被削除。此外，如圖23所示般，於矽氮化膜層69，罩體層71間之區域75a、75b會慢慢地被去除。
此處，若未進行罩體層71形成之嚴密位置控制造成所形成之罩體層71往左右方向偏移之情況下，一旦進行蝕刻而出現矽氧化膜層70之蝕刻結束之時點(亦即於罩體層71間，矽氧化膜層70被完全去除，溝槽72之底壁74到達矽基板66之情況)，如圖24所示般，矽氮化膜層69之區域75a,75b也向下方被削除，如區域75a所示，閘極層67之一部份會露出於溝槽72內。此種狀況，會造成區域75a之絕緣斷裂而非所喜好者。亦即，並非所希望之形狀。
為避免發生此種絕緣斷裂，只要進行罩體層71形成之嚴密位置控制、高選擇比之蝕刻即可，然此種對策從勞力、時間觀點而言有時亦非所希望者。
此處，參照圖25，針對本發明之其他實施形態之電漿蝕刻處理來說明。圖25係顯示此情況下之電漿蝕刻處理之代表性製程之流程圖。首先，如圖20所示般，於作為被處理基板W之矽基板66上形成閘極層67、閘極側壁部68、矽氮化膜層69、矽氧化膜層70(圖25(A))。接著，於矽氧化膜層70上形成罩體層71(圖25(B))。其次，使用上述圖1所示電漿蝕刻處理裝置11，利用電漿進行蝕刻(圖25(C))。此處，在SAC形成製程方面係使用具有多重解離性之氣體例如C4 F8 氣體、CH2 F2 氣體來進行蝕刻。
在此種情況下，藉由控制部之控制，而使得經由支撐台14供給至被處理基板W之偏壓電壓被交互反覆地停止以及供給，來進行間歇地供給。亦即，交互反覆地進行偏壓電力供給機構之交流偏壓電力之偏壓啟動(圖25(D))以及偏壓關閉(圖25(E))，來間歇地供給偏壓電力。
如此般，交互地反覆進行偏壓之啟動以及關閉，來進行蝕刻。然後，當底壁74之上下方向位置成為預期之位置時，亦即到達既定之溝槽深度時，乃結束蝕刻(圖25(F))。亦可於蝕刻結束時，例如在蝕刻開始後經過既定時間，視為底壁74之上下方向位置成為預期之位置，亦可一邊對位於罩體層71下端之上端77與底壁74在上下方向長度進行測定確認，來結束蝕刻。
此處，交流偏壓電力之供給時間(a)相對於交流偏壓電力之供給時間(a)與停止時間相加之時間(b)之比亦即工作比(a/b)以高於0.5而低於1.0的方式來控制偏壓電力之供給為佳。
如此般，進行SAC形成製程之蝕刻。藉此，於SAC形成製程中，可更正確地蝕刻出所希望之形狀。
此種蝕刻原理可說明如下。亦即，當間歇地進行偏壓供給之情況，於利用電漿進行蝕刻處理時，偏壓關閉之狀態(亦即未被供給偏壓電力之狀態)與，偏壓啟動之狀態(亦即被供給偏壓電力之狀態)會交互地顯現。
圖26係關閉了偏壓之情況之被處理基板之一部份之概略截面圖。參照圖26，當關閉了偏壓之情況下，於罩體層71以及略為露出之矽氮化膜層69上會形成由沉積物所構成之保護膜76。此處所形成之保護膜76係由CHF3 、CH2 F2 等CH(碳氫)系聚合物、CF(氟碳)系聚合物、SiC所構成。
由此沉積物所構成之保護膜76於電漿處理中在接近電漿之部分、亦即，圖26之上側區域會較厚。具體而言，於罩體層71上方所形成之保護膜76之厚度t1 、於側壁73b之側邊所形成之保護膜76之厚度t2 、於矽氮化膜層69上側所形成之保護膜76之厚度t3 係相對來得厚。
另一方面，於底壁74側所形成之保護膜76在上下方向之下側區域，幾乎未形成保護膜76、或是形成為非常薄。此雖亦取決於所形成之溝槽72的形狀之高寬比，惟也是由於在下側區域，構成保護膜76之基本的沉積物無法到達之故。具體而言，於底壁74上所形成之保護膜76之厚度t4 為相對薄者。
圖27係開啟了偏壓之情況之被處理基板之一部份之概略截面圖。參照圖27，於開啟了偏壓之情況下，會進行電漿蝕刻。於此情況下，首先於罩體層71、矽氮化膜層69之上側所形成之保護膜76會被逐漸削除。此處，於上側區域，由於所形成之保護膜76之層變厚，故蝕刻不至於將罩體層71去除，而是成為將保護膜76層加以削除之程度。關於矽氮化膜層69亦同樣地，由於保護膜76層相對厚，故於蝕刻進行中、亦即偏壓啟動之狀態下，於矽氮化膜層69上所形成之保護膜76被削除，而成為底層之矽氮化膜層69幾乎不會被去除。亦即，即使於偏壓啟動之狀態，於罩體層71、矽氮化膜層69上所形成之保護膜76雖然變薄但仍為殘存之狀態。另一方面，於底壁74之區域，薄薄形成之保護膜76被早期去除，成為底層之矽氧化膜層70則往垂直方向下側被逐漸削除。
亦即，罩體層71、矽氮化膜層69由於位於相對上側區域，故於偏壓關閉狀態時所形成之沉積物所致保護膜76層成為相對厚。此外，於偏壓啟動狀態時，保護膜76層被積極削除，成為底層之罩體層71、矽氮化膜層69幾乎未被削除。相對於此，關於成為溝槽72下側之矽氧化膜層70，由於位於相對下側區域，故於偏壓關閉狀態時所形成之沉積物所致保護膜76層成為相對薄。然後，於偏壓啟動狀態時，保護膜76層被早期削除，成為保護膜76底層之矽氧化膜層70往垂直方向下側被逐漸削除。
如此般，藉由於形成SAC之際進行電漿蝕刻，可高效率地進行蝕刻至所希望之形狀。亦即，即便未進行罩體層71形成之嚴密的位置控制，而是罩體層71多少往左右方向偏移來形成，於蝕刻時仍可抑制露出之矽氮化膜層69之去除，能更正確地成為不會露出閘極層67之所希望之形狀。
此外，於上述之情況同樣地，於偏壓關閉時所形成之保護膜厚度以成為，100以下之方式來進行控制為佳。藉此，可抑制保護膜變得過度地厚，可更確實地蝕刻為所希望之形狀。
其次，針對本發明之又一其他實施形態來說明。近來，即便於進行分隔物蝕刻之製程中也有可能發生以下的問題。首先，針對於分隔物蝕刻製程中，進行蝕刻至所希望之形狀亦即所謂的理想形狀之情況來簡單說明。
圖28、圖29以及圖30係此情況之被處理基板之一部份之概略截面圖。首先，參照圖28，於作為被處理基板W之矽基板81上形成閘極絕緣膜層82、閘極層83、以及閘極側壁部84，以覆蓋其等之方式來形成屬絕緣層之分隔物層85。於此情況下，如圖28所示般，於閘極層83之上方區域86a所形成之分隔物層85之厚度s1 與於閘極側壁部84之側壁區域86b之側邊所形成之分隔物層85之厚度s2 大致相同，於側壁區域86b之橫側，在成為矽基板81上之端部區域86c所形成之分隔物層85之厚度s3 會比厚度s1 、厚度s2 薄若干程度。
之後，作為第一蝕刻製程係利用離子能量進行垂直方向之蝕刻。如此般，所形成之分隔物層85當中在上下方向(亦即垂直方向)延伸之部分會大量殘留，而將在左右方向(亦即水平方向)延伸之部分予以積極地削除，成為圖29所示形狀。具體而言，針對延伸於上下方向之側壁區域86b之分隔物層85，第一蝕刻前之厚度s2 與第一蝕刻後之厚度s5 幾乎未改變，關於在左右方向延伸之上方區域86a之分隔物層85，相對於第一蝕刻前之厚度s1 ，第一蝕刻後之厚度s4 會大幅減少。和上方區域86a同樣地，於左右方向上延伸之分隔物層85之端部區域86c，相對於第一蝕刻前之厚度s3 ，第一蝕刻後之厚度s6 會大幅減少。如此般來進行第一蝕刻製程。第一蝕刻製程係以端部區域86c之分隔物層85未被完全去除而是略為殘留之程度來進行。
之後，在第二蝕刻製程方面，係進行蝕刻而將分隔物層85當中略為殘留之端部區域86c之分隔物層85完全去除，使得該區域之矽基板81之上面能露出。亦即，係以圖29之端部區域86c之厚度s6 成為0之方式來進行蝕刻。於此種情況下，考慮成為底層之矽基板81與成為蝕刻層之分隔物層85的選擇比，利用自由基來進行化學性蝕刻。如此般，如圖30所示般，分隔物層85在側壁區域86b成為在垂直方向上延伸之部分所構成之形狀。
此種蝕刻係被稱為所謂的二階段蝕刻。亦即，於進行分隔物層85之蝕刻之際，於第一蝕刻製程之階段，係將偏壓功率相對增強來進行異向性蝕刻，而保留於垂直方向上延伸之部分、將於左右方向上延伸之部分加以積極削除。如此般，可高效率地、亦即儘可能減少所需時間來得到圖29所示形狀。然後，於第二蝕刻製程階段，係考慮選擇比，減弱偏壓功率來進行等向性蝕刻，將多餘之端部區域86c的分隔物層85去除，而於分隔物層85之側壁區域86b之橫側使得矽基板81露出。如此般進行分隔物蝕刻。依據此種二階段蝕刻，可抑制端部區域86c之矽基板81的過度蝕刻，可高效率地得到理想上圖30所示形狀之矽基板。
但是，於此種製程中恐會發生以下問題。於第二蝕刻製程中由於重視等向性乃降低了蝕刻時之偏壓功率。但是，一旦如此般降低偏壓功率，則於側壁區域86b之分隔物層85也會因為重視等向性之蝕刻而被削除。亦即，側壁區域86b之分隔物層85之厚度s5 會變薄，而側壁區域86b之分隔物層85會變細。關於厚度s5 以儘可能厚為所希望者，是以此種狀況並非所喜好者。
此種情況，於第一蝕刻製程中，只要儘可能將殘留之端部區域之分隔物層薄化即可，然此種嚴密控制基於勞力、時間之觀點有時亦非所喜好者。
此處，參照圖31來針對本發明之又一其他實施形態之電漿蝕刻處理做說明。圖31係表示本發明之又一其他實施形態之電漿蝕刻處理之代表性製程之流程圖。首先，如圖28所示般，於作為被處理基板W之矽基板81上形成閘極絕緣膜層82、閘極層83、閘極側壁部84，以被覆其等之方式來形成分隔物層85(圖31(A))。
其次，使用上述圖1所示電漿蝕刻處理裝置11，首先進行第一蝕刻(圖31(B))。於第一蝕刻，係相對增強偏壓功率而於垂直方向上積極地進行蝕刻，主要係利用離子能量來進行分隔物層85之蝕刻。關於此第一蝕刻係以端部區域86c之分隔物層85未被完全去除之等級來結束。如此般，得到圖29所示形狀之被處理基板W。
於第一蝕刻結束後，接著進行第二蝕刻(圖31(C))。於此種情況下，經由支撐台14而供給至被處理基板W之偏壓電力係交互地反覆停止以及供給，來間歇地供給。亦即，交互地反覆進行偏壓電力供給機構之交流偏壓電力之偏壓啟動(圖31(D))以及偏壓關閉(圖31(E))，來間歇地供給偏壓電力。
此處，係以交流偏壓電力之供給時間(a)相對於交流偏壓電力之供給時間(a)與停止時間相加之時間(b)之比亦即工作比(a/b)成為高於0.18且低於0.75之方式來控制偏壓電力之供給。
如此般，交互地反覆進行偏壓之啟動以及關閉，來進行第二蝕刻。然後，當端部區域86c之分隔物層85被完全去除之時，結束第二蝕刻(圖31(F))。
之後，將殘存於分隔物層85上之後述保護膜去除，結束二階段蝕刻製程。
如此般，藉由進行分隔物蝕刻，於形成分隔物之製程中可更正確地蝕刻出所希望之形狀。
此種蝕刻原理說明如下。亦即，當間歇地進行偏壓供給之情況，於電漿蝕刻處理時，偏壓關閉之狀態(亦即未被供給偏壓電力之狀態)與偏壓啟動之狀態(亦即被供給偏壓電力之狀態)係交互地顯現。
圖32係關閉了偏壓之情況之被處理基板之一部份之概略截面圖。參照圖32，當關閉了偏壓之情況下，於形成有分隔物層85之區域全面會形成沉積物所致之保護膜87。關於此保護膜87層，於電漿處理中愈接近電漿之部分(亦即圖32之上側區域)，所形成之保護膜87層會成為愈厚。另一方面，愈接近矽基板81側則會薄薄地形成。具體而言，成為分隔物層85之上方區域86a上側之上方區域88a之保護膜87層之厚度s7 、成為分隔物層85之側壁區域86b橫側之側壁區域88b之保護膜之厚度s8 係成為相對厚，而成為分隔物層85之端部區域86c上側之端部區域88c之保護膜87層之厚度s9 則成為相對薄。
圖33係開啟了偏壓之情況之被處理基板之一部份之概略截面圖。參照圖33，當開啟了偏壓之情況下，首先藉由電漿蝕刻來進行保護膜87之去除。於此種情況下，由於在上方區域88a所形成之保護膜87之厚度s7 、在側壁區域88b所形成之保護膜87之厚度s8 為相對厚，故在切換為偏壓啟動之狀態下，會僅以上方區域88a、側壁區域88b之保護膜87之去除來結束，或是僅以保護膜87去除後之上方區域86a、側壁區域86b之分隔物層85之微小去除來結束。另一方面，由於成為接近矽基板81側之區域的端部區域88c之保護膜87之厚度s9 為相對薄，故於切換為偏壓啟動之狀態下，端部區域88c之保護膜87會被早期完全去除，之後成為將所露出之分隔物層85之端部區域86c加以蝕刻。
此處，藉由在上方區域88a、側壁區域88b之保護膜87幾乎未被去除當中切換為偏壓關閉，則對上方區域86a、側壁區域86b之分隔物層85的蝕刻去除幾乎未進行，而使得端部區域88c之分隔物層85的蝕刻去除進行，可高效率地僅將端部區域88c之分隔物層85加以去除。
之後，如圖34所示般，在端部區域88c之分隔物層85被去除後之階段結束第二蝕刻，如圖35所示般將上方區域88a、側壁區域88b之保護膜87予以去除，來形成側壁區域86b之分隔物層85厚之所希望形狀之分隔物層85(圖31(G))。如此般，進行分隔物蝕刻。
藉此，於第二蝕刻製程中，可抑制於側壁區域86b所形成之分隔物層85因蝕刻而變細，可形成所希望形狀之分隔物層85。
此外，若偏壓電力之頻率低，則於偏壓啟動時由沉積物所形成之保護膜87之厚度有變厚之傾向。此種情況下，如圖36所示般，一旦藉由偏壓開關之切換所形成之側壁區域88b之保護膜87之厚度s8 變大，則恐端部區域86c之分隔物層85的去除無法完全進行。亦即，如圖37所示般，即便去除端部區域86c之分隔物層85而在露出矽基板81之情況下，將對應於端部區域86c之分隔物層85當中在側壁區域88b側所形成之保護膜87層之厚度s8 而殘存分隔物層89。此種形狀會成為側壁區域之分隔物層的高低差而非所喜好者。
圖38係顯示於進行分隔物蝕刻之製程中，底壁(亦即此處乃成為矽基板81上面之端部區域之分隔物層)與側壁(亦即此處乃側壁區域之分隔物層)之蝕刻速度與工作比之關係圖。圖38係間歇頻率為5Hz之情況，縱軸表示蝕刻速度(nm/分)，橫軸表示工作比(無單位)。圖39係顯示進行分隔物蝕刻之製程中，底壁以及側壁之蝕刻速度與間歇頻率之關係圖。圖39係工作比為0.75之情況，縱軸表示蝕刻速度(nm/分)，橫軸表示間歇頻率(Hz)。
參照圖38，進行端部區域之分隔物層之蝕刻而不進行側壁區域之分隔物層之蝕刻係圖38中以陰影線所表示之區域90。此外，參照圖39，進行端部區域之分隔物層之蝕刻而不進行側壁區域之分隔物層之蝕刻係圖39中以陰影線所表示之區域91。
圖40表示以圖38以及圖39之結果為基礎所推測之側壁區域之分隔物層的蝕刻速度之等高線圖。於圖40中，縱軸表示間歇頻率亦即所謂的ON/OFF頻率(Hz)，橫軸表示工作比(無單位)。
參照圖40，以陰影線表示之區域91成為所希望之區域。於區域91中，右端部93a之工作比為大約0.75，左端部93b之工作比為大約0.18。此外，上端部93c之頻率為100Hz，下端部93d之頻率為5Hz。比區域91更位於左側之區域94，保護膜在端部區域會過厚地形成而有端部區域之分隔物層之蝕刻幾乎未進行之傾向。此外，比區域91更位於下側之區域95，於側壁區域所形成之保護膜變得過厚，而如圖36以及圖37所示般，端部區域之分隔物層之一部份會殘存而產生高低差。比區域91更位於右下側之區域96以及右上側之區域97，側壁區域所形成之保護膜本身變薄，有側壁區域之分隔物層被削除而變細之傾向。
此外，右端部93a之頻率為大約10Hz，左端部93b之頻率為大約6Hz，上端部93c之工作比為大約0.18，下端部93d之工作比為大約0.5。
從而，於側壁區域之分隔物層之蝕刻中之間歇頻率以及工作比之關係以選擇圖40所示區域91內之值為佳。
此外，於上述情況下，於偏壓關閉時所形成之保護膜厚度以成為10以下的方式來控制為佳。藉此，可抑制保護膜過度變厚，可更確實地蝕刻成為所希望之形狀。
此外，於上述實施形態，亦可因應於電漿蝕刻處理之進行狀況而於當場(所謂的in situ)進行控制。此種情況下，係使用例如採發光監視來測定電漿狀態之測定裝置、或是採膜厚監視來測定被處理基板膜厚之膜厚測定裝置、或是採散射測量(scatterometry)來測定線寬(CD：Critical Dimension)或形狀之測定裝置等，來測定電漿蝕刻處理之進行狀況。可基於所測定之數據，在電漿蝕刻處理中適宜地變更間歇頻率以及/或是工作比，藉此得到所希望之形狀。此外，亦可藉由變更於保護膜改質所使用之氣體的導入量來調整電漿蝕刻形狀。關於電漿蝕刻處理時所變更之參數可從圖12、圖13、圖38、圖39、以及圖40所示等高線圖或圖表等求出。
此外，亦可於進行電漿蝕刻處理之後，在移出電漿蝕刻處理裝置外之際，以測定裝置來測定形狀，而以後續被處理之被處理基板成為所希望之蝕刻形狀的方式來變更間歇頻率以及/或是工作比。亦即，亦可進行回饋控制。此外，亦可藉由變更於保護膜改質所使用之氣體之導入量來調整蝕刻形狀。
此外，亦可以測定裝置來測定被處理基板上之蝕刻罩體的形狀，以可得到所希望之蝕刻形狀的方式來變更間歇頻率以及/或是工作比。亦即，亦可進行前饋控制。此外，亦可藉由變更於保護膜改質所使用之氣體之導入量來調整蝕刻形狀。
以上，參照圖式說明了本發明之實施形態，惟本發明不限於圖示之實施形態。亦可對於圖示之實施形態，在和本發明為相同範圍內或是均等範圍內加上各種修正或變形。
11．．．電漿蝕刻處理裝置
12．．．處理容器
13．．．氣體供給部
14．．．支撐台
15．．．微波產生器
16．．．導波管
17．．．同軸導波管
18．．．介電體板
19,41,42．．．狹縫
20．．．槽形天線板
21．．．介電體窗
22．．．底部
23．．．側壁
24．．．環狀構件
25．．．排氣孔
26．．．O型環
27．．．高頻電源
28．．．匹配單元
31,34．．．氣體供給口
32．．．中心氣體供給部
33．．．中空狀構件
35．．．外側氣體供給部
36．．．微波整合器
37．．．中心導體
38．．．外周導體
39．．．模式轉換器
43．．．狹縫對
44．．．內周側狹縫對群
45．．．外周側狹縫對群
46．．．貫通孔
47．．．中心
48．．．下面
49．．．介電體窗凹部
51,66,81．．．矽基板
52a,52b,71．．．罩體層
53a,53b．．．角落部
54．．．平坦部
55,72．．．溝槽
56a,56b,73a,73b,73c,73d．．．側壁
57,74．．．底壁
58,77．．．上端
59,76,87．．．保護膜
61,62．．．線
63,64,75a,75b,86a,86b,86c,88a,88b,88c,90,91,92,94,95,96,97．．．區域
67,83‧‧‧閘極層
68,84‧‧‧閘極側壁部
69‧‧‧矽氮化膜層
70‧‧‧矽氧化膜層
82‧‧‧閘極絕緣膜層
85,89‧‧‧分隔物層
93a,93b,93c,93d‧‧‧端部
圖1係示意顯示本發明之一實施形態之電漿蝕刻處理裝置之構成的概略截面圖。
圖2係從板厚方向觀看本發明之一實施形態之電漿蝕刻處理裝置所具備之槽形天線板之圖。
圖3係顯示於STI(Shallow Trench Isolation)形成製程中，形成有截面矩形狀之罩體層的被處理基板之一部份之概略截面圖。
圖4係顯示於STI形成製程中，蝕刻處理途中之理想形狀之被處理基板之一部份之概略截面圖。
圖5係顯示於STI形成製程中，蝕刻處理結束後之理想形狀之被處理基板之一部份之概略截面圖。
圖6係顯示於STI形成製程中，蝕刻處理途中之側壁為錐面狀之被處理基板之一部份之概略截面圖。
圖7係顯示於STI形成製程中，蝕刻處理結束後之側壁為錐面狀之被處理基板之一部份之概略截面圖。
圖8係顯示本發明之一實施形態之STI形成製程中，電漿蝕刻處理方法之代表性製程之流程圖。
圖9係顯示交流偏壓之開關狀態之圖。
圖10係顯示於STI形成製程中之蝕刻處理途中，開啟了偏壓之狀態下之被處理基板之一部份之意像圖。
圖11係顯示於STI形成製程中之蝕刻處理途中，關閉了偏壓之狀態下之被處理基板之一部份之意像圖。
圖12係針對RIE(Reactive Ion Etching)時間落後之等高線圖。
圖13係關於蝕刻選擇比之等高線圖。
圖14係工作比為0.25之情況下，藉由蝕刻所削除之區域之間隔狹窄情況之蝕刻處理結束後矽基板之一部份從橫向觀看之電子顯微鏡照片。
圖15係工作比為0.25之情況下，藉由蝕刻所削除之區域之間隔寬廣之情況之蝕刻處理結束後之矽基板之一部份從橫向觀看之電子顯微鏡照片。
圖16係連續施加偏壓之情況下，藉由蝕刻所削除之間隔狹窄之情況之蝕刻處理結束後之矽基板之一部份從橫向觀看之電子顯微鏡照片。
圖17係連續施加偏壓之情況下，藉由蝕刻所削除之間隔寬廣之情況之蝕刻處理結束後之矽基板之一部份從橫向觀看之電子顯微鏡照片。
圖18係工作比為0.75之情況下，藉由蝕刻所削除之間隔狹窄之情況之蝕刻處理結束後之矽基板之一部份從橫向觀看之電子顯微鏡照片。
圖19係工作比為0.75之情況下，藉由蝕刻所削除之間隔寬廣之情況之蝕刻處理結束後之矽基板之一部份從橫向觀看之電子顯微鏡照片。
圖20係顯示於SAC(Self Align Contact)形成製程中，形成有截面矩形狀之罩體層之被處理基板之一部份的概略截面圖。
圖21係顯示於SAC形成製程中，於蝕刻處理途中之理想形狀之被處理基板之一部份的概略截面圖。
圖22係顯示於SAC形成製程中，蝕刻處理結束後之理想形狀之被處理基板之一部份之概略截面圖。
圖23係顯示於SAC形成製程中，蝕刻處理途中之矽氮化膜層之側壁被削除後之被處理基板之一部份之概略截面圖。
圖24係顯示於SAC形成製程中，蝕刻處理結束後之露出有閘極層之被處理基板之一部份之概略截面圖。
圖25係顯示本發明之其他實施形態之SAC形成製程中之電漿蝕刻處理方法之代表性製程之流程圖。
圖26係顯示於SAC形成製程中，關閉了偏壓之情況之被處理基板之一部份之概略截面圖。
圖27係顯示於SAC形成製程中，開啟了偏壓之情況之被處理基板之一部份之概略截面圖。
圖28係顯示進行分隔物蝕刻之製程中，形成有閘極層等之被處理基板之一部份之概略截面圖。
圖29係顯示進行分隔物蝕刻之製程中，第一蝕刻結束後之理想形狀之被處理基板之一部份之概略截面圖。
圖30係顯示進行分隔物蝕刻之製程中，第二蝕刻結束後之理想形狀之被處理基板之一部份之概略截面圖。
圖31係顯示本發明之又一其他實施形態之分隔物蝕刻中之電漿蝕刻處理方法之代表性製程之流程圖。
圖32係顯示進行分隔物蝕刻之製程中，關閉了偏壓之情況之被處理基板之一部份之概略截面圖。
圖33係顯示進行分隔物蝕刻之製程中，開啟了偏壓之情況之被處理基板之一部份之概略截面圖。
圖34係顯示側壁區域之分隔物層被去除後之階段之被處理基板之一部份之概略截面圖。
圖35係顯示去除了保護膜之階段之被處理基板之一部份之概略截面圖。
圖36係顯示側壁區域之保護膜之厚度變厚之情況之被處理基板之一部份之概略截面圖。
圖37係顯示側壁區域之保護膜之厚度變厚之情況之去除了保護膜之階段之被處理基板之一部份之概略截面圖。
圖38係顯示進行分隔物蝕刻之製程中，底壁以及側壁之蝕刻速度與工作比之關係圖。
圖39係顯示進行分隔物蝕刻之製程中，底壁以及側壁之蝕刻速度與間歇頻率之關係圖。
圖40係顯示進行分隔物蝕刻之製程中，開關頻率與工作比之關係之等高線圖。
11．．．電漿蝕刻處理裝置
12．．．處理容器
13．．．氣體供給部
14．．．支撐台
15．．．微波產生器
16．．．導波管
17．．．同軸導波管
18．．．介電體板
19．．．狹縫
20．．．槽形天線板
21．．．介電體窗
22．．．底部
23．．．側壁
24．．．環狀構件
25．．．排氣孔
26．．．O型環
27．．．高頻電源
28．．．匹配單元
31,34．．．氣體供給口
32．．．中心氣體供給部
33．．．中空狀構件
35．．．外側氣體供給部
36．．．微波整合器
37．．．中心導體
38．．．外周導體
39．．．模式轉換器
48．．．下面
49．．．介電體窗凹部

Claims (10)

  1. 一種電漿蝕刻處理裝置，係以所產生之電漿來對被處理基板進行蝕刻處理；其特徵在於具備有：處理容器，係於其內部對被處理基板進行電漿處理；氣體供給部，係對該處理容器內供給電漿處理用氣體；支撐台，係配置於該處理容器內，於其上支撐該被處理基板；微波產生器，係產生電漿激發用微波；電漿產生機構，係使用由該微波產生器所產生之微波來於該處理容器內產生電漿；壓力調整機構，係調整該處理容器內之壓力；偏壓電力供給機構，係對該支撐台供給交流偏壓電力；以及控制機構，係以使得該偏壓電力供給機構之交流偏壓電力交互地反覆停止與供給之方式來進行控制；由該偏壓電力供給機構所供給之偏壓電力之ON/OFF頻率為10Hz以上、30Hz以下。
  2. 如申請專利範圍第1項之電漿蝕刻處理裝置，其中該控制機構係以使得該偏壓電力供給機構之交流偏壓電力之供給時間(a)相對於交流偏壓電力之供給時間(a)與停止時間相加之時間(b)之比亦即工作 比(a/b)高於0.5且低於1.0的方式來控制該偏壓電力供給機構所供給之偏壓電力。
  3. 如申請專利範圍第1或2項之電漿蝕刻處理裝置，其中該電漿處理用氣體係含有具氧原子之氣體；該氣體供給部係以該具氧原子之氣體濃度相對於該電漿處理用氣體全體成為0.05%以上、5%以下的方式來供給該電漿處理用氣體。
  4. 如申請專利範圍第1或2項之電漿蝕刻處理裝置，其中由該偏壓電力供給機構所供給之偏壓能量為200eV以下。
  5. 如申請專利範圍第1或2項之電漿蝕刻處理裝置，其中該壓力調整機構係將該處理容器內之壓力調整為10mTorr以上、200mTorr以下。
  6. 如申請專利範圍第1或2項之電漿蝕刻處理裝置，其中該電漿產生機構係具備有：介電體板，係使得微波穿透該處理容器內；以及，槽形天線板，係設有複數槽孔且配置於該介電體板上方側，而將微波朝該介電體板進行輻射。
  7. 如申請專利範圍第1項之電漿蝕刻處理裝置，其中該控制機構係以該偏壓電力供給機構之交流偏壓電力之供給時間(a)相對於交流偏壓電力之供給時間(a)與停止時間相加之時間(b)之比亦即工作比(a/b)成為高於0.18且低於0.75的方式來控制該偏壓電力供給機構所供給之偏壓電力。
  8. 一種電漿蝕刻處理方法，係使用電漿蝕刻處理裝置而藉由所產生之電漿來對被處理基板進行蝕刻處理；該電漿蝕刻處理裝置係具備有：處理容器，係於其內部對被處理基板進行電漿處理；氣體供給部，係對該處理容器內供給電漿處理用氣體；支撐台，係配置於該處理容器內，於其上支撐該被處理基板；微波產生器，係產生電漿激發用微波；電漿產生機構，係使用由該微波產生器所產生之微波來於該處理容器內產生電漿；以及壓力調整機構，係調整該處理容器內之壓力；係以使得交流偏壓電力以10Hz以上、30Hz以下之頻率交互地反覆停止與供給之方式來進行控制，而對該支撐台供給交流偏壓電力來對該被處理基板進行蝕刻處理。
  9. 一種半導體元件製造方法，係以於支撐在支撐台上之矽基板上所設之氮化矽為罩體來進行電漿蝕刻而製造半導體元件；其特徵在於包含下述製程：於蝕刻該矽基板之際，以具氧原子之氣體的濃度相對於電漿處理用氣體全體成為0.05%以上、5%以下之方式來供給該電漿處理用氣體之製程；以及以交流偏壓電力之供給時間(a)相對於交流偏壓電力之供給時間(a)與停止時間相加之時間(b)之比亦即工作比(a/b)成為高於0.5且低於1.0、且偏 壓電力之ON/OFF頻率為10Hz以上、30Hz以下之方式來控制對該支撐台所供給之偏壓電力之製程。
  10. 一種電漿蝕刻方法，係對被支撐在支撐台上之被處理基板以所產生之電漿來對被處理基板進行電漿蝕刻處理；其特徵在於包含下述製程：將蝕刻氣體以及具有使得反應副產物進行自由基氧化而改質之作用的氧體供給至處理容器內來生成電漿之製程；將該被處理基板以蝕刻來削除之製程；使得被沉積之反應副產物進行自由基氧化來改質之製程；以及調整被施加於支撐該被處理基板之支撐台上的偏壓電力當中之交流偏壓電力之供給時間(a)相對於交流偏壓電力之供給時間(a)與停止時間相加之時間(b)之比亦即工作比(a/b)以及該偏壓電力之頻率，來控制該反應副產物之沉積量之製程；該偏壓電力之頻率調整係使得偏壓電力之ON/OFF頻率為10Hz以上、30Hz以下。
TW100132914A 2010-09-15 2011-09-14 A plasma etching processing apparatus, a plasma etching processing method, and a semiconductor device manufacturing method TWI473163B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010206536 2010-09-15

Publications (2)

Publication Number Publication Date
TW201234474A TW201234474A (en) 2012-08-16
TWI473163B true TWI473163B (zh) 2015-02-11

Family

ID=45807136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100132914A TWI473163B (zh) 2010-09-15 2011-09-14 A plasma etching processing apparatus, a plasma etching processing method, and a semiconductor device manufacturing method

Country Status (5)

Country Link
US (1) US8969210B2 (zh)
JP (1) JP5845754B2 (zh)
KR (1) KR101265231B1 (zh)
CN (1) CN102403183B (zh)
TW (1) TWI473163B (zh)

Families Citing this family (285)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
DE102012103425A1 (de) * 2012-04-19 2013-10-24 Roth & Rau Ag Mikrowellenplasmaerzeugungsvorrichtung und Verfahren zu deren Betrieb
US9984906B2 (en) * 2012-05-25 2018-05-29 Tokyo Electron Limited Plasma processing device and plasma processing method
JP2014071427A (ja) * 2012-10-01 2014-04-21 Asahi Kasei Chemicals Corp 透明樹脂系発光装置及び照明装置
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
CN104051212B (zh) * 2013-03-12 2016-08-31 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体处理装置
CN103337444A (zh) * 2013-06-08 2013-10-02 天通吉成机器技术有限公司 一种干法等离子刻蚀机的反应腔
JP2015037091A (ja) 2013-08-12 2015-02-23 東京エレクトロン株式会社 エッチング方法
JP2015079793A (ja) * 2013-10-15 2015-04-23 東京エレクトロン株式会社 プラズマ処理方法
JP6239365B2 (ja) * 2013-12-11 2017-11-29 東京エレクトロン株式会社 シリコン層をエッチングする方法
JP6059165B2 (ja) 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
GB201406135D0 (en) 2014-04-04 2014-05-21 Spts Technologies Ltd Method of etching
JP6159757B2 (ja) * 2014-07-10 2017-07-05 東京エレクトロン株式会社 基板の高精度エッチングのプラズマ処理方法
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
KR20160076657A (ko) 2014-12-23 2016-07-01 주식회사 두산 전동식 3륜 지게차의 카운터웨이트 구조
JP6521848B2 (ja) * 2015-01-16 2019-05-29 東京エレクトロン株式会社 エッチング方法
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
KR102465801B1 (ko) * 2015-05-22 2022-11-14 주식회사 히타치하이테크 플라스마 처리 장치 및 그것을 이용한 플라스마 처리 방법
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10340123B2 (en) * 2016-05-26 2019-07-02 Tokyo Electron Limited Multi-frequency power modulation for etching high aspect ratio features
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) * 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
CN111316417B (zh) 2017-11-27 2023-12-22 阿斯莫Ip控股公司 与批式炉偕同使用的用于储存晶圆匣的储存装置
JP6902991B2 (ja) 2017-12-19 2021-07-14 株式会社日立ハイテク プラズマ処理装置
JP2019121685A (ja) * 2018-01-05 2019-07-22 東京エレクトロン株式会社 エッチング方法
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN116732497A (zh) 2018-02-14 2023-09-12 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
KR102709511B1 (ko) 2018-05-08 2024-09-24 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
TW202405221A (zh) 2018-06-27 2024-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR102686758B1 (ko) 2018-06-29 2024-07-18 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344B (zh) 2018-10-01 2024-10-25 Asmip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
TWI756590B (zh) 2019-01-22 2022-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
US10593518B1 (en) * 2019-02-08 2020-03-17 Applied Materials, Inc. Methods and apparatus for etching semiconductor structures
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP7218226B2 (ja) * 2019-03-22 2023-02-06 株式会社アルバック プラズマエッチング方法
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11170981B2 (en) 2019-09-17 2021-11-09 Tokyo Electron Limited Broadband plasma processing systems and methods
US11295937B2 (en) * 2019-09-17 2022-04-05 Tokyo Electron Limited Broadband plasma processing systems and methods
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
JP2021111783A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー チャネル付きリフトピン
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210093163A (ko) 2020-01-16 2021-07-27 에이에스엠 아이피 홀딩 비.브이. 고 종횡비 피처를 형성하는 방법
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
US11776792B2 (en) 2020-04-03 2023-10-03 Hitachi High-Tech Corporation Plasma processing apparatus and plasma processing method
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
JP2021172884A (ja) 2020-04-24 2021-11-01 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム含有層を形成する方法および窒化バナジウム含有層を含む構造体
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
KR20230080449A (ko) * 2020-10-06 2023-06-07 도쿄엘렉트론가부시키가이샤 광대역 플라즈마 공정 시스템 및 방법
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
TW202226899A (zh) 2020-12-22 2022-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具匹配器的電漿處理裝置
TW202242184A (zh) 2020-12-22 2022-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 前驅物膠囊、前驅物容器、氣相沉積總成、及將固態前驅物裝載至前驅物容器中之方法
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
US12020902B2 (en) 2022-07-14 2024-06-25 Tokyo Electron Limited Plasma processing with broadband RF waveforms

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010055862A1 (ja) * 2008-11-13 2010-05-20 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890004881B1 (ko) * 1983-10-19 1989-11-30 가부시기가이샤 히다찌세이사꾸쇼 플라즈마 처리 방법 및 그 장치
JPH0661190A (ja) * 1992-08-05 1994-03-04 Hitachi Ltd ドライエッチング方法
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
KR100276736B1 (ko) 1993-10-20 2001-03-02 히가시 데쓰로 플라즈마 처리장치
US6902683B1 (en) * 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
JP4061691B2 (ja) * 1998-02-13 2008-03-19 株式会社日立製作所 表面加工方法
KR100521120B1 (ko) * 1998-02-13 2005-10-12 가부시끼가이샤 히다치 세이사꾸쇼 반도체소자의 표면처리방법 및 장치
WO1999046810A1 (fr) * 1998-03-12 1999-09-16 Hitachi, Ltd. Procede permettant de traiter la surface d'un echantillon
JP2000091321A (ja) * 1998-09-10 2000-03-31 Hitachi Ltd 表面処理方法および装置
KR100521121B1 (ko) 1998-09-10 2005-10-12 가부시끼가이샤 히다치 세이사꾸쇼 시료표면의 처리방법 및 시료표면의 처리장치
US6383938B2 (en) * 1999-04-21 2002-05-07 Alcatel Method of anisotropic etching of substrates
US7294563B2 (en) * 2000-08-10 2007-11-13 Applied Materials, Inc. Semiconductor on insulator vertical transistor fabrication and doping process
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
JP4701691B2 (ja) 2004-11-29 2011-06-15 東京エレクトロン株式会社 エッチング方法
JP4593402B2 (ja) * 2005-08-25 2010-12-08 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
JP5082338B2 (ja) 2006-08-25 2012-11-28 東京エレクトロン株式会社 エッチング方法及びエッチング装置
US7718538B2 (en) * 2007-02-21 2010-05-18 Applied Materials, Inc. Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates
JP5547495B2 (ja) * 2007-02-21 2014-07-16 アプライド マテリアルズ インコーポレイテッド 半導体構造をエッチングするための、パルス化反応ガスを補充するパルス化プラズマシステム
US9059116B2 (en) * 2007-11-29 2015-06-16 Lam Research Corporation Etch with pulsed bias
WO2010029681A1 (ja) * 2008-09-10 2010-03-18 パナソニック株式会社 半導体装置及びその製造方法
KR101286242B1 (ko) * 2009-12-14 2013-07-15 삼성전자주식회사 반도체 소자 제조 방법
US8809199B2 (en) * 2011-02-12 2014-08-19 Tokyo Electron Limited Method of etching features in silicon nitride films
WO2012122064A1 (en) * 2011-03-04 2012-09-13 Tokyo Electron Limited Method of etching silicon nitride films

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010055862A1 (ja) * 2008-11-13 2010-05-20 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置

Also Published As

Publication number Publication date
US20120064726A1 (en) 2012-03-15
US8969210B2 (en) 2015-03-03
CN102403183A (zh) 2012-04-04
TW201234474A (en) 2012-08-16
JP2012084872A (ja) 2012-04-26
CN102403183B (zh) 2016-03-09
KR20120028853A (ko) 2012-03-23
KR101265231B1 (ko) 2013-05-23
JP5845754B2 (ja) 2016-01-20

Similar Documents

Publication Publication Date Title
TWI473163B (zh) A plasma etching processing apparatus, a plasma etching processing method, and a semiconductor device manufacturing method
US9773695B2 (en) Integrated bit-line airgap formation and gate stack post clean
KR102439785B1 (ko) 무-할로겐 기상 실리콘 에칭
US9324572B2 (en) Plasma etching method, method for producing semiconductor device, and plasma etching device
US20140342569A1 (en) Near surface etch selectivity enhancement
EP2669951A1 (en) Method for producing semiconductor device, and semiconductor device
US8372761B2 (en) Plasma oxidation processing method, plasma processing apparatus and storage medium
EP2819151B1 (en) Plasma etching method and plasma etching apparatus
JP4653603B2 (ja) プラズマエッチング方法
US20090311870A1 (en) Plasma etching method and plasma etching apparatus
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
TWI433263B (zh) 深渠溝襯層移除製程
TWI811753B (zh) 矽之乾蝕刻方法
US20220406613A1 (en) Etching method and plasma processing apparatus
JP6424249B2 (ja) シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法
JP4605940B2 (ja) プラズマエッチング装置、プラズマエッチング方法および半導体装置の製造方法
JP2007250940A (ja) ドライエッチング方法
JP2003163205A (ja) 酸化膜エッチング方法
TW202425054A (zh) 基板處理方法及電漿處理裝置
CN117690788A (zh) 氧化层沟槽形成方法及半导体器件
CN118263113A (zh) 蚀刻方法及等离子体处理装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees