JP5845754B2 - プラズマエッチング処理方法 - Google Patents

プラズマエッチング処理方法 Download PDF

Info

Publication number
JP5845754B2
JP5845754B2 JP2011200993A JP2011200993A JP5845754B2 JP 5845754 B2 JP5845754 B2 JP 5845754B2 JP 2011200993 A JP2011200993 A JP 2011200993A JP 2011200993 A JP2011200993 A JP 2011200993A JP 5845754 B2 JP5845754 B2 JP 5845754B2
Authority
JP
Japan
Prior art keywords
etching
plasma
substrate
bias power
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011200993A
Other languages
English (en)
Other versions
JP2012084872A (ja
Inventor
野沢　俊久
俊久 野沢
佐々木　勝
勝 佐々木
潤 橋本
潤 橋本
正太 吉村
正太 吉村
俊久 小津
俊久 小津
哲也 西塚
哲也 西塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011200993A priority Critical patent/JP5845754B2/ja
Publication of JP2012084872A publication Critical patent/JP2012084872A/ja
Application granted granted Critical
Publication of JP5845754B2 publication Critical patent/JP5845754B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Description

この発明は、プラズマエッチング処理装置、プラズマエッチング処理方法、および半導体素子製造方法に関するものであり、特に、被処理基板に対してエッチング処理を行うプラズマエッチング処理装置、このようなプラズマエッチング処理装置を用いるプラズマエッチング処理方法、および被処理基板に対してエッチング処理を行って製造される半導体素子製造方法に関するものである。
ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）やＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等の半導体素子は、被処理基板となる半導体基板（ウェハ）に対して、エッチングやＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング等の処理を施して製造される。エッチングやＣＶＤ、スパッタリング等の処理については、そのエネルギー供給源としてプラズマを用いた処理方法、すなわち、プラズマエッチングやプラズマＣＶＤ、プラズマスパッタリング等がある。
ここで、エッチングに際して、形成される溝部と穴部の各底部を実質的に同時にエッチングストッパ膜に到達させることができるエッチング方法に関する技術が、特開２００８−５３５１６号公報（特許文献１）に開示されている。
特開２００８−５３５１６号公報
特許文献１に開示されるような装置を用いて、被処理基板にエッチングを行う場合について、簡単に説明する。まず、被処理基板となるシリコン基板の上に、例えば、レジストマスクを形成後、断面矩形状のハードマスクとしてのマスク層を形成する。そして、マスク層を形成した被処理基板をプラズマエッチング処理装置内の支持台上に支持させる。その後、所定の圧力環境の下、プラズマ処理用のガスを処理容器内に供給し、マイクロ波等により発生させたプラズマにより、エッチングを行う。このようにして、所望の形状、例えば、マスク層が形成されていない部分が後に絶縁層となる浅い溝となる形状を得る。
ここで、被処理基板におけるエッチング処理については、以下のような問題が発生するおそれがある。すなわち、エッチング処理時においては、形成された断面矩形状のマスク層がそのままの形状、具体的には、矩形状を形成する角部と角部間で挟まれた平坦部とが同じように下方向に削られた状態で残存するのが理想的である。しかし、例えば、異方性の高いエッチングガスを用いてエッチングを行った場合、マスク層の角部のみが積極的にエッチングされるおそれがある。そうすると、結果としてマスク層間に形成されるべき溝形状部分において、エッチングにより形成される溝の側壁が、テーパ状、すなわち、斜めになってしまうおそれがある。このような形状は好ましくない。
この発明の目的は、より正確に所望の形状にエッチングすることができるプラズマエッチング処理装置を提供することである。
この発明の他の目的は、より正確に所望の形状にエッチングすることができるプラズマエッチング処理方法を提供することである。
この発明のさらに他の目的は、より正確に所望の形状にエッチングすることができる半導体素子製造方法を提供することである。
この発明に係るプラズマエッチング処理装置は、発生させたプラズマにより被処理基板にエッチング処理を行うプラズマエッチング処理装置であって、その内部において被処理基板にプラズマ処理を行う処理容器と、処理容器内にプラズマ処理用のガスを供給するガス供給部と、処理容器内に配置され、その上に被処理基板を支持する支持台と、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器と、マイクロ波発生器により発生させたマイクロ波を用いて、処理容器内にプラズマを発生させるプラズマ発生手段と、処理容器内の圧力を調整する圧力調整手段と、支持台に交流のバイアス電力を供給するバイアス電力供給手段と、バイアス電力供給手段における交流のバイアス電力を、停止および供給を交互に繰り返しながら行うよう制御する制御手段とを備える。
この発明の他の局面において、この発明に係るプラズマエッチング処理方法は、その内部において被処理基板にプラズマ処理を行う処理容器と、処理容器内にプラズマ処理用のガスを供給するガス供給部と、処理容器内に配置され、その上に被処理基板を支持する支持台と、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器と、マイクロ波発生器により発生させたマイクロ波を用いて、処理容器内にプラズマを発生させるプラズマ発生手段と、処理容器内の圧力を調整する圧力調整手段とを備えるプラズマエッチング処理装置を用いて、発生させたプラズマにより被処理基板にエッチング処理を行うプラズマエッチング処理方法であって、バイアス電力供給手段における交流のバイアス電力を、停止および供給を交互に繰り返しながら行うよう制御して、支持台に交流のバイアス電力を供給して被処理基板にエッチング処理を行う。
また、この発明のさらに他の局面において、半導体素子製造方法は、支持台上に支持されたシリコン基板上に設けられた窒化シリコンをマスクとしてプラズマエッチングを行って製造される半導体素子製造方法であって、シリコン基板をエッチングする際に、全体のプラズマ処理用のガスに対する酸素原子を含むガスの濃度を０．０５％以上５％以下となるようにしてプラズマ処理用のガスを供給する工程と、交流のバイアス電力の供給時間（ａ）および停止時間を足し合わせた時間（ｂ）に対する供給時間（ａ）の比であるデューティー比（ａ／ｂ）を、０．５よりも高く１．０よりも低くなるようにして、支持台に供給するバイアス電力を制御する工程とを含む。
また、この発明のさらに他の局面においては、プラズマエッチング処理方法は、支持台上に支持された被処理基板に対し、発生させたプラズマにより被処理基板にプラズマエッチング処理を行うプラズマエッチング方法であって、エッチングガスおよび反応副生成物をラジカル酸化して改質させる作用を有するガスを処理容器内に供給してプラズマを生成する工程と、被処理基板をエッチングにより削る工程と、堆積された反応副生成物をラジカル酸化して改質させる工程と、被処理基板を支持する支持台に印加されるバイアス電力のうち、交流のバイアス電力の供給時間（ａ）および停止時間を足し合わせた時間（ｂ）に対する供給時間（ａ）の比であるデューティー比（ａ／ｂ）、およびバイアス電力の周波数を調整して、反応副生成物の堆積量を制御する工程とを含む。
このようなプラズマエッチング処理装置、プラズマエッチング処理方法、および半導体素子製造方法によると、エッチング処理時において、より正確に所望の形状にエッチングすることができる。
この発明の一実施形態に係るプラズマエッチング処理装置の構成を概略的に示す概略断面図である。 この発明の一実施形態に係るプラズマエッチング処理装置に備えられるスロットアンテナ板を板厚方向から見た図である。 ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）形成工程において、断面矩形状のマスク層を形成した被処理基板の一部を示す概略断面図である。 ＳＴＩ形成工程において、エッチング処理途中の理想的な形状の被処理基板の一部を示す概略断面図である。 ＳＴＩ形成工程において、エッチング処理終了後の理想的な形状の被処理基板の一部を示す概略断面図である。 ＳＴＩ形成工程において、エッチング処理途中の側壁がテーパ状の被処理基板の一部を示す概略断面図である。 ＳＴＩ形成工程において、エッチング処理終了後の側壁がテーパ状の被処理基板の一部を示す概略断面図である。 この発明の一実施形態に係るＳＴＩ形成工程におけるプラズマエッチング処理方法の代表的な工程を示すフローチャートである。 交流バイアスのオンオフ状態を示すグラフである。 ＳＴＩ形成工程においてエッチング処理途中に、バイアスをオンした状態の被処理基板の一部のイメージを示す図である。 ＳＴＩ形成工程においてエッチング処理途中に、バイアスをオフした状態の被処理基板の一部のイメージを示す図である。 ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）ラグについてのコンター図である。 エッチングの選択比についてのコンター図である。 デューティー比が０．２５の場合において、エッチングにより削る領域の間隔の狭い場合のエッチング処理終了後のシリコン基板の一部を横方向から見た電子顕微鏡写真である。 デューティー比が０．２５の場合において、エッチングにより削る領域の間隔の広い場合のエッチング処理終了後のシリコン基板の一部を横方向から見た電子顕微鏡写真である。 バイアスを連続してかけた場合において、エッチングにより削る間隔の狭い場合のエッチング処理終了後のシリコン基板の一部を横方向から見た電子顕微鏡写真である。 バイアスを連続してかけた場合において、エッチングにより削る間隔の広い場合のエッチング処理終了後のシリコン基板の一部を横方向から見た電子顕微鏡写真である。 デューティー比が０．７５の場合において、エッチングにより削る間隔の狭い場合のエッチング処理終了後のシリコン基板の一部を横方向から見た電子顕微鏡写真である。 デューティー比が０．７５の場合において、エッチングにより削る間隔の広い場合のエッチング処理終了後のシリコン基板の一部を横方向から見た電子顕微鏡写真である。 ＳＡＣ（Ｓｅｌｆ Ａｌｉｇｎ Ｃｏｎｔａｃｔ）形成工程において、断面矩形状のマスク層を形成した被処理基板の一部を示す概略断面図である。 ＳＡＣ形成工程において、エッチング処理途中の理想的な形状の被処理基板の一部を示す概略断面図である。 ＳＡＣ形成工程において、エッチング処理終了後の理想的な形状の被処理基板の一部を示す概略断面図である。 ＳＡＣ形成工程において、エッチング処理途中のシリコン窒化膜層の側壁が削られた被処理基板の一部を示す概略断面図である。 ＳＡＣ形成工程において、エッチング処理終了後のゲート電極層が露出した被処理基板の一部を示す概略断面図である。 この発明の他の実施形態に係るＳＡＣ形成工程におけるプラズマエッチング処理方法の代表的な工程を示すフローチャートである。 ＳＡＣ形成工程において、バイアスがオフされた場合の被処理基板の一部を示す概略断面図である。 ＳＡＣ形成工程において、バイアスがオンされた場合の被処理基板の一部を示す概略断面図である。 スペーサエッチングを行う工程において、ゲート電極層等を形成した被処理基板の一部を示す概略断面図である。 スペーサエッチングを行う工程において、第一のエッチング終了後の理想的な形状の被処理基板の一部を示す概略断面図である。 スペーサエッチングを行う工程において、第二のエッチング終了後の理想的な形状の被処理基板の一部を示す概略断面図である。 この発明のさらに他の実施形態に係るスペーサエッチングにおけるプラズマエッチング処理方法の代表的な工程を示すフローチャートである。 スペーサエッチングを行う工程において、バイアスがオフされた場合の被処理基板の一部を示す概略断面図である。 スペーサエッチングを行う工程において、バイアスがオンされた場合の被処理基板の一部を示す概略断面図である。 サイド領域のスペーサ層が除去された段階における被処理基板の一部を示す概略断面図である。 保護膜が除去された段階における被処理基板の一部を示す概略断面図である。 サイド領域の保護膜の厚みが厚くなった場合の被処理基板の一部を示す概略断面図である。 サイド領域の保護膜の厚みが厚くなった場合の保護膜が除去された段階における被処理基板の一部を示す概略断面図である。 スペーサエッチングを行う工程において、底壁および側壁におけるエッチング速度とデューティー比との関係を示すグラフである。 スペーサエッチングを行う工程において、底壁および側壁におけるエッチング速度と間欠周波数との関係を示すグラフである。 スペーサエッチングを行う工程において、オンオフ周波数とデューティー比との関係を示すコンター図である。
以下、この発明の実施の形態を、図面を参照して説明する。まず、この発明の一実施形態に係るプラズマエッチング処理装置の構成について説明する。図１は、この発明の一実施形態に係るプラズマエッチング処理装置の構成を概略的に示す概略断面図である。図２は、図１に示すプラズマエッチング処理装置に備えられるスロットアンテナ板を、板厚方向から見た図である。
図１および図２を参照して、プラズマエッチング処理装置１１は、マイクロ波をプラズマ源とするマイクロ波プラズマエッチング処理装置である。プラズマエッチング処理装置１１は、その内部で被処理基板Ｗにプラズマ処理を行う処理空間を有する処理容器１２と、処理容器１２内にプラズマ処理用のガス等を供給するガス供給部１３と、処理容器１２内に設けられ、その上に被処理基板Ｗを支持する支持台１４と、処理容器１２の外部に設けられ、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器１５と、マイクロ波発生器１５により発生させたマイクロ波を処理容器１２内に導入する導波管１６および同軸導波管１７と、同軸導波管１７の下方端部に連結されており、同軸導波管１７によって導入されたマイクロ波を径方向に伝播する誘電体板１８と、誘電体板１８の下方側に配置されており、誘電体板１８によって伝播されたマイクロ波を放射するスロット（長孔）１９を複数有するスロットアンテナ板２０と、スロットアンテナ板２０の下方側に配置されており、スロット１９から放射されたマイクロ波を径方向に伝播すると共に処理容器１２内に透過させる誘電体窓２１と、プラズマエッチング処理装置１１全体を制御する制御部（図示せず）とを備える。制御部は、ガス供給部１３におけるガス流量、処理容器１２内の温度等、被処理基板Ｗをプラズマ処理するためのプロセス条件を制御する。また、制御部は、エッチング処理時において、後述するバイアス電力供給手段における交流のバイアス電力について、停止および供給を交互に繰り返しながら行うよう制御する制御手段として作動する。また、プラズマエッチング処理装置１１は、処理容器１２内の減圧を行うＴＭＰ（Ｔｕｒｂｏ Ｍｏｌｅｃｕｌａｒ Ｐｕｍｐ：ターボ分子ポンプ）（図示せず）等を含み、制御部は、ＴＭＰの作動状態等を制御して処理容器１２内の圧力を、真空を含め所定の圧力に調整する圧力調整手段としても作動する。なお、理解の容易の観点から、図１において、スロット１９の開口形状を概略的に示している。
処理容器１２は、支持台１４の下方側に位置する底部２２と、底部２２の外周から上方向に延びる側壁２３と、側壁２３の上方側に載置するようにして配置され、その上に誘電体窓２１を載置可能な環状部材２４とを含む。側壁２３は、円筒状である。処理容器１２の底部２２には、排気用の排気孔２５が設けられている。処理容器１２の上部側は開口しており、処理容器１２の上部側に配置される誘電体窓２１、および誘電体窓２１と処理容器１２、具体的には、処理容器１２を構成する環状部材２４との間に介在するシール部材としてのＯリング２６によって、処理容器１２は密封可能に構成されている。
支持台１４には、ＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）バイアス用の高周波電源２７がマッチングユニット２８を介して支持台１４の電極に電気的に接続されている。このバイアス電力供給手段としての高周波電源２７は、被処理基板Ｗに引き込むイオンのエネルギーを制御するのに適した一定の周波数、例えば、１３．５６ＭＨｚの高周波を所定のパワーで出力し、支持台１４側に供給する。マッチングユニット２８は、高周波電源２７側のインピーダンスと、主に電極、プラズマ、処理容器１２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容しており、この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。支持台１４側に供給されるバイアスに関する詳細な内容については、後述する。なお、支持台１４は、底部２２から絶縁されている。また、図示はしないが、被処理基板Ｗを支持する支持機構や温度調節を行う温度調節機構を備えていてもよい。
ガス供給部１３は、被処理基板Ｗの中央に向かってガスを供給するガス供給口３１を有するセンターガス供給部３２と、円環状の中空状部材３３から構成されており、径方向内側に向かってガスを供給するガス供給口３４を有するアウターガス供給部３５とを含む。センターガス供給部３２およびアウターガス供給部３５はそれぞれ、処理容器１２外から処理容器１２内にプラズマ処理用のガス等を供給する。ガス供給口３１、３４から供給されるガスのそれぞれの流れ方向については、図１中の矢印Ｆ１およびＦ２で図示している。なお、センターガス供給部３２およびアウターガス供給部３５から供給されるガスの流量比等については、任意に選択が可能であり、例えば、センターガス供給部３２からのガスの供給を全く無しにして、アウターガス供給部３５からのみ処理容器１２内にガスを供給するということも、もちろん可能である。
マイクロ波整合器３６を有するマイクロ波発生器１５は、中心導体３７および外周導体３８から構成される同軸導波管１７およびモード変換器３９を介して、マイクロ波を導入する導波管１６の上流側に接続されている。同軸導波管１７を構成し、いずれも円筒状である中心導体３７および外周導体３８は、径方向の中心を一致させ、中心導体３７の外径面と、外周導体３８の内径面との間隔を開けるようにして、図１中の紙面上下方向に延びるようにして配置される。例えば、マイクロ波発生器１５で発生させたＴＥモードのマイクロ波は、導波管１６を通り、モード変換器３９によりＴＥＭモードへ変換され、同軸導波管１７を伝播する。マイクロ波発生器１５において発生させるマイクロ波の周波数としては、例えば、２．４５ＧＨｚが選択される。
スロットアンテナ板２０は、薄板状であって、円板状である。スロットアンテナ板２０の板厚方向の両面は、それぞれ平らである。スロットアンテナ板２０には、板厚方向に貫通する複数のスロット１９が複数設けられている。スロット１９は、一方方向に長い第一のスロット４１と、第一のスロット４１と直交する方向に長い第二のスロット４２とが、隣り合って一対となるように形成されている。具体的には、隣り合う２つのスロット４１、４２が一対となって、略ハ字状となるように配置されて構成されている。すなわち、スロットアンテナ板２０は、一方方向に延びる第一のスロット４１および一方方向に対して垂直な方向に延びる第二のスロット４２から構成されるスロット対４３を有する構成である。なお、スロット対４３の一例については、図２中の点線で示す領域で図示している。
設けられたスロット対４３は、内周側に配置される内周側スロット対群４４と、外周側に配置される外周側スロット対群４５とに大別される。内周側スロット対群４４において、７対のスロット対４３はそれぞれ、周方向に等間隔に配置されている。外周側スロット対群４５において、２８対のスロット対４３はそれぞれ、周方向に等間隔に配置されている。スロットアンテナ板２０の径方向の中央にも、貫通孔４６が設けられている。スロットアンテナ板２０は、径方向の中心４７を中心とした回転対称性を有する。
誘電体窓２１は、略円板状であって、所定の板厚を有する。誘電体窓２１は、誘電体で構成されており、誘電体窓２１の具体的な材質としては、石英やアルミナ等が挙げられる。誘電体窓２１は、図１における下側を環状部材２４の上に載せるようにしてプラズマエッチング処理装置１１に気密に取り付けられ、備えられる。誘電体窓２１のうち、プラズマエッチング処理装置１１に備えられた際にプラズマを生成する側となる下面４８の径方向外側領域には、環状に連なり、誘電体窓２１の板厚方向内方側、ここでは、図１における紙面上方向に向かってテーパ状に凹む誘電体窓凹部４９が設けられている。この誘電体窓凹部４９により、誘電体窓２１の径方向外側領域において、誘電体窓２１の厚みを連続的に変化させる領域を形成して、プラズマを生成する種々のプロセス条件に適した誘電体窓２１の厚みを有する共振領域を形成することができる。そうすると、種々のプロセス条件に応じて、誘電体窓２１の下部領域におけるプラズマの高い安定性を確保することができる。
マイクロ波発生器１５により発生させたマイクロ波は、同軸導波管１７を通って、誘電体板１８に伝播され、スロットアンテナ板２０に設けられた複数のスロット１９から誘電体窓２１に放射される。誘電体窓２１を透過したマイクロ波は、誘電体窓２１の直下に電界を生じさせ、処理容器１２内にプラズマを生成させる。誘電体窓２１の直下で生成されたプラズマは、誘電体窓２１から離れる方向、すなわち、支持台１４に向かう方向に拡散していく。そして、拡散したプラズマで形成され、支持台１４に載置された被処理基板Ｗを含むプラズマ拡散領域で、被処理基板Ｗに対するプラズマエッチング処理等のプラズマ処理を行う。プラズマエッチング処理装置１１において処理に供されるマイクロ波プラズマは、上記したスロットアンテナ板２０を用いたプラズマエッチング処理装置を、ＲＬＳＡ（Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ：ラジアルラインスロットアンテナ）方式のプラズマエッチング処理装置と呼称している。このようなプラズマエッチング処理装置１１によれば、比較的低い電子温度および比較的高い電子密度でプラズマ処理を行うことができるので、処理時における被処理基板Ｗに対するプラズマダメージを抑制し、高速な処理を行うことができる。
なお、エッチングに用いるガスに含まれるものとしては、例えば、Ａｒ（アルゴン）ガスのような不活性ガス、Ｏ（酸素）原子を含むＯ２ガスの他に、ＨＢｒガス、ＢＣｌ３ガス、ＣＦ３Ｉガス、ＣＨ２Ｆ２ガス、ＣＨ３Ｆガス等がある。なお、ガスの分子構造中にＨ（水素）原子を多く含むガスを用いると、反応副生成物として、蒸気圧が低い化合物が生成される傾向がある。また、エッチング対象物としては、具体的には、例えば、シリコン（Ｓｉ）が挙げられる。そして、エッチングに用いるガスに応じて種々異なる場合があるが、シリコンを対象物としてエッチングを行った場合の反応副生成物としては、例えば、ＳｉＢｒＯ、ＳｉＢｒ、ＳｉＩ、ＳｉＣｌＯ等が挙げられる。
次に、このようなプラズマエッチング処理装置１１を用いて、被処理基板に対し、プラズマによるエッチング処理を行う場合について、説明する。昨今においては、素子の微細化の観点から、素子分離領域としてＳＴＩを形成する場合がある。まず、ＳＴＩ形成工程において、所望の形状、すなわち、いわゆる理想的な形状にエッチングを行った場合について、簡単に説明する。
図３、図４、および図５は、この場合における被処理基板の一部を示す概略断面図である。まず、図３を参照して、被処理基板であるシリコン基板５１の上に、断面矩形状のハードマスクとしてのマスク層５２ａ、５２ｂを形成する。その後、エッチング処理を行う。この場合、マスク層５２ａが形成された個所は、図４に示すように、角部５３ａ、５３ｂにおいても角部５３ａ、５３ｂ間に位置する平坦部５４においても、局所的に削れないことが理想である。すなわち、エッチングにおいて、マスク層５２ａ、５２ｂはほとんど削られないか、または、マスク層５２ａ、５２ｂの上側の各部において、図４における下方向に均等に削られていくことが好ましい。そして、マスク層５２ａ、５２ｂ間において形成しようとする溝５５が垂直方向に削られ、形成されていく。最終的には、図５に示す形状となり、この形状が理想的である。すなわち、溝５５を構成する左右両側の側壁５６ａ、５６ｂが、図５における上下方向に真直ぐに延びる形状であり、側壁５６ａ、５６ｂの最下端に位置し、側壁５６ａ、５６ｂと共に溝５５を構成する底壁５７についても、左右方向に真直ぐに延びる形状であることが望ましい。
しかし、例えば、異方性の高いエッチングガスを用いた場合、図６に示すように、エッチングによりマスク層５２ａ、５２ｂも徐々に削れていくが、この場合において、マスク層の角部５３ａ、５３ｂが平坦部５４よりも多く削れていくことになる。
そうすると、最終的には、図７に示すように、マスク層５２ａ、５２ｂ間に形成されるエッチングにより形成した溝５５において、その側壁５６ａ、５６ｂの形状がテーパ形状となってしまう。すなわち、上下方向に真直ぐに延びる形状とはならず、シリコン基板５１の上端５８と側壁５６ａとのなす角度θが、この場合、鈍角となってしまう。このような形状は、エッチング処理における所望の形状ではなく、好ましくない。なお、図６は、前述の図４に対応する断面図であり、図７は、前述の図５に対応する断面図である。
特に、昨今は微細化の要求が高いため、形成されるレジストマスク層の薄膜化が進み、これに応じて、ハードマスクの厚みも薄くなる傾向がある。このような状況下において、溝５５のテーパ形状を回避するためには、できるだけマスク層５２ａ、５２ｂを削らないようハードマスクに対するシリコン基板５１の高選択比のエッチングを行う必要がある。このようなエッチングは、エッチング処理条件が限定されるため、できるだけ避けることが好ましい。
ここで、図８を参照して、この発明の一実施形態に係るプラズマエッチング処理を説明する。図８は、この発明の一実施形態に係るＳＴＩ形成工程におけるプラズマエッチング処理方法の代表的な工程を示すフローチャートである。まず、図３に示すように、被処理基板Ｗとなるシリコン基板５１上にマスク層５２ａ、５２ｂを形成する（図８（Ａ））。そして、上記した図１に示すプラズマエッチング処理装置１１を用いてプラズマによるエッチングを行う（図８（Ｂ））。ここでは、ＳＴＩ形成工程として、アルゴン（Ａｒ）ガス、臭化水素（ＨＢｒ）ガス、および酸素（Ｏ２）ガスを混合したガスを供給してエッチングを行う。
この場合、制御部による制御により、支持台１４を介して被処理基板Ｗに供給するバイアスの電力を、停止および供給を交互に繰り返しながら、間欠的に供給するようにする。すなわち、エッチング処理時において、バイアス電力供給手段としての高周波電源２７における交流のバイアス電力のバイアスオン（図８（Ｃ））およびバイアスオフ（図８（Ｄ））を交互に繰り返して、間欠的にバイアス電力を供給する。
このようにして、バイアスのオンおよびオフを交互に繰り返し、エッチングを進行させる。そして、図５に示すように、底壁５７の上下方向の位置が狙いの位置となったとき、すなわち、所定の溝深さに到達したときに、エッチングを終了する（図８（Ｅ））。エッチングの終了時は、例えば、エッチング開始後所定の時間が経過すれば、底壁５７の上下方向の位置が狙いの位置となったとみなしてもよいし、シリコン基板５１の上端５８と底壁５７との上下方向の長さを測定して確認しながら、エッチングを終了させることとしてもよい。
次に、この場合において、間欠的に供給されるバイアス電力の詳細について説明する。図９は、上記したＳＴＩ形成工程における交流バイアスのオンオフ状態を示すグラフである。図９において、縦軸は、バイアスのオンオフ状態を示し、横軸は、時間を示す。縦軸において、線６１で示す矩形状の波形のうち、上の位置にある状態がオン状態を示し、下の位置にある状態がオフ状態を示す。また、線６２で示す波形において、上下方向に波形が変動している状態がオン状態を示し、上下方向に波形が変動していない状態がオフ状態を示す。図９を参照して、上記したバイアス電力の供給時間（ａ）は、図９中の「ａ」で表されるものである。また、上記した交流のバイアス電力の供給時間（ａ）および停止時間を足し合わせた時間（ｂ）は、図９中の「ｂ」で表されるものである。なお、停止時間については、ｂからａを差し引いたものであり、図９中の「ｃ」で表されるものである。
ここで、ＳＴＩ形成工程において、交流のバイアス電力の供給時間（ａ）および停止時間を足し合わせた時間（ｂ）に対する供給時間（ａ）の比であるデューティー比（ａ／ｂ）を、０．５よりも高く１．０よりも低くなるようにして、バイアス電力の供給を制御するようにすることが好ましい。すなわち、エッチング処理時において、デューティー比（ａ／ｂ）を、０．５よりも高く１．０よりも低くなるようにして、間欠的にバイアス電力を供給することが好ましい。
このように構成することにより、エッチング処理時において、後述するように、改質された保護膜を利用して、エッチング処理を進行させることができる。したがって、より正確に所望の形状にエッチングすることができる。
このようなエッチングの原理について説明すると、以下のことが考えられる。すなわち、間欠的にバイアスの供給を行った場合、プラズマによるエッチング処理時において、バイアスがオフされる状態、すなわち、バイアス電力が供給されない状態と、オンされる状態、すなわち、バイアス電力が供給される状態とが、交互に現れることになる。
図１０は、この場合における被処理基板の一部を示す概略断面図であり、図４、図６に対応する。バイアスがオフの状態のときには、シリコン基板５１全体の表面に、バイアスがオンの状態のときに生成されたデポ（反応副生成物）による極薄い保護膜５９が、堆積するようにして形成される。この場合、マスク層５２ａ、５２ｂは、上下方向の上側の領域、すなわち、底壁５７付近よりもプラズマに近い位置にあるため、マスク層５２ａ、５２ｂの上に形成される保護膜５９の方が、溝５５の底壁５７の領域に形成される保護膜５９よりも厚くなる。
そして、シリコン基板５１付近に存在するラジカルにより、形成された保護膜５９の改質が行われる。ここでいう改質は、用いるガス等に応じて異なるが、例えば、窒化、酸化、Ｂｒ化、ＣＢｒ化、Ｃｌ化等であり、膜を硬化させるものである。ここで、上側に位置するマスク層５２ａ、５２ｂの近傍の方が、下側に位置する底壁５７の近傍よりもラジカルの存在確率が高いので、形成される保護膜５９の改質における効果が顕著となる。すなわち、マスク層５２ａ、５２ｂの上に形成された保護膜５９の改質の度合いが、溝５５の底壁５７の領域に形成される保護膜５９に対する改質の度合いよりも、高いものとなる。そうすると、マスク層５２ａ、５２ｂの上に形成された保護膜５９の方が、底壁５７の領域に形成される保護膜５９よりも硬くなる。
その後、バイアスがオンされる。図１１は、この場合における被処理基板の一部を示す断面図であり、図４、図６に対応する。バイアスがオンの状態のときには、シリコン基板５１の全面において、エッチングにより削られる。この場合、マスク層５２ａ、５２ｂについては、底壁５７よりも上側に位置するため、エッチング作用の比較的強い領域で、改質された保護膜５９を削ることになる。しかし、マスク層５２ａ、５２ｂの上に形成された保護膜５９は比較的厚く、改質により比較的硬くなっているため、結果として、マスク層５２ａ、５２ｂ自体がほとんど削られることはない。これに対し、底壁５７の領域については、形成される保護膜５９は比較的薄く、ほとんど改質が行われておらず、あまり硬くない状態であるため、エッチング作用の比較的弱い領域であるにも係らず、底壁５７の領域に形成された保護膜５９は、早期に除去されることになる。そして、シリコン基板５１における底壁５７の領域が積極的に垂直方向の下側に削られていくことになる。
このようにして、バイアスのオフとオンを交互に繰り返し、エッチングを進行させる。そうすると、マスク層５２ａ、５２ｂのエッチングによる除去を抑制しながら、マスク層５２ａ、５２ｂの間を垂直方向の下側に削っていき、エッチングによる溝を削り続けて、所望の形状を得るようなエッチングを行うことができる。すなわち、このようにバイアスのオンとオフを上記したタイミングで繰り返すことにより、より正確に所望の形状にエッチングすることができる。このような原理で、エッチングが行われていると考えられる。なお、理解の容易の観点から、図１０および図１１における保護膜５９は、誇張して厚く図示している。なお、以下の図面に示す保護膜についても、同様に誇張して厚く図示している。
図１２に、ＲＩＥラグについてのコンター図、すなわち、等値線図を示す。図１３は、エッチングの選択比についてのコンター図である。図１２および図１３において、縦軸は、バイアスのオンオフの周波数を示し、横軸は、オン時間の割合、すなわち、上記したデューティー比を示す。なお、この場合のエッチング処理時における反応ガスにおける酸素ガスの添加量は、０．２％としている。すなわち、反応ガス全体に占める酸素原子を含むガスの割合は、０．２％となる。
ここで、ＲＩＥラグについて説明すると、以下の通りである。図１４および図１５は、エッチング処理終了後のシリコン基板の一部を横方向から見た電子顕微鏡写真である。図１４に示すシリコン基板については、エッチングにより削る間隔の狭い場合であり、図１５に示すシリコン基板については、エッチングにより削る間隔の広い場合である。図１４および図１５を参照して、間隔が狭い場合におけるシリコン基板の上端５８から底壁５７までの上下方向の長さをｄ１とし、間隔が広い場合におけるシリコン基板の上端５８から底壁５７までの上下方向の長さをｄ２とすると、ＲＩＥラグについては、ｄ１／ｄ２で表されるものである。エッチング処理においては、間隔の広狭に係わらず、上端５８から底壁５７までの上下方向の長さは等しいことが望まれるので、このＲＩＥラグの値については、１に近い方が好ましい。一方、選択比については、その値が高い方が好ましい。すなわち、マスク層に対する下地層、いわゆるシリコン基板の層の削れる割合が高い方が好ましい。なお、図１４および図１５は、デューティー比が０．２５の場合である。
図１２を参照すると、バイアスのオン時間の割合が小さいと、具体的には、デューティー比が０．５よりも小さいと、周波数に係わらず、ＲＩＥラグの値が少なくとも０．９を下回ることになる。一方、デューティー比が０．７５付近においては、ＲＩＥラグの値がより１に近くなる。特に、周波数が１０Ｈｚ（ヘルツ）〜３０Ｈｚまでにおいては、図１２中のハッチングで示す領域６３において、ＲＩＥラグの値が０．９５よりも高くなり、よりよいものとなる。したがって、バイアス電力供給手段としての高周波電源により供給されるバイアス電力の周波数は、１０Ｈｚ以上３０Ｈｚ以下であることが好ましい。
図１３を参照すると、グラフの右下に向かうに従って、選択比の値が低くなっていく。これは、周波数が低く、かつデューティー比が高くなれば選択比が低くなる傾向を示すが、デューティー比が０．７５を越え、かつ周波数が１０Ｈｚよりも高ければ、ほぼ同等の値、１００程度となる。ここで、選択比については、上記した図１２に示すＲＩＥラグにおける良好な領域６３と重なるように、ハッチングで示す領域６４内の値を選択することが好ましい。
図１６および図１７は、バイアスを連続してかけた場合、すなわち、いわゆるデューティー比が１の場合において、エッチング処理終了後のシリコン基板の一部を横方向から見た電子顕微鏡写真である。図１６に示すシリコン基板については、エッチングにより削る間隔の狭い場合であり、図１７に示すシリコン基板については、エッチングにより削る間隔の広い場合である。図１８および図１９は、デューティー比が０．７５の場合において、エッチング処理終了後のシリコン基板の一部を横方向から見た電子顕微鏡写真である。図１８に示すシリコン基板については、エッチングにより削る間隔の狭い場合であり、図１９に示すシリコン基板については、エッチングにより削る間隔の広い場合である。
図１４〜図１９を参照して、連続してバイアスをオンにした場合、すなわち、デューティー比が１の場合は、削る幅の狭い場合に、底溝の形状が下方向に尖った形状となってしまう。尖った形状は、特異点となり電界の集中による異常放電の原因となり易い。また、デューティー比が０．２５の場合、側壁の形状がテーパ状となる傾向が強くなる。さらに、ＲＩＥラグの値が低くなり、０．５よりも小さくなってしまう。すなわち、幅が狭い場合の底壁から上端部までの上下方向の長さと幅が広い場合の底壁から上端部までの上下方向の長さとが大きく異なることになってしまう。この場合、幅が狭い方が、浅い溝となってしまう。
これに対し、デューティー比を０．５以上とした場合、側壁の形状がテーパ状となる傾向を大きく緩和することができる。すなわち、側壁が上下方向に真直ぐに近い形状で延びることになる。また、ＲＩＥラグについても０．８以上に緩和される。特に、デューティー比を０．７５程度とした場合、幅が狭い場合でも幅が広い場合でも、底壁から上端部までの上下方向の長さはほとんど変わらないことになる。
なお、上記した場合においては、処理の安定性等の観点から、処理容器内の圧力を１０ｍＴｏｒｒ以上２００ｍＴｏｒｒ以下とすることが好ましい。
また、上記の場合において、バイアス電力供給手段としての高周波電源により供給されるバイアスのエネルギーは、被処理基板に対するプラズマダメージ軽減の観点等から、２００ｅＶ以下であることが好ましい。
なお、上記の場合において、バイアスのオフ時において形成される保護膜の厚みは、１００Å（オングストローム）以下とするよう制御することが好ましい。こうすることにより、保護膜が過剰に厚くなることを抑制し、より確実に、所望の形状にエッチングすることができる。
なお、上記の場合において、プラズマエッチング装置１１は、マイクロ波を用いてプラズマを生成するため、ラジカルの豊富なプラズマを生成することができる。そのため、バイアスオン時に生成されたデポ（反応副生成物）を効率的に改質でき、十分なエッチング耐性を持つ保護膜５９を形成することができる。保護膜５９は、酸素ラジカルによって改質されたＳｉＢｒＯが主体の膜であると考えられる。ここで、反応ガス全体に占める酸素ガスの割合は、０．２％としたが、これに囚われない。例えば、酸素ガスの添加量を０．２％以上とした場合には、図１２および図１３に示す最適な領域６３、６４が図の右側にシフトする。一方、酸素ガスの添加量を０．２％以下とした場合には、図１２および図１３に示す最適な領域６３、６４が、図の左側にシフトする。なお、安定して酸素ガスを供給できる下限値は、０．０５％である。また、ＲＩＥラグと選択比との兼ね合いを考慮すると、５％以下であればよい。酸素ガスの添加量が５％以上であると、最適な領域６３、領域６４は、デューティー比１に近くなるため、エッチングされた形状は先細りの尖った形状となるおそれがある。なお、プロセス（処理条件）の選択の幅を考慮すると、０．１％以上１％以下としてもよい。
なお、プラズマ処理工程においては、処理容器内にガスを供給し、ＴＭＰによって処理容器内の排気を行いながら処理容器内の圧力を所望の圧力となるように調整して、プラズマ処理を行う。プラズマ処理中に反応副生成物が生成した場合、反応副生成物の多くは、ＴＭＰにより処理容器外へ排出される。ここで、プラズマエッチング処理工程において、例えば、シリコンをエッチングした場合、反応副生成物として、上記したＳｉＢｒＯ等が生成される。このＳｉＢｒＯ等のように、比較的蒸気圧が低い反応副生成物が生成した場合、ＴＭＰにより処理容器外へ排出される前に、エッチングにより形成したパターンにおける溝の側壁に反応副生成物が付着する現象が生じるおそれがある。
ここで、図１２等を用いて説明したように、上記した実施の形態においては、ＲＩＥラグの値の向上の観点から、バイアス電力の周波数は、１０Ｈｚ以上３０Ｈｚ以下が好ましいとしたが、このように、側壁への反応副生成物への付着が問題となるおそれがある場合には、例えば、バイアス電力の周波数を、５Ｈｚ以上１０Ｈｚ以下とすることも採用される。具体的には、処理容器内の圧力を１００ｍＴｏｒｒ、デューティー比を０．５とし、バイアス電力の周波数が５Ｈｚである場合を例にとって説明すると、交流のバイアス電力であるため、０．１秒、すなわち、１００ｍ（ミリ）秒連続でバイアス電力がかけられ、その後、１００ｍ秒連続でバイアス電力がかけられない状態が生ずることになる。比較的蒸気圧が低い反応副生成物であっても、このような連続１００ｍ秒のバイアス電力がかけられない状態を作ることにより、反応副生成物を側壁へ付着させずに、ＴＭＰによって処理容器外へ排出させることができる。このような観点から、生成される反応副生成物等によっては、バイアス電力の周波数を、５Ｈｚ以上１０Ｈｚ以下とすることも採用される。
次に、この発明の他の実施の形態について説明する。昨今では、ＳＡＣ（Ｓｅｌｆ Ａｌｉｇｎ Ｃｏｎｔａｃｔ）を形成する際のエッチング工程においても、以下の問題が生ずるおそれがある。ここでまず、ＳＡＣ形成工程において、所望の形状、すなわち、いわゆる理想的な形状にエッチングを行った場合について、簡単に説明する。
図２０、図２１、および図２２は、この場合における被処理基板の一部を示す概略断面図である。まず、図２０を参照して、被処理基板Ｗとなるシリコン基板６６の上にゲート電極層６７、ゲート側壁部６８、シリコン窒化膜層６９、そして、シリコン酸化膜層７０を形成し、その上にエッチングのための断面矩形状のマスク層７１を形成する。その後、シリコン酸化膜層７０のうち、マスク層７１の間の部分を、図２１に示すようにエッチングにより除去して、溝７２を形成していく。そして、図２２に示すように、エッチングをシリコン基板６６に達するまで行う。
このようにして、ＳＡＣにおけるプラズマエッチング処理を行う。この場合、形成される溝７２は、上方側に位置するシリコン酸化膜層７０の側壁７３ａ、７３ｂ、下方側に位置するシリコン窒化膜層６９の側壁７３ｃ、７３ｄ、および側壁７３ｃ、７３ｄ間に位置する底壁７４から構成されることとなる。ここで、マスク層７１の形成における厳密な位置制御を行い、シリコン酸化膜層７０のみが削られ、シリコン窒化膜層６９は削られない理想的な形状とすると、図２２に示すように、シリコン酸化膜層７０の側壁７３ａ、７３ｂの間隔は、シリコン窒化膜層６９の側壁７３ｃ、７３ｄの間隔よりも広くなり、溝７２において、シリコン窒化膜層６９が一部露出した形状となる。
ここで、このようなＳＡＣ形成におけるプラズマエッチング処理を行う際には、以下のような問題が発生する場合がある。すなわち、シリコン窒化膜層６９に対するシリコン酸化膜層７０のエッチングにおける選択比が小さければ、シリコン窒化膜層６９がエッチング時に削られることとなる。そして、図２３に示すように、シリコン窒化膜層６９において、マスク層７１間の領域７５ａ、７５ｂが徐々に除去されることとなる。
ここで、マスク層７１の形成における厳密な位置制御を行わず、形成するマスク層７１が左右方向にずれた場合において、エッチングを進行させると、シリコン酸化膜層７０のエッチングが終了した時点、すなわち、マスク層７１間において、シリコン酸化膜層７０が完全に除去されて、溝７２の底壁７４がシリコン基板６６に達した場合、図２４に示すように、シリコン窒化膜層６９の領域７５ａ、７５ｂも下方向に削られ、領域７５ａで示すように、ゲート電極層６７の一部が、溝７２内において露出してしまうことになる。このような状況は、領域７５ａにおける絶縁ブレイクを生じさせることとなり、好ましくない。すなわち、所望の形状ではない。
このような絶縁ブレイクを生じさせないようにするには、マスク層７１の形成における厳密な位置制御や高選択比のエッチングを行えばよいが、このような対策は、労力や時間の観点から好ましくない場合もある。
ここで、図２５を参照して、この発明の他の実施形態に係るプラズマエッチング処理について説明する。図２５は、この場合におけるプラズマエッチング処理の代表的な工程を示すフローチャートである。まず、図２０で示すように、被処理基板Ｗとなるシリコン基板６６上に、ゲート電極層６７、ゲート側壁部６８、シリコン窒化膜層６９、シリコン酸化膜層７０を形成する（図２５（Ａ））。そして、シリコン酸化膜層７０の上に、マスク層７１を形成する（図２５（Ｂ））。次に、上記した図１に示すプラズマエッチング処理装置１１を用いて、プラズマによるエッチングを行う（図２５（Ｃ））。ここでは、ＳＡＣ形成工程として、多重解離性を有するガス、例えば、Ｃ４Ｆ８ガスやＣＨ２Ｆ２ガスを用いてエッチングを行う。
この場合、制御部による制御により、支持台１４を介して被処理基板Ｗに供給するバイアスの電圧を、停止および供給を交互に繰り返しながら、間欠的に供給するようにする。すなわち、バイアス電力供給手段における交流のバイアス電力のバイアスオン（図２５（Ｄ））およびバイアスオフ（図２５（Ｅ））を交互に繰り返して、間欠的にバイアス電力を供給する。
このようにして、バイアスのオンおよびオフを交互に繰り返し、エッチングを進行させる。そして、底壁７４の上下方向の位置が狙いの位置となったとき、すなわち、所定の溝深さに到達したときに、エッチングを終了する（図２５（Ｆ））。エッチングの終了時は、例えば、エッチング開始後所定の時間が経過すれば、底壁７４の上下方向の位置が狙いの位置となったとみなしてもよいし、マスク層７１の下端に位置する上端７７と底壁７４との上下方向の長さを測定して確認しながら、エッチングを終了させることとしてもよい。
ここで、交流のバイアス電力の供給時間（ａ）および停止時間を足し合わせた時間（ｂ）に対する供給時間（ａ）の比であるデューティー比（ａ／ｂ）を、０．５よりも高く１．０よりも低くなるようにして、バイアス電力の供給を制御することが好ましい。
このようにして、ＳＡＣ形成工程におけるエッチングを行う。こうすることにより、ＳＡＣ形成工程において、より正確に所望の形状にエッチングすることができる。
このようなエッチングの原理について説明すると、以下のことが考えられる。すなわち、間欠的にバイアスの供給を行った場合、プラズマによるエッチング処理時において、バイアスがオフされる状態、すなわち、バイアス電力が供給されない状態と、オンされる状態、すなわち、バイアス電力が供給される状態とが、交互に現れることになる。
図２６は、バイアスがオフされた場合の被処理基板の一部を示す概略断面図である。図２６を参照して、バイアスがオフされた場合には、マスク層７１、およびやや露出したシリコン窒化膜層６９の上に、デポにより構成される保護膜７６が形成される。ここで形成される保護膜７６としては、ＣＨＦ３やＣＨ２Ｆ２等、ＣＨ（炭化水素）系のポリマーやＣＦ（フッ化炭素）系のポリマー、ＳｉＣから構成されるものである。
このデポにより構成される保護膜７６は、プラズマ処理においてプラズマに近い部分、すなわち、図２６における上側の領域ほど厚いものとなる。具体的には、マスク層７１の上方に形成される保護膜７６の厚みｔ１や、側壁７３ｂの横に形成される保護膜７６の厚みｔ２、シリコン窒化膜層６９の上側に形成される保護膜７６の厚みｔ３は、相対的に厚いものとなる。
一方、底壁７４側に形成される保護膜７６は、上下方向の下側の領域であり、保護膜７６はほとんど形成されないか、または非常に薄く形成されることになる。これは、形成する溝７２の形状のアスペクト比にもよるが、下側領域において、保護膜７６を構成する基となるデポが行き届かないことにも起因する。具体的には、底壁７４の上に形成される保護膜７６の厚みｔ４は、相対的に薄いものとなる。
図２７は、バイアスがオンされた場合の被処理基板の一部を示す概略断面図である。図２７を参照して、バイアスがオンされた場合には、プラズマによるエッチングが進行する。この場合においては、マスク層７１やシリコン窒化膜層６９の上側に形成される保護膜７６をまず削っていくことになる。ここで、上側の領域においては、形成される保護膜７６の層は厚くなっているため、エッチングによりマスク層７１の除去には及ばず、保護膜７６の層を削り取る程度となる。シリコン窒化膜層６９についても同様に、保護膜７６の層が比較的厚いため、エッチング進行中、すなわち、バイアスがオンの状態においては、シリコン窒化膜層６９の上に形成された保護膜７６が削り取られ、下地層となるシリコン窒化膜層６９はほとんど除去されない。すなわち、バイアスがオンの状態においても、マスク層７１やシリコン窒化膜層６９の上に形成された保護膜７６は薄くなりながらも残存している状態である。一方、底壁７４の領域においては、薄く形成された保護膜７６は早期に除去され、下地層となるシリコン酸化膜層７０が垂直方向の下側に削られていくこととなる。
すなわち、マスク層７１やシリコン窒化膜層６９は、比較的上側の領域に位置するため、バイアスのオフの状態のときに形成されるデポによる保護膜７６の層が比較的厚くなることになる。そして、バイアスのオンの状態のときに保護膜７６の層が積極的に削られ、下地層となるマスク層７１やシリコン窒化膜層６９が削られることはほとんどない。これに対し、溝７２の下側となるシリコン酸化膜層７０については、比較的下側の領域に位置するため、バイアスのオフの状態のときに形成されるデポによる保護膜７６の層が相対的に薄くなる。そして、バイアスのオンの状態のときに保護膜７６の層は早期に削り取られ、保護膜７６の下地層となるシリコン酸化膜層７０が垂直方向の下側に削られていくこととなる。
このようにして、ＳＡＣを形成する際のプラズマエッチングを行うことにより、所望の形状に、効率的にエッチングを行うことができる。すなわち、マスク層７１の形成における厳密な位置制御を行わず、マスク層７１が多少左右方向にずれて形成されていても、エッチング時において、露出するシリコン窒化膜層６９の除去を抑制し、ゲート電極層６７が露出しないような所望の形状により正確にすることができる。
なお、上記の場合においても、バイアスのオフ時において形成される保護膜の厚みは、１００Å以下とするよう制御することが好ましい。こうすることにより、保護膜が過剰に厚くなることを抑制し、より確実に、所望の形状にエッチングすることができる。
次に、この発明のさらに他の実施の形態について説明する。昨今では、スペーサエッチングを行う工程においても、以下の問題が生ずるおそれがある。ここでまず、スペーサエッチング工程において、所望の形状、すなわち、いわゆる理想的な形状にエッチングを行った場合について、簡単に説明する。
図２８、図２９、および図３０は、この場合における被処理基板の一部を示す概略断面図である。まず、図２８を参照して、被処理基板Ｗとなるシリコン基板８１の上にゲート絶縁膜層８２、ゲート電極層８３、およびゲート側壁部８４を形成し、これらを覆うように、絶縁層であるスペーサ層８５を形成する。この場合において、図２８に示すように、ゲート電極層８３の上方領域８６ａに形成されるスペーサ層８５の厚みｓ１と、ゲート側壁部８４のサイド領域８６ｂの横に形成されるスペーサ層８５の厚みｓ２とは、ほとんど等しく、サイド領域８６ｂの横側においてシリコン基板８１上となる端部領域８６ｃに形成されるスペーサ層８５の厚みｓ３は、厚みｓ１や厚みｓ２と比較して若干薄いものとなる。
その後、第一のエッチング工程として、イオンエネルギーによる垂直方向のエッチングを行う。このようにして、形成したスペーサ層８５のうち、上下方向、すなわち、垂直方向に延びる部分を多く残し、左右方向、すなわち、水平方向に延びる部分を積極的に削るようにして、図２９に示す形状とする。具体的には、上下方向に延びるサイド領域８６ｂにおけるスペーサ層８５については、第一のエッチング前の厚みｓ２と、第一のエッチング後の厚みｓ５とは、ほとんど変わらず、左右方向に延びる上方領域８６ａにおけるスペーサ層８５については、第一のエッチング前の厚みｓ１に対して、第一のエッチング後の厚みｓ４が、大きく減少する。上方領域８６ａと同様に、左右方向に延びるスペーサ層８５における端部領域８６ｃについても、第一のエッチング前の厚みｓ３に対して、第一のエッチング後の厚みｓ６が、大きく減少する。このようにして、第一のエッチング工程を行う。第一のエッチング工程は、端部領域８６ｃにおけるスペーサ層８５が完全に除去されず、少し残る程度まで行う。
その後、第二のエッチング工程として、スペーサ層８５のうち、少し残した端部領域８６ｃのスペーサ層８５を完全に除去し、その領域におけるシリコン基板８１の上面が露出するように、エッチングを行う。すなわち、図２９における端部領域８６ｃの厚みｓ６が０となるようにエッチングを行う。この場合、下地層となるシリコン基板８１とエッチング層となるスペーサ層８５との選択比を考慮して、ラジカルによるケミカルなエッチングを行う。このようにして、図３０に示すように、スペーサ層８５がサイド領域８６ｂにおいて垂直方向に延びる部分からなる形状とする。
このようなエッチングは、いわゆる二段階エッチングと呼ばれるものである。すなわち、スペーサ層８５のエッチングに際し、第一のエッチング工程の段階においては、垂直方向に延びる部分を残して左右方向に延びる部分を積極的に削るよう、バイアスパワーを比較的強くして異方性エッチングを行う。このようにして効率的に、すなわち、所要時間をできるだけ少なくして、図２９に示す形状を得る。そして、第二のエッチング工程の段階において、選択比を考慮して、余分な端部領域８６ｃのスペーサ層８５を除去し、スペーサ層８５のサイド領域８６ｂの横側において、シリコン基板８１が露出するよう、バイアスパワーを弱くして等方性エッチングを行う。このようにしてスペーサエッチングを行う。このような二段階のエッチングによれば、端部領域８６ｃにおけるシリコン基板８１の過剰なエッチングを抑制して、理想的な図３０に示す形状のシリコン基板を効率的に得ることができる。
しかし、このような工程においては、以下のような問題が生ずるおそれがある。第二のエッチング工程においては、等方性を重視するために、エッチング時におけるバイアスパワーを小さくすることとしている。しかし、このようにバイアスパワーを小さくすると、サイド領域８６ｂにおけるスペーサ層８５も、等方性を重視したエッチングにより削ってしまうことになる。すなわち、サイド領域８６ｂにおけるスペーサ層８５の厚みｓ５が薄くなり、サイド領域８６ｂにおけるスペーサ層８５が細くなってしまうことになる。厚みｓ５に関しては、できるだけ厚い方が望ましいので、このような状況は、好ましくない。
このような場合、第一のエッチング工程において、できるだけ残す端部領域のスペーサ層を薄くすればよいが、このような厳密な制御は、労力や時間の観点から好ましくない場合もある。
ここで、図３１を参照して、この発明のさらに他の実施形態に係るプラズマエッチング処理について説明する。図３１は、この発明のさらに他の実施形態に係るプラズマエッチング処理の代表的な工程を示すフローチャートである。まず、図２８で示すように、被処理基板Ｗとなるシリコン基板８１上に、ゲート絶縁膜層８２、ゲート電極層８３、ゲート側壁部８４を形成し、これらを覆うようにスペーサ層８５を形成する（図３１（Ａ））。
次に、上記した図１に示すプラズマエッチング処理装置１１を用いて、まず、第一のエッチングを行う（図３１（Ｂ））。第一のエッチングにおいては、垂直方向に積極的にエッチングを行うように、バイアスパワーを比較的強くし、主にイオンエネルギーを利用してスペーサ層８５のエッチングを行う。この第一のエッチングについては、端部領域８６ｃのスペーサ層８５が、完全に除去されないレベルで終了する。このようにして、図２９に示す形状の被処理基板Ｗを得る。
第一のエッチング終了後、引き続いて、第二のエッチングを行う（図３１（Ｃ））。この場合、支持台１４を介して被処理基板Ｗに供給するバイアスの電力を、停止および供給を交互に繰り返しながら、間欠的に供給するようにする。すなわち、バイアス電力供給手段における交流のバイアス電力のバイアスオン（図３１（Ｄ））およびバイアスオフ（図３１（Ｅ））を交互に繰り返して、間欠的にバイアス電力を供給する。
ここで、交流のバイアス電力の供給時間（ａ）および停止時間を足し合わせた時間（ｂ）に対する供給時間（ａ）の比であるデューティー比（ａ／ｂ）を、０．１８よりも高く０．７５よりも低くなるようにして、バイアス電力の供給を制御する。
このようにして、バイアスのオンおよびオフを交互に繰り返し、第二のエッチングを行う。そして、端部領域８６ｃにおけるスペーサ層８５が完全に除去されたときに、第二のエッチングを終了する（図３１（Ｆ））。
その後、スペーサ層８５の上に残存する後述する保護膜を除去し、二段階のエッチング工程を終了する。
このようにして、スペーサエッチングを行うことにより、スペーサを形成する工程において、より正確に所望の形状にエッチングすることができる。
このようなエッチングの原理について説明すると、以下のことが考えられる。すなわち、間欠的にバイアスの供給を行った場合、プラズマによるエッチング処理時において、バイアスがオフされる状態、すなわち、バイアス電力が供給されない状態と、オンされる状態、すなわち、バイアス電力が供給される状態とが、交互に現れることになる。
図３２は、バイアスがオフされた場合の被処理基板の一部を示す概略断面図である。図３２を参照して、バイアスがオフされた場合には、スペーサ層８５が形成されている領域の全面に亘って、デポによる保護膜８７が形成される。この保護膜８７の層については、プラズマ処理においてプラズマに近い部分、すなわち、図３２における上側の領域ほど、形成される保護膜８７の層は厚いものとなる。一方、シリコン基板８１側に近い程、薄く形成されるものである。具体的には、スペーサ層８５の上方領域８６ａの上側となる上方領域８８ａにおける保護膜８７の層の厚みｓ７や、スペーサ層８５のサイド領域８６ｂの横側となるサイド領域８８ｂにおける保護膜の厚みｓ８については、比較的厚いものとなるが、スペーサ層８５の端部領域８６ｃの上側となる端部領域８８ｃにおける保護膜８７の層の厚みｓ９については、比較的薄いものとなる。
図３３は、バイアスがオンされた場合の被処理基板の一部を示す概略断面図である。図３３を参照して、バイアスがオンされた場合には、プラズマによるエッチングにより、まず保護膜８７の除去が進行する。この場合、上方領域８８ａに形成される保護膜８７の厚みｓ７やサイド領域８８ｂに形成される保護膜８７の厚みｓ８が比較的厚いものであるため、バイアスオンに切り替えられた状態において、上方領域８８ａやサイド領域８８ｂにおける保護膜８７の除去のみで終わるか、または保護膜８７の除去後における上方領域８６ａやサイド領域８６ｂにおけるスペーサ層８５の微小な除去のみで終わるものである。一方、シリコン基板８１側に近い領域となる端部領域８８ｃにおける保護膜８７の厚みｓ９は、比較的薄いものであるため、バイアスオンに切り替えられた状態において、端部領域８８ｃにおける保護膜８７は早期に完全に除去され、その後、露出したスペーサ層８５の端部領域８６ｃをエッチングすることになる。
ここで、上方領域８８ａやサイド領域８８ｂにおける保護膜８７がほとんど除去されないうちに、バイアスのオフに切り替えることにより、上方領域８６ａやサイド領域８６ｂのスペーサ層８５のエッチングによる除去をほとんど進行させずに、端部領域８８ｃのスペーサ層８５のエッチングによる除去を進行させて、端部領域８８ｃのスペーサ層８５のみの除去を効率的に行うことができる。
その後、図３４に示すように、端部領域８８ｃにおけるスペーサ層８５が除去された段階において、第二のエッチングを終了し、図３５に示すように上方領域８８ａやサイド領域８８ｂにおける保護膜８７を除去して、サイド領域８６ｂのスペーサ層８５の厚い所望の形状のスペーサ層８５を形成する（図３１（Ｇ））。このようにして、スペーサエッチングを行う。
こうすることにより、第二のエッチング工程において、サイド領域８６ｂに形成したスペーサ層８５がエッチングにより細くなることを抑制し、所望の形状のスペーサ層８５を形成することができる。
なお、バイアスの電力の周波数が小さいと、バイアスのオン時においてデポにより形成される保護膜８７の厚みが厚くなる傾向がある。この場合、図３６に示すように、バイアスのオンオフの切り替えにより形成されるサイド領域８８ｂの保護膜８７の厚みｓ８が大きくなると、端部領域８６ｃにおけるスペーサ層８５の除去が完全に行えないおそれがある。すなわち、図３７に示すように、端部領域８６ｃにおけるスペーサ層８５を除去して、シリコン基板８１が露出した場合においても、端部領域８６ｃにおけるスペーサ層８５のうち、サイド領域８８ｂ側に形成される保護膜８７の層の厚みｓ８の分、スペーサ層８９が残存することとなる。このような形状は、サイド領域におけるスペーサ層の段差となり、好ましくない。
図３８は、スペーサエッチングを行う工程において、底壁、すなわち、ここではシリコン基板８１の上面となる端部領域におけるスペーサ層、および側壁、すなわち、ここではサイド領域におけるスペーサ層のエッチング速度とデューティー比との関係を示すグラフである。図３８においては、間欠周波数が５Ｈｚの場合であり、縦軸はエッチング速度（ｎｍ／分）を示し、横軸はデューティー比（単位無し）を示す。図３９は、スペーサエッチングを行う工程において、底壁および側壁におけるエッチング速度と間欠周波数との関係を示すグラフである。図３９においては、デューティー比が０．７５の場合であり、縦軸はエッチング速度（ｎｍ／分）を示し、横軸は間欠周波数（Ｈｚ）を示す。
図３８を参照して、端部領域のスペーサ層のエッチングを進行させて、サイド領域のスペーサ層のエッチングを進行させないのは、図３８中のハッチングで示す領域９０である。また、図３９を参照して、端部領域のスペーサ層のエッチングを進行させ、サイド領域のスペーサ層のエッチングを進行させないのは、図３９中のハッチングで示す領域９１である。
図４０は、図３８および図３９の結果を基に推測したサイド領域のスペーサ層のエッチング速度を示すコンター図である。図４０において、縦軸は間欠周波数、いわゆるＯＮ／ＯＦＦ周波数（Ｈｚ）を示し、横軸はデューティー比（単位無し）を示す。
図４０を参照して、ハッチングで示す領域９１が望ましい領域となる。領域９１において、右端部９３ａにおけるデューティー比は、おおよそ０．７５であり、左端部９３ｂにおけるデューティー比は、おおよそ０．１８である。また、上端部９３ｃにおける周波数は１００Ｈｚであり、下端部９３ｄにおける周波数は５Ｈｚである。領域９１よりも左側の領域９４においては、保護膜が端部領域において厚く形成されすぎて端部領域のスペーサ層のエッチングがほとんど進行しない傾向にある。また、領域９１よりも下側の領域９５においては、サイド領域に形成される保護膜が厚くなりすぎて、図３６および図３７に示すように、端部領域のスペーサ層の一部が残存し、段差が生じてしまうことになる。領域９１よりも右下側の領域９６および右上側の領域９７においては、サイド領域に形成される保護膜自体が薄くなり、サイド領域のスペーサ層が削れてしまって、細くなってしまう傾向がある。
なお、右端部９３ａにおける周波数は、おおよそ１０Ｈｚであり、左端部９３ｂにおける周波数はおおよそ６Ｈｚであり、上端部９３ｃにおけるデューティー比は、おおよそ０．１８であり、下端部９３ｄにおけるデューティー比は、おおよそ０．５である。
したがって、サイド領域のスペーサ層のエッチングにおける間欠周波数およびデューティー比との関係においては、図４０に示す領域９１内の値を選択することが好ましい。
なお、上記の場合において、バイアスのオフ時において形成される保護膜の厚みは、１０Å以下とするよう制御することが好ましい。こうすることにより、保護膜が過剰に厚くなることを抑制し、より確実に、所望の形状にエッチングすることができる。
なお、上記の実施の形態において、プラズマエッチング処理の進行状況に応じ、その場（いわゆるｉｎ ｓｉｔｕ）にて、制御を行うようにしてもよい。この場合、例えば、発光モニタを用いてプラズマ状態を測定する測定装置や、膜厚モニタを用いて被処理基板の膜厚を測定する膜厚測定装置、スキャトロメトリーを用いて線幅（ＣＤ：Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）や形状を測定する測定装置等を用いて、プラズマエッチング処理の進行状況を測定する。この測定されたデータを基に、間欠周波数および／またはデューティー比をプラズマエッチング処理中に適宜変更することにより、所望の形状を得ることができる。また、保護膜の改質に用いられるガスの導入量を変更することにより、プラズマエッチング形状の調整を行ってもよい。プラズマエッチング処理時において変更するパラメータについては、図１２、図１３、図３８、図３９、および図４０に示すコンター図やグラフ等から求めることができる。
また、プラズマエッチング処理を行った後において、プラズマエッチング処理装置外に出した際に、測定装置により形状を測定し、次に処理される被処理基板が所望のエッチング形状となるように、間欠周波数および／またはデューティー比を変更することにしてもよい。すなわち、フィードバックを行うようにしてもよい。また、保護膜の改質に用いられるガスの導入量を変更することにより、エッチング形状の調整を行ってもよい。
また、被処理基板上のエッチングマスクの形状を測定装置を用いて測定し、所望のエッチング形状が得られるよう間欠周波数および／またはデューティー比を変更することにしてもよい。すなわち、フィードフォワードを行うようにしてもよい。また、保護膜の改質に用いられるガスの導入量を変更することにより、エッチング形状の調整を行ってもよい。
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
１１ プラズマエッチング処理装置、１２ 処理容器、１３ ガス供給部、１４ 支持台、１５ マイクロ波発生器、１６ 導波管、１７ 同軸導波管、１８ 誘電体板、１９，４１，４２ スロット、２０ スロットアンテナ板、２１ 誘電体窓、２２ 底部、２３ 側壁、２４ 環状部材、２５ 排気孔、２６ Ｏリング、２７ 高周波電源、２８ マッチングユニット、３１，３４ ガス供給口、３２ センターガス供給部、３３ 中空状部材、３５ アウターガス供給部、３６ マイクロ波整合器、３７ 中心導体、３８ 外周導体、３９ モード変換器、４３ スロット対、４４ 内周側スロット対群、４５ 外周側スロット対群、４６ 貫通孔、４７ 中心、４８ 下面、４９ 誘電体窓凹部、５１，６６，８１ シリコン基板、５２ａ，５２ｂ，７１ マスク層、５３ａ，５３ｂ 角部、５４ 平坦部、５５，７２ 溝、５６ａ，５６ｂ，７３ａ，７３ｂ，７３ｃ，７３ｄ 側壁、５７，７４ 底壁、５８，７７ 上端、５９，７６，８７ 保護膜、６１，６２ 線、６３，６４，７５ａ，７５ｂ，８６ａ，８６ｂ，８６ｃ，８８ａ，８８ｂ，８８ｃ，９０，９１，９２，９４，９５，９６，９７ 領域、６７，８３ ゲート電極層、６８，８４ ゲート側壁部、６９ シリコン窒化膜層、７０ シリコン酸化膜層、８２ ゲート絶縁膜層、８５，８９ スペーサ層、９３ａ，９３ｂ，９３ｃ，９３ｄ 端部。

Claims (2)

  1. その内部において被処理基板にプラズマ処理を行う処理容器と、前記処理容器内にプラズマ処理用のガスを供給するガス供給部と、前記処理容器内に配置され、その上に前記被処理基板を支持する支持台と、前記支持台に交流バイアス電力を供給するバイアス電力供給手段と、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器と、前記マイクロ波発生器により発生させたマイクロ波を用いて、前記処理容器内にプラズマを発生させるプラズマ発生手段と、前記処理容器内の圧力を調整する圧力調整手段とを備えるプラズマエッチング処理装置を用いて、発生させたプラズマにより被処理基板にエッチング処理を行うプラズマエッチング処理方法であって、
    前記バイアス電力供給手段における交流のバイアス電力を、停止および供給を交互に繰り返しながら行うよう制御して、前記支持台に交流のバイアス電力を供給して前記被処理基板にエッチング処理を行い、
    前記被処理基板の上にゲート絶縁膜層、前記ゲート絶縁膜層の上にゲート電極層、および、前記ゲート電極層の側面にゲート側壁部を形成するステップと、
    これらを覆うように、ほぼ等しい厚さを有する絶縁層のスペーサを形成するステップと、含み、
    前記絶縁層のスペーサは、前記ゲート電極層の上に形成される上方領域スペーサと、前記ゲート側壁部の側部に形成されるサイド領域スペーサと、前記被処理基板の表面であって、前記サイド領域スペーサの横に連続して形成された端部領域スペーサとを含み、
    前記上方領域スペーサの厚みは前記端部領域スペーサの厚みよりも厚く、
    前記上方領域スペーサおよび前記端部領域スペーサに対して垂直方向にエッチングを行い、前記端部領域スペーサが完全に除去されない程度まで異方性エッチングを行う第１エッチングステップと、
    前記第１エッチングステップの後に、前記上方領域スペーサおよび前記端部領域スペーサに対して、さらに垂直方向にエッチングを行い、前記端部領域スペーサが完全に除去されるまで等方性エッチングを行う、第２エッチングステップと、を含む、プラズマエッチング処理方法。
  2. 前記第２エッチングにおいては、前記バイアス電力供給手段における交流のバイアス電力の供給時間（ａ）および停止時間を足し合わせた時間（ｂ）に対する前記供給時間（ａ）の比であるデューティー比（ａ／ｂ）を、０．１８よりも高く０．７５よりも低くなるようにして、前記バイアス電力供給手段によるバイアス電力の供給を制御する、請求項１に記載のプラズマエッチング処理方法。
JP2011200993A 2010-09-15 2011-09-14 プラズマエッチング処理方法 Active JP5845754B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011200993A JP5845754B2 (ja) 2010-09-15 2011-09-14 プラズマエッチング処理方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010206536 2010-09-15
JP2010206536 2010-09-15
JP2011200993A JP5845754B2 (ja) 2010-09-15 2011-09-14 プラズマエッチング処理方法

Publications (2)

Publication Number Publication Date
JP2012084872A JP2012084872A (ja) 2012-04-26
JP5845754B2 true JP5845754B2 (ja) 2016-01-20

Family

ID=45807136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011200993A Active JP5845754B2 (ja) 2010-09-15 2011-09-14 プラズマエッチング処理方法

Country Status (5)

Country Link
US (1) US8969210B2 (ja)
JP (1) JP5845754B2 (ja)
KR (1) KR101265231B1 (ja)
CN (1) CN102403183B (ja)
TW (1) TWI473163B (ja)

Families Citing this family (255)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
DE102012103425A1 (de) * 2012-04-19 2013-10-24 Roth & Rau Ag Mikrowellenplasmaerzeugungsvorrichtung und Verfahren zu deren Betrieb
US9984906B2 (en) * 2012-05-25 2018-05-29 Tokyo Electron Limited Plasma processing device and plasma processing method
JP2014071427A (ja) * 2012-10-01 2014-04-21 Asahi Kasei Chemicals Corp 透明樹脂系発光装置及び照明装置
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
CN104051212B (zh) * 2013-03-12 2016-08-31 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体处理装置
CN103337444A (zh) * 2013-06-08 2013-10-02 天通吉成机器技术有限公司 一种干法等离子刻蚀机的反应腔
JP2015037091A (ja) 2013-08-12 2015-02-23 東京エレクトロン株式会社 エッチング方法
JP2015079793A (ja) * 2013-10-15 2015-04-23 東京エレクトロン株式会社 プラズマ処理方法
JP6239365B2 (ja) 2013-12-11 2017-11-29 東京エレクトロン株式会社 シリコン層をエッチングする方法
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
GB201406135D0 (en) 2014-04-04 2014-05-21 Spts Technologies Ltd Method of etching
US9768033B2 (en) 2014-07-10 2017-09-19 Tokyo Electron Limited Methods for high precision etching of substrates
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
KR20160076657A (ko) 2014-12-23 2016-07-01 주식회사 두산 전동식 3륜 지게차의 카운터웨이트 구조
JP6521848B2 (ja) * 2015-01-16 2019-05-29 東京エレクトロン株式会社 エッチング方法
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
KR102465801B1 (ko) * 2015-05-22 2022-11-14 주식회사 히타치하이테크 플라스마 처리 장치 및 그것을 이용한 플라스마 처리 방법
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10340123B2 (en) 2016-05-26 2019-07-02 Tokyo Electron Limited Multi-frequency power modulation for etching high aspect ratio features
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) * 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
JP6902991B2 (ja) 2017-12-19 2021-07-14 株式会社日立ハイテク プラズマ処理装置
JP2019121685A (ja) * 2018-01-05 2019-07-22 東京エレクトロン株式会社 エッチング方法
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TW202349473A (zh) 2018-05-11 2023-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
US10593518B1 (en) * 2019-02-08 2020-03-17 Applied Materials, Inc. Methods and apparatus for etching semiconductor structures
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
JP7218226B2 (ja) * 2019-03-22 2023-02-06 株式会社アルバック プラズマエッチング方法
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11170981B2 (en) 2019-09-17 2021-11-09 Tokyo Electron Limited Broadband plasma processing systems and methods
US11295937B2 (en) * 2019-09-17 2022-04-05 Tokyo Electron Limited Broadband plasma processing systems and methods
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
JP7116248B2 (ja) 2020-04-03 2022-08-09 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
WO2022075975A1 (en) * 2020-10-06 2022-04-14 Tokyo Electron Limited Broadband plasma processing systems and methods
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890004881B1 (ko) * 1983-10-19 1989-11-30 가부시기가이샤 히다찌세이사꾸쇼 플라즈마 처리 방법 및 그 장치
JPH0661190A (ja) * 1992-08-05 1994-03-04 Hitachi Ltd ドライエッチング方法
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
US5571366A (en) 1993-10-20 1996-11-05 Tokyo Electron Limited Plasma processing apparatus
US6902683B1 (en) * 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
US6187685B1 (en) * 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
JP4061691B2 (ja) * 1998-02-13 2008-03-19 株式会社日立製作所 表面加工方法
KR100521120B1 (ko) * 1998-02-13 2005-10-12 가부시끼가이샤 히다치 세이사꾸쇼 반도체소자의 표면처리방법 및 장치
KR100528685B1 (ko) * 1998-03-12 2005-11-15 가부시끼가이샤 히다치 세이사꾸쇼 시료의 표면 가공방법
JP2000091321A (ja) * 1998-09-10 2000-03-31 Hitachi Ltd 表面処理方法および装置
KR100521121B1 (ko) 1998-09-10 2005-10-12 가부시끼가이샤 히다치 세이사꾸쇼 시료표면의 처리방법 및 시료표면의 처리장치
US6383938B2 (en) * 1999-04-21 2002-05-07 Alcatel Method of anisotropic etching of substrates
US7294563B2 (en) * 2000-08-10 2007-11-13 Applied Materials, Inc. Semiconductor on insulator vertical transistor fabrication and doping process
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
JP4701691B2 (ja) 2004-11-29 2011-06-15 東京エレクトロン株式会社 エッチング方法
JP4593402B2 (ja) * 2005-08-25 2010-12-08 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置
JP5082338B2 (ja) 2006-08-25 2012-11-28 東京エレクトロン株式会社 エッチング方法及びエッチング装置
WO2008103453A1 (en) * 2007-02-21 2008-08-28 Applied Materials, Inc. Pulsed plasma system with pulsed reaction gas replenish for etching semiconductor structures
US7718538B2 (en) * 2007-02-21 2010-05-18 Applied Materials, Inc. Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates
US9059116B2 (en) * 2007-11-29 2015-06-16 Lam Research Corporation Etch with pulsed bias
WO2010029681A1 (ja) * 2008-09-10 2010-03-18 パナソニック株式会社 半導体装置及びその製造方法
JP2010118549A (ja) * 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
KR101286242B1 (ko) * 2009-12-14 2013-07-15 삼성전자주식회사 반도체 소자 제조 방법
US8809199B2 (en) * 2011-02-12 2014-08-19 Tokyo Electron Limited Method of etching features in silicon nitride films
TWI478234B (zh) * 2011-03-04 2015-03-21 Tokyo Electron Ltd 氮化矽膜之蝕刻方法

Also Published As

Publication number Publication date
KR101265231B1 (ko) 2013-05-23
JP2012084872A (ja) 2012-04-26
US8969210B2 (en) 2015-03-03
TWI473163B (zh) 2015-02-11
TW201234474A (en) 2012-08-16
CN102403183A (zh) 2012-04-04
CN102403183B (zh) 2016-03-09
US20120064726A1 (en) 2012-03-15
KR20120028853A (ko) 2012-03-23

Similar Documents

Publication Publication Date Title
JP5845754B2 (ja) プラズマエッチング処理方法
US10017853B2 (en) Processing method of silicon nitride film and forming method of silicon nitride film
JP4593402B2 (ja) エッチング方法およびエッチング装置
US8372761B2 (en) Plasma oxidation processing method, plasma processing apparatus and storage medium
KR101249611B1 (ko) 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치
JP4653603B2 (ja) プラズマエッチング方法
KR102192281B1 (ko) 순수 환원성 플라즈마에서 높은 종횡비 포토레지스트 제거를 위한 방법
KR20100123823A (ko) 베벨 에지 에칭 플라즈마 챔버에서 에지 익스클루젼을 제어하기 위한 가스 조절
JPWO2006106666A1 (ja) シリコン酸化膜の形成方法
US20220181162A1 (en) Etching apparatus
US10854470B2 (en) Plasma etching method
JP6550278B2 (ja) エッチング方法
US20090311870A1 (en) Plasma etching method and plasma etching apparatus
JP2016119344A (ja) プラズマ処理方法
TWI416627B (zh) A plasma oxidation treatment method and a plasma processing apparatus
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
KR20220022881A (ko) 에칭 방법 및 플라즈마 처리 장치
KR20210018119A (ko) 에칭 방법 및 기판 처리 장치
WO2024043139A1 (ja) エッチング方法及びプラズマ処理装置
JP4958658B2 (ja) プラズマ処理方法
JP2003163205A (ja) 酸化膜エッチング方法
JP2024035043A (ja) 基板処理方法及びプラズマ処理装置
TW202303752A (zh) 蝕刻方法及電漿處理裝置
JP2021022642A (ja) ＳｉＣ基板の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20121031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151109

R150 Certificate of patent or registration of utility model

Ref document number: 5845754

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250