KR100528685B1 - 시료의 표면 가공방법 - Google Patents

시료의 표면 가공방법 Download PDF

Info

Publication number
KR100528685B1
KR100528685B1 KR10-2000-7009974A KR20007009974A KR100528685B1 KR 100528685 B1 KR100528685 B1 KR 100528685B1 KR 20007009974 A KR20007009974 A KR 20007009974A KR 100528685 B1 KR100528685 B1 KR 100528685B1
Authority
KR
South Korea
Prior art keywords
sample
etching
high frequency
gas
plasma
Prior art date
Application number
KR10-2000-7009974A
Other languages
English (en)
Other versions
KR20010041740A (ko
Inventor
오노데츠오
미즈타니다츠미
도쿠나가다카후미
우메자와다다시
요시가이모토히코
사토다카시
구레도쿠오
고토야스시
고지마마사유키
Original Assignee
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP10256926A external-priority patent/JP2000091321A/ja
Priority claimed from JP10290293A external-priority patent/JP2000124191A/ja
Application filed by 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가부시끼가이샤 히다치 세이사꾸쇼
Publication of KR20010041740A publication Critical patent/KR20010041740A/ko
Application granted granted Critical
Publication of KR100528685B1 publication Critical patent/KR100528685B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명의 반도체소자의 미세화의 요구에 따르기 위하여 가공치수가 1㎛ 이하, 바람직하게는 0.5㎛ 이하의 소자를 가공할 수 있는, 시료의 표면처리방법이 요구되고 있다. 또 에칭표면에 요철이 생기는 일 없이 평탄한 면으로 에칭을 행하여 바탕의 산화막을 빠짐없이 다층막의 에칭을 행할 수 있는 표면가공방법이 요구되고 있다.
상기 과제를 해결하기 위하여 기판상에 퇴적시킨 적어도 금속과 반도체로 이루어지는 다층막의 시료를, 진공용기내의 시료대에 배치하여 상기 진공용기내에 플라즈마를 발생시킴과 더불어, 상기 시료대에 바이어스용 고주파 전력을 인가하고 상기 시료대에 인가하는 고주파 전력을 주기적으로 온, 오프하여 플라즈마처리한다. 또한 상기 고주파 전압을 온, 오프하는 일주기에 차지하는 온기간의 비율은 5% 내지 60%의 범위로 하는 것이 바람직하다.

Description

시료의 표면 가공방법{METHOD FOR PROCESSING SURFACE OF SAMPLE}
본 발명은 반도체소자의 표면처리방법에 관한 것으로, 특히 플라즈마를 사용하여 반도체 표면의 에칭을 행하는 시료의 표면처리방법에 관한 것이다.
종래, 반도체소자의 표면을 처리하는 수단으로서, 반도체소자를 플라즈마중에서 에칭하는 장치가 알려져 있다. 여기서는 ECR(전자사이클로트론공명)방식이라고 불리우는 장치를 예로 들어 종래 기술을 설명한다. 이 방식에서는 외부로부터 자장을 인가한 진공용기 중에서 마이크로파에 의해 플라즈마를 발생한다. 자장에 의해 전자는 사이클로트론운동하고, 이 주파수와 마이크로파의 주파수를 공명시킴으로써 효율 좋게 플라즈마를 발생할 수 있다. 반도체소자 등의 시료에 입사하는 이온을 가속하기 위하여 시료에는 고주파 전압이 인가된다. 플라즈마가 되는 가스에는 염소나 불소 등의 할로겐 가스가 사용된다.
이와 같은 종래의 장치에 있어서, 주로 가공의 높은 정밀도화를 도모할 목적으로 일본국 특개평6-151360호 공보(대응미국특허 5,352,324호 명세서)에 기재된 발명이 알려져 있다. 이 발명에서는 시료에 인가하는 고주파 전압을 온/오프로 간헐적으로 제어함으로써 에칭하고 싶은 물질인 실리콘(Si)과 바탕 산화막과의 선택비를 높게 할 수 있고, 또한 종횡비 의존성을 저감할 수 있다. 또 일본국 특개평 8-339989호 공보(대응미국특허5,614,060호 명세서)에는 금속의 에칭에 있어서 단속적인 RF 바이어스파워의 단락펄스를 겹쳐맞춤으로써 에치 나머지를 저감할 수 있는 것이 기재되어 있다.
또 일본국 특개소62-154734호 공보에는 디포지션과 에칭을 일으키는 가스를 도입하고 소정 전위보다 높은 DC 바이어스와 낮은 DC 바이어스를 교대로 인가함으로써 경사부를 가공하는 방법이 설명되어 있다.
또 일본국 특개소60-50923호 공보(대응미국특허4,579,623호 명세서)에는 에칭가스의 도입량을 주기적으로 변화시킴과 더불어, 고주파 전압의 인가시간을 바꾸어 표면 처리특성을 향상시키는 방법이 기재되어 있다. 또 일본국 특공평4-69415호(대응미국특허4,808,258호 명세서)에는, 시료에 인가하는 고주파 전압을 변조하여 에칭특성을 향상하는 방법이 설명되어 있다.
또한 미국특허4,585,516호 명세서에는 3전극형의 에칭장치에 있어서 그 중 2개의 전극에 접속된 고주파 전원의 적어도 1개의 전원의 고주파 전압을 변조시킴 으로써 에칭속도의 웨이퍼면내에서의 균일성을 향상하는 방법이 설명되어 있다.
최근의 반도체소자의 고속화와 저소비 전력화에 따라, LSI(Large Scale Integrated circuit)의 전극이나 배선부분 등의 도체부분은 점점 더 저(低)저항화가 필요하게 되었다. 이 해결책의 하나로서, 종래 다결정 실리콘이 사용되었던 M0S (Metal 0xide Semiconductor)소자의 게이트전극을 텅스텐 등의 금속으로 형성하는 방법이 있다. 현재의 기술로서는 산화막 위에 직접 금속막을 형성하는 것이 곤란하기 때문에, 산화막 위에 다결정 실리콘막을 형성하고 그 위에 금속막을 형성하는 구조가 유력시되고 있다. 또한 다결정 실리콘막과 금속막 사이에는 상호의 확산을 억제하기 위하여 예를 들어 질화티탄 등의 배리어막이 필요하게 된다. 배리어막이 없으면 막생성 후의 가열공정에 의해 다결정 실리콘과 금속의 확산에 의해 혼합되어 저항치가 올라간다.
이상과 같은 다층구조의 막을 에칭하려면 종래에 없는 문제점이 발생한다. 문제점은 다결정 실리콘과 금속의 에칭반응의 차이에 기인한다. 예를 들어 금속과 다결정 실리콘에서는 온도의 최적치가 다르기 때문에, 시료온도는 소정의 중간적인 값으로 설정된다. 이 때문에 금속 또는 배리어막이 다결정 실리콘의 위에 불균일하게 남아, 에칭표면에 요철이 생기는 등의 문제가 발생한다.
또 최근의 반도체소자의 고속화 및 저소비전력화에 따라, CM0S (Complementary Metal 0xide Semiconductor)는 pM0S 측의 게이트전극인 다결정 실리콘을 p 형으로 nM0S 측을 n 형으로 도프하는 듀얼 게이트구조로 된다.
이와 같이 도전성이 다른 게이트전극이 혼재하는 막을 에칭하려면 종래에 없는 문제점이 발생한다. 예를 들어 리소그래피 공정을 증가하여 p 형 게이트와 n 형 게이트를 개별로 에칭하면 제조비용이 상승하기 때문에, p 형 게이트와 n 형 게이트를 동시에 에칭할 필요가 있다. 그러나 p 형 게이트와 n 형 게이트를 동시에 에칭하면 n 형 다결정 실리콘의 에칭속도가 크기 때문에 n 측에서 바탕의 게이트 산화막이 빠르게 노출하여 n 측의 산화막이 얇고, 또는 빠짐이 생긴다. 그리고 n 형에서 사이드 에치가 들어가기 쉽다.
또한 최근의 반도체소자에서는 그 미세화에 따라 가공의 높은 정밀도화가 지금까지 이상으로 요구되고 있으나, 그 과제의 하나인 미세한 패턴를 형성하기 위한 마스크의 문제가 있다. 마스크재로는 유기물인 레지스트가 주로 사용되고 있다. 그러나 레지스트는 통상 그 두께가 1㎛ 정도이다. 이 때문에 레지스트 자체가 종횡비가 매우 높은 홈이 되어 좁은 홈의 가공을 더욱 곤란하게 하고 있다. 레지스트를 얇게 하면 바탕의 가공이 종료되기 전에 레지스트가 없어져 버리는 문제가 생긴다. 그 대책으로서 마스크재에 하드마스크라 불리우는 산화막 등의 무기물을 사용하는 방법이 있다. 산화막은 레지스트와 비교하여 5배 이상의 내성이 있기 때문에 그 두께를 1/5 이하로 할 수 있다. 이에 따라 레지스트의 사용시와 비교하여 피에칭재와 마스크와의 선택비는 커져 개선된다. 그러나 얇은 하드마스크를 사용한 가공에서는 피에칭재인 바탕물질과 하드마스크의 선택비를 더욱 향상시키는 것이 새로운 과제가 된다.
한편, 반도체소자의 미세화에 따라, 배선이나 전극에 상당하는 라인과 공간의 가공치수는 1㎛ 이하, 바람직하게는 0.5㎛ 이하의 영역에 들어가 있다. 이와 같은 미세패턴의 가공에서는 라인이 점차로 굵어져 패턴을 설계치수로 가공할 수 없는 문제가 현저해진다. 또한 미세한 홈내와 비교적 넓은 부분에서의 에칭속도의 차에 덧붙여 형상의 차, 이른바 형상 마이크로 로딩이 현저해져 가공의 장해가 된다.
또한 상기한 MOS 트랜지스터의 게이트 산화막의 두께는 256 M 이후의 메모리소자에서는 6 nm 이하가 된다. 이와 같은 소자에서는 이방성과 바탕 산화막의 선택비가 트레이드 오프의 관계가 되어 가공을 더욱 곤란하게 한다.
상기 종래기술의 대부분은 소자의 최소 가공치수가 1㎛ 이상의 시대에 발명된 것으로 이들 기술에서는 더욱 미세한 소자의 가공에 대한 대응이 곤란하게 되어 있다. 이와 같은 미세소자의 가공에서는 플라즈마의 물리량과 에칭특성의 관계의 해석에 의거하는 치밀한 공정조건의 조립이 필요하게 되어 현재 많은 메이커가 여기에 많은 노동력을 소비하고 있다. 구축된 공정은 질적으로 다른 신소자의 가공도 가능하게 한다.
도 1은 본 발명을 실시하는 데 적합한 플라즈마 에칭장치의 요부 종단면도,
도 2는 도 1의 장치에 의한 에칭처리시의 진공용기내의 가스공급, 마그네트론, rf 바이어스전원의 각 동작을 나타내는 도,
도 3은 본 발명의 rf 바이어스 파형의 설명도,
도 4는 종래의 방법에 의해 폴리실리콘메탈게이트를 에칭처리한 반도체 시료의 각 처리과정의 단면도,
도 5는 본 발명의 일 실시예에 의한 방법으로 폴리실리콘메탈게이트를 에칭처리한 반도체 시료의 각 처리과정의 단면도,
도 6은 본 발명의 온/오프 바이어스방식의 작용효과를 설명하는 도,
도 7은 종래의 방법에 의해 듀얼게이트를 에칭처리한 반도체 시료의 각 처리과정의 단면도,
도 8은 본 발명의 일 실시예에 의한 방법으로 듀얼 게이트를 에칭처리한 반도체시료의 각 처리과정의 단면도,
도 9은 본 발명을 적용하여 처리한 다른 시료의 에칭형상의 시간변화를 나타내는 단면도,
도 10은 본 발명을 메탈에칭에 적용한 결과를 나타내는 시료 구조도,
도 11은 본 발명의 방법에 의해 반도체소자의 배선에 사용되는 알루미늄의 에칭을 행한 경우의 듀티비에 대한 Al과 산화막의 에칭속도의 관계를 나타내는 도,
도 12는 본 발명의 방법에 의해 반도체소자의 배선에 사용되는 알루미늄의 에칭을 행한 경우의 Al과 산화막의 선택비의 관계를 나타내는 도,
도 13은 하드마스크를 사용한 시료를 에칭한 단면형상을 나타내는 도,
도 14는 반도체소자의 게이트가공을 한 단면형상을 나타내는 도,
도 15는 본 발명을 적용하는 다른 장치의 구조예의 단면도,
도 16은 본 발명을 적용하는 다른 장치의 구조예의 단면도이다.
본 발명의 제 1 목적은, 이들 과제를 해결하는 것으로, 금속과 다결정 실리콘으로 이루어지는 다층막의 에칭가공에 있어서, 에칭 표면에 요철이 생기는 일 없이 평탄한 면으로 에칭을 행하며 바탕의 산화막을 빠짐 없이 다층막의 에칭을 행할 수 있는 표면 가공방법을 제공하는 데 있다.
본 발명의 제 2 목적은 이들 과제를 해결하는 것으로, 도전성이 다른 게이트전극이 혼재하는 경우의 동시 에칭에 있어서, 바탕의 게이트 산화막을 빠짐없이 가공형상차를 최소로 억제할 수 있는 표면 가공방법을 제공하는 데 있다.
본 발명의 제 3 목적은, 반도체 등의 표면처리에 있어서, 피에칭물질과 마스크재의 선택비를 높게 할 수 있는 표면 처리방법을 제공하는 데 있다.
본 발명의 제 4 목적은, 반도체소자의 미세화의 요구에 대응하기 위하여 가공치수가 1㎛ 이하 바람직하게는 0.5㎛ 이하인 소자를 가공할 수 있는, 반도체소자의 표면 처리방법 및 장치를 제공하는 것이다.
본 발명에서는 상기 과제를 해결하기 위하여 기판상에 퇴적시킨 고융점의 금속 또는 적어도 고융점의 금속과 반도체로 이루어지는 다층막의 시료를, 진공용기내의 시료대에 배치하고 상기 진공용기내에 플라즈마를 발생시키게 함과 더불어 상기 시료대에 바이어스용 고주파 전력을 인가하고, 상기 시료대에 인가하는 고주파 전력을 주기적으로 온, 오프하여 플라즈마처리하는 것을 특징으로 한다.
본 발명의 다른 특징은, 상기 고주파 전압을 온, 오프하는 일주기에 차지하는 온기간의 비율을 5% 내지 60%의 범위로 하는 데 있다.
본 발명의 다른 특징은, 반도체기판상에 퇴적된 적어도 도전성이 다른 다결정 실리콘이 혼재하는 시료를, 상기 시료에 인가하는 고주파 전력을 주기적으로 온, 오프하여 플라즈마처리하는 데 있다.
본 발명의 다른 특징은, 피가공물상에 주성분으로서 탄소를 함유하지 않은 마스크재료의 층을 형성한 시료를, 진공용기내의 시료대에 배치하여 상기 진공용기내에 플라즈마를 발생시킴과 더불어, 상기 시료대에 바이어스용 고주파 전력을 인가하여 상기 시료대에 인가하는 고주파 전력을 주기적으로 온, 오프하여 플라즈마처리하는 데 있다.
본 발명에서는 미세패턴의 가공에 있어서, 시료에 인가하는 고주파 전압을 반복하여 온/오프 제어하고, 또한 전압의 진폭을 충분히 높게 설정하였다. 일반적으로는 에칭시에 웨이퍼에 입사하는 이온의 에너지를 높게 하면 측벽에 대한 부착보다도 에칭이 우세하게 되기 때문에 라인의 굵기는 개선된다. 그러나 이온의 에너지를 높게 설정하면 산화막의 에칭속도가 커져 바탕의 산화막이 얇은 게이트전극의 가공 등에는 적합하지 않게 된다. 따라서 고주파 전압에 오프기간을 설치하여 고에너지 이온의 수를 줄임으로써 선택비의 저하를 방지하였다.
이에 따라 가공치수가 1㎛ 이하 바람직하게는 0.5㎛ 이하의 미세가공을 할 수 있는, 반도체소자의 표면 처리방법 및 장치를 제공할 수 있다.
또 본 발명에 의하면 금속과 다결정 실리콘으로 이루어지는 다층막의 에칭에 있어서, 시료에 인가하는 고주파 전압을 주기적으로 온 - 오프함으로써, 에칭면이 평활하게 된다. 이에 따라 바탕의 산화막을 빠짐없이 소자의 표면가공을 할 수 있어 금속과 다결정 실리콘으로 이루어지는 다층막의 게이트저항이 작은 고속디바이스의 작성이 가능하게 된다.
또 본 발명에 의하면 도전성이 다른 시료의 플라즈마처리, 예를 들어 p 형과 n 형이 혼재하는 막의 에칭처리에 있어서, 시료에 인가하는 고주파전압을 주기적으로 온 - 오프하여, 온일 경우의 이온 에너지를 높게 함으로써 바탕의 게이트 산화막을 빠짐없이 가공형상차를 최소로 억제할 수 있는 표면 가공방법을 제공할 수 있다.
또 본 발명에 의하면 반도체 등의 표면처리에 있어서, 예를 들어 TiN/Al /TiN 또는 W/poly Si 등의 반도체소자의 배선 또는 게이트재료 등의 피에칭물질과, 산화막 또는 질화막 등의 마스크재의 선택비를 높게 할 수 있다.
이하, 본 발명의 실시예를 도면에 의해 설명한다. 제일 먼저 도 1 내지 도 3에 의해 본 발명의 실시예를 설명한다. 도 1은 본 발명을 적용한 플라즈마 에칭장치의 전체 구성도이다. 마그네트론(101)으로부터 자동정합기(106)와 도파관 (102)과 도입창(103)을 거쳐 진공용기(104)내에 마이크로파가 도입된다. 한편 진공용기(104)에는 가스도입수단(100)을 거쳐 할로겐 등의 에칭가스가 도입되고, 마이크로파의 도입에 따라 이 가스의 플라즈마가 발생한다. 도입창(103)의 재질은 석영, 세라믹 등 마이크로파(전자파)를 투과하는 물질이다.
진공용기(104)의 주위에는 전자석(105)이 설치되어 있다. 전자석(105)에 의한 자장강도는 마이크로파의 주파수와 공명을 일으키도록 설정되어 있다. 예를 들어 주파수가 2.45 GHz 이면 자장강도는 875 가우스이다. 이 자장강도로 플라즈마중의 전자의 사이클로트론운동이 전자파의 주파수와 공명하기 때문에 효율좋게 마이크로파의 에너지가 플라즈마에 공급되어 고밀도의 플라즈마가 발생된다. 또한 마이크로파의 주파수는 2.45 GHz에 한정되는 것이 아니라, 100 Hz 내지 1 GHz이어도 좋고, 이 경우는 주파수에 따라 자장강도도 바뀐다.
시료(107)는 시료대(108)의 위에 설치된다. 시료에 입사하는 이온을 가속하기 위하여 고주파 전원인(rf)(radio frequency) 바이어스 전원(109)이 고대역 통과필터(111)를 거쳐 시료대(108)에 접속되어 있다. 시료대의 표면에는 세라믹 또는 폴리머막과 같은 절연막(110)이 설치되어 있다. 또 저대역 통과필터(113)를 거쳐 직류전원(112)을 접속하여 시료대(108)에 전압을 인가함으로써 시료를 시료대에 정전력에 의해 유지한다.
도 2에 도 1의 장치에 의한 에칭처리시의 진공용기(104)내의 가스공급, 마그네트론(101), rf 바이어스 전원(109)의 동작을 나타낸다. (a)에 나타내는 바와 같이 가스가 공급되어 에칭개시와 동시에 가스압은 일정하게 유지되고, (b)에 나타내는 바와 같이 마이크로파 전력도 연속적으로 공급된다. 한편 (c)에 나타내는 바와 같이 시료에 인가되는 rf 바이어스는 주기적으로 온/오프된다. rf 바이어스의 온/오프에 의해 이온의 가속의 유무기간을 설치함으로써, 시료의 표면처리의 기간에 있어서, 고에너지 이온구간과, 저에너지 이온구간이 생긴다. 그리고 (d)에 나타내는 바와 같이, 저에너지 이온구간에서는 에칭은 진행되지 않고, 오히려 가스 또는 플라즈마중의 잔류반응 생성물의 퇴적이 생긴다.
다음으로, rf 바이어스의 주파수와, 그 온/오프의 반복 주파수와, 에칭특성의 관계를 설명한다. 도 3은 rf 바이어스의 파형을 나타내며, (a)는 본 실시예의 에칭조건에 대응한 것이고, rf 바이어스 주파수가 100 KHz 이고 온/오프 주파수(변조 주파수)가 100 Hz인 경우의 파형이다. (b)는 일본국 공개특허공보평 6-151360호(대응 USP 5,352,324호 명세서)로 알려져 있는 바와 같이 rf 바이어스 주파수가 1 KHz 이고, 온/오프주파수(변조 주파수)가 1 Hz인 경우의 파형이다.
이하, 본 발명의 구체적인 실시예에 대하여 종래예와 비교하면서 설명한다.
[실시예 1]
제일 먼저 폴리실리콘메탈게이트의 에칭의 예에 대하여 설명한다.
도 4는 도 1의 장치를 사용하여 종래 방법으로 에칭가공한 시료의 단면형상의 시간변화를 나타낸다. 또 도 5는 본 실시예의 에칭조건으로 가공한 시료의 단면형상의 시간변화를 나타낸다.
도 4(a) 및 도 5(a)에 나타내는 바와 같이, 초기 상태의 시료에는 실리콘 기판(306)의 위에 퇴적된 산화막(305)과, 다결정 실리콘(304)과, 질화 텅스텐(303)과, 텅스텐(302)의 다층막으로, 최상층에 소망하는 패턴으로 가공된 마스크(301)가 형성되어 있다. 여기서 에칭에 사용한 가스는 염소 30 cc와 산소 15 cc, 압력 0.2 Pa로, 마이크로파의 전력 500 W, 시료온도 70℃ 이다.
도 4에 나타내는 종래예는 연속된 고주파 전압(전력 140 W)을 시료에 인가하면서 에칭을 행한 경우의 시료의 단면을 나타내는 것이다.
도 5는 본 발명의 조건 즉, 고주파 전력을 1 kHz의 주파수로 온 - 오프를 반복하여 인가한 경우의 시료의 단면을 나타낸 것이다. 이 예에서는 연속 700 W의 전력을 온의 기간이 일주기에 차지하는 비율(이후 듀티비라 함)이 20%가 되도록 하여 인가하였다.
고주파 전압을 연속적으로 인가한 종래 방식의 경우는, 도 4(b)에 나타내는 바와 같이, 에칭면에 요철(307)이 생기고, 이 때문에 텅스텐(302) 또는 질화텅스텐 (303)의 에칭이 끝나더라도 어떤 부분에서는 텅스텐 또는 질화 텅스텐의 에치 나머지(308)가 생긴다(도 4c, 도 4b). 다결정 실리콘(304)의 에치속도는 텅스텐 또는 질화 텅스텐의 에치 속도보다도 크기 때문에, 에치 나머지(308)가 마스크가 되어 다결정 실리콘(304)의 에칭면의 요철은 더욱 커진다. 그 때문에 도 4(e)와 같이 산화막(305)에 도달하여도 일부에 다결정 실리콘(304)의 에치 나머지(309)가 생긴다. 이 에치 나머지를 취하기 위하여 다시 에칭을 행하면 도 4(f)와 같이 산화막 (305)을 관통한 산화막 빠짐(310)이 생긴다. 이와 같은 상태는 소자의 불량이 되기 때문에 개선이 필요하게 된다.
본 발명은 이와 같은 문제점을 해결하기 위한 것이다. 도 5에 본 발명의 방법 즉 고주파 전력을 온과 오프의 반복으로 인가하였을 때의 에칭단면을 나타낸다. 도 5(a)의 구조는 도 3(a)의 구조와 동일하다. 본 발명의 방법에 의하면 도 5(b) 내지 (d)와 같이 텅스텐의 에칭면(401), 다결정 실리콘(304)의 에칭면(402)이 평활하다. 또 최종적으로도 도 5(e)와 같이 에치 나머지 없이, 또한 산화막(305)의 에칭면(403)도 평탄하게 에칭할 수 있다.
다음으로, 이상과 같은 결과가 되는 원인을 설명한다. 텅스텐의 에칭에서는 염화텅스텐의 증기압이 낮기 때문에 염소가스만으로는 에치속도가 작아진다. 염화텅스텐에 산소가 가해진 화합물(화학식 WxClyOz 단 x, y, z는 자연수)은 증기압이 높기 때문에 염소와 산소의 혼합가스를 사용하면 텅스텐의 에치속도는 증가한다. 플라즈마 에칭에서는 이온이 입사된 표면의 온도가 국소적으로 증가하여 에칭반응이 촉진된다. 따라서 에칭이 표면내에서 균일하게 진행되기 위해서는 텅스텐 표면에 균일하게 염소와 산소가 흡착한 상태로 이온이 입사할 필요가 있다. 질화텅스텐의 에칭도 텅스텐과 거의 동일한 기구로, 에치속도도 대략 같아진다.
복수종류의 분자를 균일하게 흡착시키기 위해서는, 도 2에 나타내는 바와 같이, 이온에 의한 에칭에 휴지기간을 두는 것이 좋다. 이에 따라 도 6(a)에 나타내는 바와 같이, 휴지기간 즉, 시료에 인가하는 고주파 전압의 오프기간에 텅스텐 (11)의 표면에 균일하게 염소(12)와 산소(13)를 흡착시킨다. 그 후 고주파 전압을 온하여 이온(14)을 가속하여 표면에 입사시킨다[도 6(b)]. 그렇게 하면 텅스텐 (11) 표면으로부터 균일하게 반응생성물(15)이 증발하여 에칭이 균일하게 진행한다[도 6(c)].
한편, 연속적으로 고주파 전압을 인가하면 텅스텐 또는 질화텅스텐에 가속된 이온이 연속적으로 입사되기 때문에 산소와 염소가 흡착한 부분에서는 에칭속도가 빨라져 흡착이 불충분한 개소에서는 에치속도가 느려진다. 따라서 면내에서 에치속도의 불균일이 생겨 에칭면에 요철이 생긴다.
질화텅스텐의 에칭이 끝나면 바탕 다결정 실리콘의 에칭이 시작되나, 이 가스에서는 다결정 실리콘의 에치속도가 텅스텐의 에치속도보다 크기 때문에 텅스텐의 에치 나머지가 있는 부분과 없는 부분의 요철의 차는 점점 더 증대하여 에치 나머지가 생긴다.
이상의 이유에 덧붙여, 고주파 전압을 온 - 오프하면 가속이온의 입사빈도가 감소되기 때문에 에칭속도가 저하하여 연속 바이어스와 동일한 에치속도를 얻기 위해서는 이온의 에너지를 높게 하는 것도 필요하게 된다. 이온의 에너지를 높게 하는 것도 에칭면을 평활하게 하는 효과가 있는 것으로, 가령 산소와 같은 텅스텐의 에칭을 촉진하는 가스가 함유되어 있지 않더라도 어느정도의 효과가 얻어진다.
또 에칭되는 시료의 구조는 도 5에 있어서 다결정 실리콘(304)과 질화텅스텐(303)이 없는, 즉 텅스텐(302) 등의 고융점 금속의 단층막의 경우에도 동일한 효과가 있다.
다음으로, 본 발명에 의한 바람직한 에칭의 조건에 대하여 설명한다. 먼저 염소에 혼합하는 산소의 양은, 5% 내지 70%가 적량이다. 시료의 온도는 높을 수록텅스텐의 에치속도가 커져 50℃ 이상이 바람직하다. 시료에 인가하는 전압의 온 -오프의 듀티비는 5% 내지 60%가 좋다. 이것 이하에서는 전력을 얻기가 어렵게 되고, 따라서 에치속도가 작아진다. 또 이 이상에서는 연속 바이어스와 비교한 효과가 작아진다. 온 - 오프의 반복 주파수는 100 Hz 이상 10 KHz 이하가 좋다.
예를 들어 일본국 특개소63-174320호 공보에 설명되어 있는 바와 같은 종래 방식에 의한 수 Hz 이하의 반복 주파수에서는 에칭홈의 측벽에 그 주파수에 따른 요철이 생긴다. 또 주파수가 너무 높으면 전기회로의 구성이 어렵게 된다. 또 시료에 인가하는 고주파 전압에 있어서는 이온 에너지의 목표가 되는 전압의 진폭치를 500 V 이상으로 설정하면 효과가 있다.
또 텅스텐 등을 에칭하는 가스로서는, 이외에 SF6, CF4 등 불소원자를 함유하는 가스가 있다. 이 가스계에서도 고주파 전압을 온, 오프제어함으로서 텅스텐을 평활하게 에칭할 수 있다.
또한 이들 가스에 산소를 첨가하면 산소가 텅스텐의 에칭을 촉진하기 때문에 효과가 더욱 커진다. 불소원자를 함유하는 가스를 사용하면 시료온도가 낮더라도 에칭속도는 비교적 커지나, 불소에 의한 다결정 실리콘부의 에칭홈의 측벽의 에칭이 진행되기 때문에 시료의 온도는 20℃ 이하로 할 필요가 있다.
가공할 금속에 대해서는 텅스텐을 예로 들어 설명하였으나, 그 외에는 몰리브덴, 니켈, 코발트, 티탄 등의 고온 열처리에 견딜 수 있는 고융점 금속을 들 수 있다. 또한 확산을 방지하는 배리어막으로서는 이들 금속의 질화물의 조합이 있다. 이들 재료의 가공에서도 본 발명을 적용하여 고주파 전압을 온 - 오프제어하여 이온의 에너지를 높게 설정하는, 또한 산소와 같은 금속의 에칭를 촉진하는 가스를 첨가함으로써 평활한 에칭면을 얻을 수 있다.
또 이들 재료를 소망하는 패턴으로 가공하기 위하여 사용하는 마스크의 재질은 통상의 유기포토레지스트이어도 되나, 레지스트에 함유되는 탄소가 산화막의 에칭을 촉진하여 선택비가 내려가기 때문에 산화 실리콘 또는 질화 실리콘과 같은 무기물의 막쪽이 바탕의 산화막에 대한 다결정 실리콘의 에치속도비가 커진다.
본 실시예의 시료와 같이, 고융점 금속막과 반도체막을 적층한 시료에서는 막종류에 따라 플라즈마처리시의 시료의 온도를 바꾸는 것은 유효하다. 예를 들어 고융점 금속막은 고온에서 처리하고, 반도체막은 저온 또는 상온에서 처리한다. 이에 따라 피에칭막과 부식제와의 반응이 최적화되어 처리속도의 향상이 도모됨과 더불어, 고주파 전력의 온, 오프제어와 조합시킴으로써 더욱 높은 정밀도의 표면가공을 처리속도를 올려 처리할 수 있다.
[실시예 2]
다음으로 앞서 설명한 실시예의 효과를 더욱 크게 하기 위하여 에칭을 복수의 단계로 나누어 행하는 실시예를 설명한다. 이 실시예는 에칭중의 플라즈마로부터의 발광강도 또는 에칭시간을 기준으로 하여 막종류가 바뀌는 시점에서 에칭조건을 바꾸어 최적의 에칭형상을 얻는 방법이다.
도 5에 나타내는 구조의 시료를 예로 들면 텅스텐(302)과 질화 텅스텐(303)의 에칭이 종료된 시점에서 다결정 실리콘(304)을 산화막(305)에 대하여 고선택으로 에칭할 수 있는 조건으로 전환한다. 즉, 다결정 실리콘(304)의 에칭에는 텅스텐의 에칭시 만큼의 이온 에너지는 필요없기 때문에 시료에 인가하는 고주파 전압을 내린다. 또 산소는 텅스텐의 에칭을 촉진하나 다결정 실리콘의 에칭를 억제하기 때문에 산소첨가량이 적은 단계로 전환한다. 단계를 바꾸는 타이밍은 텅스텐 원자의 발광강도를 모니터하거나 미리 텅스텐과 질화 텅스텐의 에칭이 종료되는 시간을 측정하여 두고 그 시간에 의거하여 전환하여도 된다.
단계의 전환은 다결정 실리콘(304)의 에칭이 종료한 시점에서 산화막(305)에 대하여 선택비가 높아지는 것 같은 조건으로 전환하여도 된다. 이를 위해서는 시료에 인가하는 고주파 전력을 낮추거나, 산소 첨가량을 올리거나, 또는 HBr 가스를 첨가하는 등의 방법이 있다. 단계의 전환은 실리콘의 발광강도의 변화를 모니터하면 된다.
또한 상기 2개의 전환을 동시에 사용하면 더욱 높은 정밀도의 에칭이 가능해진다. 이 경우에는 텅스텐의 발광과 실리콘의 발광의 2개의 다른 파장의 빛을 동시에 모니터하여 각각의 물질의 에칭의 종점을 모니터하여 단계를 3단으로 전환한다.
또 에칭면의 요철을 억제하기 위해서는 텅스텐과 질화 텅스텐의 에치속도와 비교하여 다결정 실리콘의 에치속도를 충분히 느리게 함으로써도 달성할 수 있다. 즉, 질화 텅스텐의 에칭이 부분적으로 종료되더라도 다결정 실리콘막으로 에칭이 멈춰 있으면 금속면의 요철을 완화할 수 있다. 산소는 다결정 실리콘의 에치속도를 억제하는 기능도 있기 때문에 산소의 비율을 더욱 많게 함으로써 이 효과를 발휘할 수 있다. 이 경우도 고주파 전압을 온 - 오프함으로써 오프기간에 다결정 실리콘표면에 균일하게 산소가 흡착되기 때문에 에칭면을 평활하게 할 수 있다. 이 방법에서는 다결정 실리콘의 에칭속도가 매우 작아지므로 금속층과 배리어층의 에칭이 종료한 시점에서 다결정 실리콘이 산화막에 대하여 고선택으로 에칭할 수 있는 조건으로 전환하여 높은 정밀도의 에칭을 달성할 수 있다.
이상과 같이 본 발명에 의하면 금속과 다결정 실리콘으로 이루어지는 다층막의 에칭에 있어서, 시료에 인가하는 고주파 전압을 주기적으로 온 - 오프함으로써 에칭면이 평활하게 되어 이에 따라 바탕의 산화막의 빠짐이 없는 소자의 가공을 할수 있다는 효과가 있다. 이에 따라 금속과 다결정 실리콘으로 이루어지는 다층막의 게이트저항이 작은 고속 디바이스의 작성이 가능하게 된다.
[실시예 3]
다음으로, 본 발명을 듀얼게이트의 에칭에 적용한 예에 대하여 종래 방법과 비교하면서 설명한다.
도 7(a) 및 도 8(a)는 도 1의 장치를 사용하여 가공한 시료의 초기 단면도이다. 시료의 실리콘 기판(306)상에 산화막(305)과, n 형 다결정 실리콘(313)과, p 형 다결정 실리콘(314)과, 최상층에 소망하는 패턴으로 가공된 마스크(301)가 형성되어 있다. 에칭에 사용한 가스는 염소 55 cc와 산소 4 cc와, 압력 0. 4 Pa이며, 마이크로파 전력은 400 W 이다.
도 7은 종래 방법인 고주파 전압(전력 35 W)을 연속적으로 인가한 경우의 에칭형상의 시간변화를 나타낸다. p 형과 n 형에서는 에칭속도의 차에 의해 에치깊이의 차(311)가 발생한다. 이 때문에 도 7(c)와 같이 먼저 n 형 다결정 실리콘 (313)의 가공이 종료된다. p 형에서는 에치 나머지가 있기 때문에 다시 에칭을 계속하면 도 7(d)와 같이 p 형 다결정 실리콘(303)의 가공 완료시에는 n 측에 산화막빠짐(310)이 발생한다. 또 n 형 다결정 실리콘에 사이드 에치(312)가 발생한다. 이 상태에서는 소자불량이 되기 때문에 개선이 필요하게 된다.
한편, 도 8은 본 발명에 의한 고주파 전력을 1 kHz의 주파수로 온 - 오프를반복하여 인가한 경우의 에칭형상의 시간변화를 나타낸다. 듀티비 20%의 175W의 바이어스 전력을 인가하였다. 도 8(b) 내지 도 8(c)와 같이 n 형과 p 형 다결정 실리콘(313, 314)의 에칭이 동일한 속도로 진행된다. 도 8(c)와 같이 산화막이 노출되기 시작하면 에칭가스를 브롬화수소 100 cc와 산소 9 cc로 하여 고주파 전압을 연속인가로 전환하였다. 브롬화수소는 다결정 실리콘(313, 314)과 산화막(305)의 가공속도비가 크기 때문에 최종적으로 도 8(d)와 같이 에치 나머지 없이 또한 산화막의 에칭면(410)도 평탄하게 할 수 있다.
이상과 같은 결과가 되는 원인을 설명한다. 플라즈마 에칭에서는 양전하인 이온이 입사된 표면의 온도가 국소적으로 증가하여 에칭반응이 촉진된다. n 형 다결정 실리콘은 p 형보다도 많은 전자가 포함되기 때문에 동일한 이온 에너지로 다결정 실리콘에 입사하더라도 n 형과 p 형 다결정 실리콘 표면 부근에서 이온 에너지의 차이가 생긴다. 높은 이온 에너지로 입사시키면 다결정 실리콘에 포함되는 전자의 영향을 적게 하여 에칭반응의 차이를 억제할 수 있으나, 바탕 산화막에서 에칭을 멈추는 것이 어려워진다. 높은 이온 에너지를 사용하기 위해서는 도 2에 나타내는 바와 같이 이온에 의한 에칭에 휴지기간을 설치하면 좋다. 이에 따라 도 6에서 설명한 바와 같이 휴지기간 즉, 시료에 인가하는 고주파 전압시료에 인가하는 고주파 전압의 오프기간은, p 형과 n 형 다결정 실리콘의 양쪽의 표면(11)에 균일하게 염소(12)와 산소(13)를 흡착시킨다. 그 후 고주파 전압을 온하여 높은 에너지의 이온(14)을 가속하여 표면에 입사시키면 다결정 실리콘의 표면(11)으로부터 균일하게 반응 생성물(15)이 증발하여 에칭이 균일하게 진행된다.
다음으로, 본 실시예의 에칭의 조건에 대하여 설명한다. 먼저, 염소에 혼합되는 산소의 양은 5% 내지 70%가 적량이다. 시료에 인가하는 전압의 온 - 오프의듀티비는 5% 내지 60%가 좋다. 이것 이하에서는 전력을 취하기가 어려워지고, 따라서 에치속도가 작아진다. 또 이 이상에서는 연속 바이어스와 비교한 효과가 작아진다. 온 - 오프의 반복 주파수는 100 Hz 이상 10 KHz 이하가 좋다.
이들 재료를 소망하는 패턴으로 가공하기 위하여 사용하는 마스크의 재질은 통상의 유기 포토레지스트이어도 좋으나, 레지스트에 함유되는 탄소가 산화막의 에칭를 촉진하여 선택비가 내려 가기 때문에, 산화 실리콘 또는 질화 실리콘과 같은 무기물의 막쪽이 바탕의 산화막에 대한 다결정 실리콘의 에치속도비가 커진다.
[실시예 4]
도 9는 본 발명을 적용하여 처리한 다른 시료의 에칭형상의 시간변화를 나타내는 단면도이다. 시료의 초기 상태는 도 9(a)에 나타내는 바와 같이 실리콘 기판 (306)상에 퇴적된 산화막(305)과, n 형 다결정 실리콘(313)과, p 형 다결정 실리콘 (314)과, 질화 텅스텐(501)과, 텅스텐(502)의 다층막으로 최상층에 소망하는 패턴으로 가공된 마스크(301)가 형성되어 있다. 이 구조에서는 게이트전극의 저항을 내리기 위하여 금속인 텅스텐을 사용하고, 질화 텅스텐은 텅스텐과 다결정 실리콘과의 상호의 확산을 억제하는 배리어층으로서 작용한다.
텅스텐과 질화 텅스텐막은, 염소 38 cc, 산소 12 cc, 압력 0.2 Pa, 듀티비 20%의 175W의 바이어스 전력으로 에칭을 행하였다. 도 9(b)와 같이 다결정 실리콘막(302, 303)이 노출되기 시작하면 고주파 전압을 1 kHz의 주파수, 듀티비 40%의 온 - 오프인가로 전환하였다. 다음으로 도 9(c)와 같이 산화막(305)이 노출되기 시작하면 에칭가스를 염소로부터 브롬화수소 100 cc와 산소 9 cc로 하고 고주파 전압을 연속인가로 전환하였다. 브롬화수소는 다결정 실리콘과 산화막(305)의 가공속도비가 크기 때문에 최종적으로 도 9(d)와 같이 에치 나머지 없이 또한 산화막의 에칭면(503)도 평탄하게 할 수 있다.
다결정 실리콘은 p 형과 n 형 외에 진성 반도체(i형)와 n 형, i 형과 p 형의 조합으로도 동일하게 가공할 수 있다. 또 금속층에 관해서는 몰리브덴, 니켈, 코발트, 티탄이 있고, 배리어층에는 이들 금속의 질화막의 조합이 있으나 동일하게 가공할 수 있다.
이상과 같이 본 발명에 의하면 p 형과 n 형이 혼재하는 막의 에칭에 있어서, 시료에 인가하는 고주파 전압을 주기적으로 온 - 오프하여, 온인 경우의 이온에너지를 높게 함으로써 가공차 없이 p 형과 n 형 게이트를 동시에 에칭할 수 있다는 효과가 있다. 이에 따라 듀얼게이트구조의 CM0S 소자의 작성이 가능하게 된다.
[실시예 5]
다음으로, 알루미늄 등의 금속의 메탈에칭에 본 발명을 적용한 결과를 설명한다. 시료구조는 도 10에 나타내는 바와 같이 기판 Si(601)상에 산화막(602) 300 nm, TiN(603) 100 nm, Al(604) 400 nm, TiN(605) 75 nm 를 퇴적시키고, 최상층에는 레지스트마스크(606) 1㎛가 부착되어 있다. 라인과 스페이스의 치수는 0.4㎛ 이다. 에칭가스는 염소(80 sccm)와 BCl3(20 sccm)의 혼합이며, 압력을 1 Pa로 하였다. 마이크로파 전원(101)의 출력을 700 W로 하고, 전극온도는 40℃로 하였다. 고주파 전압전원(109)의 주파수는 800 KHz로 하고, 온/오프의 반복 주파수는 2 kHz로 하였다.
도 10(a)는 종래의 연속 바이어스방식으로 전력을 70 W의 경우, 도 10(b)는 본 발명의 온/오프 바이어스방식으로 피크전력 350 W에서 듀티비 20%의 경우의 에칭형상을 나타낸다. 이 시료에서는 형상 마이크로 로딩이 커, 연속 바이어스시의 넓은 스페이스에 면한 측벽(607)의 수직성이 특히 나빠지나, 온/오프 바이어스로 함으로써 억제된다.
[실시예 6]
다음으로, 하드마스크를 사용하여 본 발명의 방법에 의해 반도체소자의 배선에 사용되는 알루미늄의 에칭을 행한 결과를 도 11, 도 12에서 설명한다. 에칭의 가스로는 Cl2(80 sccm) + BCl3(20 sccm)을 사용하고, 압력을 1 Pa로 하였다. 마이크로파 전원(11)의 출력을 700 W로 하였다. 바이어스 전원(10)의 출력은 60 W이고, 주파수는 400 kHz와 800 KHz의 2개를 시험하였다. 온/오프의 반복 주파수는 2 KHz로 하였다. 도 11은 온/오프의 1주기에 차지하는 온의 비율(이후 듀티비라 함)에 대한 Al과 산화막의 에칭속도의 관계, 도 12는 Al과 산화막의 선택비의 관계를 나타내고 있다. 듀티비 100%는 종래예의 연속 바이어스이다. 듀티비를 작게 한 경우는 피크전력과 듀티비의 곱이 60 W가 되도록 피크전력을 조정하고 있다.
바이어스의 주파수가 400 kHz, 800 kHz 모두 온/오프제어하고 또한 듀티비를 작게 하면 도 11에 나타내는 바와 같이 산화막의 에칭속도가 저하하여 도 12에 나타내는 바와 같이 Al 대 산화막의 선택비가 상승한다. 즉 마스크재에 산화막을 사용하여 또한 바이어스를 온/오프제어하면 마스크와 Al의 선택비를 올릴 수 있다. 듀티비는 50% 이하부터 효과가 현저해진다.
본 발명의 다른 실시예로서, 온/오프제어하고 또한 가스로서 Cl2(80 sccm) + BCl3(20 sccm)에 CH4(4%) + Ar을 200 sccm 더하여 압력을 2 Pa로 하였을 때, Al과 산화막의 선택비는 다시 20으로부터 50% 상승하였다. CH4와 같이 탄소를 포함하는 가스는 퇴적성이 있어 바이어스 오프기간에 산화막상에 퇴적물이 부착되기 쉬워져 더욱 효과가 향상한다고 생각한다. 도 13에 퇴적성 가스를 첨가한 조건으로, 하드마스크 시료를 에칭한 단면형상을 나타낸다.
도 13의 시료구조는 산화막의 하드 마스크(701)(100 nm)의 밑에 TiN 막(702) (80 nm), Al 막(703)(500 nm), TiN 막(704)(100 nm), 산화막(705), Si 기판(706)의 순으로 구성되는 다층막 시료이다. 에칭조건은 가스로서 Cl2(80 sccm) + BCl3(20 sccm)에 CH4(4%) + Ar을 200 sccm 더하여 압력을 2 Pa로 한, 마이크로파 800 W 이다.
바이어스 전력은 도 13(a)가 본 발명의 방식 즉 바이어스 250 W이고 듀티비 20% 이며, 도 13(b)가 종래의 연속 바이어스방식으로 50 W 이다. 에칭시간은 플라즈마의 발광파형으로 판정하여 하층의 TiN 막(704)이 에칭종료하고 나서 30%의 오버에칭을 하고 있다. 온/오프 바이어스로 에칭한 경우는 도 13(a)에 나타내는 바와 같이 하드 마스크(701)가 10 nm 남았다. 한편 연속 바이어스로 에칭한 경우는 도 13 (b)에 나타내는 바와 같이, 하드 마스크는 완전히 에칭되어 없어져 TiN 막(702)이 에칭되어 있었다. 이상과 같이 하드 마스크를 사용한 메탈에칭에서는 바이어스를 온/오프 제어함으로써 메탈과 하드 마스크의 선택비를 올릴 수 있다.
[실시예 7]
다음으로, 본 발명을 하드 마스크를 사용한 반도체소자의 게이트가공에 적용한 예를 도 14에서 설명한다. 게이트가공은 메탈의 가공보다도 막두께가 얇기 때문에 레지스트와의 선택비는 메탈만큼 큰 과제가 아니다. 그러나 가공치수가 작아지고, 또한 종래의 텡스텐 실리사이드(WSi)와 poly Si의 다층막을 대신하여 더욱 저항이 낮은 W와 poly Si의 다층막이 되면, W의 에칭속도가 작기 때문에 하드 마스크를 사용하여도 역시 마스크와 바탕의 선택비가 과제가 된다.
도 14에 질화막(Si3N4)을 하드 마스크(801)(200 nm)로 한 W막(802)(100 nm)/poly Si 막(803)(100 nm)/SiO2막(804)(4 nm)/Si 기판(805)을 에칭한 결과를 나타낸다. 에칭가스는 염소(38 sccm) + 산소(12 sccm)로 압력 0.2 Pa 이다. 마이크로파 전력 500 W 이다. 이 가스계에서는 산소가 퇴적성의 가스로 된다. 바이어스전력은 도 14(a)는 온/오프 바이어스로 피크전력이 500 W이고 듀티-비가 30%, 도 14(b)는 연속 바이어스로 150W 이다.
발광으로 판정한 에칭종료후의 마스크의 나머지 두께(t)는 도 14(a)의 온/오프 바이어스의 경우, t1 = 120 nm 이었던 것에 대하여 도 14(b)의 연속 바이어스의 경우, t2 = 80 nm가 되어 본 발명의 쪽이 마스크와 바탕 다층막과의 선택비가 높은 것을 알 수 있었다.
이 구조에서는 W 대신에 Mo, Cr 등의 고융점 금속이 사용된다. 또 금속과 poly Si의 사이에 금속의 질화물 등의 배리어층이 설치되는 것도 있다.
[실시예 8]
다음으로, 가스 그 밖의 실시예를 설명한다. 메탈에칭에 있어서의 퇴적가스로서는 메탄, 에탄, 프로판 등 탄화수소가스가 효과가 있다. 또 Ar과 희석하지 않고사용하여도 효과는 변하지 않으나, Ar과 희석함으로써 폭발성이 낮아져 안전성이 증가한다. 또 CH4의 Ar과의 희석율은 4%로 한정하지 않으나, 이 가스는 입수가 용이한 이점이 있다. 또한 탄소를 함유하는 퇴적성 가스에는 CF4, CH2F2, CHF3, C4F8 등이 있다. 또 질소가스 또는 NH3 등의 질소를 함유하는 가스이더라도 동일한 효과가 있다.
게이트 에칭에서의 퇴적성 가스는 산소 이외에 C0, CO2 등 산소를 함유하는 가스가 있다.
할로겐 가스는 염소 이외에 F2, HBr, HI 또는 염소를 함유하는 이들 할로겐 가스의 혼합이더라도 효과는 동일하다. 퇴적성 가스의 혼합율은 실험적으로 0.5%내지 50%가 좋고, 그것 이하에서는 효과가 없으며, 그것이상이면 메탈의 에칭속도의 저하가 크다.
소자의 마스크는 산화막과 질화막의 다층막 또는 레지스트와 하드 마스크의 다층막이더라도 상관없다. 또 하드 마스크로서는 알루미나 등 탄소를 주성분으로서 함유하지 않는 무기물이 사용된다.
이상, 본 실시예와 같이 플라즈마를 사용한 표면 처리방법에 있어서 피에칭물질의 마스크재로서 산화막, 질화막을 사용하고, 플라즈마중의 이온을 가속하기 위한 바이어스 전원을 반복하여 온/오프 제어함으로써 얇은 마스크를 사용하더라도 더욱 선택비를 향상시킬 수 있다.
또한 에칭가스에 퇴적성 가스를 혼합함으로써 할로겐 가스는 에칭을 진행시키고, 퇴적성 가스는 에칭을 저해하는 기능이 있다. 바이어스 전원에 오프기간을 설치하면 바이어스 전원이 오프 즉, 가속이온이 시료 표면에 입사되지 않은 기간에서는 퇴적성 가스의 활동만이 현저해지고, 특히 산화막 또는 질화막 등 에칭속도가 느린 물질의 에칭속도를 저감시켜 선택비가 높아진다.
[실시예 9]
도 15는 본 발명을 적용하는 별도의 장치구조이다. 이 장치에서는 rf 전력의 용량결합에 의해 플라즈마를 발생시킨다. 진공용기(901)내에는 2매의 전극 (902, 905)이 평행하게 배치되어 있다. 전극에는 각각 rf 전원(903)과 고주파 전원(906)이 접속되어 있다. 시료(904)는 시료대를 겸하는 전극(905)의 위에 놓여진다. 가스는 시료와 대향한 전극(902)에 개방된 구멍으로부터 도입관(908)을 통하여 용기내로 들어온다. 플라즈마(907)는 2매의 전극 사이에서 발생한다.
이 장치에서도 본 발명의 방법으로 시료를 가공함으로써 마스크와 피가공물질과의 선택비를 올릴 수 있다. 또 상기한 실시예를 들어 설명한 각종 시료의 처리에 있어서도 동일한 효과를 얻을 수 있다.
[실시예 10]
도 16은 본 발명을 적용하는 다른 장치구조이다. 이 장치에서는 수백 kHz 내지 수십 MHz의 이른바 라디오파대(이후 rf라 함)의 주파수로 유도결합에 의해 플라즈마를 발생시킨다. 진공용기(913)는 알루미나와 석영 등의 전자파를 투과하는 물질로 만들어져 있다. 그 주위에 플라즈마(920)를 발생시키기 위한 전자코일 (912)이 감겨 있다. 코일에는 rf 전원(914)이 접속되어 있다. 진공용기(911)내에는 시료대(918)가 있고, 그 위에 시료(917)가 놓여지고 고주파 전원(919)이 접속되어 있다. 진공용기(911)에는 상 덮개(915)가 부착되어 있으나, 이것은 일체형이어도 상관없다. 이 장치에서도 본 발명의 방법에 의해 마스크와 피가공물질과의 선택비를 올릴 수 있다.
이상과 같이 본 발명에 의해 TiN/Al/TiN 또는 W/poly Si 등의 반도체소자의 배선 또는 게이트재료를, 산화막 또는 질화막 등의 하드 마스크에 대하여 높은 선택비로 에칭할 수 있다. 또 상기한 실시예에 들었던 각종 시료의 처리에 있어서도 동일한 효과를 얻을 수 있다.
또한 본 실시예에서는 바이어스의 온/오프 제어에 있어서, 바이어스 전원 (109)의 오프기간은 도 2(c)에 나타내는 바와 같이 출력을 영으로 하고 있으나, 반드시 영일 필요는 없다. 즉, 가속이온이 시료 표면에 입사되지 않은 기간을 오프기간으로 하는 것으로, 이온이 시료 표면에 입사되어 에칭작용을 일으키지 않는 온시와 비교하여 충분히 작은 출력의 것이면 바이어스전압이 인가되어 있어도 된다. 따라서 온/오프 제어의 오프에는 작은 출력도 포함된다.
이상 설명한 바와 같이 본 발명에 의하면, 금속 또는 금속과 다결정 실리콘으로 이루어지는 다층막의 에칭가공에 있어서, 시료에 인가하는 고주파 전압을 주기적에 온 - 오프함으로써 에칭면이 평활해져 에칭 표면에 요철이 생기는 일 없이 평탄한 면으로 에칭을 행하고, 바탕의 산화막을 빠짐없이 다층막의 에칭을 행할 수 있는 표면 가공방법을 제공할 수 있다.
또 도전성이 다른 게이트전극이 혼재하는 경우의 동시에칭에 있어서, 바탕의 게이트 산화막을 빠짐없이 가공형상차를 최소로 억제할 수 있는 표면 가공방법을 제공할 수 있다.
또한 반도체 등의 표면처리에 있어서, 피에칭물질과 마스크재와의 선택비를 높게 할 수 있는 표면 처리방법을 제공할 수 있다.
또 반도체소자의 미세화의 요구에 따라 가공치수가 1㎛ 이하 바람직하게는 0.5㎛ 이하의 소자를 가공할 수 있는, 반도체소자의 표면처리방법 및 장치를 제공할 수 있다.

Claims (35)

  1. 기판상에 퇴적시킨 고융점의 금속 또는 적어도 고융점의 금속과 반도체로 이루어지는 다층막의 시료를, 진공용기내의 시료대에 배치하고, 상기 진공용기내에 플라즈마를 발생시키게 함과 더불어 상기 시료대에 바이어스용 고주파 전력을 인가하여 플라즈마처리하는 표면가공방법으로서,
    상기 시료대에 인가하는 고주파 전력을 주기적으로 온, 오프하고,
    상기 플라즈마는 적어도 불소원자를 포함하는 가스와 산소원자를 포함하는 가스와의 혼합가스에 의해 발생시키고, 상기 플라즈마에 의해 상기 시료를 플라즈마처리하는 것을 특징으로 하는 표면가공방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1항에 있어서,
    상기 처리되는 시료의 온도를 20℃ 이하로 유지하는 것을 특징으로 하는 표면가공방법.
  7. 제 1항에 있어서,
    상기 처리되는 시료는 적어도 텅스텐막의 금속과 다결정 실리콘막의 반도체를 적층하여 이루어지는 것을 특징으로 하는 표면가공방법.
  8. 제 7항에 있어서,
    상기 텅스텐막과 다결정 실리콘막의 사이에 질화텅스텐 또는 질화티탄막을 가지는 것을 특징으로 하는 표면가공방법.
  9. 제 1항에 있어서,
    상기 금속막의 위에는 탄소를 주성분으로서 포함하지 않는 마스크재가 설치되어 있는 것을 특징으로 하는 표면가공방법.
  10. 제 1항에 있어서,
    상기 가공의 과정을 복수의 단계로 나누어 적어도 최후의 단계에서 시료에 인가하는 고주파 전력을 낮추는 것을 특징으로 하는 표면가공방법.
  11. 제 1항에 있어서,
    상기 고주파 전력을 온, 오프하는 반복 주파수를 100 Hz 내지 10 kHz의 범위로 하는 것을 특징으로 하는 표면가공방법.
  12. 제 1항에 있어서,
    상기 고주파 전력을 온, 오프하는 일주기에 차지하는 온기간의 비율을 5% 내지 60%의 범위로 하는 것을 특징으로 하는 표면가공방법.
  13. 기판상에 퇴적시킨 적어도 도전성이 다른 다결정 실리콘이 혼재하는 시료를 진공용기내의 시료대에 배치하고 상기 진공용기내에 플라즈마를 발생시킴과 더불어, 상기 시료대에 바이어스용 고주파 전력을 인가하여 플라즈마처리하는 표면가공방법으로서,
    상기 시료대에 인가하는 고주파 전력을 주기적으로 온, 오프하고,
    상기 가공의 과정을 복수의 단계로 나누고, 또한 그들 단계의 가공을, 종료시키는 바탕물질과의 가공속도비가 작은 전반(前半)과, 상기 가공속도비가 비교적 큰 후반(後半)의 2개의 단계로 나누고, 적어도 전반의 단계의 하나에서, 상기 고주파 전력을 온, 오프의 기간으로 나눈 것을 특징으로 하는 표면가공방법.
  14. 제 13항에 있어서,
    상기 플라즈마는 적어도 할로겐원자를 포함하는 가스에 의해 발생시키고, 상기 플라즈마에 의해 상기 시료를 처리하는 것을 특징으로 하는 표면가공방법.
  15. 제 14항에 있어서,
    상기 플라즈마는 적어도 염소원자를 포함하는 가스와 산소원자를 포함하는 가스와의 혼합가스에 의해 발생시키고, 상기 플라즈마에 의해 상기 시료를 처리하는 것을 특징으로 하는 표면가공방법.
  16. 제 13항에 있어서,
    상기 다결정 실리콘막의 위에는 탄소를 주성분으로서 포함하지 않는 마스크재가 설치되어 있는 것을 특징으로 하는 표면가공방법.
  17. 삭제
  18. 제 13항에 있어서,
    상기 가공을 종료시키는 바탕물질과의 가공속도비가 큰 후반의 단계에 브롬화수소가스를 사용하는 것을 특징으로 하는 표면가공방법.
  19. 제 13항에 있어서,
    상기 고주파 전력을 온, 오프하는 반복 주파수를 100 Hz 내지 10 kHz의 범위로 하는 것을 특징으로 하는 표면가공방법.
  20. 제 13항에 있어서,
    상기 고주파 전력을 온, 오프하는 일주기에 차지하는 온기간의 비율을 5% 내지 60%의 범위로 하는 것을 특징으로 하는 표면가공방법.
  21. 피가공물상에 주성분으로서 탄소를 포함하지 않는 마스크재료의 층을 형성한 시료를 진공용기내의 시료대에 배치하고 상기 진공용기내에 플라즈마를 발생시키게 함과 더불어, 상기 시료대에 바이어스용 고주파전력을 인가하여 플라즈마처리하는 표면가공방법으로서,
    상기 시료대에 인가하는 고주파 전력을 주기적에 온, 오프하고,
    상기 플라즈마는 할로겐가스와 퇴적성가스의 혼합으로 이루어지고,
    상기 할로겐가스는 염소와 BCl3의 혼합가스인 것을 특징으로 하는 표면처리방법.
  22. 삭제
  23. 삭제
  24. 제 21항에 있어서,
    상기 퇴적성 가스는 메탄, 에탄, 프로판 등의 탄화수소인 것을 특징으로 하는 표면처리방법.
  25. 제 21항에 있어서,
    상기 퇴적성 가스는 메탄, 에탄, 프로판 등의 탄화수소를 아르곤 등의 희석가스로 희석한 가스인 것을 특징으로 하는 표면처리방법.
  26. 제 21항에 있어서,
    상기 할로겐에 혼합하는 퇴적성 가스는, 질소가스 또는 질소원자를 포함하는 가스인 것을 특징으로 하는 표면처리방법.
  27. 삭제
  28. 삭제
  29. 삭제
  30. 제 21항에 있어서,
    상기 시료에 인가하는 바이어스용 고주파 전력을 간헐적으로 하는 방법은 바이어스의 온, 오프의 일주기에 차지하는 온의 비율이 5% 내지 60%의 범위로 한 것을 특징으로 하는 표면처리방법.
  31. 제 21항에 있어서,
    상기 할로겐에 혼합하는 퇴적성 가스의 혼합율은 0.5% 내지 50%의 범위인 것을 특징으로 하는 표면처리방법.
  32. 삭제
  33. 삭제
  34. 적어도 산화막 상에 n형 다결정 실리콘과 p형 다결정 실리콘이 적층된 시료를 진공용기 내의 시료대에 배치하고, 상기 진공용기 내에 플라즈마를 발생시키는 동시에, 상기 시료대에 바이어스용의 고주파 전력을 인가하여 플라즈마처리하는 표면가공방법으로서,
    상기 n형 다결정 실리콘과 p형 다결정 실리콘을 에칭할 때에는 에칭가스로서 염소와 산소의 혼합가스를 도입하고, 상기 시료대에 인가하는 고주파 전력을 주기적으로 온, 오프시키면서 에칭을 행하고,
    상기 산화막을 에칭할 때에는 에칭가스로서 브롬화 수소와 산소의 혼합가스를 도입하고, 상기 시료대에 인가하는 고주파 전력을 연속인가하여 에칭을 행하는 것을 특징으로 하는 표면가공방법.
  35. 적어도 산화막 상에 다결정 실리콘이 적층되고 다시 당해 다결정 실리콘 상에 금속막이 적층된 시료를, 진공용기 내의 시료대에 배치하고, 상기 진공용기 내에 플라즈마를 발생시키는 동시에, 상기 시료대에 바이어스용의 고주파 전력을 인가하여 플라즈마처리하는 표면가공방법으로서,
    상기 금속막을 에칭할 때에는 에칭가스로서 염소와 산소의 혼합가스를 도입하고, 상기 시료대에 인가하는 고주파 전력을 주기적으로 온, 오프시키면서 에칭을 행하고,
    상기 산화막을 에칭할 때에는 에칭가스로서 브롬화 수소와 산소의 혼합가스를 도입하고, 상기 시료대에 인가하는 고주파 전력을 연속으로 인가하여 에칭을 행하는 것을 특징으로 하는 표면가공방법.
KR10-2000-7009974A 1998-03-12 1999-03-12 시료의 표면 가공방법 KR100528685B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP6080998 1998-03-12
JP10-60809 1998-03-12
JP10256926A JP2000091321A (ja) 1998-09-10 1998-09-10 表面処理方法および装置
JP10-256926 1998-09-10
JP10-290293 1998-10-13
JP10290293A JP2000124191A (ja) 1998-10-13 1998-10-13 表面加工方法

Publications (2)

Publication Number Publication Date
KR20010041740A KR20010041740A (ko) 2001-05-25
KR100528685B1 true KR100528685B1 (ko) 2005-11-15

Family

ID=27297302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7009974A KR100528685B1 (ko) 1998-03-12 1999-03-12 시료의 표면 가공방법

Country Status (3)

Country Link
US (2) US6660647B1 (ko)
KR (1) KR100528685B1 (ko)
WO (1) WO1999046810A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6660647B1 (en) * 1998-03-12 2003-12-09 Hitachi, Ltd. Method for processing surface of sample
US7311852B2 (en) * 2001-03-30 2007-12-25 Lam Research Corporation Method of plasma etching low-k dielectric materials
US7169255B2 (en) * 2002-02-15 2007-01-30 Hitachi High-Technologies Corporation Plasma processing apparatus
US6942813B2 (en) * 2003-03-05 2005-09-13 Applied Materials, Inc. Method of etching magnetic and ferroelectric materials using a pulsed bias source
KR20050090904A (ko) * 2004-03-10 2005-09-14 부산대학교 산학협력단 펄스 모듈레이션을 이용한 플라즈마 표면 처리 장치 및 방법
US20060168794A1 (en) * 2005-01-28 2006-08-03 Hitachi Global Storage Technologies Method to control mask profile for read sensor definition
US7964512B2 (en) * 2005-08-22 2011-06-21 Applied Materials, Inc. Method for etching high dielectric constant materials
US7780862B2 (en) * 2006-03-21 2010-08-24 Applied Materials, Inc. Device and method for etching flash memory gate stacks comprising high-k dielectric
US8722547B2 (en) * 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
KR100838394B1 (ko) * 2007-01-03 2008-06-13 주식회사 하이닉스반도체 하드마스크층을 이용한 반도체소자의 식각 방법
US9059116B2 (en) 2007-11-29 2015-06-16 Lam Research Corporation Etch with pulsed bias
WO2009073361A1 (en) * 2007-11-29 2009-06-11 Lam Research Corporation Pulsed bias plasma process to control microloading
JP2010118549A (ja) 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
WO2012002232A1 (ja) * 2010-06-28 2012-01-05 東京エレクトロン株式会社 プラズマ処理装置及び方法
JP5845754B2 (ja) * 2010-09-15 2016-01-20 東京エレクトロン株式会社 プラズマエッチング処理方法
US9799490B2 (en) * 2015-03-31 2017-10-24 Fei Company Charged particle beam processing using process gas and cooled surface
JP2019165090A (ja) 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体装置の製造方法および半導体製造装置
JP6846387B2 (ja) 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910005381A (ko) * 1989-08-28 1991-03-30 미다 가쓰시게 시료처리방법
JPH04148534A (ja) * 1990-10-12 1992-05-21 Sony Corp ドライエッチング方法
JPH08316207A (ja) * 1995-05-19 1996-11-29 Sony Corp 配線形成方法
JPH09199485A (ja) * 1995-11-17 1997-07-31 Tokyo Electron Ltd プラズマ処理装置および方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050923A (ja) 1983-08-31 1985-03-22 Hitachi Ltd プラズマ表面処理方法
KR890004881B1 (ko) 1983-10-19 1989-11-30 가부시기가이샤 히다찌세이사꾸쇼 플라즈마 처리 방법 및 그 장치
JPS60169824A (ja) * 1984-02-14 1985-09-03 Matsushita Electric Ind Co Ltd 光制御素子とその製造方法
US4585516A (en) * 1985-03-04 1986-04-29 Tegal Corporation Variable duty cycle, multiple frequency, plasma reactor
JPH0685396B2 (ja) 1985-12-27 1994-10-26 株式会社日立製作所 エツチング方法およびそれに用いる装置
JPH0789545B2 (ja) * 1986-04-23 1995-09-27 株式会社日立製作所 プラズマエッチング方法
US5298112A (en) 1987-08-28 1994-03-29 Kabushiki Kaisha Toshiba Method for removing composite attached to material by dry etching
JPH0454373A (ja) 1990-06-22 1992-02-21 Jatco Corp 変速機の制御装置
US5376211A (en) 1990-09-29 1994-12-27 Tokyo Electron Limited Magnetron plasma processing apparatus and processing method
US5330606A (en) 1990-12-14 1994-07-19 Matsushita Electric Industrial Co., Ltd. Plasma source for etching
US5242532A (en) * 1992-03-20 1993-09-07 Vlsi Technology, Inc. Dual mode plasma etching system and method of plasma endpoint detection
JPH0685396A (ja) 1992-09-07 1994-03-25 Fujitsu Ltd 半導体レーザ装置の製造方法
US5352324A (en) 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
JP3217875B2 (ja) 1992-11-05 2001-10-15 株式会社日立製作所 エッチング装置
KR100291108B1 (ko) 1993-03-17 2001-06-01 히가시 데쓰로 플라즈마 처리 시스템
US5625526A (en) 1993-06-01 1997-04-29 Tokyo Electron Limited Electrostatic chuck
JP2697602B2 (ja) * 1993-06-24 1998-01-14 日本電気株式会社 半導体装置の製造方法
JP3122579B2 (ja) * 1994-07-27 2001-01-09 シャープ株式会社 Ｐｔ膜のエッチング方法
JP2701751B2 (ja) * 1994-08-30 1998-01-21 日本電気株式会社 半導体装置の製造方法
US5779925A (en) 1994-10-14 1998-07-14 Fujitsu Limited Plasma processing with less damage
US5614060A (en) 1995-03-23 1997-03-25 Applied Materials, Inc. Process and apparatus for etching metal in integrated circuit structure with high selectivity to photoresist and good metal etch residue removal
JPH0982495A (ja) * 1995-09-18 1997-03-28 Toshiba Corp プラズマ生成装置およびプラズマ生成方法
US5983828A (en) 1995-10-13 1999-11-16 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
TW335517B (en) 1996-03-01 1998-07-01 Hitachi Ltd Apparatus and method for processing plasma
ATE251341T1 (de) * 1996-08-01 2003-10-15 Surface Technology Systems Plc Verfahren zur ätzung von substraten
JPH1079372A (ja) * 1996-09-03 1998-03-24 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
JPH1168095A (ja) * 1997-08-11 1999-03-09 Fujitsu Ltd 半導体装置の製造方法
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
US6093332A (en) 1998-02-04 2000-07-25 Lam Research Corporation Methods for reducing mask erosion during plasma etching
US6660647B1 (en) * 1998-03-12 2003-12-09 Hitachi, Ltd. Method for processing surface of sample
US6177353B1 (en) * 1998-09-15 2001-01-23 Infineon Technologies North America Corp. Metallization etching techniques for reducing post-etch corrosion of metal lines

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910005381A (ko) * 1989-08-28 1991-03-30 미다 가쓰시게 시료처리방법
JPH04148534A (ja) * 1990-10-12 1992-05-21 Sony Corp ドライエッチング方法
JPH08316207A (ja) * 1995-05-19 1996-11-29 Sony Corp 配線形成方法
JPH09199485A (ja) * 1995-11-17 1997-07-31 Tokyo Electron Ltd プラズマ処理装置および方法

Also Published As

Publication number Publication date
KR20010041740A (ko) 2001-05-25
US7259104B2 (en) 2007-08-21
US6660647B1 (en) 2003-12-09
WO1999046810A1 (fr) 1999-09-16
US20040058541A1 (en) 2004-03-25

Similar Documents

Publication Publication Date Title
KR100528685B1 (ko) 시료의 표면 가공방법
US8809199B2 (en) Method of etching features in silicon nitride films
US5259923A (en) Dry etching method
KR100521120B1 (ko) 반도체소자의 표면처리방법 및 장치
WO2011108663A1 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
KR100440806B1 (ko) 반도체장치의제조방법및드라이에칭장치의반응실환경제어방법
US7510976B2 (en) Dielectric plasma etch process with in-situ amorphous carbon mask with improved critical dimension and etch selectivity
US8609547B2 (en) Plasma etching method and computer-readable storage medium
JP2988455B2 (ja) プラズマエッチング方法
JP3277394B2 (ja) 半導体装置の製造方法
JPH11340211A (ja) 基板処理方法および基板処理装置
US5849641A (en) Methods and apparatus for etching a conductive layer to improve yield
KR100743873B1 (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
US6121154A (en) Techniques for etching with a photoresist mask
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
CN113597662B (zh) 等离子体处理方法
JPH11340213A (ja) 試料の表面加工方法
US5968278A (en) High aspect ratio contact
JP4577328B2 (ja) 半導体装置の製造方法
US5908320A (en) High selectivity BPSG:TiSi2 contact etch process
JPH0855835A (ja) プラズマエッチング装置およびプラズマエッチング方法
JPH0774147A (ja) ドライエッチング方法およびドライエッチング装置
JP2021512502A (ja) アモルファスカーボン層の開孔プロセス
JP4061691B2 (ja) 表面加工方法
JP3038984B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee