JPH04148534A - ドライエッチング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高集積度を有する半導体装置等の製造に適用さ
れるドライエツチング方法に関し、特にフロン系ガスを
使用せずにゲート電極等に使用されるポリサイド膜の異
方性加工を可能とするドライエツチング方法に関する。

〔発明の概要〕

本発明は、ゲート電極等を構成するポリサイド膜のエツ
チングを行うドライエツチング方法において、第１のエ
ツチング工程でフッ素系ガスとＨＢｒとを含むエッチン
グ・ガスを用いて高融点金属シリサイド層を多結晶シリ
コン層との界面の直前までエツチングした後、第２のエ
ツチング工程でＨＢｒを主体とするエッチング・ガスが
、もしくはＣ７，とＨＢｒを含むエッチング・ガスを用
いて前記高融点金属シリサイド層の残余部と前記多結晶
シリコン層とをエツチングすることにより、前記多結晶
シリコン層におけるアンダカットの発生を抑制しようと
するものである。

さらに本発明は、高融点金属シリサイド層のエツチング
はバイアス周波数の相対的に高い条件下でラジカル主体
の反応を行わせることにより、また多結晶シリコン層の
エツチングはバイアス周波数の相対的に低い条件下でイ
オン主体の反応を行わせることにより、実用的なエツチ
ング速度と高異方性の達成を同時に可能とするものであ
る。

〔従来の技術〕

ＬＳＩのゲート配線材料としては従来、多結晶シリコン
が広く使用されてきたか、高集積化メモリ装置における
アクセス時間の短縮等、デバイスの高速化への要求が高
まるにつれ、多結晶シリコンよりも約１桁低い抵抗値の
得られる高融点金属シリサイドか用いられるようになっ
ている。高融点金属シリサイドを用いてゲート配線層を
構成する場合、デバイス特性や信頼性に最も影響を与え
易いゲート絶縁膜との界面特性を考慮して、まずゲート
絶縁膜上に従来から実績のある不純物含育多結晶シリコ
ン（ＤＯＰＯ３）層を形成し、これに高融点金属シリサ
イド層を積層する、いわゆるポリサイド膜構造を採用す
ることが主流となっている。

ところで、かかるポリサイド膜は、異なる２種類の材料
に対して共に異方性を実現しなければならないことから
、ドライエツチング技術に新たな困難をもたらした。す
なわち、ポリサイド膜のエツチングにおいては、生成す
るハロゲン化合物の蒸気圧の差に起因して上層の高融点
金属シリサイド層よりも下層の多結晶シリコン層が速く
エツチングされること、あるいは多結晶シリコン層と高
融点金属シリサイド層の界面に反応層が形成されること
等の理由により、パターンにアンダカットやくびれ等が
生じやすい。これらの形状異常は、ソース・ドレイン領
域を形成するためのイオン注入時に不純物の導入されな
いオフセット領域を発生させたり、ＬＤＤ構造を実現す
るためのサイドウオール形成時の寸法精度を低下させる
こと等の原因となり、特にサブミクロン・デバイスでは
許容されないものである。

従来、ポリサイド膜のエッチング・ガスとして広く使用
されているものは、たとえば月刊セミコンダクターワー
ルド（プレスジャーナル社刊）１９８９年ＩＯ月号１２
６〜１３０ページにも報告されているように、フロンｌ
　Ｉ　３　（ＣｔＣ１ｓＦ＊）　　に代表されるフロン
系ガスを主体とするガスである。このガスは、分子中に
フッ素原子と塩素原子を有するためにラジカル・モード
およびイオン・モードの双方により効果的にエツチング
反応を進行させ、かつ炭素系ポリマーの堆積により側壁
保護を行いながら高異方性エツチングを可能とするもの
である。

しかしながら、フロン系ガスは周知のように地球のオゾ
ン層破壊の元凶となることが指摘されており、近い将来
にも生産・使用が禁止される運びである。したがって、
ドライエツチングの分野においてもフロン系ガスの代替
品を見出し、その効果的な利用方法、すなわち脱フロン
・プロセスを確立することが急務である。

以上のようなデバイスの微細化要求および脱フロン対策
の観点から、近年ＨＢｒがエッチング・ガスとして注目
されている。たとえば、ダイジェスト・才ブ・ペーパー
ズ　１９８９　　セカンド・マイクロプロセス・コンフ
ァレンス（Ｄｉｇｅｓｔ　ｏｆ　Ｐａｐｅｒｓ１９８９
２ｎｄ　ＭｉｃｒｏＰｒｏｃｅｓｓ　Ｃｏｎｆｅｒｅｎ
ｃｅ）第１９０ページには、ｎ“型多結晶シリコン層に
対してＨＢｒを使用した反応性イオン・エツチングを行
い、良好な異方性形状を達成した例が報告されている。

Ｂｒはイオン半径が大きく容易に被エツチング物の結晶
格子内もしくは結晶粒界内に侵入しないため、自発的な
エツチング反応を起こすことは困難であるが、イオン衝
撃を伴った場合にエツチング反応を起こすことができ、
異方性の達成には有利なエツチング種を提供することが
できる。

ところが、上記ＨＢｒによるドライエツチングは、ポリ
サイド膜のエツチングに適用された場合、高融点金属シ
リサイド層のエツチング時にスパッタリング除去された
高融点、金属の臭化物がエツチング室内を汚染すること
、および、元来反応性の低いＢｒ系ラジカルをエツチン
グ種とするために、従来のフロン系ガスを使用するエツ
チングに比べてエツチング速度が大幅に低下してしまう
こと等の問題を有することが明らかとなった。

この問題を解決するために、本願出願人は先に特願平２
−１０４８９号明細書において、上述のＨＢｒにＳＦ６
等のフッ素系ガスを添加したエッチング・ガス（以下Ｓ
　Ｆ　＊　／　ＨＢ　ｒ系と称する。）によるポリサイ
ド膜のドライエツチング方法を提案している。このエッ
チング・ガスは、Ｆ系ラジカルの供給により実用的な速
度でエツチングを行うこと、および主としてレジスト材
料とＢｒとの反応生成物の側壁保護効果により高異方性
を達成することを意図したものである。さらに、同明細
書には、ポリサイド膜のエツチングがほぼ終了した後の
オーバーエツチングを、ＨＢｒ単独により行うことも提
案されている。これは、全体としてのエツチング速度を
大幅に低下させることなく、酸化シリコンからなるゲー
ト絶縁膜との選択比を大きく維持したままウェハ全体に
わたってポリサイド膜を完全に除去することを意図した
ものである。

さらに、Ｓ　Ｆ　ａ　／　ＨＢ　ｒ系からＨＢｒへのガ
ス切り替えを上述のようなオーバーエツチング時ではな
く、高融点金属シリサイド層と多結晶シリコン層との界
面で行う技術も本願出願人は月刊セミコンダクターワー
ルド（プレスジャーナル社刊）１９９０年７月号８０〜
８４ページに報告している。この技術によれば、多結晶
シリコン層のエツチング時には反応系内にＦ”（フッ素
ラジカル）が存在しないため、該多結晶シリコン層にア
ンダカットが入るのを防止することができる。また、原
子間結合エネルギーがＳ　ｉ　−０＞Ｓ　１−Ｂｒであ
ることからも予測されるように、下地ゲート酸化膜との
選択性を確保し易くなる。さらに、Ｆ９の影響を考慮し
なくて済む分だけ高周波バイアス・パワーを低く設定で
きるので、エツチング・ダメージの抑制にも効果がある
。

〔発明が解決しようとする課題〕

しかしながら、高融点金属シリサイド層と多結晶シリコ
ン層との界面でエッチング・ガスをＳＦ。

／ＨＢｒ系からＨＢｒ単独に切り替えてエツチングを行
う方法には、実用化に際して未だ解決すべき問題も残さ
れていることが、その後の研究により明らかとなってき
た。

その問題のひとつは、多結晶シリコン層におけるアンダ
カットの発生を完全に防止することが困難なことである
。このことを、ポリサイド・ゲート電極の形成工程を例
として、第５図（Ａ）および第５図（Ｂ）を参照しなが
ら説明する。第４図（Ａ）は、シリコン等からなる半導
体基板（３１）上に、ゲート絶縁膜（３２）を介して不
純物を含有する多結晶シリコン層（３３）、およびタン
グステン等の高融点金属を含む高融点金属シリサイド層
（３４）が順次積層された基体に対し、予め所定の形状
にパターニングされたフォトレジスト・パターン（３５
）をマスクとしてＳ　Ｆ　＊　／　ＨＢ　ｒ系によるエ
ツチングを行った場合において、上記高融点金属シリサ
イド層（３４）がほぼエツチングされ終わった状態を示
している。この段階では、上記高融点金属シリサイド層
（３４）のパターン側壁部に側壁保護膜（３６）が堆積
することにより、形状異方性が維持されている。上記側
壁保護膜（３６）は、フォトレジスト・パ９−　ン（３
５）を構成するレジスト材料とＢｒとの反応生成物を主
体として構成されるものである。

ここで、高融点金属シリサイド層（３４）の工、ツチン
グにおける終点判定は、多結晶シリコン層（３３）との
間の界面において行われることが理想的であるが、実際
にはウェハ面内の処理均一性を考慮して若干のオーバー
エツチング、すなわち多結晶シリコン層（３３）のエツ
チングが行われる。このオーバーエツチングはＳＦ、／
ＨＢｒ系で行われるわけであるが、高融点金属シリサイ
ド層（３４）について高異方性が達成される条件であっ
ても、Ｆｏに対して極めて高い反応性を有する多結晶シ
リコン層（３３）にとっては等方的にエツチングが進行
する条件となり易い。その結果、前記界面付近において
多結晶シリコン層（３３）がパターン側壁部から侵食さ
れ、この形状が続＜ＨＢｒ単独によるエツチングにも影
響を及ぼす。その結果、第５図（Ｂ）に示されるような
アンダカット（３７）か生じ、多結晶シリコン層（３３
）のパターン幅は所望のパターン幅よりも狭くなって、
いわゆる寸法変換差が発生してしまう。特に、１６ＭＳ
ＲＡＭレベルの集積度を有するＬＳＩのように、０．３
５μｍ程度のゲート電極幅が要求されるプロセスにおい
ては、かかる寸法変換差は許容できないものである。

また、多結晶シリコン層（３３）のエツチングをＨＢｒ
単独で行うことについては、エツチング速度が低下し、
それに伴ってエツチングのウエノ＼面内均一性が低下す
るという問題もある。

そこで本発明は、これらの問題を解決し、ポリサイド膜
の２段階エツチングにおける断面形状不良の発生やエツ
チング速度の低下を防止することか可能な脱フロン・プ
ロセスを提供することを目的とする。

〔課題を解決するための手段〕

本発明者らは、高融点金属シリサイド層と多結晶シリコ
ン層との界面付近でＳＰ、／ＨＢｒ系からＨＢｒ単独へ
のエッチング・ガスの切り替えを行うドライエツチング
方法において、終点検出法の工夫によりガス切り替えの
タイミングを従来よりも早めることにより、多結晶シリ
コン層へのアンダカットの発生か防止できることを見出
した。

また本発明者らは、多結晶シリコン層のエツチング時に
ＨＢｒに少なくともＣ１，を添加したエッチング・ガス
を使用することが、側壁保護効果の増強および実用的な
エツチング速度の確保に効果があることを見出した。さ
らに本発明者らは、高融点金属シリサイド層のエツチン
グ中にはバイアス周波数の相対的に高い条件下でラジカ
ル主体の反応を行わせることにより、また多結晶シリコ
ン層のエツチング中にはバイアス周波数の相対的に低い
条件下でイオン主体の反応を行わせることにより、実用
的なエツチング速度と高異方性の達成とが同時に可能と
なることを見出した。

本発明のドライエツチング方法は、上述の知見にもとづ
いて提案されるものである。

すなわち、本発明の第１の発明にかかるドライエツチン
グ方法は、基板上に多結晶シリコン層と高融点金属シリ
サイド等とがこの順に積層されることにより形成された
ポリサイド膜のエツチングを行うドライエツチング方法
であって、フッ素系ガスとＨＢｒとを含むエッチング・
ガスを用いて前記高融点金属シリサイド層をその層厚を
実質的に越えない深さまでエツチングする第１のエツチ
ング工程と、ＨＢｒを主体とするエッチング・ガスを用
いて前記高融点金属シリサイド層の残余部と前記多結晶
シリコン層とをエツチングする第２のエツチング工程を
有することを特徴とするものである。

本発明の第２の発明にかかるトライエツチング方法は、
基板上に多結晶シリコン層と高融点金属シリサイド等と
がこの順に積層されることにより形成されたポリサイド
膜のエツチングを行うドライエツチング方法であって、
第１の発明と同様に高融点金属シリサイド層のエツチン
グを行った後、Ｃ１，とＨＢｒを含むエッチング・ガス
を用いて前記高融点金属シリサイド層の残余部と前記多
結晶シリコン層とをエツチングする第２のエッチング工
程を有することを特徴とするものである。

さらに、本発明の第３の発明にかかるドライエツチング
方法は、前記第１の発明もしくは前記第２の発明におい
て、前記高融点金属シリサイド層のエツチング中には第
１のバイアス周波数を印加し、前記多結晶シリコン層の
エツチング中には前記第１のバイアス周波数よりも低い
第２のバイアス周波数を印加することを特徴とするもの
である。

〔作用〕

本発明の第１の発明では、まずフッ素系ガスとＨＢｒと
を含むエッチング・ガスを用いて高融点金属シリサイド
層をその層厚を実質的に越えない程度にエツチングし、
この段階でエッチング・ガスをＨＢｒを主体とするガス
に切り替える。したがって、多結晶シリコン層はＦ９ラ
ジカルの存在する雰囲気中には実質的に露出されないこ
とになり、アンダカットの発生が抑制される。ここで、
高融点金属シリサイド層の残余部はＨＢｒによりエツチ
ングされることになるので、高融点金属とＢｒとの反応
にもとづく蒸気圧の低い反応生成物によりレジスト側壁
部等への再付着汚染か惹起される可能性はあるが、上記
反応生成物の量は少ないのでレジストのアッシング除去
に伴って除去可能である。

本発明の第２の発明では、高融点金属シリサイド層のエ
ツチングを第１の発明と同様に行った後、Ｃ１２とＨＢ
ｒを含むエッチング・ガスを用いて前記高融点金属シリ
サイド層の残余部と前記多結晶シリコン層とをエツチン
グする。ここで、Ｃｌ　ｔは実用的なエツチング速度の
確保を目的として添加されるものである。Ｂｒはイオン
半径が大きく容易に被エツチング物の結晶格子内もしく
は結晶粒界内に侵入しないため、自発的なエツチング反
応を起こすことは困難であり、したがってＨＢｒ単独で
は極めて遅いエツチング速度しか得られない。しかし、
ＣＩ！ｔが添加されていれば、ＣＩイオン自身によるエ
ツチングが進行するほか、該Ｃｌイオンの衝撃にアシス
トされて半径の大きいＢｒイオンが多結晶シリコン層と
の表面反応を起こすことが可能となる。したがって、高
異方性を維持しながらエツチング速度を向上させること
が可能となる。

さらに本発明の第３の発明では、高融点金属シリサイド
層のエツチング時には相対的に高いバイアス周波数、多
結晶シリコン層のエツチング時ニは相対的に低いバイア
ス周波数を印加する。プラズマ・エツチング装置におい
て両電極間に交流電場を印加すると、周波数が低い場合
にはイオンと電子が双方とも電場の反転に追従すること
ができるが、印加電場の周波数の増加に伴い質量の大き
いイオンから順次追従が不可能となり、さらに周波数が
増加すると電子も追従不可能となって両電極間で振動す
るようになる。かかる振動が開始される周波数の下限は
電子の移動度、電極間距離。

電場の振幅にも依存するが、通常は高周波（ＲＦ）領域
にある。周波数が高く両電極間で電子が撮動している状
態は、該電子とガス分子との衝突により多くのラジカル
やイオンが生成しているが、イオンは電場に追従できな
いので相対的にはラジカル主体のエツチングが起こり易
い状態と言える。

一方、イオンが電場に追従している状態は、ラジカル性
が相対的に弱められ、イオン主体の反応が起こり易い状
態と言える。

第３の発明において、高融点金属シリサイド層のエツチ
ング時に高いバイアス周波数が印加されるのは、フッ素
系ガス／ＨＢｒ系が使用されている間はもちろんＦ０主
体のエツチングを進行させるためである。しかし、その
残余部がＨＢ　ｒ、　　もしくはＣｌ　ｘ　／　ＨＢ　
ｒ系によりエツチングされている間には、Ｆｌこそ発生
しないものの、できるだけ多くのエツチング種を生成さ
せることにより実用的なエツチング速度が確保されてい
る。一方、多結晶シリコン層のエツチング時に低いバイ
アス周波数が印加されるのは、ＨＢｒもしくはＣＩ！！
／ＨＢｒ系においてＢｒイオンやＣＩ！イオンの寄与を
高め、高異方性を確保するためである。したがって、こ
の発明によればアンダカットの防止効果が一層向上する
。

【実施例〕

以下、本発明の好適な実施例について図面を参照しなが
ら説明する。

実施例１ 本実施例は、本発明の第１の発明および第３の発明を適
用してポリサイド・ゲート電極を形成した例である。

まず、本実施例で使用した高周波バイアス印加型ＥＣＲ
（電子サイクロトロン共鳴）プラズマ・エツチング装置
の概略的な構成例について第２図（Ａ）および第２図（
Ｂ）を参照しなから説明する。

この装置は、２．４５ＧＨｚのマイクロ波を発生するマ
グネトロン（１０）、該マグネトロン（１０）に図示さ
れない整合器、マイクロ波電力計、アイソレータ等を介
して接続され、上記マイクロ波を導く矩形導波管（１１
）、該矩形導波管（１１）に石英ガラス板等からなるマ
イクロ波導入窓（１２）を介して接続され、電子サイク
ロトロン共鳴を利用してプラズマを発生させるためのプ
ラズマ生成室（１３）、プラズマの生成による温度上昇
を防止するために、上記プラズマ生成室（１３）の二重
構造とされた外壁部に水を導入する冷却水管（２１）、
上記プラズマ生成室（１３）で生成したプラズマを引き
出すためのプラズマ引き出し窓（１４）、被加工物であ
るウェハ（１５）を載置するウェハ・ステージ（１６）
を囲繞しエツチングを行う試料室（１７）、上記矩形導
波管（１１）の一端部からプラズマ生成室（１３）にわ
たってこれらを周回するように配設されたソレノイド・
コイル（１８）、上記プラズマ生成室（１３）にエッチ
ング・ガスを供給するための一次ガス供給管（１９）、
上記試料室（１７）にエッチング・ガスを供給するため
の二次ガス供給管（２０）、上記試料室（１７）から図
中矢印Ａ方向に接続される排気系統（図示せず。）等か
らなるものである。

これらの基本的な構成要素に加え、上記装置にはさらに
次の３点の工夫、すなわち■ウェハ・ステージ（１６）
の昇降を可能とし、■ウェハ・ステージ（１６）に印加
されるバイアス周波数の切り換えを可能とし、■プラズ
マ引き出し窓（１４）の開閉を可能とする工夫が施され
ている。

まず、上記ウェハ・ステージ（Ｉ６）は、図示されない
駆動手段に接続されるウェハ・ステージ支持部材（２２
）と結合されることにより、図中矢印Ｂ方向に沿って昇
降可能となされている。また上記試料室（１７）の外部
には、周波数１３．５６ＭＨｚの第１の高周波電源（２
５）、および周波数８００ｋＨｚの第２の高周波電源（
２４）が配設されており、これら両者は切り換えスイッ
チ（２３）により選択的に上記ウェハ・ステージ支持部
材（２２）を介してウェハ・ステージ（１６）に接続さ
れ各周波数にて所定の高周波バイアス・パワーを印加す
るようになされている。

さらに、上記プラズマ引き出し窓（１４）は、プラズマ
流（２６）の絞りとして機能すると共に、マイクロ波の
反射面を構成し、上記プラズマ生成室（１３）をマイク
ロ波共振器として機能させる役目を有するものであり、
ここでは図中矢印Ｃ方向に往復動可能となされている。

ここで、ウェハ・ステージ（１６）の昇降動作、バイア
ス周波数の切り換え動作、およびプラズマ引き出し窓（
１４）の開閉動作は互いに連動されている。

すなわち、相対的に高いバイアス周波数を印加してラジ
カル主体のエツチング反応を進行させたい場合には、ウ
ェハ（１５）を高密度のプラズマ放電領域に置くことが
有利となるので、第２図（Ａ）に示されるように、プラ
ズマ引き出し窓（１４）の開口を大とし、上記ウェハ・
ステージ（１６）を該プラズマ引き出し窓（１４）と略
等しい高さまで上昇させて上記開口を塞ぎ、切り換えス
イッチ（２３）の接点（２３ａ）と接点（２３ｂ）とを
接続して第１の高周波電源（２５）が接続されるように
する。

一方、相対的に低いバイアス周波数を印加してイオン主
体のエツチング反応を進行させたい場合には、ラジカル
の影響を減じるためにウェハ（１５）をプラズマ生成室
（１３）から遠ざけた方が有利となるので、上記ウェハ
・ステージ（１６）を試料室（１７）内の適当な位置ま
で下降させ、エツチングの面内均一化を図るためにその
下降距離に応じて上記プラズマ引き出し窓（１４）の開
口を狭める。これによリ、上記プラズマ引き出し窓（１
４）からは発散磁界に沿って下降するプラズマ流（２６
）を引き出すことができる。さらに、切り換えスイッチ
（２３）の接点（２３ａ）と接点（２３ｃ）とを接続し
て第２の高周波電源（２４）が接続されるようにする。

かかる高周波バイアス印加型ＥＣＲプラズマ・エツチン
グ装置を使用して、実際にポリサイド膜のエツチングを
行った。ただし、本実施例では使用するエッチング・ガ
スはすべて一次ガス供給管（１９）を通じてプラズマ生
成室（１３）へ供給し、二次ガス供給管（２０）は使用
しない。

ここでエツチング・サンプルとして使用したウェハ（１
５）を第１図（Ａ）に示す。このウェハ（１５）は、単
結晶シリコン等からなる半導体基板（１）上にたとえば
酸化シリコンからなるゲート絶縁膜（２）、ポリサイド
膜（５）の下層に相当し、ｎ型不純物をドープした多結
晶シリコン層（３）、ポリサイド膜（５）の上層に相当
しするタングステン・シリ勺イド層（４）を順次積層し
た後、上記タングステン・シリサイド層（４）の表面に
、上記ポリサイド膜（５）のエツチング用マスクとして
フォトレジスト・パターン（６）が選択的に形成されて
なるものである。

このウェハ（１５）を上述の高周波バイアス印加型ＥＣ
Ｒプラズマ・エツチング装置のウェハ・ステージ（１６
）にセットし、これを第２図（Ａ）に示されるように上
記プラズマ引き出し窓（１４）の開口を塞ぐ位置まで上
昇させ、ウェハ（１５）がプラズマ生成室（１３）に直
面して配設されるようにした。また、切り換えスイッチ
（２３）の操作により周波数１３．５６ＭＨｚの第１の
高周波電源（２５）を接続した。ここで、ＳＦ、流量１
５　ＳＣＣＭ、　ＨＢ　ｒ流量３５　ＳＣＣＭ。

ガス圧０．６７Ｐａ　（＝５　ｍＴｏｒｒ）、ｖイクロ
波パワー８５０　Ｗ、高周波バイアス・パワー１５０Ｗ
　（１３，５６ＭＨｚ）の条件で上記タングステン・シ
リサイド層（４）を実質的にその層厚を越えない深さま
でエツチングした。この結果、第１図（Ｂ）に示される
ように、良好な異方性形状を有するタングステン・シリ
サイド・パターン（４ａ）が途中まで形成された。この
とき、少なくともタングステン・シリサイド・パターン
（４ａ）の側壁部には、フォトレジスト材料とＢｒの反
応生成物や５ｉＢｒ、等からなる側壁保護膜（７）が形
成された。なお、このエツチングは実質的には多結晶シ
リコン層（３）との界面の直前で停止されるので、被エ
ツチング領域の大部分にはまだタングステン・シリサイ
ド層（４）の残余部（４ｂ）が存在している。

次に、ＳＦｓの供給を停止し、第２図（Ｂ）に示される
ように、ウェハ・ステージ（１６）を試料室（１７）内
に下降させると共にプラズマ引き出し窓（１４）の開口
を狭めた。この状態で、ＨＢｒ流量５０ＳＣＣＭ、ガス
圧０．６７Ｐａ（＝５　ｍＴｏｒｒ）、　マイクロ波パ
ワー８５０Ｗ、高周波バイアス・パワー２００Ｗ（１３
，５６ＭＨｚ）の条件で上記タングステン・シリサイド
層（４）の残余部（４ｂ）のエツチングを行った。

この結果、第１図（Ｃ）に示されるように、被エツチン
グ領域には多結晶シリコン層（３）が露出した。

次に、切り換えスイッチ（２３）の操作により周波数８
００ｋＨｚの第２の高周波電源（２４）を接続し、ＨＢ
ｒ流量５０　ＳＣＣＭ、ガス圧０．６７Ｐ　ａ　（＝　
５　ｍＴｏｒｒ）。

マイクロ波パワー５１０Ｗ、高周波バイアス・パワー　
４０　Ｗ　（８００ｋＨｚ）の条件で上記多結晶シリコ
ン層（３）のエツチングを行った。かかる条件下では、
ウェハ・ステージ（１６）に印加されるバイアス周波数
が低周波数化されているために、Ｂｒのように質量の大
きいイオンも電界の切り替わりに追従できるようになり
、エツチング反応のイオン依存性が大きくなる。また、
このことにより多結晶シリコン層の異方性加工に必要な
高周波バイアス・パワーも従来より小さくて済むように
なり、イオンの加速電圧を低減することができる。この
結果、第１図（Ｄ）に示されるように、ＨＢｒ単独によ
っても約０．３５μｍ幅のゲート電極（５ａ）がアンダ
カットを生ずることなく良好な異方性をもって形成され
、かつ下地のゲート酸化膜（２）に対する高選択比、お
よび低ダメージが達成された。

ところで、上述のエツチングにおいてはタングステン・
シリサイド層（４）のエツチングの終点判定がポイント
となるが、以下にその方法を説明する。第３図に、Ｓ　
Ｆ　ｓ　／　ＨＢ　ｒ系によるタングステン・シリサイ
ド層および多結晶シリコン層の各層をエツチングした場
合の発光スペクトルを示す。

図中、縦軸は発光強度（任意単位）、横軸は波長（ｎｍ
）をそれぞれ表し、スペクトルＩはタングステン・シリ
サイド層、スペクトル■は多結晶シリコン層のエツチン
グ時の発光スペクトルにそれぞれ対応している。この図
より、多結晶シリコン層のエツチング時には、タングス
テン・シリサイド層のエツチング時に比べて４５０〜６
５０ｎｍの広い波長域において発光強度が全体的に低下
していることかわかる。発光化学種等の詳細については
不明であるが、エツチング速度の速い多結晶シリコン層
のエツチング時の方が発光強度が低下していることから
、上記の波長域の発光はエツチング反応生成物ではなく
エツチング種に起因するものであり、上述の発光強度の
低下は該エツチング種の消費量の増大に起因するものと
推測される。

ここで、−例として５０５ｎｍにおける発光強度の時間
変化に注目した場合のグラフを第４図に示す。図中、縦
軸は発光強度、横軸はエツチング時間（いずれも任意ス
ケール）を表し、領域ｉはタングステン・シリサイド層
（４）のエツチング、領域ｉは多結晶シリコン層（３）
のエツチングがそれぞれ進行している場合を表している
。通常のエツチングでは、タングステン・シリサイド層
（４）のエツチング終点はおおよそｂ地点をもって判定
されるが、本発明ではおおよそａ地点、すなわち発光強
度が低下し始めた点をもって終点とする。ａ地点は、被
エツチング領域の大部分はタングステン・シリサイド層
（４）の残余部（４ｂ）に被覆されているが、ごく一部
で多結晶シリコン層（３）が露出し始めた状態を示すも
のであるから、ここでエッチング・ガスをＨＢｒ単独に
切り換える。ｂ地点は、上記残余部（４ｂ）がほぼ除去
され、被エツチング領域に多結晶シリコン層（３）が露
出した状態を示すものであるから、ここでバイアス周波
数を低周波数に切り換えれば良い。

なお、本発明は上述の実施例に何ら限定されるものでは
なく、たとえばフッ素系ガスとしては上述のＳＦ、の他
にもＮＦｓ、ＣｆＦｓ、Ｆ！、ＨＦ等を使用することが
できる。これらのフッ素系ガスに対するＨＢｒの添加量
は１０〜５０％程度とすることが望ましい。さらに、エ
ッチング・ガスにＮ２や０２を適宜添加し、これらのガ
スとＳｉとの反応生成物を側壁保護膜の構成成分に加え
て側壁保護効果を増強したり、エツチング速度の制御を
行っても良い。また、スパッタリング効果、希釈効果お
よび冷却効果を期待する意味でＡ　ｒ　＋　Ｈｅ等の希
ガスを適宜混合しても良い。

また、タングステン・シリサイド層（４）のエツチング
中に印加されるバイアス周波数および高周波バイアス・
パワーはおおよそ１３．５６ＭＨ２以上および１５０　
Ｗ以上であれば良く、また多結晶ンリコン層（３）のエ
ツチング中に印加されるバイアス周波数および高周波バ
イアス・パワーはおおよそ２ＭＨｚＪｆｆ下および１０
０〜１５０Ｗであれば良い。

さらに、上述の例ではポリサイド膜（５）の上層を構成
する高融点金属シリサイドとしてタングステン・シリサ
イドを使用したが、これ以外にモリブデン、チタン、タ
ンタル等を含む他の高融点金属シリサイドを使用しても
良い。

実施例２ 本実施例は、本発明の第２の発明および第３の発明を適
用してポリサイド・ゲート電極を形成した例である。

ここではまず、前述の第１図（Ａ）に示される状態のウ
ェハを前述の高周波バイアス印加型ＥＣＲプラズマ・エ
ツチング装置にセットし、実施例１と同様の条件、すな
わちＳＦ、流量１５　ＳＣＣＭ。

ＨＢｒ流量３５　ＳＣＣＭ、　ガス圧０．６７Ｐ　ａ　
（＝　５　ｍＴｏｒｒ）。

マイクロ波パワー８５０　Ｗ、高周波バイアス・パワー
　１５０Ｗ　（１３，５６ＭＨｚ）の条件を採用し、第
１図（Ｂ）に示されるように、タングステン・シリサイ
ド層（４）を実質的にその層厚を越えない深さにエツチ
ングした。

続いて、ＨＢｒ流量４０　ＳＣＣＭ、　Ｃｆ　を流量１
１０５ＣＣ，ガス圧０．６７Ｐ　ａ　（＝　５　ｍＴｏ
ｒｒ）、マイクロ波パワー８５０Ｗ、高周波バイアス・
パワー２００Ｗ（１３，５６ＭＨｚ　）の条件で上記タ
ングステン・シリサイド層（４）の残余部（４ｂ）のエ
ツチングを行い、ウェハを第１図（Ｃ）に示される状態
とした。

さらに、ＨＢｒ流量４０　ＳＣＣＭ、　ＣＩ　！流量ｌ
１０５ＣＣ，ガス圧０．６７Ｐａ（＝５　ｍＴｏｒｒ）
、　ｖイクロ波パワー８５０　Ｗ、高周波バイアス・パ
ワー５０　Ｗ（８００ｋ　Ｈｚ　）の条件で多結晶シリ
コン層（３）のエツチングを行い、第１図（Ｄ）に示さ
れるように良好な異方性形状を有するゲート電極（５ａ
）を形成した。このエツチング過程では、エッチング・
ガスにＣ１ｓが添加されていることにより、効率良くイ
オン・アシスト反応が起こり、実施例１と比べてエツチ
ングの高速化を図ることができた。

なお、上述の実施例では多結晶シリコン層（３）のエッ
チング・ガスをＨＢ　ｒ　／　Ｃｉ！　！系としたが、
たとえばＨＢｒ流量４０　ＳＣＣＭ、　ＣＩ！　＊流量
８　ＳＣＣＭ。

ＳＦ、流量２　ＳＣＣＭのように、Ｃ１ｔの一部をさら
にＳＦ、に置き換えてエツチング速度の一層の高速化を
図っても良い。

さらに、多結晶シリコン層（３）のエツチングがほぼ終
了した後、たとえば実施例１における多結晶シリコン層
（３）のエツチング条件を適用してＨＢｒを主体とする
ガスによるオーバーエツチングを行っても良い。

〔発明の効果〕

以上の説明からも明らかなように、本発明ではポリサイ
ド膜のドライエツチングにおいて、高融点金属シリサイ
ド層のエツチングを実質的に多結晶シリコン層との界面
の直前で停止し、ここでラジカル反応を起こさないエッ
チング・ガス系に切り換えて高融点金属シリサイド層の
残余部と多結晶シリコン層とをエツチングするので、多
結晶シリコン層におけるアンダカットの発生を効果的に
抑制することができる。さらに、高融点金属シリサイド
層のエツチング中には高いバイアス周波数、多結晶シリ
コン層のエツチング中には低いバイアス周波数を印加し
てエツチング反応のラジカル依存性およびイオン依存性
を制御することができ、高速性および高異方性を維持し
つつ、対下地選択性に優れエツチング・ダメージも少な
い脱フロン・プロセスを提供することが可能となる。本
発明により、特に高精度を要するゲート電極の加工等が
可能となる。

【図面の簡単な説明】

第１図（Ａ）ないし第１図（Ｄ）は本発明のドライエツ
チング方法をポリサイド・ゲート電極の形成に適用した
場合の一例をその工程順にしたがって説明する概略断面
図であり、第１図（Ａ）はゲート絶縁膜、ポリサイド膜
、フォトレジスト・パターンの形成工程、第１図（Ｂ）
はタングステン・シリサイド層が多結晶シリコン層との
界面の直前までエツチングされた状態、第１図（Ｃ）は
タングステン・シリサイド層の残余部がエツチングされ
た状態、第１図（Ｄ）は多結晶シリコン層のエツチング
工程をそれぞれ示すものである。 第２図（Ａ）および第２図（Ｂ）は本発明で使用される
高周波バイアス印加型ＥＣＲプラズマ・エツチング装置
の一構成例を示す概略断面図であり、第２図（Ａ）は高
バイアス周波数印加時、第２図（Ｂ）は低バイアス周波
数印加時における使用状態をそれぞれ示すものである。 第３図は本発明における高融点金属シリサイド層のエツ
チング終点判定法の一例として、タングステン・シリサ
イド層と多結晶シリコン層をＳＦ。 ／ＨＢｒ系によりエツチングした場合の発光スペクトル
を表す図であり、第４図はその場合の５０５ｎｍにおけ
る発光強度の時間変化を概念的に示すグラフである。 第５図（Ａ）および第５図（Ｂ）は従来のポリサイド膜
のドライエツチング方法における問題点を説明するため
の概略断面図であり、第５図（Ａ）は高融点金属シリサ
イド層がエツチングされた状態、第５図（Ｂ）は多結晶
シリコン層にアンダカットが生じた状態をそれぞれ示す
。 ｌ　・・・半導体基板 ２　・・・ゲート絶縁膜 ３　・・・多結晶シリコン層 ３ａ　　・・・多結晶シリコン・パターンタングステン
・シリサイド層 タングステン・シリサイド・パターン （タングステン・シリサイド　層の）　残余部ポリサイ
ド膜 ゲート電極 フォトレジスト・パターン 側壁保護膜 プラズマ生成室 プラズマ引き出し窓 ウェハ ウェハ・ステージ 試料室 切り換えスイッチ 第２の高周波電源 第１の高周波電源 特許出願人　　　ソニー株式会社 代理人　弁理士　　　小　池　　見 回　　　田村榮 同　　　佐藤　勝 第１図（Ｃ） 第１図（Ｄ） 第２ 図（Ａ） 第２ 図（Ｂ）

Claims (3)

【特許請求の範囲】
1. （１）基板上に多結晶シリコン層と高融点金属シリサイ
   ド等とがこの順に積層されることにより形成されたポリ
   サイド膜のエッチングを行うドライエッチング方法にお
   いて、 フッ素系ガスとＨＢｒとを含むエッチング・ガスを用い
   て前記高融点金属シリサイド層をその層厚を実質的に越
   えない深さまでエッチングする第１のエッチング工程と
   、 ＨＢｒを主体とするエッチング・ガスを用いて前記高融
   点金属シリサイド層の残余部と前記多結晶シリコン層と
   をエッチングする第２のエッチング工程を有することを
   特徴とするドライエッチング方法。
2. （２）基板上に多結晶シリコン層と高融点金属シリサイ
   ド等とがこの順に積層されることにより形成されたポリ
   サイド膜のエッチングを行うドライエッチング方法にお
   いて、 フッ素系ガスとＨＢｒとを含むエッチング・ガスを用い
   て前記高融点金属シリサイド層をその層厚を実質的に越
   えない深さまでエッチングする第１のエッチング工程と
   、 Ｃｌ＿２とＨＢｒを含むエッチング・ガスを用いて前記
   高融点金属シリサイド層の残余部と前記多結晶シリコン
   層とをエッチングする第２のエッチング工程を有するこ
   とを特徴とするドライエッチング方法。
3. （３）前記高融点金属シリサイド層のエッチング中には
   第１のバイアス周波数を印加し、前記多結晶シリコン層
   のエッチング中には前記第１のバイアス周波数よりも低
   い第２のバイアス周波数を印加することを特徴とする請
   求項（１）または請求項（２）記載のドライエッチング
   方法。