JPH06177091A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06177091A JPH06177091A JP4325749A JP32574992A JPH06177091A JP H06177091 A JPH06177091 A JP H06177091A JP 4325749 A JP4325749 A JP 4325749A JP 32574992 A JP32574992 A JP 32574992A JP H06177091 A JPH06177091 A JP H06177091A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- gas
- plasma
- wafer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 claims abstract description 90
- 238000012545 processing Methods 0.000 claims abstract description 86
- 239000007789 gas Substances 0.000 claims abstract description 77
- 238000005530 etching Methods 0.000 claims abstract description 75
- 230000008569 process Effects 0.000 claims abstract description 75
- 239000011261 inert gas Substances 0.000 claims abstract description 17
- 238000009832 plasma treatment Methods 0.000 claims description 18
- 238000011282 treatment Methods 0.000 claims description 15
- 239000013626 chemical specie Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 238000000295 emission spectrum Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 3
- 238000010494 dissociation reaction Methods 0.000 claims description 3
- 230000005593 dissociations Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 74
- 238000001020 plasma etching Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000001816 cooling Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 5
- 238000010926 purge Methods 0.000 description 5
- 238000006467 substitution reaction Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000012071 phase Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000002485 combustion reaction Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000002826 coolant Substances 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000003507 refrigerant Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
- H01J37/32816—Pressure
- H01J37/32834—Exhausting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
- H01J37/32853—Hygiene
- H01J37/32862—In situ cleaning of vessels and/or internal parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Analytical Chemistry (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Plasma & Fusion (AREA)
- Public Health (AREA)
- Epidemiology (AREA)
- Health & Medical Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【目的】 プラズマ装置の同一チャンバ内で異なる種類
の処理が連続して行われる場合に、前工程で用いた処理
ガスの残留分の影響が次工程に及ばないようにする。 【構成】 前工程を終了した後、処理ガスを一旦排気す
るか、または不活性ガスと置換する。たとえば、ウェハ
４上で３層レジスト・プロセスの下層レジスト層をＯ2
プラズマを用いてエッチングした後、バイアス印加用の
ＲＦ電源１３をウェハ・ステージ５から切り離し、一旦
Ｏ2 ガスを排気してからＨｅガスを導入し、上記ウェハ
４を保持していた単極式静電チャック１の残留電荷をＨ
ｅプラズマを通じて除去する。排気工程を省略すると、
残留するＯ2 ガスから解離生成するＯ* が無バイアス条
件下で優勢となり、異方性形状が劣化してしまう。この
他、オーバーエッチング前にジャストエッチング時のガ
スを排気することも有効。
の処理が連続して行われる場合に、前工程で用いた処理
ガスの残留分の影響が次工程に及ばないようにする。 【構成】 前工程を終了した後、処理ガスを一旦排気す
るか、または不活性ガスと置換する。たとえば、ウェハ
４上で３層レジスト・プロセスの下層レジスト層をＯ2
プラズマを用いてエッチングした後、バイアス印加用の
ＲＦ電源１３をウェハ・ステージ５から切り離し、一旦
Ｏ2 ガスを排気してからＨｅガスを導入し、上記ウェハ
４を保持していた単極式静電チャック１の残留電荷をＨ
ｅプラズマを通じて除去する。排気工程を省略すると、
残留するＯ2 ガスから解離生成するＯ* が無バイアス条
件下で優勢となり、異方性形状が劣化してしまう。この
他、オーバーエッチング前にジャストエッチング時のガ
スを排気することも有効。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にプラズマ装置の同一処理チャンバ内で処理
条件を切り替えながら異なる種類の処理を連続して行う
プロセスにおいて、前のプラズマ処理に用いた処理ガス
の影響を次工程処理に及ぼさないようにする技術に関す
る。
に関し、特にプラズマ装置の同一処理チャンバ内で処理
条件を切り替えながら異なる種類の処理を連続して行う
プロセスにおいて、前のプラズマ処理に用いた処理ガス
の影響を次工程処理に及ぼさないようにする技術に関す
る。
【０００２】
【従来の技術】半導体装置の集積度や性能の向上に伴
い、各種の微細加工技術に対する要求水準も一段と厳し
さを増している。特に近年では、多層膜の加工プロセ
ス、静電チャックのＯＮ／ＯＦＦ切り替えを伴うプロセ
ス、あるいは超高選択比を達成するためにドライエッチ
ングをジャストエッチングとオーバーエッチングの２段
階に分けて行うプロセス等のように、プラズマ装置の同
一チャンバ内で異なる種類の処理が連続して行われるケ
ースが生じている。
い、各種の微細加工技術に対する要求水準も一段と厳し
さを増している。特に近年では、多層膜の加工プロセ
ス、静電チャックのＯＮ／ＯＦＦ切り替えを伴うプロセ
ス、あるいは超高選択比を達成するためにドライエッチ
ングをジャストエッチングとオーバーエッチングの２段
階に分けて行うプロセス等のように、プラズマ装置の同
一チャンバ内で異なる種類の処理が連続して行われるケ
ースが生じている。
【０００３】ここで、静電チャックとは、絶縁部材中に
埋設された内部電極に直流電圧を印加し、この絶縁部材
とその上に載置されたウェハとの間に発現するクーロン
力を利用してウェハを吸着固定させる機構である。たと
えば、近年のドライエッチング技術、特に低温下でラジ
カルの反応性を抑制しながら低Ｖdc（自己バイアス電
位）条件下で高異方性エッチングを行う低温エッチング
においては、ウェハ・ステージとウェハとの間の熱伝達
を面内で均一化し、エッチング速度の面内分布を最小限
に抑制することが要求される。静電チャックは、このよ
うな場合のウェハ保持に極めて有効である。
埋設された内部電極に直流電圧を印加し、この絶縁部材
とその上に載置されたウェハとの間に発現するクーロン
力を利用してウェハを吸着固定させる機構である。たと
えば、近年のドライエッチング技術、特に低温下でラジ
カルの反応性を抑制しながら低Ｖdc（自己バイアス電
位）条件下で高異方性エッチングを行う低温エッチング
においては、ウェハ・ステージとウェハとの間の熱伝達
を面内で均一化し、エッチング速度の面内分布を最小限
に抑制することが要求される。静電チャックは、このよ
うな場合のウェハ保持に極めて有効である。
【０００４】静電チャックには、ウェハが導体，半導
体，誘電体のいずれであるか、またウェハをアースする
か否かにより幾つかの異なる方式が知られているが、近
年主流となりつつあるのは単極式と呼ばれる方式であ
る。これは、ウェハが導体または半導体である場合に、
絶縁部材中の単一の内部電極に所定の極性の直流電圧を
印加し、対向アースはプラズマを経由して処理チャンバ
の壁を通じてとる方式である。この単極式静電チャック
は、プラズマが生成しないとウェハをウェハ・ステージ
に吸着することができないが、ＭＯＳデバイスのゲート
酸化膜の耐圧劣化を生じにくいという、重要なメリット
を有している。
体，誘電体のいずれであるか、またウェハをアースする
か否かにより幾つかの異なる方式が知られているが、近
年主流となりつつあるのは単極式と呼ばれる方式であ
る。これは、ウェハが導体または半導体である場合に、
絶縁部材中の単一の内部電極に所定の極性の直流電圧を
印加し、対向アースはプラズマを経由して処理チャンバ
の壁を通じてとる方式である。この単極式静電チャック
は、プラズマが生成しないとウェハをウェハ・ステージ
に吸着することができないが、ＭＯＳデバイスのゲート
酸化膜の耐圧劣化を生じにくいという、重要なメリット
を有している。
【０００５】この単極式静電チャックを用いた場合、プ
ラズマ処理終了後に直流電圧の印加を停止しても電荷が
残留する。このため、ウェハをウェハ・ステージから引
き離すためには、上記プラズマ処理の結果に実質的に影
響を与えないガスを供給して再度プラズマを生成させ、
このプラズマを通じて残留電荷を逃がすことが必要であ
る。このとき、ウェハの吸着に用いた直流電圧と逆極性
の直流電圧を内部電極に印加して残留電荷を強制的に除
去して電荷除去時間を短縮することができるが、印加電
圧が過剰になれば逆極性の電荷が誘導され、ウェハ・ス
テージは再び帯電してしまう。
ラズマ処理終了後に直流電圧の印加を停止しても電荷が
残留する。このため、ウェハをウェハ・ステージから引
き離すためには、上記プラズマ処理の結果に実質的に影
響を与えないガスを供給して再度プラズマを生成させ、
このプラズマを通じて残留電荷を逃がすことが必要であ
る。このとき、ウェハの吸着に用いた直流電圧と逆極性
の直流電圧を内部電極に印加して残留電荷を強制的に除
去して電荷除去時間を短縮することができるが、印加電
圧が過剰になれば逆極性の電荷が誘導され、ウェハ・ス
テージは再び帯電してしまう。
【０００６】この問題を解決するため、特開平４−５１
５４２号公報には、プラズマ処理を終了した後にウェハ
の吸着に用いた電圧と逆極性の電圧を内部電極に印加し
て残留電荷をある程度消滅させ、ウェハを分離した後、
不活性ガスを用いた放電処理を行って残留電荷を完全に
除去する技術が開示されている。
５４２号公報には、プラズマ処理を終了した後にウェハ
の吸着に用いた電圧と逆極性の電圧を内部電極に印加し
て残留電荷をある程度消滅させ、ウェハを分離した後、
不活性ガスを用いた放電処理を行って残留電荷を完全に
除去する技術が開示されている。
【０００７】一方、超高選択エッチングにおいては、被
エッチング材料層のエッチングを実質的に下地材料層が
露出する直前までのジャストエッチング工程と、この被
エッチング材料層の残余部をエッチングするオーバーエ
ッチング工程とに分けることがしばしば行われる。この
２段階エッチングの代表例は、ＭＯＳトランジスタのゲ
ート電極加工であり、より具体的にはＳｉＯ2 からなる
ゲート酸化膜上における多結晶シリコン層やタングステ
ン・ポリサイド膜等のドライエッチングである。このゲ
ート電極加工では、プロセス全体の所要時間を短縮しな
がら、厚さわずか１０ｎｍほどの薄いゲート酸化膜に対
して高選択比を達成しなければならない。このため、典
型的なプロセス例では、ジャストエッチング工程におい
てＦ* を主エッチング種とした高速エッチングを行い、
オーバーエッチング工程においてＢｒ* を主エッチング
種とした高選択エッチングを行っている。
エッチング材料層のエッチングを実質的に下地材料層が
露出する直前までのジャストエッチング工程と、この被
エッチング材料層の残余部をエッチングするオーバーエ
ッチング工程とに分けることがしばしば行われる。この
２段階エッチングの代表例は、ＭＯＳトランジスタのゲ
ート電極加工であり、より具体的にはＳｉＯ2 からなる
ゲート酸化膜上における多結晶シリコン層やタングステ
ン・ポリサイド膜等のドライエッチングである。このゲ
ート電極加工では、プロセス全体の所要時間を短縮しな
がら、厚さわずか１０ｎｍほどの薄いゲート酸化膜に対
して高選択比を達成しなければならない。このため、典
型的なプロセス例では、ジャストエッチング工程におい
てＦ* を主エッチング種とした高速エッチングを行い、
オーバーエッチング工程においてＢｒ* を主エッチング
種とした高選択エッチングを行っている。
【０００８】
【発明が解決しようとする課題】以上、単極式静電チャ
ック上のウェハに対して所定のプラズマ処理を終了した
後、残留電荷除去を行うプロセス、あるいはジャストエ
ッチング工程とオーバーエッチング工程とを連続して行
うプロセス等のように、異なるプロセスを連続して行う
ケースについて述べた。ここで、微細加工に対する要求
水準の上昇に伴って、前のプラズマ処理における残留ガ
スが次工程処理に悪影響を及ぼす問題が指摘されるよう
になってきた。すなわち、残留ガス、あるいはこの残留
ガスと次工程処理のガスとの反応により生成する化学種
による形状異方性や下地選択性の低下等の問題である。
ック上のウェハに対して所定のプラズマ処理を終了した
後、残留電荷除去を行うプロセス、あるいはジャストエ
ッチング工程とオーバーエッチング工程とを連続して行
うプロセス等のように、異なるプロセスを連続して行う
ケースについて述べた。ここで、微細加工に対する要求
水準の上昇に伴って、前のプラズマ処理における残留ガ
スが次工程処理に悪影響を及ぼす問題が指摘されるよう
になってきた。すなわち、残留ガス、あるいはこの残留
ガスと次工程処理のガスとの反応により生成する化学種
による形状異方性や下地選択性の低下等の問題である。
【０００９】まず、形状異方性の劣化について、３層レ
ジスト・プロセスにおける下層レジスト層のエッチング
を終了した後の残留電荷除去工程を例として、図７を参
照しながら説明する。図７（ａ）は、有磁場マイクロ波
プラズマ・エッチング装置のウェハ・ステージ５５上の
単極式静電チャック５１にウェハ５４が載置され、この
ウェハ５４上の下層レジスト層（図示せず。）をＯ2 プ
ラズマを用いてエッチングしている状態を示している。
なお図中では、模式的な表現の都合上、ウェハ・ステー
ジ５５、単極式静電チャック５１、ウェハ５４の三者が
互いに離間しているように描かれているが、実際には互
いに密着されたものである。
ジスト・プロセスにおける下層レジスト層のエッチング
を終了した後の残留電荷除去工程を例として、図７を参
照しながら説明する。図７（ａ）は、有磁場マイクロ波
プラズマ・エッチング装置のウェハ・ステージ５５上の
単極式静電チャック５１にウェハ５４が載置され、この
ウェハ５４上の下層レジスト層（図示せず。）をＯ2 プ
ラズマを用いてエッチングしている状態を示している。
なお図中では、模式的な表現の都合上、ウェハ・ステー
ジ５５、単極式静電チャック５１、ウェハ５４の三者が
互いに離間しているように描かれているが、実際には互
いに密着されたものである。
【００１０】上記単極式静電チャック５１は、絶縁部材
５２に単一の内部電極５３が埋設された構成を有する。
上記内部電極５３には高周波カット・フィルタ５７と切
り替えスイッチ５８とを介し、正の直流電圧を印加可能
な直流電源５９と負の直流電圧を印加可能な直流電源６
０が並列に接続されている。これら両直流電源５９，６
０は、共通に接地されている。図７（ａ）では、直流電
源６０が接続されることにより内部電極５３は負電荷を
帯び、これに伴って絶縁部材５２の表面には正電荷、ウ
ェハ５４表面には負電荷がそれぞれ誘導される。ウェハ
５４は、自身の負電荷と絶縁部材５２表面の正電荷との
間のクーロン力により、単極式静電チャック５１上に吸
着保持される。対向アースは、Ｏ2 プラズマを経由して
図示されないチャンバ壁を通じてとられている。
５２に単一の内部電極５３が埋設された構成を有する。
上記内部電極５３には高周波カット・フィルタ５７と切
り替えスイッチ５８とを介し、正の直流電圧を印加可能
な直流電源５９と負の直流電圧を印加可能な直流電源６
０が並列に接続されている。これら両直流電源５９，６
０は、共通に接地されている。図７（ａ）では、直流電
源６０が接続されることにより内部電極５３は負電荷を
帯び、これに伴って絶縁部材５２の表面には正電荷、ウ
ェハ５４表面には負電荷がそれぞれ誘導される。ウェハ
５４は、自身の負電荷と絶縁部材５２表面の正電荷との
間のクーロン力により、単極式静電チャック５１上に吸
着保持される。対向アースは、Ｏ2 プラズマを経由して
図示されないチャンバ壁を通じてとられている。
【００１１】一方、上記ウェハ・ステージ５５には冷却
配管５６が埋設されており、この冷却配管５６中に適当
な冷媒を循環させることにより、ウェハ５４を所定の温
度に冷却するようになされている。また、ウェハ・ステ
ージ５５にはスイッチ６１と直流成分を遮断するための
ブロッキング・コンデンサ６２を介してＲＦ電源６３が
接続されている。
配管５６が埋設されており、この冷却配管５６中に適当
な冷媒を循環させることにより、ウェハ５４を所定の温
度に冷却するようになされている。また、ウェハ・ステ
ージ５５にはスイッチ６１と直流成分を遮断するための
ブロッキング・コンデンサ６２を介してＲＦ電源６３が
接続されている。
【００１２】ここで、エッチング中は上記スイッチ６１
はＯＮとし、ＲＦバイアスを印加して所定の入射イオン
・エネルギーが得られるようにする。これは、下層レジ
スト層のエッチングが基本的にＯ* （酸素ラジカル）を
エッチャントとした等方的な燃焼反応にもとづいて進行
するため、イオン・アシスト効果により形状異方性を確
保する必要があるからである。
はＯＮとし、ＲＦバイアスを印加して所定の入射イオン
・エネルギーが得られるようにする。これは、下層レジ
スト層のエッチングが基本的にＯ* （酸素ラジカル）を
エッチャントとした等方的な燃焼反応にもとづいて進行
するため、イオン・アシスト効果により形状異方性を確
保する必要があるからである。
【００１３】下層レジスト層のエッチングが終了した後
は、残留電荷除去の工程に入る。この工程では、十分な
下地選択性を確保するためにＲＦバイアスは不要である
ため、図７（ｂ）に示されるように、上記スイッチ６１
はＯＦＦとしてＲＦ電源６３を切り離す一方、切り替え
スイッチ５８の操作により直流電源５９を内部電極５３
に接続して正の直流電圧を印加する。これにより、内部
電極５３、絶縁部材５２、ウェハ５４の各表面における
電荷が減少する。
は、残留電荷除去の工程に入る。この工程では、十分な
下地選択性を確保するためにＲＦバイアスは不要である
ため、図７（ｂ）に示されるように、上記スイッチ６１
はＯＦＦとしてＲＦ電源６３を切り離す一方、切り替え
スイッチ５８の操作により直流電源５９を内部電極５３
に接続して正の直流電圧を印加する。これにより、内部
電極５３、絶縁部材５２、ウェハ５４の各表面における
電荷が減少する。
【００１４】しかしこのとき、ＲＦバイアス印加を停止
したことによりプラズマ中ではランダムな運動をするＯ
* が優勢となり、このＯ* によりせっかく良好に異方性
加工された下層レジスト層のパターンの側壁面が攻撃さ
れ、等方的なエッチングが進行してしまう。最終的に
は、図７（ｃ）に示されるように切り替えスイッチ５８
をＯＦＦとし、Ａｒ等の不活性ガスを処理チャンバ内へ
導入し、これを放電解離して生成するプラズマを用いて
残留電荷が完全に除去される。
したことによりプラズマ中ではランダムな運動をするＯ
* が優勢となり、このＯ* によりせっかく良好に異方性
加工された下層レジスト層のパターンの側壁面が攻撃さ
れ、等方的なエッチングが進行してしまう。最終的に
は、図７（ｃ）に示されるように切り替えスイッチ５８
をＯＦＦとし、Ａｒ等の不活性ガスを処理チャンバ内へ
導入し、これを放電解離して生成するプラズマを用いて
残留電荷が完全に除去される。
【００１５】以上は、残留電荷除去工程において残留Ｏ
* により形状異方性が低下する例であったが、他の残留
化学種による悪影響の例としては、前述の２段階エッチ
ングによるゲート電極加工において、ジャストエッチン
グ時のＦ* の残留分がオーバーエッチング時においてゲ
ート酸化膜に対する選択性を低下させる例がある。ま
た、残留ガスと次工程処理のガスとの反応により生成す
る化学種による悪影響の例としては、ホール（接続孔）
加工後に下地選択性が低下する例がある。ホール加工の
代表的なプロセスは、フルオロカーボン系ガスを用いた
ＳｉＯ2 層間絶縁膜のエッチングであるが、このエッチ
ング直後に残留電荷の除去を目的としてＯ2 を導入する
と、残留フルオロカーボン系ガスの解離が促進されてプ
ラズマ中のＦ* 濃度が上昇し、これにより下地選択性が
低下するのである。
* により形状異方性が低下する例であったが、他の残留
化学種による悪影響の例としては、前述の２段階エッチ
ングによるゲート電極加工において、ジャストエッチン
グ時のＦ* の残留分がオーバーエッチング時においてゲ
ート酸化膜に対する選択性を低下させる例がある。ま
た、残留ガスと次工程処理のガスとの反応により生成す
る化学種による悪影響の例としては、ホール（接続孔）
加工後に下地選択性が低下する例がある。ホール加工の
代表的なプロセスは、フルオロカーボン系ガスを用いた
ＳｉＯ2 層間絶縁膜のエッチングであるが、このエッチ
ング直後に残留電荷の除去を目的としてＯ2 を導入する
と、残留フルオロカーボン系ガスの解離が促進されてプ
ラズマ中のＦ* 濃度が上昇し、これにより下地選択性が
低下するのである。
【００１６】そこで本発明は、上述のようにプラズマ装
置の同一処理チャンバ内で処理条件を切り替えながら異
なる種類の処理を連続して行うプロセスにおいても、前
のプラズマ処理に用いた処理ガスの影響を次工程処理に
及ぼさず、信頼性の高い次工程処理を行うことが可能な
半導体装置の製造方法を提供することを目的とする。
置の同一処理チャンバ内で処理条件を切り替えながら異
なる種類の処理を連続して行うプロセスにおいても、前
のプラズマ処理に用いた処理ガスの影響を次工程処理に
及ぼさず、信頼性の高い次工程処理を行うことが可能な
半導体装置の製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上述の目的を達成するために提案されるもの
であって、プラズマ装置の処理チャンバ内で処理ガスを
放電解離して生成させたプラズマを用い、該処理チャン
バ内に保持されたウェハに対して所定のプラズマ処理を
行った後、同一処理チャンバ内で放電条件を変化させて
次工程処理を行う半導体装置の製造方法において、前記
所定のプラズマ処理と前記次工程処理との間に、前記処
理ガスを排気する工程を設けるものである。
造方法は、上述の目的を達成するために提案されるもの
であって、プラズマ装置の処理チャンバ内で処理ガスを
放電解離して生成させたプラズマを用い、該処理チャン
バ内に保持されたウェハに対して所定のプラズマ処理を
行った後、同一処理チャンバ内で放電条件を変化させて
次工程処理を行う半導体装置の製造方法において、前記
所定のプラズマ処理と前記次工程処理との間に、前記処
理ガスを排気する工程を設けるものである。
【００１８】本発明はまた、前記所定のプラズマ処理と
前記次工程処理との間に、前記処理ガスを排気しながら
前記所定のプラズマ処理の結果に実質的に影響を与えな
い不活性ガスを前記処理チャンバ内へ導入する工程を設
けるものである。
前記次工程処理との間に、前記処理ガスを排気しながら
前記所定のプラズマ処理の結果に実質的に影響を与えな
い不活性ガスを前記処理チャンバ内へ導入する工程を設
けるものである。
【００１９】本発明はまた、前記所定のプラズマ処理と
前記次工程処理との間に、前記処理ガスを排気する第１
の工程と、前記所定のプラズマ処理の結果に実質的に影
響を与えない不活性ガスを前記処理チャンバ内へ導入す
る第２の工程とを少なくとも１回ずつ設けるものであ
る。
前記次工程処理との間に、前記処理ガスを排気する第１
の工程と、前記所定のプラズマ処理の結果に実質的に影
響を与えない不活性ガスを前記処理チャンバ内へ導入す
る第２の工程とを少なくとも１回ずつ設けるものであ
る。
【００２０】本発明はまた、前記不活性ガスの導入後、
放電を行うものである。
放電を行うものである。
【００２１】本発明はまた、前記処理ガスの排気状態
を、この処理ガスが放電解離条件下で生成し得る化学種
の発光スペクトルにもとづいてモニタするものである。
を、この処理ガスが放電解離条件下で生成し得る化学種
の発光スペクトルにもとづいてモニタするものである。
【００２２】本発明はまた、前記所定のプラズマ処理を
前記処理チャンバ内で単極式静電チャックを備えたウェ
ハ・ステージ上に保持された前記ウェハに対するドライ
エッチングとし、前記次工程処理をこの単極式静電チャ
ックの残留電荷除去とするものである。
前記処理チャンバ内で単極式静電チャックを備えたウェ
ハ・ステージ上に保持された前記ウェハに対するドライ
エッチングとし、前記次工程処理をこの単極式静電チャ
ックの残留電荷除去とするものである。
【００２３】本発明はまた、前記次工程処理において堆
積性ガスを放電解離させて生成するプラズマを用いて前
記単極式静電チャックの残留電荷除去を行うものであ
る。
積性ガスを放電解離させて生成するプラズマを用いて前
記単極式静電チャックの残留電荷除去を行うものであ
る。
【００２４】本発明はさらに、前記所定のプラズマ処理
を前記ウェハ上の被エッチング材料層を実施的にその層
厚分だけエッチングするジャストエッチングとし、前記
次工程処理を前記被エッチング材料層の残余部をエッチ
ングするオーバーエッチングとするものである。
を前記ウェハ上の被エッチング材料層を実施的にその層
厚分だけエッチングするジャストエッチングとし、前記
次工程処理を前記被エッチング材料層の残余部をエッチ
ングするオーバーエッチングとするものである。
【００２５】
【作用】本発明では、プラズマ装置の処理チャンバ内で
あるプラズマ処理を行った後、このプラズマ処理に用い
られた処理ガスの残留分による影響を排除するために、
この処理ガスを一旦排気することを基本的な考え方とす
る。処理ガスを一旦排気すれば、該処理ガスに由来する
化学種が発生しないことから、残留ラジカルによる異方
性や下地選択性の劣化等は当然起こらない。また、次工
程処理を行うためのガスを導入したとしても、残留ガス
により処理ガスが分解されたり不要な化学種が過剰に生
成したりする虞れもない。
あるプラズマ処理を行った後、このプラズマ処理に用い
られた処理ガスの残留分による影響を排除するために、
この処理ガスを一旦排気することを基本的な考え方とす
る。処理ガスを一旦排気すれば、該処理ガスに由来する
化学種が発生しないことから、残留ラジカルによる異方
性や下地選択性の劣化等は当然起こらない。また、次工
程処理を行うためのガスを導入したとしても、残留ガス
により処理ガスが分解されたり不要な化学種が過剰に生
成したりする虞れもない。
【００２６】ここで、処理ガスの排気にあたってはこれ
を単独で行っても良いが、排気と同時に前記所定のプラ
ズマ処理の結果に実質的に影響を与えない不活性ガスを
導入しても良い。この場合には、不活性ガスの置換効果
により、排気速度を高めることが可能となる。あるい
は、処理ガスを排気した後、不活性ガスを導入しても良
い。さらにあるいは、処理ガスの排気と不活性ガスの導
入とを交互に繰り返すことにより、処理ガスの排除を徹
底させることができる。不活性ガスを導入した後に放電
を行えば、不活性ガスのプラズマにより処理チャンバ内
を効果的にクリーニングすることもできる。
を単独で行っても良いが、排気と同時に前記所定のプラ
ズマ処理の結果に実質的に影響を与えない不活性ガスを
導入しても良い。この場合には、不活性ガスの置換効果
により、排気速度を高めることが可能となる。あるい
は、処理ガスを排気した後、不活性ガスを導入しても良
い。さらにあるいは、処理ガスの排気と不活性ガスの導
入とを交互に繰り返すことにより、処理ガスの排除を徹
底させることができる。不活性ガスを導入した後に放電
を行えば、不活性ガスのプラズマにより処理チャンバ内
を効果的にクリーニングすることもできる。
【００２７】さらに、前記処理ガスの排気状態を、この
処理ガスが放電解離条件下で生成し得る化学種の発光ス
ペクトルにもとづいてモニタすれば、排気／置換プロセ
スの進行状況を確認したり、終点を判定することができ
る。具体的には、上記化学種の発光スペクトル強度が十
分に減少した時点をもって終点を判定すれば良い。これ
により、無駄な排気操作を省き、最小限の時間で効果的
な排気／置換を行うことが可能となる。
処理ガスが放電解離条件下で生成し得る化学種の発光ス
ペクトルにもとづいてモニタすれば、排気／置換プロセ
スの進行状況を確認したり、終点を判定することができ
る。具体的には、上記化学種の発光スペクトル強度が十
分に減少した時点をもって終点を判定すれば良い。これ
により、無駄な排気操作を省き、最小限の時間で効果的
な排気／置換を行うことが可能となる。
【００２８】以上のような排気／置換プロセスは、具体
的には単極式静電チャック上に保持されたウェハに対し
て所定のプラズマ処理を行った後、残留電荷除去工程に
移行する前に行うこと、あるいはジャストエッチング工
程とオーバーエッチング工程との間に行うことが、極め
て有効である。これにより、異方性や下地選択性が何ら
損なわれる虞れがなくなる。
的には単極式静電チャック上に保持されたウェハに対し
て所定のプラズマ処理を行った後、残留電荷除去工程に
移行する前に行うこと、あるいはジャストエッチング工
程とオーバーエッチング工程との間に行うことが、極め
て有効である。これにより、異方性や下地選択性が何ら
損なわれる虞れがなくなる。
【００２９】
【実施例】以下、本発明の具体的な実施例について説明
する。
する。
【００３０】実施例１ 本実施例は、有磁場マイクロ波プラズマ・エッチング装
置のウェハ・ステージ上に単極式静電チャックを用いて
ウェハを保持し、３層レジスト・プロセスによりＳＲＡ
Ｍのビット線加工用のエッチング・マスクを形成した
後、上記単極式静電チャックの残留電荷を除去した例で
ある。
置のウェハ・ステージ上に単極式静電チャックを用いて
ウェハを保持し、３層レジスト・プロセスによりＳＲＡ
Ｍのビット線加工用のエッチング・マスクを形成した
後、上記単極式静電チャックの残留電荷を除去した例で
ある。
【００３１】まず、本実施例のプロセス・シーケンスに
ついて、図１を参照しながら説明する。図１（ａ）は、
有磁場マイクロ波プラズマ・エッチング装置の図示され
ない処理チャンバ内において、ウェハ・ステージ５上の
単極式静電チャック１にウェハ４が載置され、このウェ
ハ４上の下層レジスト層（３０；図２参照。）をＥＣＲ
（電子サイクロトロン共鳴）放電により生成したＯ2 プ
ラズマを用いてエッチングしている状態を示している。
ついて、図１を参照しながら説明する。図１（ａ）は、
有磁場マイクロ波プラズマ・エッチング装置の図示され
ない処理チャンバ内において、ウェハ・ステージ５上の
単極式静電チャック１にウェハ４が載置され、このウェ
ハ４上の下層レジスト層（３０；図２参照。）をＥＣＲ
（電子サイクロトロン共鳴）放電により生成したＯ2 プ
ラズマを用いてエッチングしている状態を示している。
【００３２】上記単極式静電チャック１は、絶縁部材２
に単一の内部電極３が埋設された構成を有する。上記内
部電極３にはコイル等からなる高周波カット・フィルタ
７と切り替えスイッチ８とを介し、正の直流電圧を印加
可能な直流電源９と負の直流電圧を印加可能な直流電源
１０が並列に接続されている。これら両直流電源９，１
０は、共通に接地されている。図１（ａ）では、直流電
源１０が接続されることにより内部電極３は負電荷を帯
び、これに伴って絶縁部材２の表面には正電荷、ウェハ
４表面には負電荷がそれぞれ誘導される。なお、ここで
ウェハ４の表面が最終的に負電荷を帯びているのは、Ｅ
ＣＲ放電によりウェハ４に負の自己バイアスがかかって
いるからである。ウェハ４は、自身の負電荷と絶縁部材
２表面の正電荷との間のクーロン力により、単極式静電
チャック１上に吸着保持される。対向アースは、Ｏ2 プ
ラズマを経由して図示されないチャンバ壁を通じてとら
れている。
に単一の内部電極３が埋設された構成を有する。上記内
部電極３にはコイル等からなる高周波カット・フィルタ
７と切り替えスイッチ８とを介し、正の直流電圧を印加
可能な直流電源９と負の直流電圧を印加可能な直流電源
１０が並列に接続されている。これら両直流電源９，１
０は、共通に接地されている。図１（ａ）では、直流電
源１０が接続されることにより内部電極３は負電荷を帯
び、これに伴って絶縁部材２の表面には正電荷、ウェハ
４表面には負電荷がそれぞれ誘導される。なお、ここで
ウェハ４の表面が最終的に負電荷を帯びているのは、Ｅ
ＣＲ放電によりウェハ４に負の自己バイアスがかかって
いるからである。ウェハ４は、自身の負電荷と絶縁部材
２表面の正電荷との間のクーロン力により、単極式静電
チャック１上に吸着保持される。対向アースは、Ｏ2 プ
ラズマを経由して図示されないチャンバ壁を通じてとら
れている。
【００３３】一方、上記ウェハ・ステージ５には冷却配
管６が埋設されており、この冷却配管６中に適当な冷媒
を循環させることにより、ウェハ４を所定の温度に冷却
するようになされている。また、ウェハ・ステージ５に
はスイッチ１１と直流成分を遮断するためのブロッキン
グ・コンデンサ１２を介してＲＦ電源１３が接続されて
いる。
管６が埋設されており、この冷却配管６中に適当な冷媒
を循環させることにより、ウェハ４を所定の温度に冷却
するようになされている。また、ウェハ・ステージ５に
はスイッチ１１と直流成分を遮断するためのブロッキン
グ・コンデンサ１２を介してＲＦ電源１３が接続されて
いる。
【００３４】ここで、エッチング中は上記スイッチ１１
はＯＮとし、ＲＦバイアスを印加して所定の入射イオン
・エネルギーが得られるようにする。
はＯＮとし、ＲＦバイアスを印加して所定の入射イオン
・エネルギーが得られるようにする。
【００３５】下層レジスト層のエッチングが終了した後
は、マイクロ波の供給を停止してＥＣＲ放電を中断し、
図１（ｂ）に示されるように、スイッチ１１をＯＦＦと
してＲＦバイアスを無印加状態とした上でＯ2 を一旦排
気する。
は、マイクロ波の供給を停止してＥＣＲ放電を中断し、
図１（ｂ）に示されるように、スイッチ１１をＯＦＦと
してＲＦバイアスを無印加状態とした上でＯ2 を一旦排
気する。
【００３６】次に、図１（ｃ）に示されるように処理チ
ャンバにＨｅガスを導入し、再びマイクロ波を投入して
ＥＣＲプラズマを生成させる。このとき、切り替えスイ
ッチ８を一時的に直流電源９側へ接続し、内部電極３に
印加される直流電圧を逆極性とすることにより、内部電
極３、絶縁部材２、ウェハ４の各表面の残留電荷を効果
的に低減させることができる。
ャンバにＨｅガスを導入し、再びマイクロ波を投入して
ＥＣＲプラズマを生成させる。このとき、切り替えスイ
ッチ８を一時的に直流電源９側へ接続し、内部電極３に
印加される直流電圧を逆極性とすることにより、内部電
極３、絶縁部材２、ウェハ４の各表面の残留電荷を効果
的に低減させることができる。
【００３７】さらに、図１（ｄ）に示されるように、切
り替えスイッチ８をＯＦＦとし、ＨｅガスのＥＣＲ放電
を継続する。このときのＥＣＲプラズマにより、残留電
荷が消滅すると共に、処理チャンバの内部がクリーニン
グされる。
り替えスイッチ８をＯＦＦとし、ＨｅガスのＥＣＲ放電
を継続する。このときのＥＣＲプラズマにより、残留電
荷が消滅すると共に、処理チャンバの内部がクリーニン
グされる。
【００３８】なお、以上の工程はプロセス・シーケンス
の一例であって、他にも種々の変更が可能である。たと
えば、上述の例では上記内部電極３に印加される直流電
圧の極性を負→正→無の順に変化させているが、これを
正→負→無の順に変化させても良い。また、上記図１
（ｂ）に示したＯ2 の排気工程では、同時にＨｅガスを
導入してＯ2 を置換するようにしても良い。
の一例であって、他にも種々の変更が可能である。たと
えば、上述の例では上記内部電極３に印加される直流電
圧の極性を負→正→無の順に変化させているが、これを
正→負→無の順に変化させても良い。また、上記図１
（ｂ）に示したＯ2 の排気工程では、同時にＨｅガスを
導入してＯ2 を置換するようにしても良い。
【００３９】次に、上述のプロセス・シーケンスを実際
のＳＲＡＭのビット線加工における下層レジスト層のエ
ッチングに適用したプロセス例について、図２を参照し
ながら説明する。図２（ａ）は、エッチング前のウェハ
の一構成例を示す概略断面図である。すなわち、予めシ
ャロー・トレンチ型の素子分離領域２２が形成されたシ
リコン基板２１上にＳｉＯ2 からなるゲート酸化膜を介
して１層目ポリサイド膜によるゲート電極２５が形成さ
れている。このゲート電極２５は、下層側の多結晶シリ
コン層２３と上層側のＷＳｉx （タングステン・シリサ
イド）層２４とが積層されたものである。さらに、ウェ
ハの全面はたとえばＣＶＤによりＳｉＯ2 を堆積させる
ことにより形成されたＳｉＯ2 層間絶縁膜２６に被覆さ
れており、その上には２層目ポリサイド膜２９が形成さ
れている。この２層目ポリサイド膜２９は、下層側の多
結晶シリコン層２７と上層側のＷＳｉx 層２８とが積層
されたものであり、ＳＲＡＭのビット線を構成する部分
である。
のＳＲＡＭのビット線加工における下層レジスト層のエ
ッチングに適用したプロセス例について、図２を参照し
ながら説明する。図２（ａ）は、エッチング前のウェハ
の一構成例を示す概略断面図である。すなわち、予めシ
ャロー・トレンチ型の素子分離領域２２が形成されたシ
リコン基板２１上にＳｉＯ2 からなるゲート酸化膜を介
して１層目ポリサイド膜によるゲート電極２５が形成さ
れている。このゲート電極２５は、下層側の多結晶シリ
コン層２３と上層側のＷＳｉx （タングステン・シリサ
イド）層２４とが積層されたものである。さらに、ウェ
ハの全面はたとえばＣＶＤによりＳｉＯ2 を堆積させる
ことにより形成されたＳｉＯ2 層間絶縁膜２６に被覆さ
れており、その上には２層目ポリサイド膜２９が形成さ
れている。この２層目ポリサイド膜２９は、下層側の多
結晶シリコン層２７と上層側のＷＳｉx 層２８とが積層
されたものであり、ＳＲＡＭのビット線を構成する部分
である。
【００４０】さらに、この２層目ポリサイド膜２９をパ
ターニングするために、まずウェハの表面段差をほぼ吸
収して平坦化できる厚さに下層レジスト層３０が形成さ
れ、この上にＳＯＧ中間層パターン３１、上層レジスト
・パターン３２が順次形成されている。ここで、上記下
層レジスト層３０は一例としてノボラック系ポジ型フォ
トレジスト（東京応化工業社製；商品名ＯＦＰＲ−８０
０）を用いて形成した。この下層レジスト層３０の厚さ
は、層厚の大きい部分において約１．０μｍである。
ターニングするために、まずウェハの表面段差をほぼ吸
収して平坦化できる厚さに下層レジスト層３０が形成さ
れ、この上にＳＯＧ中間層パターン３１、上層レジスト
・パターン３２が順次形成されている。ここで、上記下
層レジスト層３０は一例としてノボラック系ポジ型フォ
トレジスト（東京応化工業社製；商品名ＯＦＰＲ−８０
０）を用いて形成した。この下層レジスト層３０の厚さ
は、層厚の大きい部分において約１．０μｍである。
【００４１】上記ＳＯＧ中間層パターン３１は、一例と
してＳＯＧ（東京応化工業社製；商品名ＯＣＤ−Ｔｙｐ
ｅ２）を用いて約０．１５μｍの厚さの塗膜を形成した
後、後述の上層レジスト・パターン３２をマスクとして
ＲＩＥ（反応性イオン・エッチング）を行うことにより
形成されている。このときのエッチング条件は、たとえ
ばヘキソード型のＲＩＥ装置を用い、ＣＨＦ3 流量７５
ＳＣＣＭ，Ｏ2 流量８ＳＣＣＭ，ガス圧６．５Ｐａ，Ｒ
Ｆパワー１３５０Ｗ（１３．５６ＭＨｚ）とした。
してＳＯＧ（東京応化工業社製；商品名ＯＣＤ−Ｔｙｐ
ｅ２）を用いて約０．１５μｍの厚さの塗膜を形成した
後、後述の上層レジスト・パターン３２をマスクとして
ＲＩＥ（反応性イオン・エッチング）を行うことにより
形成されている。このときのエッチング条件は、たとえ
ばヘキソード型のＲＩＥ装置を用い、ＣＨＦ3 流量７５
ＳＣＣＭ，Ｏ2 流量８ＳＣＣＭ，ガス圧６．５Ｐａ，Ｒ
Ｆパワー１３５０Ｗ（１３．５６ＭＨｚ）とした。
【００４２】上記上層レジスト・パターン３２は、一例
として化学増幅系のネガ型３成分レジスト（シプレー社
製；商品名ＳＡＬ−６０１）を用いて厚さ約０．５μｍ
の塗膜を形成した後、ＫｒＦエキシマ・レーザ・ステッ
パを用いてパターニングされている。
として化学増幅系のネガ型３成分レジスト（シプレー社
製；商品名ＳＡＬ−６０１）を用いて厚さ約０．５μｍ
の塗膜を形成した後、ＫｒＦエキシマ・レーザ・ステッ
パを用いてパターニングされている。
【００４３】次に、下層レジスト層３０をエッチングす
るため、このウェハを有磁場マイクロ波プラズマ・エッ
チング装置の処理チャンバ内において前述の単極式静電
チャック１上にセットし、該処理チャンバにＯ2 ガスを
導入した。また、ウェハ・ステージ５に内蔵される冷却
配管６には、たとえば装置外部に設置されるチラー（図
示せず。）からアルコール系冷媒を供給循環させた。
るため、このウェハを有磁場マイクロ波プラズマ・エッ
チング装置の処理チャンバ内において前述の単極式静電
チャック１上にセットし、該処理チャンバにＯ2 ガスを
導入した。また、ウェハ・ステージ５に内蔵される冷却
配管６には、たとえば装置外部に設置されるチラー（図
示せず。）からアルコール系冷媒を供給循環させた。
【００４４】エッチング条件の一例を以下に示す。 Ｏ2 流量 １０ ＳＣＣＭ ガス圧 ０．２７ Ｐａ マイクロ波パワー ９００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー １００ Ｗ（８００ ｋＨ
ｚ） ウェハ温度 −５０ ℃ 内部電極への直流電圧 −６００ Ｖ
ｚ） ＲＦバイアス・パワー １００ Ｗ（８００ ｋＨ
ｚ） ウェハ温度 −５０ ℃ 内部電極への直流電圧 −６００ Ｖ
【００４５】このエッチング過程では、Ｏ* による上層
レジスト・パターン３２および下層レジスト層３０の燃
焼反応がＯx + の入射イオン・エネルギーにアシストさ
れる機構で異方性エッチングが進行した。上層レジスト
・パターン３２は途中で消失し、これ以降は中間層パタ
ーン３１が単独でエッチング・マスクとして機能する。
この結果、図２（ｂ）に示されるように、良好な異方性
形状を有する下層レジスト・パターン３０ａが形成され
た。
レジスト・パターン３２および下層レジスト層３０の燃
焼反応がＯx + の入射イオン・エネルギーにアシストさ
れる機構で異方性エッチングが進行した。上層レジスト
・パターン３２は途中で消失し、これ以降は中間層パタ
ーン３１が単独でエッチング・マスクとして機能する。
この結果、図２（ｂ）に示されるように、良好な異方性
形状を有する下層レジスト・パターン３０ａが形成され
た。
【００４６】このエッチング終了後、前出の図１（ｂ）
に示されるようにＯ2 ガスを排気した。このときの排気
時間は１０秒、到達真空度は１×１０-3Ｐａとした。こ
のとき、スイッチ１１のＯＦＦ操作によりＲＦバイアス
・パワーは印加されないため、不要なイオン入射により
下地の２層目ポリサイド膜２９がスパッタされることは
なかった。
に示されるようにＯ2 ガスを排気した。このときの排気
時間は１０秒、到達真空度は１×１０-3Ｐａとした。こ
のとき、スイッチ１１のＯＦＦ操作によりＲＦバイアス
・パワーは印加されないため、不要なイオン入射により
下地の２層目ポリサイド膜２９がスパッタされることは
なかった。
【００４７】次に、一例として下記の条件で残留電荷除
去を行った。 Ｈｅ流量 ５０ ＳＣＣＭ ガス圧 ０．６７ Ｐａ マイクロ波パワー １２００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ０ Ｗ ウェハ温度 −５０ ℃ 放電時間 １５ 秒 内部電極への直流電圧 ＋１００ Ｖ（最初の０．２秒
間） ０ Ｖ（残る１４．８秒間） ここで、このプラズマ処理工程において、総所要時間１
５秒のうち最初の０．２秒間は図１（ｃ）に示されるよ
うに内部電極３に逆極性の直流電圧を印加し、残る時間
は図１（ｄ）に示されるように直流電圧は無印加とし
た。これにより、残留電荷をほぼ完全に除去することが
できた。なお、上記の総所要時間はある程度余裕を持た
せて設定しており、条件により短縮することも可能であ
る。
去を行った。 Ｈｅ流量 ５０ ＳＣＣＭ ガス圧 ０．６７ Ｐａ マイクロ波パワー １２００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ０ Ｗ ウェハ温度 −５０ ℃ 放電時間 １５ 秒 内部電極への直流電圧 ＋１００ Ｖ（最初の０．２秒
間） ０ Ｖ（残る１４．８秒間） ここで、このプラズマ処理工程において、総所要時間１
５秒のうち最初の０．２秒間は図１（ｃ）に示されるよ
うに内部電極３に逆極性の直流電圧を印加し、残る時間
は図１（ｄ）に示されるように直流電圧は無印加とし
た。これにより、残留電荷をほぼ完全に除去することが
できた。なお、上記の総所要時間はある程度余裕を持た
せて設定しており、条件により短縮することも可能であ
る。
【００４８】またこのとき、ＲＦバイアス・パワーも無
印加であるが、プラズマ中にはＯ*がほとんど存在して
いないため、先のエッチングにより達成された下層レジ
スト・パターン３０ａの異方性形状が何ら劣化すること
はなかった。
印加であるが、プラズマ中にはＯ*がほとんど存在して
いないため、先のエッチングにより達成された下層レジ
スト・パターン３０ａの異方性形状が何ら劣化すること
はなかった。
【００４９】ところで、上述のプロセスでは、図７を参
照しながら説明した従来プロセスと異なり、残留電荷の
除去が終了するまでウェハ４はウェハ・ステージ５上に
載置されたままである。このことは、ウェハ４をウェハ
・ステージ５から引き離す際のウェハ割れを防止した
り、ウェハ・ステージ５および単極式静電チャック１の
表面へ及ぼすプラズマ照射損傷を防止する上で、極めて
有利である。
照しながら説明した従来プロセスと異なり、残留電荷の
除去が終了するまでウェハ４はウェハ・ステージ５上に
載置されたままである。このことは、ウェハ４をウェハ
・ステージ５から引き離す際のウェハ割れを防止した
り、ウェハ・ステージ５および単極式静電チャック１の
表面へ及ぼすプラズマ照射損傷を防止する上で、極めて
有利である。
【００５０】比較例 本比較例では、実施例１で上述したプロセス中、Ｏ2 の
排気工程を省略し、下層レジスト層３０のエッチング後
直ちに残留電荷除去を行った。つまり、図１（ｂ）に示
される状態は省略され、図１（ｃ）および図１（ｄ）に
おいてはプラズマ中にＯ* が共存している状態と考えれ
ば良い。
排気工程を省略し、下層レジスト層３０のエッチング後
直ちに残留電荷除去を行った。つまり、図１（ｂ）に示
される状態は省略され、図１（ｃ）および図１（ｄ）に
おいてはプラズマ中にＯ* が共存している状態と考えれ
ば良い。
【００５１】かかるプロセス・シーケンスにより残留電
荷除去を行った場合には、図２（ｂ）に示した下層レジ
スト・パターン３０ａの異方性形状が損なわれ、図４に
示されるようにアンダカットを生じた下層レジスト・パ
ターン３０ｃが得られた。これは、ＲＦバイアス・パワ
ーの印加が停止された時点で、気相中に残留するＯ*が
下層レジスト・パターン３０ａを側壁面から等方的にエ
ッチングしたからである。
荷除去を行った場合には、図２（ｂ）に示した下層レジ
スト・パターン３０ａの異方性形状が損なわれ、図４に
示されるようにアンダカットを生じた下層レジスト・パ
ターン３０ｃが得られた。これは、ＲＦバイアス・パワ
ーの印加が停止された時点で、気相中に残留するＯ*が
下層レジスト・パターン３０ａを側壁面から等方的にエ
ッチングしたからである。
【００５２】実施例２ 本実施例では、下層レジスト層３０のエッチングと残留
電荷除去に用いられるガス組成を実施例１とは変更し、
前者ではＯ2 ／Ｃｌ2 混合ガス、後者ではＮ2ガスを用
いた。下層レジスト３０のエッチング条件の一例を以下
に示す。
電荷除去に用いられるガス組成を実施例１とは変更し、
前者ではＯ2 ／Ｃｌ2 混合ガス、後者ではＮ2ガスを用
いた。下層レジスト３０のエッチング条件の一例を以下
に示す。
【００５３】 Ｏ2 流量 ８ ＳＣＣＭ Ｃｌ2 流量 ２ ＳＣＣＭ ガス圧 ０．２７ Ｐａ マイクロ波パワー ９００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー １００ Ｗ（８００ ｋＨ
ｚ） ウェハ温度 −３０ ℃ ここで、エッチング・ガス組成にＣｌ2 を添加したの
は、低温冷却条件下で蒸気圧の低いエッチング反応生成
物ＣＣｌx ポリマーによる側壁保護効果を期待するため
である。事実、実施例１に比べてウェハ温度が高いにも
かかわらず、良好な異方性形状を有する下層レジスト・
パターン３０ａを形成することができた。
ｚ） ＲＦバイアス・パワー １００ Ｗ（８００ ｋＨ
ｚ） ウェハ温度 −３０ ℃ ここで、エッチング・ガス組成にＣｌ2 を添加したの
は、低温冷却条件下で蒸気圧の低いエッチング反応生成
物ＣＣｌx ポリマーによる側壁保護効果を期待するため
である。事実、実施例１に比べてウェハ温度が高いにも
かかわらず、良好な異方性形状を有する下層レジスト・
パターン３０ａを形成することができた。
【００５４】次に、Ｏ2 およびＣｌ2 を排気した。この
ときの排気時間は１０秒、到達真空度は５×１０-3Ｐａ
とした。さらに、一例として下記の条件で残留電荷の除
去を行った。 Ｎ2 流量 ５０ ＳＣＣＭ ガス圧 ０．６７ Ｐａ マイクロ波パワー １２００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ０ Ｗ ウェハ温度 −３０ ℃ 放電時間 １５ 秒 内部電極への直流電圧 ＋１００ Ｖ（最初の０．２秒
間） ０ Ｖ（残る１４．８秒間） 本実施例では、先のエッチング工程でＣＣｌx ポリマー
による側壁保護効果を利用しているが、このとき形成さ
れる側壁保護膜（図示せず。）はパターン側壁面に均一
な厚さに付着している訳ではない。したがって、仮に排
気工程を省略して残留電荷除去を行うと、側壁保護膜の
薄い部分から等方性エッチングが進行し、下層レジスト
・パターン３０ａの断面形状が複雑に劣化し易い。
ときの排気時間は１０秒、到達真空度は５×１０-3Ｐａ
とした。さらに、一例として下記の条件で残留電荷の除
去を行った。 Ｎ2 流量 ５０ ＳＣＣＭ ガス圧 ０．６７ Ｐａ マイクロ波パワー １２００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ０ Ｗ ウェハ温度 −３０ ℃ 放電時間 １５ 秒 内部電極への直流電圧 ＋１００ Ｖ（最初の０．２秒
間） ０ Ｖ（残る１４．８秒間） 本実施例では、先のエッチング工程でＣＣｌx ポリマー
による側壁保護効果を利用しているが、このとき形成さ
れる側壁保護膜（図示せず。）はパターン側壁面に均一
な厚さに付着している訳ではない。したがって、仮に排
気工程を省略して残留電荷除去を行うと、側壁保護膜の
薄い部分から等方性エッチングが進行し、下層レジスト
・パターン３０ａの断面形状が複雑に劣化し易い。
【００５５】しかし、本実施例により、下層レジスト・
パターン３０ａの異方性形状を良好に維持しながら、残
留電荷を除去することができた。
パターン３０ａの異方性形状を良好に維持しながら、残
留電荷を除去することができた。
【００５６】実施例３ 本実施例では、エッチングに用いたＯ2 を、Ｈｅで置換
しながら排気した例である。まず、実施例１と同じ条件
でＯ2 を用いて下層レジスト層３０をエッチングした
後、一例として下記の条件で排気／置換を行った。
しながら排気した例である。まず、実施例１と同じ条件
でＯ2 を用いて下層レジスト層３０をエッチングした
後、一例として下記の条件で排気／置換を行った。
【００５７】 Ｈｅ流量 ５０ ＳＣＣＭ ガス圧 ０．６７ Ｐａ マイクロ波パワー ０ Ｗ ＲＦバイアス・パワー ０ Ｗ ウェハ温度 −５０ ℃ 排気時間 ２ 秒 本実施例では、Ｏ2 の排気とＨｅによる置換を同時に行
うことにより、排気時間を２秒に短縮することができ、
スループットの低下を最小限に抑えることができた。
うことにより、排気時間を２秒に短縮することができ、
スループットの低下を最小限に抑えることができた。
【００５８】次に、一例として下記の条件で放電を行っ
た。 マイクロ波パワー １２００ Ｗ（２．４５ ＧＨ
ｚ） 放電時間 １５ 秒 これにより、残留電荷をほぼ完全に除去すると共に、処
理チャンバ内部のクリーニングも行うことができた。
た。 マイクロ波パワー １２００ Ｗ（２．４５ ＧＨ
ｚ） 放電時間 １５ 秒 これにより、残留電荷をほぼ完全に除去すると共に、処
理チャンバ内部のクリーニングも行うことができた。
【００５９】実施例４ 本実施例では、より高度な形状制御を目的として、残留
電荷除去工程において堆積性のＣＨ2 Ｆ2 ガスを用い
た。このプロセスを、図３を参照しながら説明する。ま
ず、実施例１と同じ条件でＯ2 を用いて下層レジスト層
３０のエッチングおよびＯ2 の排気を行った。ただし、
ここまでの段階ではスイッチ１１のＯＦＦ操作と排気操
作とのタイミングに依存して、図３（ａ）に示されるよ
うに、ごく僅かにアンダカットを生じた下層レジスト・
パターン３０ｂが形成されている。このアンダカット
は、中間層パターン３１のエッジ部から約０．０２μｍ
内側へ後退する形で発生している。
電荷除去工程において堆積性のＣＨ2 Ｆ2 ガスを用い
た。このプロセスを、図３を参照しながら説明する。ま
ず、実施例１と同じ条件でＯ2 を用いて下層レジスト層
３０のエッチングおよびＯ2 の排気を行った。ただし、
ここまでの段階ではスイッチ１１のＯＦＦ操作と排気操
作とのタイミングに依存して、図３（ａ）に示されるよ
うに、ごく僅かにアンダカットを生じた下層レジスト・
パターン３０ｂが形成されている。このアンダカット
は、中間層パターン３１のエッジ部から約０．０２μｍ
内側へ後退する形で発生している。
【００６０】そこで、一例として下記の条件で残留電荷
除去を行うと共に、上記下層レジスト・パターン３０ｂ
の断面形状の補正を行った。 ＣＨ2 Ｆ2 流量 １０ ＳＣＣＭ ガス圧 ０．６７ Ｐａ マイクロ波パワー １２００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ０ Ｗ ウェハ温度 −５０ ℃ 排気時間 １０ 秒 この放電により、プラズマ中に生成したＣＦx ポリマー
３２が、無バイアス条件下でウェハの全面に約０．０２
〜０．０３μｍの厚さに堆積した。この堆積厚さは、上
記のアンダカット埋めてパターン側壁面を平坦化するに
十分であり、図３（ｂ）に示されるように下層レジスト
・パターン３０ｂの断面形状が補正された。なお、２層
目ポリサイド膜２９の露出面上に堆積したＣＦx ポリマ
ー３２は、厚さが上述の程度で薄いことから、後工程で
この２層目ポリサイド膜２９をエッチングしてビット線
加工を行う前に容易に除去することができる。
除去を行うと共に、上記下層レジスト・パターン３０ｂ
の断面形状の補正を行った。 ＣＨ2 Ｆ2 流量 １０ ＳＣＣＭ ガス圧 ０．６７ Ｐａ マイクロ波パワー １２００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ０ Ｗ ウェハ温度 −５０ ℃ 排気時間 １０ 秒 この放電により、プラズマ中に生成したＣＦx ポリマー
３２が、無バイアス条件下でウェハの全面に約０．０２
〜０．０３μｍの厚さに堆積した。この堆積厚さは、上
記のアンダカット埋めてパターン側壁面を平坦化するに
十分であり、図３（ｂ）に示されるように下層レジスト
・パターン３０ｂの断面形状が補正された。なお、２層
目ポリサイド膜２９の露出面上に堆積したＣＦx ポリマ
ー３２は、厚さが上述の程度で薄いことから、後工程で
この２層目ポリサイド膜２９をエッチングしてビット線
加工を行う前に容易に除去することができる。
【００６１】実施例５ 本実施例では、ポリサイド・ゲート電極加工において、
ジャストエッチング終了後、このジャストエッチングで
用いられたエッチング・ガスの排気／置換を数回に分け
て行う（サイクル・パージ）ことにより、排気／置換効
率を高めた。このときのエッチング・プロセスを、図５
を参照しながら説明する。
ジャストエッチング終了後、このジャストエッチングで
用いられたエッチング・ガスの排気／置換を数回に分け
て行う（サイクル・パージ）ことにより、排気／置換効
率を高めた。このときのエッチング・プロセスを、図５
を参照しながら説明する。
【００６２】本実施例でエッチング・サンプルとして用
いたウェハは、図５（ａ）に示されるように、単結晶シ
リコン基板４１上に薄いゲート酸化膜４２を介してポリ
サイド膜４５が積層され、さらにこのポリサイド膜４５
の上にレジスト・パターン４６が所定の形状に形成され
たものである。上記ポリサイド膜４５は、下層側から順
に、厚さ約１００ｎｍの多結晶シリコン層４３と厚さ約
１００ｎｍのＷＳｉx層４４とが積層されたものであ
る。
いたウェハは、図５（ａ）に示されるように、単結晶シ
リコン基板４１上に薄いゲート酸化膜４２を介してポリ
サイド膜４５が積層され、さらにこのポリサイド膜４５
の上にレジスト・パターン４６が所定の形状に形成され
たものである。上記ポリサイド膜４５は、下層側から順
に、厚さ約１００ｎｍの多結晶シリコン層４３と厚さ約
１００ｎｍのＷＳｉx層４４とが積層されたものであ
る。
【００６３】このウェハをＲＦバイアス印加型の有磁場
マイクロ波プラズマ・エッチング装置にセットし、一例
として下記の条件により上記ポリサイド膜４５をジャス
トエッチングした。 ＳＦ6 流量 ３０ ＳＣＣＭ ＨＢｒ流量 ２０ ＳＣＣＭ ガス圧 １．３ Ｐａ マイクロ波パワー ９００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ２００ Ｗ（４００ ｋＨ
ｚ） ウェハ温度 −４０ ℃ このジャストエッチングは、図５（ｂ）に示されるよう
に下地のゲート酸化膜４２が露出する直前で終了した。
マイクロ波プラズマ・エッチング装置にセットし、一例
として下記の条件により上記ポリサイド膜４５をジャス
トエッチングした。 ＳＦ6 流量 ３０ ＳＣＣＭ ＨＢｒ流量 ２０ ＳＣＣＭ ガス圧 １．３ Ｐａ マイクロ波パワー ９００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ２００ Ｗ（４００ ｋＨ
ｚ） ウェハ温度 −４０ ℃ このジャストエッチングは、図５（ｂ）に示されるよう
に下地のゲート酸化膜４２が露出する直前で終了した。
【００６４】この工程では、Ｆ* による高速性エッチン
グ、およびＢｒ* による高選択エッチングが、Ｓ
Ｆx + ，Ｂｒ+ 等のイオンの入射エネルギーにアシスト
される機構で進行した。また、ウェハが低温冷却されて
いることから、パターン側壁面上には蒸気圧の低いＳｉ
Ｂｒx が堆積し、図示されない側壁保護膜が形成され
た。なお、図中、エッチングにより形成されたパターン
は、もとの材料層の符号に添字ａを付して表した。
グ、およびＢｒ* による高選択エッチングが、Ｓ
Ｆx + ，Ｂｒ+ 等のイオンの入射エネルギーにアシスト
される機構で進行した。また、ウェハが低温冷却されて
いることから、パターン側壁面上には蒸気圧の低いＳｉ
Ｂｒx が堆積し、図示されない側壁保護膜が形成され
た。なお、図中、エッチングにより形成されたパターン
は、もとの材料層の符号に添字ａを付して表した。
【００６５】このように、元来、高選択加工が可能なガ
ス組成ではあるが、それでもなおこのままオーバーエッ
チングを行うと、残留するＦ* により下地選択性や形状
異方性、特に下層側の多結晶シリコン・パターン４３ａ
の形状異方性が劣化する虞れがある。そこで一例とし
て、下記の条件でサイクル・パージを行った。
ス組成ではあるが、それでもなおこのままオーバーエッ
チングを行うと、残留するＦ* により下地選択性や形状
異方性、特に下層側の多結晶シリコン・パターン４３ａ
の形状異方性が劣化する虞れがある。そこで一例とし
て、下記の条件でサイクル・パージを行った。
【００６６】 排気工程 ： 到達真空度１０-2Ｐａ以下 Ｈｅ置換工程： 流量 １００ ＳＣＣＭ ガス圧 ３ Ｐａ 置換時間 １０ 秒 これら排気工程とＨｅ置換工程とはそれぞれ交互に３回
繰り返し、総所要時間はおおよそ１分であった。これに
より、図５（ｃ）に示されるように、気相中に存在する
化学種はほぼＨｅのみとなった。
繰り返し、総所要時間はおおよそ１分であった。これに
より、図５（ｃ）に示されるように、気相中に存在する
化学種はほぼＨｅのみとなった。
【００６７】この後、一例として下記の条件でポリサイ
ド膜４５のオーバーエッチングを行った。 ＨＢｒ流量 ５０ ＳＣＣＭ ガス圧 １．３ Ｐａ マイクロ波パワー ９００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー １５ Ｗ（４００ ｋＨ
ｚ） ウェハ温度 −４０ ℃ この工程では、気相中からＦ* がほぼ完全に除去された
ことにより、図５（ｄ）に示されるように良好な異方性
形状を有するゲート電極４５ａを形成することができ
た。また、この工程の主エッチング種がＢｒ* であり、
かつＲＦバイアス・パワーが低減されていることによ
り、下地のＳｉＯ2 層間絶縁膜２６に対して１００以上
もの高い選択比を達成することができた。
ド膜４５のオーバーエッチングを行った。 ＨＢｒ流量 ５０ ＳＣＣＭ ガス圧 １．３ Ｐａ マイクロ波パワー ９００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー １５ Ｗ（４００ ｋＨ
ｚ） ウェハ温度 −４０ ℃ この工程では、気相中からＦ* がほぼ完全に除去された
ことにより、図５（ｄ）に示されるように良好な異方性
形状を有するゲート電極４５ａを形成することができ
た。また、この工程の主エッチング種がＢｒ* であり、
かつＲＦバイアス・パワーが低減されていることによ
り、下地のＳｉＯ2 層間絶縁膜２６に対して１００以上
もの高い選択比を達成することができた。
【００６８】実施例６ 本実施例では、実施例５で行ったサイクル・パージの変
形例として、Ｈｅ放電を行った。まず、実施例５と同様
にポリサイド膜４５をジャストエッチングした後、一例
として下記の条件でサイクル・パージを行った。
形例として、Ｈｅ放電を行った。まず、実施例５と同様
にポリサイド膜４５をジャストエッチングした後、一例
として下記の条件でサイクル・パージを行った。
【００６９】 排気工程 ： 到達真空度１０-2Ｐａ以下 Ｈｅ放電工程： 流量 １００ ＳＣ
ＣＭ ガス圧 ２ Ｐａ マイクロ波パワー １２００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ０ Ｗ ウェハ温度 −４０ ℃ 放電時間 １０ 秒 これら排気工程とＨｅ放電工程とはそれぞれ交互に３回
繰り返し、総所要時間はおおよそ１分であった。これに
より、図５（ｃ）に示されるように、気相中に存在する
化学種はほぼＨｅ* のみとなった。
ＣＭ ガス圧 ２ Ｐａ マイクロ波パワー １２００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ０ Ｗ ウェハ温度 −４０ ℃ 放電時間 １０ 秒 これら排気工程とＨｅ放電工程とはそれぞれ交互に３回
繰り返し、総所要時間はおおよそ１分であった。これに
より、図５（ｃ）に示されるように、気相中に存在する
化学種はほぼＨｅ* のみとなった。
【００７０】ここで、上記の排気と置換がどの程度進行
しているかは、Ｆ* の発光スペクトルをモニタすること
によりｉｎ ｓｉｔｕに確認した。発光スペクトルを図
６に示す。Ｆ* に由来する発光ピークは６３４．８ｎ
ｍ，７６０．７ｎｍ，７７５ほ５ｎｍ等に観測される
が、これらのピークが消滅するか、あるいはピーク高
さ、すなわち発光強度がバックグラウンド値と同等にな
った時点でサイクル・パージを終了した。この後、実施
例５と同様にオーバーエッチングを行い、高選択・高異
方性加工を行うことができた。
しているかは、Ｆ* の発光スペクトルをモニタすること
によりｉｎ ｓｉｔｕに確認した。発光スペクトルを図
６に示す。Ｆ* に由来する発光ピークは６３４．８ｎ
ｍ，７６０．７ｎｍ，７７５ほ５ｎｍ等に観測される
が、これらのピークが消滅するか、あるいはピーク高
さ、すなわち発光強度がバックグラウンド値と同等にな
った時点でサイクル・パージを終了した。この後、実施
例５と同様にオーバーエッチングを行い、高選択・高異
方性加工を行うことができた。
【００７１】以上、本発明を６例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、本発明を適用可能なプロセス
は、上述の下層レジスト層やポリサイド膜のエッチング
に限られず、前工程の残留ガスにより選択性や異方性が
劣化する虞れのあるプロセスであれば他のプロセスであ
っても構わない。
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。たとえば、本発明を適用可能なプロセス
は、上述の下層レジスト層やポリサイド膜のエッチング
に限られず、前工程の残留ガスにより選択性や異方性が
劣化する虞れのあるプロセスであれば他のプロセスであ
っても構わない。
【００７２】その他、ウェハの構成、エッチング条件、
排気条件、使用する装置の種類、エッチング・ガスや不
活性ガスの組成等が適宜変更可能であることは、言うま
でもない。
排気条件、使用する装置の種類、エッチング・ガスや不
活性ガスの組成等が適宜変更可能であることは、言うま
でもない。
【００７３】
【発明の効果】以上の説明からも明らかなように、本発
明ではプラズマ装置の同一チャンバ内で異なる種類の処
理が連続して行われるケースにおいて、前のプラズマ処
理に用いた処理ガスの影響を次工程処理に及ぼさず、次
工程処理の信頼性を高めることが可能となる。これによ
り、具体的には単極式静電チャックの残留電荷除去時、
あるいはオーバーエッチング時における選択性や異方性
の劣化防止等が可能となる。
明ではプラズマ装置の同一チャンバ内で異なる種類の処
理が連続して行われるケースにおいて、前のプラズマ処
理に用いた処理ガスの影響を次工程処理に及ぼさず、次
工程処理の信頼性を高めることが可能となる。これによ
り、具体的には単極式静電チャックの残留電荷除去時、
あるいはオーバーエッチング時における選択性や異方性
の劣化防止等が可能となる。
【００７４】本発明は、微細なデザイン・ルールにもと
づいて設計され、高集積度，高性能を有する半導体装置
の製造において極めて有効である。
づいて設計され、高集積度，高性能を有する半導体装置
の製造において極めて有効である。
【図１】本発明を適用した一実施例におけるプロセス・
シーケンスを説明するための模式的断面図であり、
（ａ）はエッチング工程、（ｂ）は排気工程、（ｃ）は
逆極性の直流電圧印加とＨｅプラズマによる残留電荷除
去工程、（ｄ）はＨｅプラズマによる残留電荷除去工程
をそれぞれ表す。
シーケンスを説明するための模式的断面図であり、
（ａ）はエッチング工程、（ｂ）は排気工程、（ｃ）は
逆極性の直流電圧印加とＨｅプラズマによる残留電荷除
去工程、（ｄ）はＨｅプラズマによる残留電荷除去工程
をそれぞれ表す。
【図２】ＳＲＡＭのビット線加工用のエッチング・マス
クの形成を想定した３層レジスト・プロセスの一例をそ
の工程順にしたがって示す概略断面図であり、（ａ）は
エッチング前のウェハの状態、（ｂ）は下層レジスト・
パターンが形成された状態をそれぞれ表す。
クの形成を想定した３層レジスト・プロセスの一例をそ
の工程順にしたがって示す概略断面図であり、（ａ）は
エッチング前のウェハの状態、（ｂ）は下層レジスト・
パターンが形成された状態をそれぞれ表す。
【図３】ＳＲＡＭのビット線加工用のエッチング・マス
クの形成を想定した３層レジスト・プロセスの他の例を
その工程順にしたがって示す概略断面図であり、（ａ）
は中間層パターンの下にわずかにアンダカットを生じな
がら下層レジスト・パターンが形成された状態、（ｂ）
は残留電荷除去工程でＣＦx ポリマーを生成させること
により、下層レジスト・パターンの断面形状が補正され
た状態をそれぞれ表す。
クの形成を想定した３層レジスト・プロセスの他の例を
その工程順にしたがって示す概略断面図であり、（ａ）
は中間層パターンの下にわずかにアンダカットを生じな
がら下層レジスト・パターンが形成された状態、（ｂ）
は残留電荷除去工程でＣＦx ポリマーを生成させること
により、下層レジスト・パターンの断面形状が補正され
た状態をそれぞれ表す。
【図４】ＳＲＡＭのビット線加工用のエッチング・マス
クの形成を想定した３層レジスト・プロセスの比較例に
おいて、中間層パターンの下に大きくアンダカットを生
じながら下層レジスト・パターンが形成された状態を表
す概略断面図である。
クの形成を想定した３層レジスト・プロセスの比較例に
おいて、中間層パターンの下に大きくアンダカットを生
じながら下層レジスト・パターンが形成された状態を表
す概略断面図である。
【図５】ポリサイド・ゲート電極加工の一プロセス例を
その工程順にしたがって示す概略断面図であり、（ａ）
はエッチング前のウェハの状態、（ｂ）はポリサイド膜
がジャストエッチングされた状態、（ｃ）はエッチング
・ガスが排気／置換された状態、（ｄ）はポリサイド膜
がオーバーエッチングされた状態をそれぞれ表す。
その工程順にしたがって示す概略断面図であり、（ａ）
はエッチング前のウェハの状態、（ｂ）はポリサイド膜
がジャストエッチングされた状態、（ｃ）はエッチング
・ガスが排気／置換された状態、（ｄ）はポリサイド膜
がオーバーエッチングされた状態をそれぞれ表す。
【図６】図５（ｃ）の排気／置換工程で放電を行った場
合に観測される発光スペクトルを示すチャートである。
合に観測される発光スペクトルを示すチャートである。
【図７】従来の残留電荷除去シーケンスを説明する模式
的断面図であり、（ａ）はエッチング工程、（ｂ）は逆
極性の直流電圧印加と残留ガス・プラズマによる残留電
荷除去工程、（ｃ）はＡｒプラズマによる残留電荷除去
工程をそれぞれ表す。
的断面図であり、（ａ）はエッチング工程、（ｂ）は逆
極性の直流電圧印加と残留ガス・プラズマによる残留電
荷除去工程、（ｃ）はＡｒプラズマによる残留電荷除去
工程をそれぞれ表す。
１ ・・・単極式静電チャック ２ ・・・絶縁部材 ３ ・・・内部電極 ４ ・・・ウェハ ５ ・・・ウェハ・ステージ ８ ・・・切り替えスイッチ ９，１０ ・・・直流電源 １１ ・・・スイッチ １３ ・・・ＲＦ電源 ２９ ・・・２層目ポリサイド膜 ３０ ・・・下層レジスト層 ３０ａ，３０ｂ・・・下層レジスト・パターン ３１ ・・・中間層パターン ３０ ・・・下層レジスト層 ４２ ・・・ゲート酸化膜 ４５ ・・・ポリサイド膜 ４５ａ ・・・ゲート電極
Claims (8)
- 【請求項１】 プラズマ装置の処理チャンバ内で処理ガ
スを放電解離して生成させたプラズマを用い、該処理チ
ャンバ内に保持されたウェハに対して所定のプラズマ処
理を行った後、同一処理チャンバ内で放電条件を変化さ
せて次工程処理を行う半導体装置の製造方法において、 前記所定のプラズマ処理と前記次工程処理との間に、前
記処理ガスを排気する工程を設けることを特徴とする半
導体装置の製造方法。 - 【請求項２】 プラズマ装置の処理チャンバ内で処理ガ
スを放電解離して生成させたプラズマを用い、該処理チ
ャンバ内に保持されたウェハに対して所定のプラズマ処
理を行った後、同一処理チャンバ内で放電条件を変化さ
せて次工程処理を行う半導体装置の製造方法において、 前記所定のプラズマ処理と前記次工程処理との間に、前
記処理ガスを排気しながら前記所定のプラズマ処理の結
果に実質的に影響を与えない不活性ガスを前記処理チャ
ンバ内へ導入する工程を設けることを特徴とする半導体
装置の製造方法。 - 【請求項３】 プラズマ装置の処理チャンバ内で処理ガ
スを放電解離して生成させたプラズマを用い、該処理チ
ャンバ内に保持されたウェハに対して所定のプラズマ処
理を行った後、同一処理チャンバ内で放電条件を変化さ
せて次工程処理を行う半導体装置の製造方法において、 前記所定のプラズマ処理と前記次工程処理との間に、前
記処理ガスを排気する第１の工程と、前記所定のプラズ
マ処理の結果に実質的に影響を与えない不活性ガスを前
記処理チャンバ内へ導入する第２の工程とを少なくとも
１回ずつ設けることを特徴とする半導体装置の製造方
法。 - 【請求項４】 前記不活性ガスの導入後には放電を行う
ことを特徴とする請求項２または請求項３記載の半導体
装置の製造方法。 - 【請求項５】 前記処理ガスの排気状態は、この処理ガ
スが放電解離条件下で生成し得る化学種の発光スペクト
ルにもとづいてモニタすることを特徴とする請求項４記
載の半導体装置の製造方法。 - 【請求項６】 前記所定のプラズマ処理は前記処理チャ
ンバ内で単極式静電チャックを備えたウェハ・ステージ
上に保持された前記ウェハに対するドライエッチングで
あり、前記次工程処理はこの単極式静電チャックの残留
電荷除去であることを特徴とする請求項１ないし請求項
５のいずれか１項に記載の半導体装置の製造方法。 - 【請求項７】 前記次工程処理では、堆積性ガスを放電
解離させて生成するプラズマを用いて前記単極式静電チ
ャックの残留電荷除去を行うことを特徴とする請求項６
記載の半導体装置の製造方法。 - 【請求項８】 前記所定のプラズマ処理は前記ウェハ上
の被エッチング材料層を実施的にその層厚分だけエッチ
ングするジャストエッチングであり、前記次工程処理は
前記被エッチング材料層の残余部をエッチングするオー
バーエッチングであることを特徴とする請求項１ないし
請求項５のいずれか１項に記載の半導体装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32574992A JP3259380B2 (ja) | 1992-12-04 | 1992-12-04 | 半導体装置の製造方法 |
| US08/156,902 US5378311A (en) | 1992-12-04 | 1993-11-24 | Method of producing semiconductor device |
| KR1019930026003A KR100268513B1 (ko) | 1992-12-04 | 1993-12-01 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32574992A JP3259380B2 (ja) | 1992-12-04 | 1992-12-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177091A true JPH06177091A (ja) | 1994-06-24 |
| JP3259380B2 JP3259380B2 (ja) | 2002-02-25 |
Family
ID=18180220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32574992A Expired - Lifetime JP3259380B2 (ja) | 1992-12-04 | 1992-12-04 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5378311A (ja) |
| JP (1) | JP3259380B2 (ja) |
| KR (1) | KR100268513B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858879A (en) * | 1997-06-06 | 1999-01-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for etching metal lines with enhanced profile control |
| JP2008205436A (ja) * | 2007-01-26 | 2008-09-04 | Toshiba Corp | 微細構造体の製造方法 |
| JP2016051846A (ja) * | 2014-09-01 | 2016-04-11 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
| JP2017147381A (ja) * | 2016-02-19 | 2017-08-24 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0170456B1 (ko) | 1993-07-16 | 1999-03-30 | 세끼사와 다까시 | 반도체 장치 및 그 제조방법 |
| JP3257180B2 (ja) * | 1993-09-21 | 2002-02-18 | ソニー株式会社 | 成膜方法 |
| DE19502777A1 (de) * | 1994-02-22 | 1995-08-24 | Siemens Ag | Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite |
| TW293231B (ja) * | 1994-04-27 | 1996-12-11 | Aneruba Kk | |
| JP3360461B2 (ja) * | 1995-01-31 | 2002-12-24 | ソニー株式会社 | メタル成膜工程の前処理方法 |
| US5605603A (en) * | 1995-03-29 | 1997-02-25 | International Business Machines Corporation | Deep trench process |
| US5997962A (en) * | 1995-06-30 | 1999-12-07 | Tokyo Electron Limited | Plasma process utilizing an electrostatic chuck |
| TW283250B (en) * | 1995-07-10 | 1996-08-11 | Watkins Johnson Co | Plasma enhanced chemical processing reactor and method |
| US5763327A (en) * | 1995-11-08 | 1998-06-09 | Advanced Micro Devices, Inc. | Integrated arc and polysilicon etching process |
| US6902683B1 (en) * | 1996-03-01 | 2005-06-07 | Hitachi, Ltd. | Plasma processing apparatus and plasma processing method |
| JP3163973B2 (ja) * | 1996-03-26 | 2001-05-08 | 日本電気株式会社 | 半導体ウエハ・チャック装置及び半導体ウエハの剥離方法 |
| US5950106A (en) * | 1996-05-14 | 1999-09-07 | Advanced Micro Devices, Inc. | Method of patterning a metal substrate using spin-on glass as a hard mask |
| KR100267784B1 (ko) * | 1996-12-26 | 2001-04-02 | 김영환 | 정전척의 정전력 회복방법 |
| US5882535A (en) * | 1997-02-04 | 1999-03-16 | Micron Technology, Inc. | Method for forming a hole in a semiconductor device |
| US6286451B1 (en) * | 1997-05-29 | 2001-09-11 | Applied Materials, Inc. | Dome: shape and temperature controlled surfaces |
| US6297167B1 (en) * | 1997-09-05 | 2001-10-02 | Advanced Micro Devices, Inc. | In-situ etch of multiple layers during formation of local interconnects |
| US6872322B1 (en) | 1997-11-12 | 2005-03-29 | Applied Materials, Inc. | Multiple stage process for cleaning process chambers |
| US6797188B1 (en) | 1997-11-12 | 2004-09-28 | Meihua Shen | Self-cleaning process for etching silicon-containing material |
| US6322714B1 (en) * | 1997-11-12 | 2001-11-27 | Applied Materials Inc. | Process for etching silicon-containing material on substrates |
| US6136211A (en) | 1997-11-12 | 2000-10-24 | Applied Materials, Inc. | Self-cleaning etch process |
| KR100521120B1 (ko) * | 1998-02-13 | 2005-10-12 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체소자의 표면처리방법 및 장치 |
| US6744346B1 (en) | 1998-02-27 | 2004-06-01 | Micron Technology, Inc. | Electronic device workpieces, methods of semiconductor processing and methods of sensing temperature of an electronic device workpiece |
| US6159860A (en) * | 1998-07-17 | 2000-12-12 | Advanced Micro Devices, Inc. | Method for etching layers on a semiconductor wafer in a single etching chamber |
| US6967497B1 (en) * | 1998-08-21 | 2005-11-22 | Micron Technology, Inc. | Wafer processing apparatuses and electronic device workpiece processing apparatuses |
| US6229322B1 (en) * | 1998-08-21 | 2001-05-08 | Micron Technology, Inc. | Electronic device workpiece processing apparatus and method of communicating signals within an electronic device workpiece processing apparatus |
| US6527968B1 (en) * | 2000-03-27 | 2003-03-04 | Applied Materials Inc. | Two-stage self-cleaning silicon etch process |
| US6440864B1 (en) | 2000-06-30 | 2002-08-27 | Applied Materials Inc. | Substrate cleaning process |
| US6544895B1 (en) * | 2000-08-17 | 2003-04-08 | Micron Technology, Inc. | Methods for use of pulsed voltage in a plasma reactor |
| US6485572B1 (en) * | 2000-08-28 | 2002-11-26 | Micron Technology, Inc. | Use of pulsed grounding source in a plasma reactor |
| US6554004B1 (en) | 2000-11-07 | 2003-04-29 | Motorola, Inc. | Method for removing etch residue resulting from a process for forming a via |
| US6905800B1 (en) | 2000-11-21 | 2005-06-14 | Stephen Yuen | Etching a substrate in a process zone |
| US6692903B2 (en) | 2000-12-13 | 2004-02-17 | Applied Materials, Inc | Substrate cleaning apparatus and method |
| US6852242B2 (en) | 2001-02-23 | 2005-02-08 | Zhi-Wen Sun | Cleaning of multicompositional etchant residues |
| EP1321977A1 (en) * | 2001-12-17 | 2003-06-25 | AMI Semiconductor Belgium BVBA | Method for reducing residual electric charge created by a previous process step on a conductive structure |
| JP2005516405A (ja) * | 2002-01-25 | 2005-06-02 | 東京エレクトロン株式会社 | 超臨界二酸化炭素プロセス中の汚染物の形成を低減する方法 |
| US20050227187A1 (en) * | 2002-03-04 | 2005-10-13 | Supercritical Systems Inc. | Ionic fluid in supercritical fluid for semiconductor processing |
| US7387868B2 (en) * | 2002-03-04 | 2008-06-17 | Tokyo Electron Limited | Treatment of a dielectric layer using supercritical CO2 |
| US20060102282A1 (en) * | 2004-11-15 | 2006-05-18 | Supercritical Systems, Inc. | Method and apparatus for selectively filtering residue from a processing chamber |
| US20060186088A1 (en) * | 2005-02-23 | 2006-08-24 | Gunilla Jacobson | Etching and cleaning BPSG material using supercritical processing |
| US20060226117A1 (en) * | 2005-03-29 | 2006-10-12 | Bertram Ronald T | Phase change based heating element system and method |
| US7442636B2 (en) * | 2005-03-30 | 2008-10-28 | Tokyo Electron Limited | Method of inhibiting copper corrosion during supercritical CO2 cleaning |
| US7399708B2 (en) * | 2005-03-30 | 2008-07-15 | Tokyo Electron Limited | Method of treating a composite spin-on glass/anti-reflective material prior to cleaning |
| US20060219268A1 (en) * | 2005-03-30 | 2006-10-05 | Gunilla Jacobson | Neutralization of systemic poisoning in wafer processing |
| US20060225769A1 (en) * | 2005-03-30 | 2006-10-12 | Gentaro Goshi | Isothermal control of a process chamber |
| US20060223899A1 (en) * | 2005-03-30 | 2006-10-05 | Hillman Joseph T | Removal of porogens and porogen residues using supercritical CO2 |
| US20070000519A1 (en) * | 2005-06-30 | 2007-01-04 | Gunilla Jacobson | Removal of residues for low-k dielectric materials in wafer processing |
| US20070211402A1 (en) * | 2006-03-08 | 2007-09-13 | Tokyo Electron Limited | Substrate processing apparatus, substrate attracting method, and storage medium |
| US20080124485A1 (en) * | 2006-11-27 | 2008-05-29 | United Microelectronics Corp. | Method of successively depositing multi-film releasing plasma charge |
| US8118946B2 (en) * | 2007-11-30 | 2012-02-21 | Wesley George Lau | Cleaning process residues from substrate processing chamber components |
| JP2010040822A (ja) * | 2008-08-06 | 2010-02-18 | Tokyo Electron Ltd | 静電吸着装置の除電処理方法、基板処理装置、及び記憶媒体 |
| CN105103274B (zh) * | 2014-02-28 | 2016-12-14 | 株式会社爱发科 | 等离子体蚀刻方法、等离子体蚀刻装置、等离子体处理方法及等离子体处理装置 |
| JP6194515B2 (ja) * | 2014-06-30 | 2017-09-13 | 豊田合成株式会社 | サファイア基板の製造方法およびｉｉｉ族窒化物半導体発光素子の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0478133A (ja) * | 1990-07-20 | 1992-03-12 | Tokyo Electron Ltd | プラズマ処理装置 |
-
1992
- 1992-12-04 JP JP32574992A patent/JP3259380B2/ja not_active Expired - Lifetime
-
1993
- 1993-11-24 US US08/156,902 patent/US5378311A/en not_active Expired - Lifetime
- 1993-12-01 KR KR1019930026003A patent/KR100268513B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5858879A (en) * | 1997-06-06 | 1999-01-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for etching metal lines with enhanced profile control |
| JP2008205436A (ja) * | 2007-01-26 | 2008-09-04 | Toshiba Corp | 微細構造体の製造方法 |
| JP2016051846A (ja) * | 2014-09-01 | 2016-04-11 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
| JP2017147381A (ja) * | 2016-02-19 | 2017-08-24 | 株式会社日立ハイテクノロジーズ | プラズマ処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3259380B2 (ja) | 2002-02-25 |
| KR100268513B1 (ko) | 2000-11-01 |
| US5378311A (en) | 1995-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3259380B2 (ja) | 半導体装置の製造方法 | |
| US10629473B2 (en) | Footing removal for nitride spacer | |
| US6136211A (en) | Self-cleaning etch process | |
| US6235640B1 (en) | Techniques for forming contact holes through to a silicon layer of a substrate | |
| JPH0982687A (ja) | 半導体装置の製造方法 | |
| KR20020070255A (ko) | 플라즈마 에칭 챔버에 대한 다단계 세정 | |
| JP3277394B2 (ja) | 半導体装置の製造方法 | |
| JPH0950986A (ja) | 接続孔の形成方法 | |
| WO2006057236A1 (ja) | 基板処理方法および半導体装置の製造方法 | |
| US5849641A (en) | Methods and apparatus for etching a conductive layer to improve yield | |
| JP4008352B2 (ja) | 絶縁膜のエッチング方法 | |
| US6020111A (en) | Method of manufacturing semiconductor device with patterned lamination of Si film and metal film | |
| EP1042791B1 (en) | Improved techniques for etching with a photoresist mask | |
| KR20020041447A (ko) | 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술 | |
| JPH0729879A (ja) | 半導体装置の製造方法 | |
| JP3319083B2 (ja) | プラズマ処理方法 | |
| US5968278A (en) | High aspect ratio contact | |
| KR20040035596A (ko) | 드라이 에칭 방법 | |
| JP2009076711A (ja) | 半導体装置の製造方法 | |
| JP4216922B2 (ja) | 酸化膜のエッチング方法 | |
| JPH0774147A (ja) | ドライエッチング方法およびドライエッチング装置 | |
| JP2001156041A (ja) | 半導体装置の製造方法及びその製造装置 | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| JP3351003B2 (ja) | 半導体装置の製造方法 | |
| JP3297963B2 (ja) | プラズマエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |