DE19502777A1 - Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite - Google Patents

Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite

Info

Publication number
DE19502777A1
DE19502777A1 DE19502777A DE19502777A DE19502777A1 DE 19502777 A1 DE19502777 A1 DE 19502777A1 DE 19502777 A DE19502777 A DE 19502777A DE 19502777 A DE19502777 A DE 19502777A DE 19502777 A1 DE19502777 A1 DE 19502777A1
Authority
DE
Germany
Prior art keywords
disc
etching
process chamber
front side
pane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19502777A
Other languages
English (en)
Inventor
Josef Dipl Phys Mathuni
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19502777A priority Critical patent/DE19502777A1/de
Priority to JP5499295A priority patent/JPH07307335A/ja
Priority to TW084101623A priority patent/TW295688B/zh
Priority to EP19950102508 priority patent/EP0668609B1/de
Priority to KR1019950003426A priority patent/KR100392919B1/ko
Priority to DE59511107T priority patent/DE59511107D1/de
Publication of DE19502777A1 publication Critical patent/DE19502777A1/de
Priority to US08/764,703 priority patent/US6013136A/en
Priority to US09/470,309 priority patent/US6152073A/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von hochintegrierten Schaltungen auf einem Halbleitersubstrat, bei dem eine Scheibe aus Halbleitermaterial bei mindestens einem Abscheideprozeß von beiden Seiten beschichtet wird und bei dem anschließend die Beschichtung auf der Scheibenrück­ seite durch eine bei belackungsfreier Scheibenvorderseite durchgeführte Ätzung wieder entfernt wird.
Im Laufe des Herstellungsprozesses von Halbleiter-Bausteinen werden die üblicherweise aus Silizium bestehenden Scheiben immer wieder Abscheideprozessen unterzogen, bei denen die Scheiben verfahrensbedingt und/oder anlagenbedingt von beiden Seiten beschichtet werden. Im wesentlichen sind dies Oxida­ tionen (thermisches Oxid) sowie CVD (Chemical Vapor Deposi­ tion)-Prozesse (Poly-Si-dotiert und undotiert, Siliziumoxid, Siliziumnitrid). Da der Aufbau mehrerer verschiedener Schich­ ten auf der Wafer-Rückseite unerwünscht ist und zu Beein­ trächtigungen anderer Prozesse führen kann, werden im Laufe des gesamten Fertigungsprozesses Rückseiten-Ätzschritte durchgeführt. Dies geschieht üblicherweise dadurch, daß die Vorderseite ganzflächig belackt wird und anschließend die je­ weilige Schicht auf der Wafer-Rückseite mittels eines Naß- oder Trockenätzverfahrens wieder entfernt wird. Als Plas­ maätz-Equipment wird beispielsweise Tokuda CDE 7, CDE 8 oder Gasonics IPC verwendet. Danach muß der Lack auf der Scheiben­ vorderseite wieder entschichtet werden. Die bei dieser be­ kannten Art der Rückseiten-Ätzung auftretenden Zusatzschritte Belacken und Entlacken der Scheibenvorderseite erfordern Durchlaufzeit, Anlagenkapazität (Belackungsspur, Lackentschichtungsbecken bzw. O₂-Plasmastripper, Reinigung) sowie einen nicht unerheblichen Chemikalienverbrauch.
Inzwischen ist jedoch auch ein Ätzverfahren auf naßchemischer Basis bekannt geworden, das ohne Vorderseiten-Belackung aus­ kommt. Hersteller des entsprechenden Equipments (RST-100) ist die Firma SEZ, Villach. Bei diesem Verfahren werden die zum großen Teil bereits mit Strukturen versehenen Silizium-Schei­ ben mit dem Gesicht, also der Scheibenvorderseite, nach unten auf einem rotierenden Luftpolster schnell drehen gelassen, während von oben auf die Scheibenrückseite die naßchemische Ätzlösung fliegt. Durch die schnelle Drehung der Scheibe wird bewirkt, daß die Chemikalien über den Rand der Scheibenrück­ seite hinweg nach außen geschleudert werden und so nicht die Vorderseite angreifen können.
Dieses bekannte Verfahren ist jedoch mit erheblichen Proble­ men verbunden, da zum einen das Erfordernis, eine teilprozes­ sierte Silizium-Scheibe mit dem Gesicht nach unten und sicher vor Berührung und damit verbundener Beschädigung auf einem Luftpolster rotieren zu lassen, eine komplizierte und damit störanfällige Mechanik voraussetzt. Zum anderen wird in der Halbleiterherstellung das Beblasen der offenen Scheibenvor­ derseite normalerweise möglichst vermieden, um eine Partikel­ belastung durch Aufwirbelungsvorgänge zu verhindern. Darüber hinaus ist der Chemikalienverbrauch bei diesem bekannten Ver­ fahren naturgemäß sehr hoch, da wegen des Schleudervorgangs auf der Scheibenrückseite ein ständiges Nachfließen notwendig ist. Ein hoher Chemikalienverbrauch sollte aber schon aus Um­ weltschutzgründen vermieden werden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein gegenüber den genannten Nachteilen verbessertes Verfahren der eingangs genannten Art anzugeben, das also eine Scheiben- Rückseitenätzung ohne Vorderseiten Be- und Entlackung ermög­ licht.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß die Ätzung in einer Prozeßkammer der­ art erfolgt, daß die in einem Plasma erzeugten reaktiven Teilchen nur die Scheibenrückseite erreichen, während deren Vordringen zur Scheibenvorderseite durch ein schützendes Neu­ tralglas verhindert wird.
Weiterbildungen der Erfindung sind Gegenstand von Unteran­ sprüchen.
Im folgenden wird die Erfindung anhand eines Ausführungsbei­ spiels und der Figuren der Zeichnung, die, schematisch und geschnitten, verschiedene Abdichtungsausführungen einer zur Durchführung des erfindungsgemäßen Verfahrens geeigneten Ein­ zelscheiben-Ätzanlage zeigen, näher erläutert.
Erfindungsgemäß können die zu entfernenden Schichten auf der Scheibenrückseite insbesondere mit einem Mikrowellen- oder HF-angeregten Chemical Downstream Verfahren unter Verwendung von Fluor-Verbindungen geätzt werden, ohne daß der eigentli­ che Rückätzprozeß modifiziert werden müßte. Der Schutz der Scheibenvorderseite geschieht jedoch nicht mehr wie bisher durch Belacken und nachträgliches Entlacken, sondern über ein Neutralgas. Die Schutzwirkung des Neutralgases kann über ein geeignetes Design der Prozeßkammer und eine geeignete Prozeß­ führung unterstützt werden. Vorteilhaft beim erfindungsgemä­ ßen Verfahren ist vor allem auch die Möglichkeit, die Sili­ zium-Scheibe in ihrer natürlichen Lage, also mit dem Gesicht nach oben, nach bei Einzelscheiben-Ätzern üblichen Methoden vollautomatisch in die Prozeßkammer transportieren zu können.
In der Fig. 1 sind Teile eines Einzelscheiben-Ätzers schema­ tisch dargestellt, bei dem die durch Mikrowellen angeregten reaktiven Teilchen des eingelassenen Ätzgases 1 während des Rückseitenätzens von unten her an die Scheibenrückseite 2 ge­ langen. Sie können anschließend zusammen mit den Ätzprodukten beispielsweise über einen ringförmigen Spalt 3, der unter dem Scheibenrand angeordnet ist, abgesaugt werden. Während des Ätzvorganges wird die Scheibenoberseite durch ein nicht ätzendes Neutralgas geschützt. Es kann beispielsweise Stick­ stoff, aber auch das nicht angeregte Ätzgas selbst, bei­ spielsweise CF₄ oder NF₃, verwendet werden. Das Neutralgas kann beispielsweise, wie in der Fig. 1 dargestellt, über der Scheibenmitte eingelassen und über den Scheibenrand hinweg über eine Ringleitung 4 abgesaugt werden. Für die Schutzwir­ kung des Neutralgases ist eine Gasströmung jedoch nicht un­ bedingt erforderlich.
Es ist vorteilhaft, wenn der Druck im oberen Prozeßkammerteil 5 mindestens gleich hoch wie im unteren Prozeßkammerteil 6 gewählt wird. Einerseits wird dadurch ein unbeabsichtigtes Anheben der Scheibe verhindert, während gleichzeitig der Überdruck über der Scheibe bewirkt, daß im Falle von Undich­ tigkeiten im Auflagebereich 7 des Scheibenrandes eine Gas­ strömung immer von oben nach unten stattfindet. Dadurch wird ein Eindringen von angeregten Ätzteilchen in den oberen Pro­ zeßkammerteil 5 und damit ein Anätzen der Scheibenoberfläche verhindert. Das damit möglicherweise gegebene Eindringen von Neutralgas in den unteren Prozeßkammerteil 6 führt dagegen nur zu einer leichten Verdünnung des Ätzgases, was sich le­ diglich in einer geringfügigen Erhöhung der Inhomogenitäten der Ätzraten bemerkbar macht. Außerdem ist durch die Anbrin­ gung des Absaugspaltes 3 am Scheibenrand ein schnelles Weg­ pumpen des eingedrungenen Neutralgases gewährleistet. Aller­ dings sollte durch eine geeignete Profilanpassung der Aufla­ gefläche im Flat-Bereich der Scheibe, oder durch Abdichten auf Stoß, die Ausbildung von Undichtigkeiten möglichst unter­ drückt werden. Durch die in der Fig. 1 dargestellte Abschrä­ gung des Auflagebereichs 7 wird erreicht, daß die Ätzung bis zum Scheibenrand stattfinden kann. Bei entsprechend gewählter Form bzw. Abschrägung des Auflagebereichs 7 ist auch ein ge­ zieltes Ätzen in die Kante der Scheibe hinein möglich. Die Abdichtung der beiden Prozeßkammerteile ist jedoch auch von oben her, beispielsweise durch einen am Außenrand der Schei­ benvorderseite angreifenden Zylinder, möglich. Insgesamt liegt es durchaus im Rahmen der Erfindung, wenn auch der Au­ ßenrand der Scheibenvorderseite im wünschenswerten Umfang, höchstens wenige Millimeter, rückgeätzt wird. Im einzelnen ist dabei folgendermaßen vorzugehen:
Die Scheibe wird in ihrer natürlichen Lage (Rückseite nach unten) beispielsweise mit mehreren Spitzen gegen eine Ring­ blende 8, gedrückt, die in ihrem Verlauf der Form des Wafers nachgebildet ist (Flat), wobei ein leichter Überdruck des Neutralgases auf der Innenseite der Blende verhindert, daß durch kleine Undichtigkeiten hindurch ein Angriff des Ätzga­ ses auf die Scheibenoberseite stattfindet. Durch die Form und Größe der Ringblende wird schließlich auch der Bereich auf der Scheibe festgelegt, der vom Rand her zusätzlich freige­ ätzt werden soll.
Zwar ist ein Berühren der Scheibenvorderseite im (nichtakti­ ven) Randbereich der Scheiben ein durchaus gängiges Verfahren (z. B. Clampringe für die He-Rückseitenkühlung bei RIE-Verfah­ ren), dennoch wäre aus Defektdichtegründen eine möglichst ge­ ringe Auflagefläche bzw. ein berührungsloses Verfahren vor­ zuziehen. Zwei Möglichkeiten hierzu sind in Fig. 2 bzw. Fig. 3 dargestellt.
Nach Fig. 2 wird die Scheibe durch mehrere keilförmige Ab­ standsnasen 9 über einen definierten Spalt (ca. 0,1 mm) von der Blende ferngehalten. Durch einen leichten Überdruck in­ nerhalb der Blende 8 findet auch hier eine Gasströmung nach au­ ßen statt, die ein Eindringen von reaktiven Teilchen in den Raum über der Scheibe verhindert.
In Fig. 3 wird gezeigt, wie dieser Spalt über einen indirek­ ten Anschlag 10 völlig berührungsfrei für die Vorderseite eingestellt werden kann.
Erfahrungsgemäß werden an den Stellen der Auflagepunkte der Haltespitzen 9 die Schichten während des isotropen Ätzvorgan­ ges mitentfernt. Dennoch kann bei Bedarf die Scheibe, wie in Fig. 2 gezeigt, durch runde Stifte 11 an Punkten im Scheiben­ rand selbst gehalten werden, so daß in Kombination mit einem indirekten Anschlag am Scheibenrand die Scheibe während der Ätzung weder auf der Oberseite noch auf der Unterseite berührt wird.
Als typische Parameter bei der Rückätzung einer 200 nm dicken Polysiliziumschicht auf thermischem Oxid seien genannt:
Scheibenoberseite:
N₂-Fluß 5000 sccm
Druck 1,8 torr
Scheibenrückseite: @ CF₄-Fluß 100 sccm
O₂-Fluß 50 sccm
Druck 1,5 torr
Mikrowellenleistung 800 W
Ätzzeit 1 min

Claims (11)

1. Verfahren zur Herstellung von hochintegrierten Schaltungen auf einem Halbleitersubstrat, bei dem eine Scheibe aus Halb­ leitermaterial bei mindestens einem Abscheideprozeß von bei­ den Seiten beschichtet wird und bei dem anschließend die Be­ schichtung auf der Scheibenrückseite durch eine bei be­ lackungsfreier Scheibenvorderseite durchgeführte Ätzung wie­ der entfernt wird, dadurch gekennzeichnet, daß die Ätzung in einer Prozeßkammer derart erfolgt, daß die in einem Plasma erzeugten reaktiven Teilchen nur die Schei­ benrückseite (2) erreichen, während deren Vordringen zur Scheibenvorderseite durch ein schützendes Neutralgas verhin­ dert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Druck des auf die Scheibenvorderseite wirkenden Neu­ tralgases mindestens gleich hoch wie der auf die Scheiben­ rückseite (2) wirkende Druck gewählt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Scheibenvorderseite durch ein darüberströmendes Neu­ tralgas geschützt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß Mittel zur mindestens teilweisen Abdichtung eines ersten, die Scheibenrückseite (2) enthaltene Prozeßkammerteils (6) gegenüber einem zweiten, die Scheibenvorderseite enthaltenen Prozeßkammerteil (5) vorgesehen werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Abdichtung durch eine Profilanpassung der zur Prozeß­ kammer gehörenden Auflagefläche an den Flat-Bereich der Scheibe erfolgt.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die teilweise Abdichtung durch eine im Außenrandbereich der Scheibenvorderseite angeordnete Ringblende (8) erfolgt.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß Mittel (9, 10, 11) vorgesehen sind, um die Ringblende (8) in einem Abstand von höchstens wenigen Millimetern und mög­ lichst berührungslos gegenüber der Scheibe anzuordnen.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Ringblende (8) und die Scheibe durch einen indirekten Anschlag (10) völlig berührungslos für die Scheibenvordersei­ te gegeneinander gehalten sind.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß als Neutralgas das auch für die Ätzung eingesetzte, je­ doch nicht angeregte Ätzgas verwendet wird.
10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß als Neutralgas Stickstoff verwendet wird.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Ätzung in einem Einzelscheiben-Ätzer mit horizontal nach oben weisender Scheibenvorderseite durchgeführt wird.
DE19502777A 1994-02-22 1995-01-25 Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite Ceased DE19502777A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19502777A DE19502777A1 (de) 1994-02-22 1995-01-25 Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite
JP5499295A JPH07307335A (ja) 1994-02-22 1995-02-20 半導体基板上における高密度集積回路の製造方法
TW084101623A TW295688B (de) 1994-02-22 1995-02-22
EP19950102508 EP0668609B1 (de) 1994-02-22 1995-02-22 Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite
KR1019950003426A KR100392919B1 (ko) 1994-02-22 1995-02-22 반도체 기판 앞면의 보호 코팅없이 플라즈마를 이용한 기판 후면의 에칭방법
DE59511107T DE59511107D1 (de) 1994-02-22 1995-02-22 Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite
US08/764,703 US6013136A (en) 1994-02-22 1996-12-02 Apparatus for plasma-supported back etching of a semiconductor wafer
US09/470,309 US6152073A (en) 1994-02-22 1999-12-22 Assembly for the manufacture of highly integrated circuits on a semiconductor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4405667 1994-02-22
DE19502777A DE19502777A1 (de) 1994-02-22 1995-01-25 Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite

Publications (1)

Publication Number Publication Date
DE19502777A1 true DE19502777A1 (de) 1995-08-24

Family

ID=6510893

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19502777A Ceased DE19502777A1 (de) 1994-02-22 1995-01-25 Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite
DE59511107T Expired - Lifetime DE59511107D1 (de) 1994-02-22 1995-02-22 Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE59511107T Expired - Lifetime DE59511107D1 (de) 1994-02-22 1995-02-22 Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite

Country Status (4)

Country Link
US (2) US6013136A (de)
KR (1) KR100392919B1 (de)
DE (2) DE19502777A1 (de)
TW (1) TW295688B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693182A (en) * 1995-02-21 1997-12-02 Siemens Aktiengesellschaft Method for damage etching the back side of a semiconductor disk having a protected front side
DE19621399A1 (de) * 1996-05-28 1997-12-04 Siemens Ag Verfahren zum Ätzen eines Halbleitersubstrats sowie Ätzanlage
DE19703059A1 (de) * 1997-01-28 1998-09-17 Siemens Ag Vorrichtung und Verfahren zur Halterung und zum Schutz von Halbleiter-Wafern

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59900743D1 (de) * 1999-04-28 2002-02-28 Sez Semiconduct Equip Zubehoer Vorrichtung und Verfahren zur Flüssigkeitsbehandlung von scheibenförmigen Gegenständen
US7288465B2 (en) * 2003-04-15 2007-10-30 International Business Machines Corpoartion Semiconductor wafer front side protection
US9452229B2 (en) * 2005-06-10 2016-09-27 Albemarle Corporation Highly concentrated, biocidally active compositions and aqueous mixtures and methods of making the same
US8373086B2 (en) * 2008-04-07 2013-02-12 Charm Engineering Co., Ltd. Plasma processing apparatus and method for plasma processing
KR102647013B1 (ko) * 2017-07-28 2024-03-12 도쿄엘렉트론가부시키가이샤 기판의 후면 증착을 위한 시스템 및 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4350562A (en) * 1980-07-23 1982-09-21 Siemens Aktiengesellschaft Method for etching semiconductor wafers on one side
JPS6394630A (ja) * 1986-10-08 1988-04-25 Rohm Co Ltd 半導体ウエハの裏面加工方法
JPS63202922A (ja) * 1987-02-18 1988-08-22 Nec Kyushu Ltd 半導体基板洗浄装置
JPH03228321A (ja) * 1990-02-02 1991-10-09 Nec Corp プラズマｃｖｄ装置
US5075256A (en) * 1989-08-25 1991-12-24 Applied Materials, Inc. Process for removing deposits from backside and end edge of semiconductor wafer while preventing removal of materials from front surface of wafer
JPH053176A (ja) * 1991-06-26 1993-01-08 Nec Corp プラズマ処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849068A (en) * 1985-10-24 1989-07-18 Texas Instruments Incorporated Apparatus and method for plasma-assisted etching
JPH0254751A (ja) * 1988-08-17 1990-02-23 Tadahiro Omi 金属酸化処理装置及び金属酸化処理方法並びに金属装入方法
US4857142A (en) * 1988-09-22 1989-08-15 Fsi International, Inc. Method and apparatus for controlling simultaneous etching of front and back sides of wafers
US5238499A (en) * 1990-07-16 1993-08-24 Novellus Systems, Inc. Gas-based substrate protection during processing
US5230741A (en) * 1990-07-16 1993-07-27 Novellus Systems, Inc. Gas-based backside protection during substrate processing
US5269847A (en) * 1990-08-23 1993-12-14 Applied Materials, Inc. Variable rate distribution gas flow reaction chamber
JPH05315300A (ja) * 1992-05-13 1993-11-26 Toshiba Corp ドライエッチング装置
US5280894A (en) * 1992-09-30 1994-01-25 Honeywell Inc. Fixture for backside wafer etching
US5292554A (en) * 1992-11-12 1994-03-08 Applied Materials, Inc. Deposition apparatus using a perforated pumping plate
JP3259380B2 (ja) * 1992-12-04 2002-02-25 ソニー株式会社 半導体装置の製造方法
US5352294A (en) * 1993-01-28 1994-10-04 White John M Alignment of a shadow frame and large flat substrates on a support
US5540821A (en) * 1993-07-16 1996-07-30 Applied Materials, Inc. Method and apparatus for adjustment of spacing between wafer and PVD target during semiconductor processing
KR100274754B1 (ko) * 1993-08-18 2000-12-15 히가시 데쓰로 성막장치 및 성막방법
WO1996008838A1 (en) * 1994-09-15 1996-03-21 Materials Research Corporation Apparatus and method for clampling a substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4350562A (en) * 1980-07-23 1982-09-21 Siemens Aktiengesellschaft Method for etching semiconductor wafers on one side
JPS6394630A (ja) * 1986-10-08 1988-04-25 Rohm Co Ltd 半導体ウエハの裏面加工方法
JPS63202922A (ja) * 1987-02-18 1988-08-22 Nec Kyushu Ltd 半導体基板洗浄装置
US5075256A (en) * 1989-08-25 1991-12-24 Applied Materials, Inc. Process for removing deposits from backside and end edge of semiconductor wafer while preventing removal of materials from front surface of wafer
JPH03228321A (ja) * 1990-02-02 1991-10-09 Nec Corp プラズマｃｖｄ装置
JPH053176A (ja) * 1991-06-26 1993-01-08 Nec Corp プラズマ処理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Resarch Disclosure (RD) No. 26238, Feb. 1986 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693182A (en) * 1995-02-21 1997-12-02 Siemens Aktiengesellschaft Method for damage etching the back side of a semiconductor disk having a protected front side
DE19621399A1 (de) * 1996-05-28 1997-12-04 Siemens Ag Verfahren zum Ätzen eines Halbleitersubstrats sowie Ätzanlage
DE19703059A1 (de) * 1997-01-28 1998-09-17 Siemens Ag Vorrichtung und Verfahren zur Halterung und zum Schutz von Halbleiter-Wafern

Also Published As

Publication number Publication date
US6152073A (en) 2000-11-28
KR950034547A (ko) 1995-12-28
KR100392919B1 (ko) 2003-11-13
TW295688B (de) 1997-01-11
DE59511107D1 (de) 2010-07-22
US6013136A (en) 2000-01-11

Similar Documents

Publication Publication Date Title
DE69835032T2 (de) Verbesserte methode eine oxidschicht zu ätzen
DE69635972T2 (de) Plasma-Ätz-Verfahren
DE112013007505B4 (de) Halbleiterelement-Fertigungsverfahren
DE102018100066A1 (de) Wafer-chuck und bearbeitungsanordnung
EP0810641A2 (de) Verfahren zum Ätzen von Zerstörungszonen an einem Halbleitersubstratrand sowie Ätzanlage
DE3914065A1 (de) Vorrichtung zur durchfuehrung von plasma-aetzverfahren
DE202009009293U1 (de) Gasverteilungselektrode
DE69816955T2 (de) Verfahren zum Spalten
DE10127622A1 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
WO2010037739A1 (de) Verfahren zur chemischen behandlung eines substrats
EP1169145B1 (de) Verfahren und vorrichtung zum reinigen von substraten
DE4324325B4 (de) Verfahren zur Herstellung eines Bauelementes, optisches Bauelement, Verwendung desselben und Vakuumbehandlungsanlage zu seiner Herstellung
DE102016222005B4 (de) Verfahren der Fertigung einer Halbleitervorrichtung
DE19502777A1 (de) Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite
DE3607844A1 (de) Verfahren und vorrichtung zur herstellung von vertiefungen und/oder ausnehmungen mit abgeschraegten aussenkanten an der oberflaeche von werkstuecken aus halbleitendem material und/oder daran aufgebrachten duennen schichten durch aetzen
DE4109955C2 (de)
DE10052889C2 (de) Plasmabearbeitungseinrichtung und Plasmabearbeitungsverfahren für Substrate und ein Halbleitergerät
DE102006042329B4 (de) Verfahren zum selektiven plasmachemischen Trockenätzen von auf Oberflächen von Silicium-Wafern ausgebildetem Phosphorsilikatglas
EP0668609B1 (de) Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite
EP0166893A1 (de) Trockenätzverfahren
DE10296931T5 (de) Plasmabehandlungseinrichtung, Plasmabehandlungsverfahren, und Verfahren zur Herstellung eines Halbleiterbauelements
DE69807621T2 (de) Methode zum Schutz von Anordnungen gegen durch chemisch-mechanisches Polieren verursachte Fehler
DE3241391A1 (de) Hochfrequenz-aetztisch mit elektrisch vorgespanntem einfassungteil
DE10340147B4 (de) Trockenätzverfahren und Trockenätzvorrichtung
DE102006009961B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8131 Rejection