DE102018100066A1 - Wafer-chuck und bearbeitungsanordnung - Google Patents

Wafer-chuck und bearbeitungsanordnung Download PDF

Info

Publication number
DE102018100066A1
DE102018100066A1 DE102018100066.9A DE102018100066A DE102018100066A1 DE 102018100066 A1 DE102018100066 A1 DE 102018100066A1 DE 102018100066 A DE102018100066 A DE 102018100066A DE 102018100066 A1 DE102018100066 A1 DE 102018100066A1
Authority
DE
Germany
Prior art keywords
wafer
chuck
support
wafer chuck
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018100066.9A
Other languages
English (en)
Inventor
Rudolf Kogler
Wolfgang Dastel
Harald Hütter
Markus Kahn
Jürgen Steinbrenner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102018100066A1 publication Critical patent/DE102018100066A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4585—Devices at or outside the perimeter of the substrate support, e.g. clamping rings, shrouds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/503—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using dc or ac discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/335—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/338—Changing chemical properties of treated surfaces

Abstract

Gemäß verschiedenen Ausführungsformen kann ein Wafer-Chuck (100) wenigstens einen Stützbereich (100s), der dazu ausgelegt ist, einen Wafer (106) in einer Aufnahmefläche (102) zu stützen, eine von dem wenigstens einen Stützbereich (100s) umgebene zentrale Vertiefung (100c), die dazu ausgelegt ist, den Wafer (106) nur entlang eines äußeren Umkreises zu stützen, und eine die Aufnahmefläche (102) umgebende Begrenzungsstruktur, die dazu ausgelegt ist, den Wafer (106) in der Aufnahmefläche (102) zu halten, enthalten.

Description

  • Verschiedene Ausführungsformen betreffen im Allgemeinen einen Wafer-Chuck und eine Bearbeitungsanordnung.
  • Im Allgemeinen kann ein Wafer in verschiedenen Arten von Bearbeitungswerkzeugen bearbeitet werden. Daher kann der Wafer über einen Wafer-Chuck im Bearbeitungswerkzeug positioniert werden. Verschiedene Arten von Wafer-Chucks sind möglicherweise bereits bekannt. Allerdings kann ein konventionell verwendeter Wafer-Chuck dazu konzipiert sein, mit einer Rückseite eines Wafers physisch in Kontakt zu stehen, wobei eine Hauptbearbeitungsoberfläche des Wafers, die auch als eine Vorderseite bezeichnet wird, vom Wafer-Chuck abgewandt ist. Im Bearbeitungswerkzeug kann die Vorderseite des Wafers wie gewünscht bearbeitet werden. Die Bearbeitung über das Bearbeitungswerkzeug kann eine Bearbeitung in einem Plasma beinhalten, wobei der Wafer-Chuck als eine Elektrode ausgelegt sein kann, um eine Vorspannung und/oder eine Spannung zum Erzeugen des Plasmas anzulegen.
  • Gemäß verschiedenen Ausführungsformen kann ein Wafer-Chuck wenigstens einen Stützbereich, der dazu ausgelegt ist, einen Wafer in einer Aufnahmefläche zu stützen, eine von dem wenigstens einen Stützbereich umgebene zentrale Vertiefung, die dazu ausgelegt ist, den Wafer nur entlang eines äußeren Umkreises zu stützen, und eine die Aufnahmefläche umgebende Begrenzungsstruktur, die dazu ausgelegt ist, den Wafer in der Aufnahmefläche zu halten, enthalten.
  • In den Zeichnungen bezeichnen gleiche Bezugszeichen in den unterschiedlichen Ansichten im Allgemeinen durchweg die gleichen Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, weil der Schwerpunkt stattdessen im Allgemeinen auf die Veranschaulichung der Grundlagen der Erfindung gelegt wird. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen beschrieben:
    • 1A und 1B zeigen einen Wafer-Chuck in einer schematischen Draufsicht und eine entsprechende Querschnittsansicht gemäß verschiedenen Ausführungsformen;
    • 1C zeigt einen Wafer-Chuck und einen auf dem Wafer-Chuck platzierten Wafer in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen;
    • 1D zeigt einen Wafer-Chuck in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen;
    • 2A bzw. 2B zeigen einen Wafer-Chuck in einer schematischen Draufsicht gemäß verschiedenen Ausführungsformen;
    • 3A und 3B zeigen einen Wafer-Chuck in einer schematischen Draufsicht und eine entsprechende Querschnittsansicht gemäß verschiedenen Ausführungsformen;
    • 3C zeigt einen Wafer-Chuck in einem Bearbeitungswerkzeug in einer Draufsichtabbildung gemäß verschiedenen Ausführungsformen;
    • 4A bis 4C zeigen einen Wafer-Chuck und einen auf dem Wafer-Chuck platzierten Wafer in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen;
    • 5 A bis 5C zeigen einen Wafer-Chuck und einen auf dem Wafer-Chuck platzierten Wafer in einer schematischen Querschnittsansicht gemäß verschiedenen Ausführungsformen;
    • 6 zeigt ein schematisches Flussdiagramm eines Verfahrens zur Bearbeitung eines Wafers gemäß verschiedenen Ausführungsformen;
    • 7 zeigt eine schematische Ansicht einer Bearbeitungsanordnung zur Bearbeitung eines Wafers gemäß verschiedenen Ausführungsformen; und
    • 8A und 8B zeigen einen Wafer, der vom Wafer-Chuck gestützt werden soll, in einer schematischen Draufsicht und eine entsprechende Querschnittsansicht gemäß verschiedenen Ausführungsformen.
  • Die folgende ausführliche Beschreibung bezieht sich auf die zugehörigen Zeichnungen, die veranschaulichend spezifische Details und Ausführungsformen zeigen, in denen die Erfindung umgesetzt werden kann. Diese Ausführungsformen werden hinreichend detailliert beschrieben, so dass es Fachleuten ermöglicht wird, die Erfindung umzusetzen. Andere Ausführungsformen können genutzt, und bauliche, logische oder elektrische Änderungen können vorgenommen werden, ohne dadurch vom Schutzbereich der Erfindung abzuweichen. Die verschiedenen Ausführungsformen schließen sich nicht notwendigerweise gegenseitig aus, denn einige Ausführungsformen können mit einer oder mehreren anderen Ausführungsformen kombiniert werden, um neue Ausführungsformen zu bilden. Verschiedene Ausführungsformen werden in Verbindung mit Verfahren beschrieben, und verschiedene Ausführungsformen werden in Verbindung mit Bauelementen beschrieben. Es versteht sich allerdings, dass in Verbindung mit Verfahren beschriebene Ausführungsformen möglicherweise analog für die Bauelemente gelten und umgekehrt.
  • Die Begriffe „wenigstens einer“ und „einer oder mehrere“ können so verstanden werden, dass sie irgendeine ganzzahlige Anzahl größer oder gleich eins einschließen, d. h. eins, zwei, drei, vier, [...] usw. Der Begriff „mehrere“ kann so verstanden werden, dass er irgendeine ganzzahlige Anzahl größer oder gleich zwei einschließt, d. h. zwei, drei, vier, fünf, [...] usw.
  • Die Formulierung „wenigstens einer von“ in Bezug auf eine Gruppe von Elementen kann hier im Sinne von wenigstens einem Element aus der Gruppe, die aus den Elementen besteht, verwendet werden. Zum Beispiel kann die Formulierung „wenigstens einer von“ in Bezug auf eine Gruppe von Elementen hier im Sinne einer Auswahl aus Folgenden verwendet werden: eines der aufgelisteten Elemente, mehrere von einem der aufgelisteten Elemente, mehrere einzelne aufgelistete Elemente oder mehrere von einem Vielfachen der aufgelisteten Elemente.
  • Das Wort „über“, das hierin verwendet wird, um die Ausbildung eines Merkmals, z. B. einer Schicht, „über“ einer Seite oder Oberfläche zu beschreiben, kann mit der Bedeutung verwendet werden, dass das Merkmal, z. B. die Schicht, möglicherweise „direkt auf, z. B. in direktem Kontakt mit, der besagten Seite oder Oberfläche ausgebildet ist. Das Wort „über“, das hierin verwendet wird, um die Ausbildung eines Merkmals, z. B. einer Schicht, „über“ einer Seite oder Oberfläche zu beschreiben, kann mit der Bedeutung verwendet werden, dass das Merkmal, z. B. die Schicht, möglicherweise „indirekt auf” der besagten Seite oder Oberfläche ausgebildet wird, wobei eine oder mehrere zusätzlichen Schichten zwischen der besagten Seite oder Oberfläche und der ausgebildeten Schicht angeordnet sind.
  • Gleichermaßen kann das Wort „bedecken“, das hierin verwendet wird, um ein Merkmal zu beschreiben, das über einem anderen angeordnet ist, z. B. eine Schicht, die eine Seite oder Oberfläche „bedeckt“, mit der Bedeutung verwendet werden, dass das Merkmal, z. B. die Schicht, möglicherweise über und in direktem Kontakt mit der besagten Seite oder Oberfläche angeordnet ist. Das Wort „bedecken“, das hierin verwendet wird, um ein Merkmal zu beschreiben, das über einem anderen angeordnet ist, z. B. eine Schicht, die eine Seite oder Oberfläche „bedeckt“, kann mit der Bedeutung verwendet werden, dass das Merkmal, z. B. die Schicht, möglicherweise über und in indirektem Kontakt mit der besagten Seite oder Oberfläche gebildet wird, wobei eine oder mehrere zusätzlichen Schichten zwischen der besagten Seite oder Oberfläche und der bedeckenden Schicht angeordnet sind.
  • Der Begriff „lateral“, der in Bezug auf die „laterale“ Ausdehnung einer Struktur (oder eines Strukturelements) verwendet wird, die auf oder in einem Träger (z. B. einer Schicht, einem Substrat, einem Wafer oder einem Halbleiterwerkstück) oder lateral daneben bereitgestellt wird, kann hier mit der Bedeutung einer Ausdehnung oder einer Positionsbeziehung entlang einer Oberfläche des Trägers verwendet werden. Dies bedeutet, dass eine Oberfläche eines Trägers (z. B. eine Oberfläche eines Substrats, eine Oberfläche eines Wafers oder eine Oberfläche eines Werkstücks) als Bezug dienen kann, die üblicherweise als die Hauptbearbeitungsoberfläche bezeichnet wird. Des Weiteren kann der Begriff „Breite“, der in Bezug auf eine „Breite“ einer Struktur (oder eines Strukturelements) verwendet wird, hier mit der Bedeutung der lateralen Ausdehnung einer Struktur verwendet werden. Des Weiteren kann der Begriff „Höhe“, der in Bezug auf eine Höhe einer Struktur (oder eines Strukturelements) verwendet wird, hier mit der Bedeutung einer Ausdehnung einer Struktur entlang einer zur Oberfläche eines Trägers lotrechten Richtung (z. B. lotrecht zur Hauptbearbeitungsoberfläche eines Trägers) verwendet werden. Der Begriff „Stärke“, der in Bezug auf eine „Stärke“ einer Schicht verwendet wird, kann hier mit der Bedeutung der räumlichen Ausdehnung der Schicht lotrecht zur Oberfläche der Stütze (des Materials oder der Materialstruktur), auf der die Schicht abgeschieden ist, verwendet werden. Falls eine Oberfläche der Stütze parallel zur Oberfläche des Trägers (z. B. parallel zur Hauptbearbeitungsoberfläche) verläuft, kann die „Stärke“ der auf der Oberfläche der Stütze abgeschiedenen Schicht die gleiche wie die Höhe der Schicht sein.
  • Der Begriff „gekoppelt“ wird hier mit der Bedeutung elektrisch verbunden verwendet, was eine direkte Verbindung oder eine indirekte Verbindung einschließen kann, wobei eine indirekte Verbindung im Strompfad nur zusätzliche Strukturen enthalten kann, die das wesentliche Funktionieren der beschriebenen Schaltung oder Einrichtung nicht beeinflussen.
  • Gemäß verschiedenen Ausführungsformen kann der hier verwendete Begriff Wafer irgendeine geeignete Art von Substrat, das eine Plattenform aufweist, einschließen. Der Wafer kann einen Durchmesser oder eine laterale Ausdehnung von mehr als etwa 10 cm, z. B. im Bereich von etwa 10 cm bis etwa 50 cm, oder sogar mehr 50 cm aufweisen. Der Wafer kann eine Stärke im Bereich von etwa 50 µm bis etwa 1 mm aufweisen, z. B. im Bereich von etwa 50 µm bis etwa 750 µm.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer ein Halbleiter-Wafer sein. Gemäß verschiedenen Ausführungsformen kann der Halbleiter-Wafer aus Silicium hergestellt sein oder kann Silicium enthalten. Allerdings können andere Halbleitermaterialien verschiedener Arten auf eine gleiche Weise verwendet werden, z. B. Germanium, Gruppe III-V (z. B. SiC) oder andere Arten, einschließlich zum Beispiel Polymere. In einer Ausführungsform enthält der Halbleiter-Wafer dotiertes Halbleitermaterial (z. B. p-dotiertes oder n-dotiertes Halbleitermaterial). Gemäß verschiedenen Ausführungsformen kann der Halbleiter-Wafer ein Halbleiter-Wafer (z. B. Silicium) auf einem Isolator (SOI-Wafer, Semiconductor-on-Insulator-Wafer) sein. Der Semiconductor-on-Insulator- (SOI-) Wafer kann einen Body-Bereich, einen Isolierbereich über dem Body-Bereich und einen Halbleiterbereich über dem Isolierbereich enthalten, wobei der Isolierbereich dazu ausgelegt ist, den Body-Bereich vom Halbleiterbereich zu trennen (z. B. räumlich und/oder elektrisch). Der Halbleiterbereich kann ein Halbleitermaterial (z. B. Silicium) enthalten. Der Body-Bereich kann ebenfalls ein Halbleitermaterial (z. B. Silicium) enthalten. Der Isolierbereich kann eine oder mehrere Vertiefungen und/oder eine oder mehrere Isolierschichten (z. B. Oxidschichten) enthalten.
  • Der Begriff „Plasma“, der in Bezug auf „eine Plasmabearbeitung“ verwendet wird, kann ein Niederdruckplasma bezeichnen, das in einer Unterdruckkammer erzeugt wird. Zur Plasmabearbeitung können verschiedene Arten der Bearbeitung zählen, z. B. Plasmaabscheiden, Plasmaätzen, Plasmareinigung, Plasmafunktionalisierung und Ähnliches. Zum Plasmaabscheiden können zum Beispiel plasmaunterstützte chemische Gasphasenabscheidung und physikalische Gasphasenabscheidung auf Basis von Verdampfen eines Metalls über ein Plasma zählen, z. B. Sputterdeposition, Unterdruck-Plasma-Spritzen und Ähnliches. Zum Plasmaätzen kann zum Beispiel reaktives Ionenätzen zählen. Im Allgemeinen kann es verschiedene unterschiedliche Weisen geben, ein Plasma zu erzeugen, z. B. über eine induktiv gekoppelte Plasma- (ICP-, Inductively Coupled Plasma) Quelle oder über eine kapazitiv gekoppelte Plasma- (CCP, Capacitively Coupled Plasma) Quelle. Das Plasma kann direkt in der Umgebung eines zu bearbeitenden Wafers erzeugt werden, z. B. kann Plasma in einem Bearbeitungsbereich, dem der Wafer ausgesetzt ist, oder entfernt, über eine sogenannte entfernte Plasmaquelle, erzeugt werden.
  • Gemäß verschiedenen Ausführungsformen wird ein Wafer-Chuck für die Bearbeitung (z. B. Abscheiden oder Ätzen) einer Rückseite eines Wafers bereitgestellt. In diesem Fall kann die Vorderseite des Wafers zum Beispiel bereits bearbeitete Halbleiterstrukturen (z. B. Transistoren, Dioden, Speicherstrukturen, Metallleitungen oder irgendeine andere Art von Halbleiterstrukturen) enthalten, die während der Bearbeitung der Rückseite des Wafers nicht beschädigt werden sollen (z. B. kann sich die Defektdichte erhöhen oder eine Möglichkeit einer elektrischen Störung während des Betriebs der Halbleiterstrukturen kann erhöht werden).
  • Etliche Technologien können es erforderlich machen, eine Materialschicht (z. B. eine Metallschicht, eine Isolierschicht oder irgendeine andere Schicht) auf der Rückseite eines Wafers auszubilden. Konventionell verwendete Abscheidungswerkzeuge können den mit seiner Vorderseite nach unten liegenden Wafer bei solch einer Rückseitenbearbeitung beeinträchtigen. Daher ist eine Defektbildung auf der aktiven Vorderseite des Wafers aufgrund von mechanischem Kontakt mit Handhabungselementen, z. B. mit Roboterplatten und Ähnlichem, nicht zu vermeiden. Des Weiteren bewirkt mechanischer Kontakt mit einem Wafer-Chuck, wenn der Wafer zum Beispiel darauf zum Abscheiden in der Beschichtungskammer platziert wird, sogar mehr Beschädigung an der Vorderseite des Wafers.
  • Abhängig vom Niveau der Vorderseitenbearbeitung des Wafers kann konventionell eine Opfer-Kratzschutzschicht auf seiner (z. B. aktiven) Vorderseite verwendet werden. Falls die Vorderseite des Wafers bereits metallisiert ist, z. B. mit Aluminium oder einer Aluminiumlegierung, z. B. AlSiCu, oder irgendeinem anderen geeigneten Metall, wird die Verwendung einer dünnen Schicht als Kratzschutz auf den weichen Metallleitungen bei mechanischem Kontakt versagen. Weil die Tragfähigkeit eines Weichmetalls gering ist, kann die harte Kratzschutzschicht auf das Metall durchgeschlagen werden, wenn örtlicher Kontakt mit einem Wafer-Chuck erfolgt. Des Weiteren kann die Bearbeitung der Rückseite des Wafers das Aufheizen des Wafers und/oder das Platzieren des Wafers in einer Unterdruckkammer beinhalten, so dass zum Beispiel konventionell verwendete Schutzschichten, z. B. Schutzfolien oder Abdeckschichten, während der Bearbeitung Probleme bewirken können. In einigen Fällen kann das Entfernen des Opfer-Kratzschutzes unmöglich sein.
  • Gemäß verschiedenen Ausführungsformen wird ein Wafer-Chuck bereitgestellt, der das Abscheiden von Schichten an der Rückseite des Wafers auf Wafer-Niveau gestattet, während die aktive Vorderseite des Wafers vom Chuck unberührt bleibt. Ohne Beschränkung der Allgemeinheit wird die Vorderseite des Wafers hier als die Seite des Wafers bezeichnet, die dem Wafer-Chuck zugewandt ist, wobei die Rückseite des Wafers, die vom Wafer-Chuck abgewandt ist, bearbeitet werden soll, während der Wafer auf dem Wafer-Chuck platziert ist. Ohne Beschränkung der Allgemeinheit kann der Wafer, der auf dem Wafer-Chuck platziert werden soll, zwei Bereiche aufweisen, einen inneren Bereich (auch als aktiver Bereich, Bauelemente-Bereich usw. bezeichnet) und einen Kantenbereich, der den inneren Bereich umgibt. Der Kantenbereich kann ein unproduktiver Bereich sein, z. B. wird der Kantenbereich möglicherweise nicht zum Ausbilden von Halbleiterbauelementen verwendet. Entsprechend dem Kantenbereich und dem inneren Bereich kann die Oberfläche des Wafers, die dem Wafer-Chuck zugewandt ist (z. B. die Vorderseite) zwei Oberflächenbereiche aufweisen, einen inneren Oberflächenbereich und einen Kantenflächenbereich, der den inneren Oberflächenbereich umgibt, siehe die 8A und 8B. Gemäß verschiedenen Ausführungsformen definiert der Kantenbereich des Wafers einen äußeren Umkreis des Wafers.
  • Gemäß verschiedenen Ausführungsformen kann ein Wafer-Chuck bereitgestellt werden, der gemäß wenigstens einem, mehreren oder allen der folgenden Aspekte konzipiert ist:
    • der Wafer kann den Wafer-Chuck nur an seinem (unproduktiven) Kantenbereich berühren; der Kantenbereich kann zum Beispiel ein äußerer Rand des Wafers sein, der eine radiale Ausdehnung von bis zu mehreren Millimetern aufweist, abhängig vom Durchmesser des Wafers und den Abmaßen der aktiven Chip-Fläche, die vom Kantenbereich umgeben ist;
    • der Wafer-Chuck kann dazu ausgelegt sein, einen Spalt (hier auch als Vertiefung bezeichnet) zwischen der Vorderseite des Wafers, die dem Wafer-Chuck zugewandt ist, und dem Wafer-Chuck bereitzustellen;
    • der Wafer-Chuck kann unterdrucktauglich sein (d. h. der Wafer-Chuck kann so ausgelegt sein, dass er Entlüften des Spalts gestattet, wenn der Wafer auf dem Wafer-Chuck platziert ist);
    • der Spalt kann dazu ausgelegt sein, einen Mindestabstand zwischen der Vorderseite des Wafers und dem Wafer-Chuck bei unterschiedlichen Wafer-Belastungsbedingungen aufrechtzuerhalten, die zu einer Wafer-Wölbung (z. B. konvex oder konkav) führen, wobei sich die Wafer-Wölbung, bewirkt durch Folienspannung, Wärmespannung und/oder einem anderen Druck im Spalt als in der Bearbeitungskammer, ändern kann;
    • der Spalt kann so ausgelegt sein, dass er das Ausführen eines PE-CVD-Prozesses über den Wafer-Chuck gestattet, d. h. eine parasitäre Plasmabildung zwischen der Vorderseite des Wafers und dem Wafer-Chuck kann verhindert werden, oder, mit anderen Worten, der Spalt kann so ausgelegt sein, dass er eine Plasmabildung innerhalb des Spalts unterdrückt (z. B. mit einer Höhe von weniger als etwa 1 mm);
    • der Wafer-Chuck kann beheizbar sein (z. B. über ein Lampenheizelement oder ein Widerstandsheizelement) und/oder kann eine Heizelementstruktur enthalten;
    • Hubstifte (als Teil des Handhabungssystems) können zur Handhabung des Wafers verwendet werden, z. B. den Wafer im Kantenbereich berühren; daher können die Hubstifte im Stützbereich des Wafer-Chuck arbeiten, wo der Wafer während der Bearbeitung platziert ist;
    • der Wafer-Chuck kann so ausgelegt sein, dass er mit jeder Plattform und jeder Bearbeitungskammer der Gerätezulieferer kompatibel ist, indem der Chuck und die entsprechende Hubstiftbedienung einfach ausgetauscht werden; daher kann der Wafer-Chuck an Plattformen für PE-CVD (Plasma Enhanced Chemical Vapor Deposition), SA-CVD (Sub-Atmospheric (Pressure) Chemical Vapor Deposition) und PVD (Physical Vapor Deposition) befestigt werden;
    • der Wafer-Chuck kann eine Keramikschicht enthalten (kann z. B. mit ihr beschichtet sein), um den Wafer-Chuck während der Bearbeitung vor Beschädigung durch Plasma und/oder chemisches Angreifen zu schützen;
    • der Wafer-Chuck kann einen elektrisch leitfähigen Kern enthalten (z. B. ein Metallgitter, eine starre Scheibe usw.), der mit Werkzeugmasse verbunden sein kann, oder alternativ kann der elektrisch leitfähige Kern unter Vorspannung gesetzt sein und/oder als eine unter Spannung stehende Elektrode verwendet werden; alternativ kann der elektrisch leitfähige Kern nicht elektrisch potentialgebunden ausgelegt sein;
    • falls der Wafer-Chuck in einem Plasmabearbeitungswerkzeug verwendet wird, kann das Plasma von wenigstens einem der Folgenden, Hochfrequenz-, Gleich- oder gepulster Gleichspannungsversorgung aufrechterhalten werden; die Plasmaspannungsversorgung kann kapazitiv oder induktiv gekoppelt erzeugt werden;
    • der Wafer-Chuck kann in der Bearbeitungskammer befestigt werden, um eine vertikale Bewegung des Wafer-Chuck zu gestatten, z. B. aus Gründen der Wafer-Handhabung und/oder zum Abstimmen von Elektrodenabständen.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer-Chuck 100 aus elektrisch leitfähigem Material oder aus dielektrischem Material bestehen. Gemäß verschiedenen Ausführungsformen kann ein dielektrischer Wafer-Chuck 100 zum Beispiel zur Bearbeitung eines Wafers über eine ICP-Quelle verwendet werden. Gemäß verschiedenen Ausführungsformen kann der dielektrische Wafer-Chuck 100 zum Beispiel zur Bearbeitung eines Wafers über einen PVD-Prozess verwendet werden, damit der Wafer elektrisch nicht potentialgebunden gestützt wird. Alternativ kann der Wafer-Chuck 100 (z. B. ein dielektrischer Wafer-Chuck 100) nur als ein Heizelement in einem Bearbeitungswerkzeug verwendet werden.
  • Gemäß verschiedenen Ausführungsformen wird ein mechanischer Teil, z. B. ein Wafer-Chuck oder Grundplatte, bereitgestellt, auf dem der Wafer zur Abscheidung auf der Rückseite platziert wird. Die Rückseite des Wafers ist dem Wafer-Chuck abgewandt, und die Vorderseite des Wafers wird nur innerhalb eines Kantenbereichs des Wafers mechanisch berührt. Während der Abscheidung auf der Rückseite steht nur der Kantenbereich in Kontakt mit dem Wafer-Chuck oder der Grundplatte.
  • Die 1A veranschaulicht einen Wafer-Chuck 100 in einer schematischen Draufsicht, und die 1B zeigt eine Querschnittsansicht des Wafer-Chuck 100 entlang der Querschnittslinie 101c. Der im Folgenden beschriebene Wafer-Chuck 100 wird in einer kreisförmigen Form zum Aufnehmen zum Beispiel eines Wafers mit einer ebenfalls kreisförmigen Form veranschaulicht. Allerdings kann der Wafer-Chuck angepasst werden, so dass er mit irgendeiner Form eines Wafers zusammenpasst, der über den Wafer-Chuck gehandhabt werden soll. Falls der Wafer zum Beispiel eine quadratische Form aufweist, weist der Wafer-Chuck ebenfalls eine quadratische Form auf (z. B. mit oder ohne Schnittecken oder mit oder ohne abgerundeten Ecken) und Ähnliches.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer-Chuck 100 wenigstens einen Stützbereich 100s enthalten, der so ausgelegt ist, dass ein Wafer 106 in einer Aufnahmefläche 102 gestützt wird. Der Wafer-Chuck 100 kann des Weiteren eine zentrale Vertiefung 100c enthalten, die von dem wenigstens einen Stützbereich 100s umgeben ist. Der wenigstens eine Stützbereich 100s kann dazu ausgelegt sein, dass der Wafer 106 nur entlang einem äußeren Umkreis gestützt wird. Der Wafer 106 kann entlang dem gesamten äußeren Umkreis oder an mehr als einer Position (räumlich voneinander getrennt) entlang dem äußeren Umkreis gestützt werden.
  • Zur Veranschaulichung: Die zentrale Vertiefung 100c und der wenigstens eine Stützbereich 100s können so ausgelegt sein, dass der Wafer 106 nur in einem Kantenbereich 106e des Wafers gestützt wird und dass ein innerer Bereich 106i des Wafers 106 freiliegt (oder, mit anderen Worten, nicht physisch in Kontakt steht). Mit anderen Worten: Ein Kantenoberflächenbereich des Wafers 106 steht in physischem Kontakt mit dem wenigstens einen Stützbereich 100s, und ein innerer Oberflächenbereich des Wafers 106, der dem Wafer-Chuck 100 zugewandt ist und vom Kantenoberflächenbereich umgeben ist, ist über der zentralen Vertiefung 100c angeordnet.
  • Gemäß verschiedenen Ausführungsformen kann der wenigstens eine Stützbereich 100s eine Stützoberfläche 102s enthalten oder bereitstellen, die dazu ausgelegt ist, mit einer Kantenoberfläche des Wafers 106 physisch in Kontakt zu stehen, wie in der 1C in einer schematischen Querschnittsansicht veranschaulicht wird (siehe auch die Kantenoberfläche 806e, die in der 8A veranschaulicht wird).
  • Gemäß verschiedenen Ausführungsformen kann der Wafer-Chuck 100 des Weiteren eine Begrenzungsstruktur 104 enthalten, die die Aufnahmefläche 102 umgibt. Die Begrenzungsstruktur 104 kann dazu ausgelegt sein, den Wafer 106 in der Aufnahmefläche 102 zu halten. Gemäß verschiedenen Ausführungsformen kann die Begrenzungsstruktur 104 einen maximalen Durchmesser 101d-1 des Wafers 106 definieren, der in der Aufnahmefläche 102 aufgenommen werden soll. Des Weiteren definiert der wenigstens eine Stützbereich 100s (z. B. die wenigstens eine Stützoberfläche 102s) einen Mindestdurchmesser 101d-2 des Wafers 106, der in der Aufnahmefläche 102 aufgenommen werden soll.
  • Gemäß verschiedenen Ausführungsformen können die Begrenzungsstruktur 104, die zentrale Vertiefung 100c und der wenigstens eine Stützbereich 100s konzentrisch angeordnet sein, wie in der 1A veranschaulicht wird. Eine konzentrische Anordnung kann auch für andere Formen bereitgestellt werden, z. B. um einen Wafer mit einer quadratischen Form zu stützen und Ähnliches.
  • Gemäß verschiedenen Ausführungsformen kann die zentrale Vertiefung 102 durch einen einzigen vertieften Bereich 100r bereitgestellt werden. Mit anderen Worten: Der Wafer-Chuck 100 weist möglicherweise nur eine einzige zentrale Vertiefung 102 auf, die vom Stützbereich 100s umgeben ist. Der einzelne vertiefte Bereich 100r ist von dem wenigstens einen Stützbereich umgeben. Falls der Wafer 106 sich in der Aufnahmefläche 102 befindet, legt die zentrale Vertiefung 102 einen gesamten inneren Bereich 106i des Wafers 106 vollständig frei, z. B. an der Vorderseite 106f des Wafers, die dem Wafer-Chuck 100 zugewandt ist. Die zentrale Vertiefung 102 kann eine untere Oberfläche 100f enthalten, die der Aufnahmefläche 100r zugewandt ist.
  • Gemäß verschiedenen Ausführungsformen können der wenigstens eine Stützbereich 100s und der vertiefte Bereich 100r wenigstens in einer Weise, über oder in einer Grundplatte 110, ausgebildet sein. Mit anderen Worten: Der Wafer-Chuck 100 kann eine Grundplatte 110 enthalten.
  • Wie in der 1C veranschaulicht wird, kann ein Wafer 106 in der Aufnahmefläche 102 des Wafer-Chuck 100 platziert werden. Der Wafer 106 kann einen Kantenbereich 106e enthalten, der einen einzelnen inneren Bereich 106i des Wafers umgibt. Des Weiteren kann der Wafer 106 eine erste Oberfläche 106f (hier auch als Vorderseite des Wafers bezeichnet) und eine zweite Oberfläche 106b (hier auch als Rückseite des Wafers bezeichnet) enthalten, die einander gegenüberliegen. Entsprechend dem Kantenbereich 106e und dem inneren Bereich 106i kann die erste Oberfläche 106f einen Kantenoberflächenbereich und einen inneren Oberflächenbereich enthalten.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer 106 in der Aufnahmefläche 102 des Wafer-Chuck 100 platziert werden, wobei die erste Oberfläche 106f dem Wafer-Chuck 100 zugewandt ist (oder, mit anderen Worten, der unteren Oberfläche 100f zugewandt ist). In diesem Fall ist die zweite Oberfläche 106b des Wafers 106 vom Wafer-Chuck 100 abgewandt. Gemäß verschiedenen Ausführungsformen kann die erste Oberfläche 106f des Wafers 106 teilweise in physischem Kontakt mit dem Wafer-Chuck 100 stehen. Zum Beispiel kann der Kantenoberflächenbereich der ersten Oberfläche 106f in physischem Kontakt mit der wenigstens einen Stützoberfläche 102s stehen. In diesem Fall kann der Wafer 106 vom Wafer-Chuck 100 nur in einem Kantenbereich 106e gestützt, oder mit anderen Worten getragen, werden.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer-Chuck 100 dazu ausgelegt sein, den Wafer 106 nur entlang eines äußeren Umkreises (z. B. nur entlang dem Kantenbereich 106e) des Wafers 106 zu stützen. Somit steht der innere Oberflächenbereich der ersten Oberfläche 106f möglicherweise nicht in einem physischen Kontakt mit dem Wafer-Chuck 100. Mit anderen Worten: Die Oberfläche des gesamten inneren Bereichs 106i, die dem Wafer-Chuck 100 zugewandt ist, kann aufgrund der Position und Form der zentralen Vertiefung 100c freiliegend (unberührt) bleiben. Daher kann eine Beschädigung des inneren Bereichs 106i des Wafers 106 während der Bearbeitung der zweiten Oberfläche 106b des Wafers 106 vermieden werden. Gemäß verschiedenen Ausführungsformen kann die zweite Oberfläche 106b (z. B. eine Rückseite) des Wafers in einem Bearbeitungswerkzeug bearbeitet werden, während der Wafer 106 in der Aufnahmefläche 102 des Wafer-Chuck 100 aufgenommen ist.
  • Die Aufnahmefläche 102 kann durch die wenigstens eine Stützoberfläche 102s und durch die Begrenzungsstruktur 104 definiert sein. Daher wird durch den Wafer-Chuck 100 eine vordefinierte Aufnahmeposition bereitgestellt, wobei der Wafer 106 durch die vordefinierte Aufnahmeposition nur im Kantenbereich 106e des Wafers 106 gestützt wird.
  • Gemäß verschiedenen Ausführungsformen kann die Fläche des Kantenbereichs (gemessen z. B. in Bezug auf die erste Oberfläche 106f oder die zweite Oberfläche 106b des Wafers 106) vom Durchmesser des Wafers 106 und/oder von der Art der im inneren Bereich 106i des Wafers 106 bearbeiteten Bauelemente abhängen. Allerdings kann der Kantenbereich 106e einen Flächenanteil von weniger als 10 % der gesamten Fläche der ersten Oberfläche 106f aufweisen. Dementsprechend kann der innere Bereich 106i (z. B. ein Bauelementebereich oder ein aktiver Bereich) einen Flächenanteil von wenigstens 90 % der ersten Oberfläche 106f aufweisen. Daher kann der Wafer-Chuck 100 dazu ausgelegt sein, wenigstens 90 % der ersten Oberfläche 106f freiliegen zu lassen. Gemäß verschiedenen Ausführungsformen wird keine zusätzliche Stütze bereitgestellt, die mit dem inneren Bereich 106i des Wafers 106 in Kontakt steht.
  • Gemäß verschiedenen Ausführungsformen kann der Stützbereich 100s dazu ausgelegt sein, den Kantenbereich 106e des Wafers 106 zu stützen, und der vertiefte Bereich 100r kann dazu ausgelegt sein, den inneren Bereich 106i des Wafers 106 freiliegen zu lassen. Gemäß verschiedenen Ausführungsformen kann der Wafer-Chuck 100 irgendeine geeignete Stützstruktur zum Stützen des Wafers 106 in der Aufnahmefläche 102 enthalten, wie hier beschrieben wird.
  • Wie in der 1D in einer schematischen Querschnittsansicht veranschaulicht wird, kann die untere Oberfläche 100f des vertieften Bereichs 100r unter der wenigstens einen Stützoberfläche 102s angeordnet sein. Mit anderen Worten: Eine Stufe mit einer ersten Stufenhöhe 103a wird zwischen der unteren Oberfläche 100f des vertieften Bereichs 100r und der wenigstens einen Stützoberfläche 102s des wenigstens einen Stützbereichs 100r bereitgestellt. Die erste Stufenhöhe 103a kann zum Beispiel weniger als 1 mm sein, z. B. kann die erste Stufenhöhe 103a im Bereich von etwa 50 µm bis etwa 3 mm liegen, z. B. im Bereich von etwa 50 µm bis etwa 2 mm, z. B. im Bereich von etwa 50 µm bis etwa 1 mm. Wie in der 1D veranschaulicht wird, kann die untere Oberfläche 100f der wenigstens einen Stützoberfläche 102s auf einem ersten Niveau (oder, mit anderen Worten, auf einer ersten Höhe) 103h-1 angeordnet sein, das niedriger als ein zweites Niveau (oder, mit anderen Worten, eine zweite Höhe) 103h-2 ist.
  • Gemäß verschiedenen Ausführungsformen kann sich die Begrenzungsstruktur 106 über die wenigstens eine Stützoberfläche 102s erstrecken (z. B. entlang der in der 1D veranschaulichten Richtung 103). Die Höhe 103b der Begrenzungsstruktur 104 kann im Bereich von etwa 10 µm bis etwa 1 mm liegen. Gemäß verschiedenen Ausführungsformen kann die Höhe 103b der Begrenzungsstruktur 104 an eine Stärke des Wafers 106, der in der Aufnahmefläche 102 des Wafer-Chuck 100 platziert werden soll, angepasst sein (kann z. B. im Wesentlichen ähnlich oder im Wesentlichen gleich sein). Gemäß verschiedenen Ausführungsformen kann die Begrenzungsstruktur 104 wenigstens eine Seitenwandung 104w enthalten, die der Aufnahmefläche 102 zugewandt ist.
  • Gemäß verschiedenen Ausführungsformen kann die Begrenzungsstruktur 104 einen maximalen Durchmesser des Wafers 106 definieren, der in der Aufnahmefläche 102 aufgenommen werden soll. Des Weiteren definiert die wenigstens eine Stützoberfläche 102s einen Mindestdurchmesser des Wafers 106, der in der Aufnahmefläche 102 aufgenommen werden soll, weil der Wafer 106 mit der wenigstens einen Stützoberfläche 102s mit seinem Kantenbereich 106e physisch in Kontakt stehen muss. Die Breite 101w der wenigstens einen Stützoberfläche (z. B. in Radialrichtung gemessen) kann im Bereich von etwa 1 mm bis etwa 5 mm liegen. Allerdings kann die Breite 101w der wenigstens einen Stützoberfläche an den Wafer 106 angepasst werden, der in der Aufnahmefläche 102 aufgenommen werden soll, z. B. abhängig von der Ausdehnung des Kantenbereichs 106e des Wafers 106.
  • Gemäß verschiedenen Ausführungsformen kann die zentrale Vertiefung 100c, die durch die vertiefte untere Oberfläche 100f bereitgestellt wird (oder die durch irgendeine andere geeignete Stützstruktur bereitgestellt wird), einen Durchmesser oder eine laterale Ausdehnung aufweisen, die größer als etwa mehrere Zentimeter ist (z. B. entlang der Richtung 101 oder der Richtung 105, z. B. in der zur Richtung 103 lotrechten Ebene).
  • Gemäß verschiedenen Ausführungsformen kann das Seitenverhältnis der zentralen Vertiefung 100c klein sein (d. h. die Höhe 103a der zentralen Vertiefung 100c geteilt durch den Durchmesser 101d-2 oder die laterale Ausdehnung der zentralen Vertiefung 100c), z. B. weniger als etwa 1/100 (d. h. kleiner als etwa 1 Prozent).
  • Gemäß verschiedenen Ausführungsformen kann wenigstens ein Entlüftungsloch im Wafer-Chuck 100 bereitgestellt sein, um die zentrale Vertiefung 100c zu entlüften, falls sich ein Wafer 106 in der Aufnahmefläche 102 befindet.
  • Gemäß verschiedenen Ausführungsformen kann die Begrenzungsstruktur 104 eine Ringform aufweisen, wie zum Beispiel in der 1A veranschaulicht wird. Allerdings kann die Begrenzungsstruktur 104 irgendeine andere geeignete Form aufweisen. Wie zum Beispiel in der 2A und in der 2B veranschaulicht wird, kann die Begrenzungsstruktur 104 eines oder mehrere Begrenzungselemente enthalten, die dazu angeordnet sind, eine laterale Bewegung des Wafers 106 in der Aufnahmefläche 102 zu begrenzen. Gemäß verschiedenen Ausführungsformen kann die Begrenzungsstruktur 104 drei einzelne Begrenzungselemente enthalten, wie in der 2A veranschaulicht wird, oder sie kann eine segmentierte Ringform aufweisen, wie in der 2B veranschaulicht wird. Allerdings kann die Begrenzungsstruktur 104 irgendeine andere geeignete Form enthalten.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer-Chuck 100 einen einzelnen Stützbereich 100s enthalten, der eine einzelne Stützoberfläche 102s bereitstellt, z. B. in einer Ringform, wie zum Beispiel in der 1A veranschaulicht wird. Allerdings kann der Wafer-Chuck 100 auch mehrere Stützbereiche 100s oder einen segmentierten Stützbereich 100s enthalten, die mehrere Stützoberflächen 102s bereitstellen. Die wenigstens eine Stützoberfläche 102s (z. B. die eine oder die mehreren Stützoberflächen) kann eine planare Form aufweisen. Mit anderen Worten: Die mehreren Stützoberflächen 102s, die von mehreren entsprechenden Stützelementen bereitgestellt werden, können komplanar ausgerichtet sein.
  • Wie in der 3A in einer schematischen Draufsicht veranschaulicht wird, kann der Wafer-Chuck 100 des Weiteren mehrere Kerben 306 enthalten, so dass ein Zugang zur Aufnahmefläche 102 für eine Wafer-Handhabungsvorrichtung 310 bereitgestellt wird, um den Wafer 106 in die Aufnahmefläche 102 abzusenken und den Wafer 106 aus der Aufnahmefläche 102 anzuheben. Gemäß verschiedenen Ausführungsformen kann sich jede der Kerben 306 von einem äußeren Umfang des Wafer-Chuck 100 (z. B. radial) in den Wafer-Chuck 100 erstrecken.
  • Gemäß verschiedenen Ausführungsformen kann sich jede der Kerben 306 lateral über den Stützbereich 100s in die Aufnahmefläche 102 und/oder in die zentrale Vertiefung 100c erstrecken. In diesem Fall können die mehreren Kerben 306 dazu ausgelegt sein, eines oder mehrere Entlüftungslöcher zum Entlüften der zentralen Vertiefung 100c bereitzustellen.
  • Gemäß verschiedenen Ausführungsformen können die mehreren Kerben dazu ausgelegt sein, Hubstifte einer Wafer-Handhabungsvorrichtung aufzunehmen (siehe die 3C), um den Wafer 106 in die Aufnahmefläche 102 abzusenken und den Wafer 106 aus der Aufnahmefläche 102 anzuheben.
  • Wie in der 3B in einer schematischen Querschnittsansicht veranschaulicht wird, kann der Wafer-Chuck 100 des Weiteren einen Befestigungsflansch 308 an einer Seite 100b gegenüber der Aufnahmefläche 102 enthalten. Der Befestigungsflansch 308 kann so ausgelegt sein, dass er gestattet, den Wafer-Chuck 102 in einem Bearbeitungswerkzeug zu befestigen.
  • Wie in der 3C veranschaulicht wird, kann ein Verarbeitungswerkzeug 300 eine Wafer-Handhabungsvorrichtung 310 zur Wafer-Handhabung enthalten. Der Wafer-Chuck 100 kann im Inneren des Bearbeitungswerkzeugs 300 befestigt sein, z. B. über den Befestigungsflansch 308 oder in irgendeiner anderen geeigneten Weise. In diesem Fall können mehrere Hubstifte 318 bereitgestellt werden, die sich radial in die mehreren Kerben 306 des Wafer-Chuck 100 erstrecken. Die Wafer-Handhabungsvorrichtung 310 kann dazu ausgelegt sein, den Wafer 106 nur in seinem Kantenbereich 106e physisch zu kontaktieren. Der Wafer-Chuck 100 kann beweglich im Bearbeitungswerkzeug 300 befestigt sein.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer 106 mechanischer Belastung unterzogen werden, die eine Wafer-Wölbung bewirkt. Die mechanische Belastung kann durch Folienspannung, Wärmespannung und/oder einen anderen Druck im Spalt als in der Bearbeitungskammer bewirkt werden. Falls der Wafer 106 des Weiteren im Vergleich zum Durchmesser des Wafers 106 relativ dünn ist (falls z. B. der Wafer 106 zum Beispiel weniger als 200 µm stark ist und einen Durchmesser von größer etwa 15 cm aufweist), kann der Wafer aufgrund der Schwerkraft eine Wölbung nach unten aufweisen, falls der Wafer 106 in der Aufnahmefläche 102 positioniert ist, weil der Wafer 106 nur in seinem Kantenbereich 106e gestützt wird. Zur Veranschaulichung: Der Wafer kann flexibel sein und sich aufgrund der Schwerkraft nach unten biegen.
  • Gemäß verschiedenen Ausführungsformen kann der Abstand zwischen der unteren Oberfläche 100f der zentralen Vertiefung 102 und wenigstens einer der Oberflächen, der ersten Oberfläche 106f und der zweiten Oberfläche 106b des Wafers 106, wichtig sein, um bei Verwendung des Wafer-Chuck 100 in einem Bearbeitungswerkzeug optimale Bearbeitungsergebnisse zu erreichen. Zum Beispiel kann ein Plasmaprozess ausgeführt werden, während der Wafer 106 in der Aufnahmefläche 102 des Wafer-Chuck 100 positioniert ist, um die zweite Oberfläche 106b des Wafers zu bearbeiten. In diesem Fall kann gemäß verschiedenen Ausführungsformen der Wafer-Chuck 100 oder wenigstens ein Teil des Wafer-Chuck 100 (z. B. eine Grundplatte 110 des Wafer-Chuck 100) als eine Elektrode verwendet werden. Daher kann an den Wafer-Chuck 100 ein elektrisches Potential angelegt werden, um ein elektrisches Feld zu erzeugen. Um das elektrische Feld homogen am Wafer 106 bereitzustellen, kann der Abstand zwischen der unteren Oberfläche 100f und der zweiten Oberfläche 106b des Wafers 106 für irgendeinen Punkt über dem inneren Bereich 106i des Wafers 106 im Wesentlichen gleich sein. Um das elektrische Feld homogen am Wafer 106 bereitzustellen, kann der Abstand zwischen der unteren Oberfläche 100f und der zweiten Oberfläche 106b des Wafers 106 für irgendeinen Punkt über dem inneren Bereich 106i des Wafers 106 im Wesentlichen gleich sein. Um eine Plasmaerzeugung durch das elektrische Feld in der zentralen Vertiefung 100c zu vermeiden, kann der Abstand zwischen der unteren Oberfläche 100f und der ersten Oberfläche 106f des Wafers 106 für irgendeinen Punkt über dem inneren Bereich 106i des Wafers 106 weniger als etwa 1 mm betragen. Der Abstand zwischen zwei Oberflächen wird zum Beispiel geometrisch immer als der kürzeste Abstand gemessen, z. B. lotrecht zu den Oberflächen gemessen. Um des Weiteren Spitzen in der elektrischen Felddichte an scharfen Ecken oder Kanten zu vermeiden, können Ecken und Kanten, die der zentralen Vertiefung 100c und/oder der Aufnahmefläche 102 zugewandt sind, gerundet sein.
  • Um in diesem Fall eine Wafer-Wölbung zu berücksichtigen, kann die untere Oberfläche 100f in einer Form bereitgestellt werden, die mit der Wafer-Wölbung zusammenpasst, z. B. mit einer Oberflächenkrümmung. Gemäß verschiedenen Ausführungsformen kann die untere Oberfläche 100f des vertieften Bereichs 100r eine gekrümmte Form aufweisen, z. B. eine konkave Form oder eine konvexe Form, wie in den 4A bis 5B in verschiedenen Querschnittsansichten veranschaulicht wird.
  • Wie in der 4A und der 4B veranschaulicht wird, kann eine Wafer-Wölbung des Wafers 106 kompensiert werden, indem die untere Oberfläche 100f in einer konkaven Form in Bezug auf den Wafer-Chuck 100 bereitgestellt wird. Wenn sich der Wafer 106 in der Aufnahmefläche 102 befindet, ist die untere Oberfläche 100f des vertieften Bereichs 100r bezogen auf den inneren Oberflächenbereich der ersten Oberfläche 106f des Wafers 106 gleichabständig angeordnet. Zur Veranschaulichung: Die erste Oberfläche 106f des Wafers 106 und die untere Oberfläche 100f können die gleiche Form aufweisen, z. B. die gleiche Oberflächenkrümmung oder, mit anderen Worten, die gleiche Wölbung.
  • Wie in der 4C in einer schematischen Querschnittsansicht veranschaulicht wird, kann der Wafer 106 in dieser Anordnung durch eine zusätzliche Stützstruktur 402 gestützt werden (die z. B. eines oder mehrere zusätzliche Stützelemente enthält), die in der zentralen Vertiefung 100c angeordnet ist. Die zusätzliche Stützstruktur 402 kann aus der unteren Oberfläche 100f herausragen. Gemäß verschiedenen Ausführungsformen kann die zusätzliche Stützstruktur 402 dazu ausgelegt sein, mit dem Wafer 106 an der ersten Oberfläche 106f physisch in Kontakt zu stehen, z. B. in einem Fugenbereich (oder irgendeinem anderen unproduktiven Bereich), der zwischen zwei benachbarten aktiven Bereichen des Wafers 106 angeordnet ist.
  • Wie in der 5A und der 5B veranschaulicht wird, kann die Wafer-Wölbung kompensiert werden, indem die untere Oberfläche 100f in einer konvexen Form in Bezug auf den Wafer-Chuck 100 bereitgestellt wird. Falls sich der Wafer 106 in der Aufnahmefläche 102 befindet, ist die untere Oberfläche 100f des vertieften Bereichs 100r bezogen auf den inneren Oberflächenbereich der ersten Oberfläche 106f des Wafers 106 gleichabständig angeordnet. Zur Veranschaulichung: Die erste Oberfläche 106f des Wafers 106 und die untere Oberfläche 100f können die gleiche Form aufweisen, z. B. die gleiche Oberflächenkrümmung oder, mit anderen Worten, die gleiche Wölbung. Gemäß verschiedenen Ausführungsformen kann der Wafer 106 eine homogene Stärke aufweisen, so dass auch die zweite Oberfläche 106b des Wafers 106 in Bezug auf die untere Oberfläche 100f gleichabständig angeordnet ist.
  • Wie in der 5C in einer schematischen Querschnittsansicht veranschaulicht wird, kann der Wafer 106 in dieser Anordnung durch eine zusätzliche Stützstruktur 402 gestützt werden (die z. B. eines oder mehrere zusätzliche Stützelemente enthält), die in der zentralen Vertiefung 100c angeordnet ist. Die zusätzliche Stützstruktur 402 kann aus der unteren Oberfläche 100f herausragen. Gemäß verschiedenen Ausführungsformen kann die zusätzliche Stützstruktur 402 dazu ausgelegt sein, mit dem Wafer 106 an der ersten Oberfläche 106f physisch in Kontakt zu stehen, z. B. in einem Fugenbereich (oder irgendeinem anderen unproduktiven Bereich), der zwischen zwei benachbarten aktiven Bereichen des Wafers 106 angeordnet ist.
  • In der gleichabständigen Anordnung ist die untere Oberfläche 100f des vertieften Bereichs 100r in Bezug auf die freiliegende erste Oberfläche 106f des Wafers 106 so angeordnet, dass der Zwischenraum zwischen der unteren Oberfläche 100f und dem freiliegenden Anteil der ersten Oberfläche 106f (auch als innerer Oberflächenbereich 806i bezeichnet) gleichabständig ist. Die zentrale Vertiefung 100c (auch als Spalt bezeichnet) zwischen der unteren Oberfläche 100f und dem freiliegenden Anteil der ersten Oberfläche 106f kann an zwei beliebigen gegenüberliegenden Punkten gleichabständig sein. Die untere Oberfläche 100f und der freiliegende Anteil der ersten Oberfläche 106f kann im Wesentlichen an zwei beliebigen gegenüberliegenden Punkten gleichabständig sein, wobei der Abstand zwischen der unteren Oberfläche und den Oberflächen einer Toleranz von z. B. weniger als 20 Prozent des Abstands, weniger als 10 Prozent des Abstands oder weniger als 5 Prozent des Abstands unterliegt. Der Abstand zwischen der unteren Oberfläche 100f und dem freiliegenden Anteil der ersten Oberfläche 106f kann allen Punkten gemeinsam (der gleiche) sein.
  • Die 6 zeigt ein schematisches Flussdiagramm eines Verfahrens 600 zur Bearbeitung eines Wafers 106, siehe auch die 4A bis 5B. Gemäß verschiedenen Ausführungsformen kann das Verfahren 600 Folgendes beinhalten: in 610 eine Wafer-Wölbung eines Wafers 106 unter Bedingungen zu bestimmen, bei denen der Wafer 106 nur in einem Kantenbereich 106e des Wafers 106 über einen Stützbereich 100s eines Wafer-Chuck 100 gestützt wird, wobei der Wafer-Chuck 100 einen vertieften Bereich 100r enthält, der vom Stützbereich 100s umgeben ist, wobei der vertiefte Bereich 100r eine untere Oberfläche 100f enthält, die dem Wafer 106 zugewandt ist, und eine zentrale Vertiefung 100c zwischen der unteren Oberfläche 100f des vertieften Bereichs 100r und einem inneren Bereich 106i des Wafers 106 bereitstellt, der vom Kantenbereich 106e des Wafers 106 umgeben ist; und in 620 eine Form der unteren Oberfläche 100f auf Basis der bestimmten Wafer-Wölbung anzupassen, um eine gleichabständige Anordnung des inneren Bereichs 106i des Wafers 106 bezogen auf die untere Oberfläche 100f des vertieften Bereichs 100r in dem Fall bereitzustellen, dass der Wafer 106 auf dem Wafer-Chuck 100 platziert wird.
  • Gemäß verschiedenen Ausführungsformen kann das Verfahren 600 des Weiteren beinhalten, den Wafer 106 auf dem Wafer-Chuck 100 zu platzieren. Dadurch kann der Wafer 106 in einer Aufnahmefläche 102 des Wafer-Chuck 100 aufgenommen werden, die durch den vertieften Bereich 100r und den Stützbereich 100s des Wafer-Chuck 100 bereitgestellt wird. Gemäß verschiedenen Ausführungsformen kann das Verfahren 600 des Weiteren beinhalten, den Wafer 106 über den Wafer-Chuck 100 in einem Bearbeitungsbereich eines Plasmabearbeitungswerkzeugs zu platzieren.
  • Die 7 veranschaulicht eine schematische Ansicht einer Bearbeitungsanordnung 700, die ein Bearbeitungswerkzeug 700t zum Bearbeiten des Wafers 106 enthält. Gemäß verschiedenen Ausführungsformen kann das Bearbeitungswerkzeug 700t eine Bearbeitungskammer enthalten. Das Bearbeitungswerkzeug 700t kann als Plasmabearbeitungswerkzeug ausgelegt sein, um den Wafer 106 über ein Plasma zu bearbeiten. Das Plasma kann in einem Bearbeitungsbereich 702p der Bearbeitungskammer 702 erzeugt werden. Die Bearbeitungskammer 702 kann eine Unterdruckkammer sein, um einen Unterdruck im Bearbeitungsbereich 702p bereitzustellen. Gemäß verschiedenen Ausführungsformen kann ein Druck im Bereich von etwa 1 Torr bis etwa 400 Torr im Bearbeitungsbereich 702p der Bearbeitungskammer 702 bereitgestellt werden.
  • Gemäß verschiedenen Ausführungsformen kann ein Plasmagenerator 704, z. B. eine ICP-Quelle, eine CCP-Quelle, eine entfernte Plasmaquelle usw., verwendet werden, um ein Plasma im Bearbeitungsbereich 702p bereitzustellen.
  • Das Bearbeitungswerkzeug 700t kann dazu ausgelegt sein, eine Materialschicht auf der zweiten Oberfläche 106b (z. B. über der Rückseite) des Wafers 106 abzuscheiden. Alternativ kann das Bearbeitungswerkzeug 700t dazu ausgelegt sein, irgendeine andere geeignete Bearbeitung der zweiten Oberfläche 106b des Wafers 106 zu gestatten, z. B. ein Plasmaätzen, eine Plasmareinigung, ein Plasma-Resistätzen und Ähnliches.
  • Gemäß verschiedenen Ausführungsformen kann während der Bearbeitung eine Spannung an den Wafer-Chuck 100 angelegt werden, z. B. eine Biasspannung oder wenigstens eine der Folgenden, eine Wechsel- oder eine Gleichspannung, um ein Plasma im Bearbeitungsbereich 702p zu erzeugen.
  • Gemäß verschiedenen Ausführungsformen kann das Bearbeitungswerkzeug 700t des Weiteren eine Gaszuführung enthalten, um ein Bearbeitungsgas im Bearbeitungsbereich 702p bereitzustellen. Zum Bearbeitungsgas kann zum Beispiel ein Vorstufengas für eine (z. B. plasmaunterstützte) chemische Gasphasenabscheidung zählen. Alternativ kann das Bearbeitungsgas ein Ätzmittel für einen plasmabasierten Ätzprozess enthalten.
  • Gemäß verschiedenen Ausführungsformen kann der Wafer-Chuck 100 dazu ausgelegt sein, Spitzen elektrischer Oberflächenfelder zu vermeiden, die von einer scharfen Kante oder Ecke induziert werden. Gemäß verschiedenen Ausführungsformen kann der Wafer-Chuck 100 gerundete Kanten oder gerundete Ecken enthalten. Gemäß verschiedenen Ausführungsformen können das eine oder die mehreren Stützelemente, die die eine oder die mehreren Stützoberflächen um die zentrale Vertiefung 100c des vertieften Bereichs 101r bereitstellen, eine gerundete Kante aufweisen, die dem Wafer 106 zugewandt ist. Gemäß verschiedenen Ausführungsformen können die Kerben 306 ebenfalls gerundete Kanten aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann die Bearbeitungsanordnung 700 eine Wafer-Handhabungsvorrichtung 706 enthalten, die z. B. innerhalb der Bearbeitungskammer angeordnet ist, wie vorher beschrieben worden ist.
  • Die 8A veranschaulicht einen Wafer 106, der durch den Wafer-Chuck 100 gestützt werden soll, in einer schematischen Draufsicht, und die 8B zeigt eine entsprechende Querschnittsansicht des Wafers 106 entlang der Querschnittslinie 801c gemäß verschiedenen Ausführungsformen. Der Kantenbereich 106e des Wafers 106 kann (z. B. vollständig) den inneren Bereich 106i des Wafers 106 lateral umgeben, wie oben beschrieben wird. Die erste Oberfläche 106f des Wafers 106 kann einen Kantenoberflächenbereich 806e und dementsprechend einen inneren Oberflächenbereich 806i aufweisen, wie oben beschrieben wird.
  • Gemäß verschiedenen Ausführungsformen kann der hier beschriebene Wafer-Chuck 100 effizient in einem CVD-Bearbeitungswerkzeug verwendet werden, z. B. in einem PE-CVD-Bearbeitungswerkzeug oder einem SA-CVD-Bearbeitungswerkzeug, um eine Rückseite eines Wafers zu bearbeiten.
  • Gemäß verschiedenen Ausführungsformen kann eine Heizelementestruktur (z. B. ein Widerstandsheizelement) auf und/oder im Wafer-Chuck 100 integriert sein. Die Heizelementestruktur kann im vertieften Bereich 100r unter oder auf der unteren Oberfläche 100f angeordnet sein. Alternativ kann ein Lampenheizelement verwendet werden, das z. B. in einem Bearbeitungswerkzeug unter dem Wafer-Chuck 100 angeordnet ist, um den Wafer-Chuck 100 über Abstrahlung (z. B. von Licht) von der Rückseite des Wafer-Chuck 100 aufzuheizen.
  • Verschiedene Beispiele werden im Folgenden unter Bezugnahme auf die oben bereitgestellten Ausführungsformen beschrieben.
  • Das Beispiel 1 ist ein Wafer-Chuck 100, der Folgendes enthält: eine Grundplatte 110, die eine Aufnahmefläche 102 zum Aufnehmen eines Wafers 106 enthält, wobei die Grundplatte 110 wenigstens eine Stützoberfläche 102s enthält, um den Wafer 106 in der Aufnahmefläche 102 zu stützen, wobei die wenigstens eine Stützoberfläche 102s dazu ausgelegt ist, mit dem Wafer 106 nur in einem Kantenoberflächenbereich 806e einer Oberfläche des Wafers 106, die der Grundplatte 110 zugewandt ist, physisch in Kontakt zu stehen, und einen gesamten inneren Oberflächenbereich 806i der Oberfläche 106f, die vom Kantenoberflächenbereich 806e umgeben ist, freiliegend zu lassen; und eine Begrenzungsstruktur 104, die wenigstens teilweise die Aufnahmefläche 102 lateral umgibt.
  • Alternativ ist das Beispiel 1 ein Wafer-Chuck 100, der Folgendes enthält: eine Grundplatte 110 mit einer Aufnahmefläche 102 zum Aufnehmen eines Wafers 106, wobei eine Oberfläche 106f des Wafers 106 der Grundplatte 110 zugewandt ist, wenigstens einer Stützoberfläche 102s, um den Wafer 106 in der Aufnahmefläche 102 zu stützen, wobei die wenigstens eine Stützoberfläche 102s dazu ausgelegt ist, mit der Oberfläche 106f des Wafers in einem Kantenoberflächenbereich 806e physisch in Kontakt zu stehen und einen gesamten inneren Oberflächenbereich 806i der Oberfläche 106f, die vom Kantenoberflächenbereich umgeben ist, freizulegen; und eine Begrenzungsstruktur 104, die wenigstens teilweise die Aufnahmefläche 102 lateral umgibt.
  • Im Beispiel 2 kann der Wafer-Chuck des Beispiels 1 optional enthalten, dass sich die Begrenzungsstruktur 104 über die wenigstens eine Stützoberfläche 102s erstreckt.
  • Im Beispiel 3 kann der Wafer-Chuck des Beispiels 1 oder 2 optional enthalten, dass die Begrenzungsstruktur 104 einen maximalen Durchmesser 101d-1 des Wafers 106 definiert, der in der Aufnahmefläche 102 aufgenommen werden soll. Des Weiteren definiert die wenigstens eine Stützoberfläche 102s einen Mindestdurchmesser 101d-2 des Wafers 106, der in der Aufnahmefläche 102 aufgenommen werden soll.
  • Im Beispiel 4 kann der Wafer-Chuck irgendeines der Beispiele 1 bis 3 optional enthalten, dass die Begrenzungsstruktur 104 und die wenigstens eine Stützoberfläche 102s konzentrisch angeordnet sind. Zur Veranschaulichung: Die Begrenzungsstruktur 104 und die wenigstens eine Stützoberfläche 102s sind in einer konzentrischen Anordnung angeordnet.
  • Im Beispiel 5 kann der Wafer-Chuck irgendeines der Beispiele 1 bis 4 optional enthalten, dass die wenigstens eine Stützoberfläche 102s von einem vertieften Bereich 100r bereitgestellt wird, wobei der vertiefte Bereich eine zentrale Vertiefung 100c in einer unteren Oberfläche 100f auf einem Niveau (oder, mit anderen Worten, auf einer Höhe) enthält, das niedriger als ein Niveau der wenigstens einen Stützoberfläche 102s ist.
  • Im Beispiel 6 kann der Wafer-Chuck des Beispiels 5 optional enthalten, dass der vertiefte Bereich 100r eine einzelne zentrale Vertiefung 100c über der unteren Oberfläche 100f enthält, um den gesamten inneren Bereich 106i (mit anderen Worten, den inneren Oberflächenbereich 806i, der dem Wafer-Chuck 100 zugewandt ist) des Wafers 106 freiliegend zu lassen.
  • Im Beispiel 7 kann der Wafer-Chuck des Beispiels 5 oder 6 optional enthalten, dass die untere Oberfläche 100f des vertieften Bereichs 100r eine gekrümmte Form aufweist. Die untere Oberfläche 100f des vertieften Bereichs 100r kann eine konkave Form oder eine konvexe Form aufweisen.
  • Im Beispiel 8 kann der Wafer-Chuck irgendeines der Beispiele 1 bis 7 optional enthalten, dass die Grundplatte 110 elektrisch leitfähiges Material zum Anlegen einer Spannung an die Grundplatte 110 enthält, um ein elektrisches Feld zu erzeugen.
  • Im Beispiel 9 kann der Wafer-Chuck irgendeines der Beispiele 1 bis 8 optional enthalten, dass die Grundplatte 110 teilweise oder vollständig mit einem Schutzmaterial bedeckt ist. Zum Schutzmaterial kann ein Keramikmaterial zählen, z. B. ein Metalloxid.
  • Im Beispiel 10 kann der Wafer-Chuck irgendeines der Beispiele 1 bis 9 optional des Weiteren mehrere Kerben 306 enthalten, die sich von einem äußeren Umfang der Grundplatte 110 in die Grundplatte 110 erstrecken.
  • Im Beispiel 11 kann der Wafer-Chuck des Beispiels 10 optional enthalten, dass die mehreren Kerben 306 dazu ausgelegt sind, Hubstifte einer Wafer-Handhabungsvorrichtung aufzunehmen, um den Wafer 106 in die Aufnahmefläche 102 abzusenken und den Wafer 106 aus der Aufnahmefläche 102 anzuheben.
  • Im Beispiel 12 kann der Wafer-Chuck irgendeines der Beispiele 1 bis 11 optional des Weiteren einen Befestigungsflansch 308 enthalten, der an einer Seite 100b der Grundplatte 110 gegenüber dem Aufnahmefläche 102 angeordnet ist, um den Wafer-Chuck 100 im Bearbeitungswerkzeug zu befestigen.
  • Das Beispiel 13 ist eine Bearbeitungsanordnung, die Folgendes enthält: ein Bearbeitungswerkzeug 700t, um einen Wafer 106 in einem Bearbeitungsbereich 702p des Bearbeitungswerkzeugs 700t zu bearbeiten; und einen Wafer-Chuck 100 irgendeines der Beispiele 1 bis 12, um den Wafer im Bearbeitungsbereich 702p zu positionieren. Gemäß verschiedenen Ausführungsformen kann das Bearbeitungswerkzeug 700t ein Plasmabearbeitungswerkzeug sein.
  • Das Beispiel 14 ist eine Bearbeitungsanordnung 700, die Folgendes enthält: ein Bearbeitungswerkzeug 700t, um einen Wafer 106 in einem Bearbeitungsbereich 702p des Bearbeitungswerkzeugs 700t zu bearbeiten; einen Wafer-Chuck 100, um den Wafer im Bearbeitungsbereich 702p zu positionieren (z. B. zu tragen); wobei der Wafer-Chuck 100 Folgendes enthält: eine Grundplatte 110, die eine Aufnahmefläche 102 zum Aufnehmen des Wafers 106 enthält, wobei die Grundplatte 110 wenigstens eine Stützoberfläche 102s enthält, um den Wafer 106 in der Aufnahmefläche 102 zu stützen, wobei die wenigstens eine Stützoberfläche 102s dazu ausgelegt ist, mit dem Wafer 106 nur in einem Kantenbereich 106e des Wafers physisch in Kontakt zu stehen und einen inneren Bereich 106i des Wafers 106, der vom Kantenbereich 106e umgeben ist, vollständig freizulegen; und eine Begrenzungsstruktur 104, die wenigstens teilweise die Aufnahmefläche 102 lateral umgibt.
  • Im Beispiel 15 kann die Bearbeitungsanordnung des Beispiels 14 optional enthalten, dass das Bearbeitungswerkzeug 700t ein Plasmabearbeitungswerkzeug ist.
  • Im Beispiel 16 kann die Bearbeitungsanordnung des Beispiels 15 optional des Weiteren einen Plasmagenerator 704 enthalten, der dazu ausgelegt ist, im Bearbeitungsbereich 702p ein Plasma bereitzustellen.
  • Im Beispiel 17 kann die Bearbeitungsanordnung irgendeines der Beispiele 14 bis 16 optional des Weiteren eine Unterdruckkammer 702 enthalten, die dazu ausgelegt ist, im Bearbeitungsbereich 702p einen Unterdruck bereitzustellen.
  • Im Beispiel 18 kann die Bearbeitungsanordnung irgendeines der Beispiele 14 bis 17 optional des Weiteren eine Wafer-Handhabungsvorrichtung 706 enthalten, um den Wafer 106 in die Aufnahmefläche 102 abzusenken und den Wafer 160 aus der Aufnahmefläche 102 anzuheben.
  • Im Beispiel 19 kann die Bearbeitungsanordnung des Beispiels 18 optional enthalten, dass der Wafer-Chuck 100 mehrere Kerben 306 enthält, die sich von einem äußeren Umfang der Grundplatte 110 in die Grundplatte 110 erstrecken. Des Weiteren kann die Wafer-Handhabungsvorrichtung 706 mehrere Handhabungselemente (z. B. Hubstifte) enthalten, die dazu ausgelegt sind, über die mehreren Kerben 306 angehoben und abgesenkt zu werden, um den Wafer 106 abzusenken und anzuheben.
  • Im Beispiel 20 kann die Bearbeitungsanordnung irgendeines der Beispiele 14 bis 19 optional enthalten, das die Grundplatte 110 einen vertieften Bereich 100r enthält. Des Weiteren ist eine untere Oberfläche 110f des vertieften Bereichs 100r auf einem ersten Niveau 103h-1 angeordnet, das niedriger als ein zweites Niveau 103h-2 der wenigstens einen Stützoberfläche 102s ist. Mit anderen Worten: Die untere Oberfläche 100f ist in die Grundplatte 110 eingelassen.
  • Im Beispiel 21 kann die Bearbeitungsanordnung des Beispiels 20 optional enthalten, dass der vertiefte Bereich 100r eine Vertiefung 100c über der unteren Oberfläche 100f des vertieften Bereichs 100r bereitstellt, um den inneren Bereich 106i des Wafers 106 freiliegend zu lassen.
  • Im Beispiel 22 kann die Bearbeitungsanordnung des Beispiels 20 oder 21 optional enthalten, dass die untere Oberfläche 100f gekrümmt ist. Die untere Oberfläche 100f kann eine konkave Form oder eine konvexe Form aufweisen.
  • Im Beispiel 23 kann die Bearbeitungsanordnung irgendeines der Beispiele 20 bis 22 optional des Weiteren Folgendes enthalten: einen Wafer 106 in der Aufnahmefläche 102, wobei der Wafer 106 einen inneren Bereich 106i und einen Kantenbereich 106e, der den inneren Bereich 106i umgibt, enthält, wobei die untere Oberfläche 100f des vertieften Bereichs 100r bezogen auf den inneren Bereich 106i des Wafers 106 gleichabständig angeordnet ist.
  • Im Beispiel 24 kann die Bearbeitungsanordnung irgendeines der Beispiele 14 bis 23 optional enthalten, dass die Grundplatte 110 elektrisch leitfähiges Material zum Anlegen einer Spannung an der Grundplatte 100 enthält. Mit anderen Worten: Der Wafer-Chuck 100 kann als eine Elektrode ausgelegt sein. Gemäß verschiedenen Ausführungsformen kann der Wafer-Chuck 100 oder die Grundplatte 110 des Wafer-Chuck 100 mit einem Plasmagenerator 704 gekoppelt sein oder kann Teil eines Plasmagenerators 704 sein.
  • Das Beispiel 25 ist ein Verfahren 600 zum Bearbeiten eines Wafers 106, wobei das Verfahren Folgendes beinhaltet: eine Wafer-Wölbung eines Wafers 106 unter Bedingungen zu bestimmen, bei denen der Wafer nur in einem Kantenbereich 106e des Wafers 106 über einen Wafer-Chuck 100 gestützt wird, wobei der Wafer-Chuck 100 einen vertieften Bereich 100r enthält, der von einem Stützbereich 100s umgeben ist, wobei der vertiefte Bereich 100r eine untere Oberfläche 100f enthält, die dem Wafer 106 zugewandt ist und die eine Vertiefung 100c zwischen der unteren Oberfläche 100f und einem inneren Bereich 106i des Wafers 106 bereitstellt, der vom Kantenbereich 106e umgeben ist; und eine Form der unteren Oberfläche 100f des vertieften Bereichs auf Basis der bestimmten Wafer-Wölbung anzupassen, um eine gleichabständige Anordnung des inneren Bereichs 106i des Wafers 106 bezogen auf die untere Oberfläche 100f in dem Fall bereitzustellen, dass der Wafer 106 durch den Wafer-Chuck 100 gestützt wird.
  • Im Beispiel 26 kann das Verfahren des Beispiels 25 optional des Weiteren beinhalten, den Wafer 106 auf dem Wafer-Chuck 100 zu platzieren.
  • Im Beispiel 27 kann das Verfahren des Beispiels 26 optional des Weiteren beinhalten, den Wafer 106 über den Wafer-Chuck 100 in einem Bearbeitungsbereich 702p eines Bearbeitungswerkzeugs 700t zu platzieren.
  • Das Beispiel 28 ist ein Wafer-Chuck, der eine Stützstruktur enthält, die dazu ausgelegt ist, einen Wafer 106 so zu stützen, dass der Wafer 106 nur in einem Kantenbereich 106e des Wafers gestützt wird.
  • Das Beispiel 29 ist ein Wafer-Chuck, der Folgendes enthält: wenigstens einen Stützbereich 100s, der dazu ausgelegt ist, einen Wafer 106 in einer Aufnahmefläche 102 zu stützen; eine zentrale Vertiefung 100c, die von dem wenigstens einen Stützbereich 100s umgeben ist und die dazu ausgelegt ist, den Wafer 106 nur entlang einem äußeren Umkreis zu stützen; und eine Begrenzungsstruktur 104, die wenigstens teilweise oder vollständig die Aufnahmefläche 102 umgibt und die dazu ausgelegt ist, den Wafer 106 in der Aufnahmefläche 102 zu halten.
  • Im Beispiel 30 kann der Wafer-Chuck des Beispiels 29 optional enthalten, dass der wenigstens eine Stützbereich 100s wenigstens eine Stützoberfläche 102s enthält, die dazu ausgelegt ist, mit einem Kantenoberflächenbereich 806e (eines Kantenbereichs 106e) des Wafers 106 physisch in Kontakt zu stehen.
  • Im Beispiel 31 kann der Wafer-Chuck des Beispiels 29 oder 30 optional enthalten, dass die Begrenzungsstruktur 104 einen maximalen Durchmesser 101d-1 für einen Wafer 106 definiert, der in der Aufnahmefläche 102 aufgenommen werden soll. Des Weiteren kann die wenigstens eine Stützoberfläche 100s einen Mindestdurchmesser 101d-2 für einen Wafer definieren, der in der Aufnahmefläche 102 aufgenommen werden soll.
  • Im Beispiel 32 kann der Wafer-Chuck irgendeines der Beispiele 29 bis 31 optional enthalten, dass die Begrenzungsstruktur 104, die zentrale Vertiefung 100c und der wenigstens eine Stützbereich 100s konzentrisch angeordnet sind.
  • Im Beispiel 33 kann der Wafer-Chuck des Beispiels 30 optional enthalten, dass die zentrale Vertiefung 100c eine untere Oberfläche 110f enthält, die auf einem ersten Niveau 103h-1 angeordnet ist, das niedriger als ein zweites Niveau 103h-2 der wenigstens einen Stützoberfläche 102s ist.
  • Im Beispiel 34 kann der Wafer-Chuck des Beispiels 33 optional enthalten, dass die untere Oberfläche 100f gekrümmt ist.
  • Im Beispiel 35 kann der Wafer-Chuck irgendeines der Beispiele 29 bis 34 optional enthalten, dass die zentrale Vertiefung 100c durch einen einzelnen vertieften Bereich 100r bereitgestellt wird. Die einzelne zentrale Vertiefung 100c legt einen inneren Oberflächenbereich 806i (eines gesamten inneren Bereichs 106i) des Wafers 106 frei. Der innere Oberflächenbereich 806i ist von einem Kantenoberflächenbereich 806e (eines Kantenbereichs 106e) des Wafers 106 umgeben.
  • Im Beispiel 36 kann der Wafer-Chuck irgendeines der Beispiele 29 bis 35 optional des Weiteren mehrere Kerben 306 enthalten, die sich von einem äußeren Umfang des Wafer-Chuck 100 in den Wafer-Chuck 100 erstrecken.
  • Im Beispiel 37 kann der Wafer-Chuck des Beispiels 36 optional enthalten, dass jede der mehreren Kerben 306 dazu ausgelegt ist, einen Handhabungsstift einer Wafer-Handhabungsvorrichtung aufzunehmen, um den Wafer in die Aufnahmefläche abzusenken und den Wafer aus der Aufnahmefläche anzuheben.
  • Im Beispiel 38 kann der Wafer-Chuck irgendeines der Beispiele 29 bis 37 optional des Weiteren einen Befestigungsflansch 308 an einer Seite gegenüber der Aufnahmefläche 102 enthalten, um den Wafer-Chuck 100 in einem Bearbeitungswerkzeug zu befestigen.
  • Das Beispiel 39 ist eine Bearbeitungsanordnung 700, die Folgendes enthält: ein Bearbeitungswerkzeug 700t, um einen Wafer 106 in einem Bearbeitungsbereich 702p einer Bearbeitungskammer 702 zu bearbeiten; und einen Wafer-Chuck 100 irgendeines der Beispiele 29 bis 38, um den Wafer 106 im Bearbeitungswerkzeug 700t zu positionieren.
  • Das Beispiel 40 ist eine Bearbeitungsanordnung 700, die Folgendes enthält: ein Bearbeitungswerkzeug zum Bearbeiten eines Wafers in einem Bearbeitungsbereich; einen Wafer-Chuck 100, um den Wafer 106 im Bearbeitungswerkzeug 700t zu positionieren; wobei der Wafer-Chuck 100 Folgendes enthält: wenigstens einen Stützbereich 100s, der dazu ausgelegt ist, den Wafer 106 in einer Aufnahmefläche 102 des Wafer-Chuck zu stützen; eine zentrale Vertiefung 100c, die von dem wenigstens einen Stützbereich 100s umgeben ist und die dazu ausgelegt ist, den Wafer 106 nur entlang einem äußeren Umkreis zu stützen; und eine Begrenzungsstruktur 104, die die Aufnahmefläche 102 umgibt und die dazu ausgelegt ist, den Wafer 106 in der Aufnahmefläche 102 zu halten.
  • Im Beispiel 41 kann die Bearbeitungsanordnung des Beispiels 40 optional enthalten, dass das Bearbeitungswerkzeug ein Plasmabearbeitungswerkzeug ist und dass der Wafer-Chuck 100 als eine Elektrode ausgelegt ist.
  • Im Beispiel 42 kann die Bearbeitungsanordnung des Beispiels 40 oder 41 optional des Weiteren eine Wafer-Handhabungsvorrichtung 706 enthalten, um den Wafer 106 in die Aufnahmefläche 102 abzusenken und den Wafer 106 aus der Aufnahmefläche 102 anzuheben.
  • Im Beispiel 43 kann die Bearbeitungsanordnung des Beispiels 42 optional enthalten, dass der Wafer-Chuck 100 mehrere Kerben 306 enthält, die sich von einem äußeren Umkreis des Wafer-Chuck 100 in den Wafer-Chuck 100 erstrecken, und dass die Wafer-Handhabungsvorrichtung 706 mehrere Handhabungsstifte enthält, die dazu ausgelegt sind, durch die mehreren Kerben 306 angehoben und abgesenkt zu werden, um den Wafer 106 anzuheben und abzusenken.
  • Im Beispiel 44 kann die Bearbeitungsanordnung irgendeines der Beispiele 40 bis 43 optional enthalten, dass die zentrale Vertiefung 100c eine untere Oberfläche 100f enthält, die auf einem ersten Niveau 103h-1 angeordnet ist, das niedriger als ein zweites Niveau 103h-2 einer Stützoberfläche 102s des wenigstens einen Stützbereichs 100s ist.
  • Im Beispiel 45 kann die Bearbeitungsanordnung des Beispiels 44 optional enthalten, dass die zentrale Vertiefung 100c durch einen einzelnen vertieften Bereich 100r bereitgestellt wird. Die einzelne zentrale Vertiefung 100c legt einen inneren Oberflächenbereich 806i (eines gesamten inneren Bereichs 106i) des Wafers 106 frei. Der innere Oberflächenbereich 806i ist von einem Kantenoberflächenbereich 806e (eines Kantenbereichs 106e) des Wafers 106 umgeben.
  • Im Beispiel 46 kann die Bearbeitungsanordnung des Beispiels 44 oder 45 optional enthalten, dass die untere Oberfläche gekrümmt ist.
  • Im Beispiel 47 kann die Bearbeitungsanordnung irgendeines der Beispiele 44 bis 46 optional des Weiteren einen Wafer 106 in der Aufnahmefläche 102 enthalten, wobei die untere Oberfläche 100f der Vertiefung 100c bezogen auf wenigstens eine erste Oberfläche 106f des Wafers 106, die dem Wafer-Chuck 100 zugewandt ist, oder eine zweite Oberfläche 106b des Wafers 106, die dem Wafer-Chuck 100 abgewandt ist, gleichabständig angeordnet ist.
  • Das Beispiel 48 ist ein Wafer-Chuck 100, der Folgendes enthält: eine Grundplatte 110, die eine Aufnahmefläche 102 zum Aufnehmen eines Wafers 106 enthält; einen vertieften Bereich 100r, der in der Grundplatte 110 angeordnet ist, wobei der vertiefte Bereich 100r dazu ausgelegt ist, eine Vertiefung 100c bereitzustellen (z. B. unter der Aufnahmefläche 102), die von wenigstens einem Stützbereich umgeben ist, um den Wafer in der Aufnahmefläche zu stützen, wobei die Vertiefung 100c eine gekrümmte untere Oberfläche 100f, die der Aufnahmefläche 102 zugewandt ist, enthält. Der wenigstens eine Stützbereich 100s kann eine Stützoberfläche 102s enthalten, die dazu ausgelegt ist, mit einem Kantenoberflächenbereich 806e (eines Kantenbereichs 106e) des Wafers 106 physisch in Kontakt zu stehen.
  • Das Beispiel 49 ist ein Wafer-Chuck, der Folgendes enthält: eine Grundplatte, die eine Aufnahmefläche zum Aufnehmen eines Wafers enthält; und einen vertieften Bereich, der in der Grundplatte angeordnet ist, wobei der vertiefte Bereich dazu ausgelegt ist, eine Vertiefung bereitzustellen, die von wenigstens einem Stützbereich umgeben ist, um den Wafer in der Aufnahmefläche zu stützen. Die Vertiefung enthält eine gekrümmte untere Oberfläche, die der Aufnahmefläche zugewandt ist. Des Weiteren enthält der Wafer-Chuck eine zusätzliche Stützstruktur, die wenigstens teilweise in der Vertiefung angeordnet ist, um den Wafer über der Vertiefung in der Aufnahmefläche zu stützen. Die zusätzliche Stützstruktur kann einen Abstand zwischen der gekrümmten unteren Oberfläche und dem Wafer definieren, der in der Aufnahmefläche gestützt werden soll.
  • Während die Erfindung insbesondere in Bezug auf spezifische Ausführungsformen gezeigt und beschrieben worden ist, sollten Fachleute verstehen, dass daran verschiedene Änderungen in Form und Detail vorgenommen werden können, ohne vom Gedanken und vom Schutzbereich der Erfindung, wie sie durch die beigefügten Ansprüche definiert werden, abzuweichen. Der Schutzbereich der Erfindung wird somit durch die beigefügten Ansprüche angezeigt, und alle Änderungen, die gleiche Bedeutung wie die Ansprüche erlangen bzw. in einen Bereich gleicher Bedeutung wie die Ansprüche kommen, sollen daher einbezogen sein.

Claims (22)

  1. Es wird Folgendes beansprucht:
  2. Wafer-Chuck (100), der Folgendes umfasst: wenigstens einen Stützbereich (100s), der dazu ausgelegt ist, einen Wafer (106) in einer Aufnahmefläche (102) zu stützen; eine zentrale, von dem wenigstens einen Stützbereich (100s) umgebene Vertiefung (100c), die dazu ausgelegt ist, den Wafer (106) nur entlang einem äußeren Umkreis zu stützen; und eine die Aufnahmefläche (102) umgebende Begrenzungsstruktur, die dazu ausgelegt ist, den Wafer (106) in der Aufnahmefläche (102) zu halten.
  3. Wafer-Chuck (100) nach Anspruch 1, wobei der wenigstens eine Stützbereich (100s) eine Stützoberfläche umfasst, die dazu ausgelegt ist, mit einem Kantenoberflächenbereich eines Kantenbereichs (106e) des Wafers (106) physisch in Kontakt zu stehen, wobei der Kantenoberflächenbereich dem Wafer-Chuck (100) zugewandt ist.
  4. Wafer-Chuck (100) nach Anspruch 1 oder 2, wobei die Begrenzungsstruktur einen maximalen Durchmesser des in der Aufnahmefläche (102) aufzunehmenden Wafers (106) definiert und wobei der wenigstens eine Stützbereich (100s) einen Mindestdurchmesser des in die Aufnahmefläche (102) aufzunehmenden Wafers (106) definiert.
  5. Wafer-Chuck (100) nach einem der Ansprüche 1 bis 3, wobei die Begrenzungsstruktur, die zentrale Vertiefung (100c) und der wenigstens eine Stützbereich (100s) konzentrisch angeordnet sind.
  6. Wafer-Chuck (100) nach einem der Ansprüche 2 bis 4, wobei die zentrale Vertiefung (100c) eine untere Oberfläche umfasst, die auf einem ersten Niveau angeordnet ist, das niedriger als ein zweites Niveau der Stützoberfläche ist.
  7. Wafer-Chuck (100) nach einem der Ansprüche 1 bis 5, wobei die zentrale Vertiefung (100c) durch einen einzelnen vertieften Bereich bereitgestellt wird.
  8. Wafer-Chuck (100) nach Anspruch 5 oder 6, wobei die untere Oberfläche gekrümmt ist.
  9. Wafer-Chuck (100) nach einem der Ansprüche 1 bis 7, der des Weiteren Folgendes umfasst: mehrere Kerben, die sich von einem äußeren Umfang des Wafer-Chuck (100) in den Wafer-Chuck (100) erstrecken.
  10. Wafer-Chuck (100) nach Anspruch 8, wobei jede der mehreren Kerben dazu ausgelegt ist, einen Handhabungsstift einer Wafer-Handhabungsvorrichtung aufzunehmen, um den Wafer (106) in die Aufnahmefläche (102) abzusenken und den Wafer (106) aus der Aufnahmefläche (102) anzuheben.
  11. Wafer-Chuck (100) nach einem der Ansprüche 1 bis 9, der des Weiteren Folgendes umfasst: einen Befestigungsflansch an einer Seite gegenüber der Aufnahmefläche (102), um den Wafer-Chuck (100) in einem Bearbeitungswerkzeug zu befestigen.
  12. Bearbeitungsanordnung, die Folgendes umfasst: ein Bearbeitungswerkzeug zum Bearbeiten eines Wafers (106) in einem Bearbeitungsbereich; einen Wafer-Chuck (100), um den Wafer (106) im Bearbeitungswerkzeug zu positionieren, wobei der Wafer-Chuck (100) Folgendes umfasst: wenigstens einen Stützbereich (100s), der dazu ausgelegt ist, den Wafer (106) in einer Aufnahmefläche (102) zu stützen; eine zentrale, von dem wenigstens einen Stützbereich (100s) umgebene Vertiefung (100c), die dazu ausgelegt ist, den Wafer (106) nur entlang einem äußeren Umkreis zu stützen; und eine die Aufnahmefläche (102) umgebende Begrenzungsstruktur, die dazu ausgelegt ist, den Wafer (106) in der Aufnahmefläche (102) zu halten.
  13. Bearbeitungsanordnung nach Anspruch 11, wobei das Bearbeitungswerkzeug ein Plasmabearbeitungswerkzeug ist.
  14. Bearbeitungsanordnung nach Anspruch 11 oder 12, wobei der Wafer-Chuck (100) als eine Elektrode ausgelegt ist.
  15. Bearbeitungsanordnung nach einem der Ansprüche 11 bis 13, die weiterhin Folgendes umfasst: eine Wafer-Handhabungsvorrichtung, um den Wafer (106) in die Aufnahmefläche (102) abzusenken und den Wafer (106) aus der Aufnahmefläche (102) anzuheben.
  16. Bearbeitungsanordnung nach Anspruch 14, wobei der Wafer-Chuck (100) mehrere Kerben umfasst, die sich von einem äußeren Umkreis des Wafer-Chuck (100) in den Wafer-Chuck (100) erstrecken, wobei die Wafer-Handhabungsvorrichtung mehrere Handhabungsstifte umfasst, die dazu ausgelegt sind, über die mehreren Kerben angehoben und abgesenkt zu werden, um den Wafer (106) anzuheben und abzusenken.
  17. Bearbeitungsanordnung nach einem der Ansprüche 11 bis 15, wobei die zentrale Vertiefung (100c) eine untere Oberfläche umfasst, die auf einem ersten Niveau angeordnet ist, das niedriger als ein zweites Niveau einer Stützoberfläche des wenigstens einen Stützbereichs (100s) ist.
  18. Bearbeitungsanordnung nach einem der Ansprüche 11 bis 16, wobei die zentrale Vertiefung (100c) durch einen einzelnen vertieften Bereich bereitgestellt wird.
  19. Bearbeitungsanordnung nach Anspruch 16 oder 17, wobei die untere Oberfläche gekrümmt ist.
  20. Bearbeitungsanordnung nach einem der Ansprüche 16 bis 18, die weiterhin Folgendes umfasst: einen Wafer (106) in der Aufnahmefläche (102), wobei die untere Oberfläche der Vertiefung (100c) bezogen auf eine Oberfläche des Wafers (106), die dem Wafer-Chuck (100) zugewandt ist oder die vom Wafer-Chuck (100) abgewandt ist, gleichabständig angeordnet ist.
  21. Wafer-Chuck (100), der Folgendes umfasst: eine Grundplatte, die eine Aufnahmefläche (102) zum Aufnehmen eines Wafers (106) umfasst; und einen vertieften Bereich, der in der Grundplatte angeordnet ist, wobei der vertiefte Bereich dazu ausgelegt ist, eine Vertiefung (100c) bereitzustellen, die von wenigstens einem Stützbereich (100s) umgeben ist, um den Wafer (106) in der Aufnahmefläche (102) zu stützen, wobei die Vertiefung (100c) eine gekrümmte untere Oberfläche umfasst, die der Aufnahmefläche (102) zugewandt ist.
  22. Wafer-Chuck (100) nach Anspruch 20, der des Weiteren Folgendes umfasst: eine zusätzliche Stützstruktur, die wenigstens teilweise in der Vertiefung (100c) angeordnet ist und die dazu ausgelegt ist, den Wafer (106) in der Aufnahmefläche (102) zu stützen.
DE102018100066.9A 2017-01-23 2018-01-03 Wafer-chuck und bearbeitungsanordnung Pending DE102018100066A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/412,131 2017-01-23
US15/412,131 US10629416B2 (en) 2017-01-23 2017-01-23 Wafer chuck and processing arrangement

Publications (1)

Publication Number Publication Date
DE102018100066A1 true DE102018100066A1 (de) 2018-07-26

Family

ID=62812928

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018100066.9A Pending DE102018100066A1 (de) 2017-01-23 2018-01-03 Wafer-chuck und bearbeitungsanordnung

Country Status (3)

Country Link
US (2) US10629416B2 (de)
CN (1) CN108346614B (de)
DE (1) DE102018100066A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463108A (zh) * 2020-04-09 2020-07-28 北京烁科精微电子装备有限公司 晶圆清洗装置
WO2023110114A1 (de) * 2021-12-17 2023-06-22 Ev Group E. Thallner Gmbh Vorrichtung und verfahren zur justierung eines erfassungsmittels

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10629416B2 (en) * 2017-01-23 2020-04-21 Infineon Technologies Ag Wafer chuck and processing arrangement
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) * 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
CN114054419B (zh) * 2021-11-17 2023-04-11 新美光(苏州)半导体科技有限公司 硅电极的清洗装置、清洗方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6026589A (en) * 1998-02-02 2000-02-22 Silicon Valley Group, Thermal Systems Llc Wafer carrier and semiconductor apparatus for processing a semiconductor substrate
US6151446A (en) * 1999-07-06 2000-11-21 Applied Materials, Inc. Apparatus and method for thermally processing substrates including a processor using multiple detection signals
KR100384060B1 (ko) * 2000-12-04 2003-05-14 삼성전자주식회사 반도체장치 애싱설비의 척 플레이트 및 이를 이용한 척조립체
US20030106646A1 (en) * 2001-12-11 2003-06-12 Applied Materials, Inc. Plasma chamber insert ring
KR20040103728A (ko) * 2003-06-02 2004-12-09 삼성전자주식회사 웨이퍼 지지구조가 개선된 반도체 제조설비
US20050230350A1 (en) * 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
US20070089836A1 (en) * 2005-10-24 2007-04-26 Applied Materials, Inc. Semiconductor process chamber
CN102144280B (zh) * 2008-08-29 2016-05-04 威科仪器有限公司 具有变化热阻的晶片载体
US8520360B2 (en) * 2011-07-19 2013-08-27 Lam Research Corporation Electrostatic chuck with wafer backside plasma assisted dechuck
US9105676B2 (en) 2012-09-21 2015-08-11 Lam Research Corporation Method of removing damaged epoxy from electrostatic chuck
KR102430454B1 (ko) * 2014-08-15 2022-08-05 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 강화 화학 기상 증착 시스템에서 높은 온도들로 압축 또는 인장 응력을 갖는 웨이퍼들을 프로세싱하는 방법 및 장치
US10629416B2 (en) * 2017-01-23 2020-04-21 Infineon Technologies Ag Wafer chuck and processing arrangement

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111463108A (zh) * 2020-04-09 2020-07-28 北京烁科精微电子装备有限公司 晶圆清洗装置
WO2023110114A1 (de) * 2021-12-17 2023-06-22 Ev Group E. Thallner Gmbh Vorrichtung und verfahren zur justierung eines erfassungsmittels

Also Published As

Publication number Publication date
US11387081B2 (en) 2022-07-12
US10629416B2 (en) 2020-04-21
CN108346614A (zh) 2018-07-31
CN108346614B (zh) 2022-12-06
US20200251314A1 (en) 2020-08-06
US20180211821A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
DE102018100066A1 (de) Wafer-chuck und bearbeitungsanordnung
US5874361A (en) Method of processing a wafer within a reaction chamber
DE60310291T2 (de) Verfahren und Vorrichtung zur Gasphasenbeschichtung
JP3373455B2 (ja) 集積回路製造工程における同深の狭いコンタクトホールと広いトレンチとを同時に形成する方法
EP1604384B1 (de) Anlage zur bearbeitung eines substrats
DE102005056364B3 (de) Bipolarer Trägerwafer und mobile, bipolare, elektrostatische Waferanordnung
US9118001B2 (en) Techniques for treating sidewalls of patterned structures using angled ion treatment
DE202011102440U1 (de) C-förmiger Einschlussring für eine Plasmaverarbeitungskammer
EP0453780A2 (de) Vorrichtung zur Kontrolle der Kontaminierung in einen mit einer Spannung betriebenen Elektroden versehenen Gerät
DE202010015933U1 (de) Eine Randringanordnung für Plasmaätzkammern
DE202010004773U1 (de) Dichtungselement mit Postionierungsmerkmal für eine festgeklemmte monolithische Gasverteilungselektrode
DE10108388B4 (de) Halbleiterwafer-Bearbeitungsvorrichtung und Verfahren zum Dünnermachen eines Halbleiterwafers
DE112008000079T5 (de) Plasma-Dicing-Vorrichtung und Verfahren zum Herstellen von Halbleiterchips
DE102015210736B3 (de) Vorrichtung mit folie zum elektrostatischen koppeln eines substrats mit einem substratträger
DE102017223555A1 (de) Herstellungsverfahren für eine Halbleiterpackung
DE102008008077A1 (de) Chuck-Aufbau und Plasmaanlage für hohe Dichte mit demselben
CN105334086A (zh) Tem样品的制备方法及tem样品
DE112009003766T5 (de) Sputter-Vorrichtung und Sputter-Verfahren
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US7355176B2 (en) Method of forming TEM specimen and related protection layer
US5922180A (en) Sputtering apparatus for forming a conductive film in a contact hole of a high aspect ratio
DE102016102577A1 (de) Prozessierung von Halbleitervorrichtungen
DE102015113529A1 (de) Verfahren, Substrathaltevorrichtung und Prozessieranordnung
DE112012005792T5 (de) Kapazitiver Sensor
KR20190047785A (ko) 저차원 물질을 위한 표면처리 방법

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021673000

Ipc: H01L0021683000

R016 Response to examination communication