DE102017223555A1 - Herstellungsverfahren für eine Halbleiterpackung - Google Patents

Herstellungsverfahren für eine Halbleiterpackung Download PDF

Info

Publication number
DE102017223555A1
DE102017223555A1 DE102017223555.1A DE102017223555A DE102017223555A1 DE 102017223555 A1 DE102017223555 A1 DE 102017223555A1 DE 102017223555 A DE102017223555 A DE 102017223555A DE 102017223555 A1 DE102017223555 A1 DE 102017223555A1
Authority
DE
Germany
Prior art keywords
wiring substrate
groove
substrate
sealed
sealed substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017223555.1A
Other languages
English (en)
Inventor
Youngsuk Kim
Byeongdeck Jang
Fumio Uchida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE102017223555A1 publication Critical patent/DE102017223555A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Hier offenbart ist ein Herstellungsverfahren für eine Halbleiterpackung zum Herstellen mehrerer Halbleiterpackungen. Das Herstellungsverfahren für eine Halbleiterpackung beinhaltet die Schritte zum Verbinden mehrerer Halbleiterchips an der vorderen Seite eines Verdrahtungssubstrats, als nächstes Aufbringen einer Versiegelungskomponente auf der vorderen Seite des Verdrahtungssubstrats, um eine Kunststoffschicht aus der Versiegelungskomponente an der vorderen Seite des Verdrahtungssubstrats auszubilden, wodurch ein versiegeltes Substrat ausgebildet wird, welches das Verdrahtungssubstrat und die Kunststoffschicht, welche die Halbleiterchips abdeckt, beinhaltet, als nächstes Schneiden des versiegelten Substrats von der Seite der Kunststoffschicht unter Verwendung einer V-Klinge, um dadurch eine V-Nut entlang jeder Teilungslinie auszubilden, als nächstes Teilen des Verdrahtungssubstrats entlang jeder V-Nut, um mehrere einzelne freie Packungen zu erhalten, und schließlich Ausbilden einer elektromagnetischen Abschirmschicht an der oberen Oberfläche und an einer geneigten seitlichen Oberfläche von jeder freien Packung, um dadurch mehrere Halbleiterpackungen zu erhalten.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine Halbleiterpackung zum Herstellen mehrerer Halbleiterpackungen, die jeweils eine abschirmende Funktion aufweisen.
  • Beschreibung des Stands der Technik
  • Im Allgemeinen muss eine Halbleiterpackung, die in einer mobilen Kommunikationsausstattung wie einem Mobiltelefon verwendet werden soll, das Austreten von elektromagnetischem Rauschen aus der Halbleiterpackung unterdrücken. Eine bekannte Halbleiterpackung weist eine Konfiguration auf, sodass ein Halbleiterchip, der an einem Verdrahtungssubstrat montiert ist, mit einem Kunststoff versiegelt ist (Versiegelungskomponente), um eine Kunststoffschicht an dem Verdrahtungssubstrat auszubilden, sodass eine freie Packung ausgebildet wird, und eine Abschirmschicht ist an der äußeren Oberfläche der Kunststoffschicht (siehe zum Beispiel die japanische Offenlegungsschrift Nr. 2012-039104 ). Die Abschirmschicht kann aus einer Abschirmfolie aus Metall ausgebildet sein. Jedoch ist in diesem Fall die Dicke der Abschirmschicht so, dass diese große Dicke eine Reduktion der Größe und der Dicke der Ausstattung verhindern kann. Um mit diesem Problem umzugehen, wurde eine Technik zum Ausbilden einer dünnen Abschirmschicht durch ein Abscheidungsverfahren für einen Film wie Sputtern, Sprühbeschichten, chemische Dampfabscheidung (CVD), Tintenstrahldrucken und Siebdrucken vorgeschlagen.
  • DARSTELLUNG DER ERFINDUNG
  • Jedoch ist in der Halbleiterpackung, die in der japanischen Offenlegungsschrift Nr. 2012-039104 beschrieben ist, die Seitenoberfläche der freien Packung im Wesentlichen senkrecht zu einer oberen Oberfläche davon. Entsprechend ist es schwierig, eine Abschirmschicht auszubilden, die eine gleichförmige Dicke an der oberen Oberfläche und der seitlichen Oberfläche der freien Packung aufweist. Ferner ist in dem oben genannten Abscheidungsverfahren für einen Film wie Sputtern zum Ausbilden der Abschirmschicht ein leitendes Material für die Abschirmschicht in einer Richtung senkrecht zu der oberen Oberfläche der freien Packung angeordnet, sodass viel Zeit benötigt wird, um eine Abschirmschicht an der Seitenoberfläche der freien Packung auszubilden.
  • Es ist darum ein Ziel der vorliegenden Erfindung, ein Herstellungsverfahren für eine Halbleiterpackung bereitzustellen, die effizient eine Abschirmschicht ausbilden kann, die eine vorbestimmte Dicke an der seitlichen Oberfläche einer freien Packung aufweist.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Herstellungsverfahren für eine Halbleiterpackung zum Herstellen mehrerer Halbleiterpackungen bereitgestellt, das einen Verbindungsschritt für einen Chip zum Verbinden mehrerer Halbleiterchips mit mehreren getrennten Bereichen an der vorderen Seite eines Verdrahtungssubstrats, wobei die getrennten Bereiche durch mehrere sich kreuzende Teilungslinien ausgebildet sind; einen Ausbildungsschritt für ein versiegeltes Substrat zum Zuführen einer Versiegelungskomponente zu der vorderen Seite des Verdrahtungssubstrats nach dem Durchführen des Verbindungsschritts für einen Chip, wodurch eine Kunststoffschicht aus der Versiegelungskomponente an der vorderen Seite des Verdrahtungssubstrats ausgebildet wird, um ein versiegeltes Substrat zu erhalten, welches das Verdrahtungssubstrat und die Kunststoffschicht beinhaltet, in welchem die Halbleiterchips versiegelt sind; einen Ausbildungsschritt für eine V-Nut zum Halten des Verdrahtungssubstrats des versiegelten Substrats an einer Halteeinspannung nach dem Durchführen des Ausbildungsschritts für ein versiegeltes Substrat und als nächstes Schneiden des versiegelten Substrats entlang jeder Teilungslinie unter Verwendung eines Bearbeitungswerkzeugs auf eine Tiefe von der oberen Oberfläche der Kunststoffschicht zu der Hälfte der Dicke des Verdrahtungssubstrats, wodurch eine V-Nut an der vorderen Seite des versiegelten Substrats entlang jeder Teilungslinie ausgebildet wird, wobei die V-Nut eine Seitenoberfläche aufweist, die bezüglich einer vertikalen Richtung geneigt ist, sodass diese sich von der oberen Oberfläche der Kunststoffschicht zu dem unteren Ende der V-Nut erstreckt; einen Teilungsschritt zum Teilen des Verdrahtungssubstrats entlang jeder V-Nut nach dem Durchführen des Ausbildungsschritts für eine V-Nut, wodurch das versiegelte Substrat entlang jeder Teilungslinie geteilt wird, um mehrere einzelne freie Packungen zu erhalten; und einen Ausbildungsschritt für eine Abschirmschicht beinhaltet zum Ausbilden einer elektromagnetischen Abschirmschicht an der oberen Oberfläche und der geneigten seitlichen Oberfläche von jeder freien Packung nach dem Durchführen des Teilungsschritts, wodurch die mehreren Halbleiterpackungen erhalten werden.
  • Mit dieser Konfiguration wird das versiegelte Substrat von der Seite der Kunststoffschicht unter Verwendung des Bearbeitungswerkzeugs geschnitten, um die V-Nut an der vorderen Seite des versiegelten Substrats auszubilden. Entsprechend ist die seitliche Oberfläche von jeder freien Packung, die durch den Teilungsschritt erhalten wird, geneigt, sodass sie umgekehrt verjüngt von der oberen Oberfläche der Kunststoffschicht zu der unteren Seite von jeder freien Halbleiterpackung ist. In einer Aufsicht weist die geneigte Seitenoberfläche einer jeden freien Packung eine projizierte Fläche auf, sodass die elektromagnetische Abschirmschicht einfach an der Seitenoberfläche von jeder freien Packung durch Abscheiden eines leitenden Materials in einer Richtung senkrecht zu der oberen Oberfläche von jeder freien Packung ausgebildet werden kann. Entsprechend kann die elektromagnetische Abschirmschicht effizient an der oberen Oberfläche und der seitlichen Oberfläche von jeder freien Packung ausgebildet werden, sodass diese eine vorbestimmte Dicke aufweist, die dazu in der Lage ist, einen ausreichenden abschirmenden Effekt auszubilden.
  • Vorzugsweise beinhaltet das Herstellungsverfahren für eine Halbleiterpackung ferner einen Ausbildungsschritt für eine Erhöhung zum Ausbilden von Erhöhungen an der hinteren Seite des Verdrahtungssubstrats zwischen dem Ausbildungsschritt für eine V-Nut und den Teilungsschritt; wobei die Kunststoffschicht des versiegelten Substrats an einer Halteeinspannung unter einem Saugen in dem Teilungsschritt gehalten ist.
  • Vorzugsweise beinhaltet das Herstellungsverfahren für eine Halbleiterpackung ferner einen Ausbildungsschritt für eine Nut in dem Verdrahtungssubstrat zum Ausbilden einer Nut an der vorderen Seite des Verdrahtungssubstrats entlang jeder Teilungslinie bevor der Ausbildungsschritt für eine versiegelte Substrat ausgeführt wird, wobei die Nuten eine Tiefe von der oberen Oberfläche des Verdrahtungssubstrats zu der Hälfte der Dicke des Verdrahtungssubstrats aufweist; das versiegelte Substrat in dem Zustand ausgebildet ist, in dem jede Nut des Verdrahtungssubstrats mit der Versiegelungskomponente in dem Ausbildungsschritt für ein versiegeltes Substrat aufgefüllt ist; die Kunststoffschicht, die aus einer Versiegelungskomponente ausgebildet ist, die jede Nut des Verdrahtungssubstrats füllt, durch das Bearbeitungswerkzeug bearbeitet wird, wodurch jede V-Nut in dem Ausbildungsschritt für eine V-Nut ausgebildet wird.
  • Entsprechend der vorliegenden Erfindung ist die seitliche Oberfläche von jeder freien Packung geneigt, sodass diese umgekehrt verjüngt von der hinteren Seite zu der unteren Seite von jeder freien Packung ist, sodass eine Abschirmschicht, die eine vorbestimmte Dicke aufweist, effizient an der seitlichen Oberfläche von jeder freien Packung ausgebildet werden kann.
  • Das obige und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung und die Weise des Realisierens dieser wird klarer und die Erfindung selbst am besten durch ein Studieren der folgenden Beschreibung und beigefügten Ansprüche mit Bezug zu den angehängten Figuren verstanden, die eine bevorzugte Ausführungsform der Erfindung zeigen.
  • Figurenliste
    • 1 ist eine schematische Schnittansicht einer Halbleiterpackung, die durch das Herstellungsverfahren für eine Halbleiterpackung entsprechend der vorliegenden Erfindung hergestellt wurde;
    • 2A und 2B sind schematische Schnittansichten, die Herstellungsverfahren für eine Halbleiterpackung des Stands der Technik als ein Vergleich darstellen;
    • 3A bis 3C sind schematische Schnittansichten, die ein Herstellungsverfahren für eine Halbleiterpackung entsprechend einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung darstellen;
    • 3D ist eine Schnittansicht einer Schneidklinge als eine Modifikation;
    • 4A bis 4C sind schematische Schnittansichten, die ein Herstellungsverfahren für eine Halbleiterpackung entsprechend einer ersten bevorzugten Ausführungsform darstellen, das auf den Schritt, der in 3C dargestellt ist, folgend durchgeführt wird;
    • 5A bis 5D sind schematische Schnittansichten, die ein Herstellungsverfahren für eine Halbleiterpackung entsprechend der zweiten bevorzugten Ausführungsform der vorliegenden Erfindung darstellen;
    • 6A bis 6C sind schematische Schnittansichten, die ein Herstellungsverfahren für eine Halbleiterpackung entsprechend der zweiten bevorzugten Ausführungsform darstellen, das auf den Schritt, der in 5D dargestellt ist, folgend ausgeführt wird;
    • 7 ist eine Schnittansicht, welche die Dicke einer elektrischen Abschirmschicht darstellt, die an einer Probe ausgebildet ist;
    • 8 ist ein Graph, der eine Beziehung zwischen dem Neigungswinkel der seitlichen Oberfläche der Probe und der Dicke der elektromagnetischen Abschirmschicht darstellt;
    • 9A und 9B sind schematische Schnittansichten, die Modifikationen der Halbleiterpackung der vorliegenden Erfindung darstellen;
    • 10A bis 10C sind schematische Schnittansichten, die Modifikationen des Ausbildungsschritts für eine V-Nut der vorliegenden Erfindung darstellen; und
    • 11 seine schematische Schnittansicht, die eine andere Modifikation der Halbleiterpackungen der vorliegenden Erfindung darstellt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Ein Herstellungsverfahren für eine Halbleiterpackung entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung wird jetzt mit Bezug zu den beigefügten Figuren beschrieben. 1 ist eine schematische Schnittansicht einer Halbleiterpackung, die durch das Verfahren entsprechend dieser bevorzugten Ausführungsform hergestellt wurde. 2A und 2B sind schematische Schnittansichten, die Herstellungsverfahren für eine Halbleiterpackung des Stands der Technik als ein Vergleich darstellen. Die folgende bevorzugte Ausführungsform ist lediglich darstellend. Zum Beispiel kann ein bestimmter Schritt zwischen aufeinanderfolgenden Schritten des Herstellungsverfahrens eingefügt werden oder die Reihenfolge der Schritte des Herstellungsverfahrens kann geändert wird.
  • Mit Bezug zu 1 ist eine Halbleiterpackung 10 bereitgestellt, die eine elektromagnetische Abschirmschicht 16 aufweist, die eine äußere Oberfläche ausbildet. Die Halbleiterpackung 10 ist ein eingehaustes Halbleiterbauelement, das eine elektromagnetische Abschirmung gegen sogenannte elektromagnetische Interferenz (EMI) aufweist. D. h., dass die elektromagnetische Abschirmschicht 16 dazu dient, das Austreten von elektromagnetischem Rauschen aus der Halbleiterpackung 10 zu dem Äußeren davon zu unterdrücken. Ein Halbleiterchip 12 ist an einer oberen Oberfläche (vordere Seite) eines Verdrahtungssubstrats (eingeführtes Substrat) 11 montiert. Der Halbleiterchip 12 ist mit einer Kunststoffschicht (Versiegelungskomponente) 13 versiegelt. Die Kunststoffschicht 13 ist von der elektromagnetischen Abschirmschicht 16 umgeben. Ferner sind Erhöhungen an der unteren Oberfläche (hinteren Seite) des Verdrahtungssubstrats 11 bereitgestellt. Das Verdrahtungssubstrat 11 ist mit vielen Verdrahtung ausgebildet, die Elektroden 18 und Erdungsleitungen 17 beinhalten. Die Elektroden 18 sind durch Verdrahtungen 19 mit den Halbleiterchips 12 verbunden.
  • Der Halbleiterchip 12 ist durch Teilen eines Halbleiterwafers ausgebildet, der ein Halbleitersubstrat aus Silizium, Galliumarsenid usw., und mehrere Bauelemente, die an dem Halbleiterchip 12 ausgebildet sind, aufweist, wobei der Halbleiterwafer in mehrere Halbleiterchips geteilt ist, welche die Bauelemente aufweisen. Der Halbleiterchip 12 ist durch die Verdrahtung 19 mit dem Verdrahtungssubstrat 11 verbunden. Die Halbleiterpackung 10 weist eine obere Oberfläche 22 und eine seitliche Oberfläche 23 auf, die sich nach unten von der oberen Oberfläche 22 erstreckt, wobei die seitliche Oberfläche 23 geneigt ist, sodass sie zu dem unteren Ende der Halbleiterpackung 10 umgekehrt verjüngt ist. Die elektromagnetische Abschirmschicht 16 ist zum Beispiel durch Sputtern von der oberen Seite der Halbleiterpackung 10 zu der oberen Oberfläche 22 als eine horizontale Oberfläche und der seitlichen Oberfläche 23 als eine geneigte Oberfläche ausgebildet. Im Gegensatz zu einer allgemeinen Halbleiterpackung, die eine vertikale Seitenoberfläche aufweist, ist die seitliche Oberfläche 23 der Halbleiterpackung 10 geneigt, sodass sie sich der Richtung (vertikale Richtung) der Filmabscheidung für die elektromagnetische Abschirmschicht 16 geneigt kreuzt, sodass die elektromagnetische Abschirmschicht 16 einfach ausgebildet werden kann.
  • Mit Bezug zu 2A ist ein konventionelles Herstellungsverfahren für eine Halbleiterpackung als ein erster Vergleich dargestellt, wobei mehrere Halbleiterchips 12 an einem Verdrahtungssubstrat 11 montiert sind und mit einer Kunststoffschicht 13 versiegelt sind, um ein versiegeltes Substrat 15 auszubilden, und das versiegelte Substrat 15 ist vollständig unter Verwendung einer Schneidklinge 39, die eine v-förmige Spitze aufweist (die im Folgenden als „V-Klinge“ bezeichnet wird) aufweist, um dadurch die geneigte Seitenoberfläche 23 von jeder Halbleiterpackung 10 (siehe 1) auszubilden. Obwohl dieses Verfahren die Halbleiterpackungen 10 einfach herstellen kann, ist es notwendig, eine Halteeinspannung 111 zum Tragen der Halbleiterpackungen 10 beim Teilen des versiegelten Substrats 15 zu verwenden, wobei die Halteeinspannung 111 mehrere Vertiefungen 112 zum Aufnehmen der Erhöhungen 14 aufweist. Entsprechend muss die Halteeinspannung 111 neu gestaltet werden. Während die Erhöhungen 14 nach dem Teilen des versiegelten Substrats 15 bereitgestellt sein können, existiert die Möglichkeit, dass die Erhöhungen 14 sich bezüglich jeder Packung verschieben.
  • Ferner, da das Verdrahtungssubstrat 11 viele Verdrahtungen (Metall) wie oben beschrieben beinhaltet wird die V-Klinge 39 massiv beim Schneiden des Verdrahtungssubstrats 11 verschlissen, sodass die v-förmige Spitze der V-Klinge 39 einfach kaputtgeht. 2B zeigt einen zweiten Vergleich, der dazu gedacht ist, dieses Problem zu lösen, wobei das versiegelte Substrat 15 durch einen Stufenschnitt unter Verwendung der V-Klinge 39 und einer normalen Schneidklinge 49 geteilt wird. Mit dieser Konfiguration kann die Menge des Schneidens des Verdrahtungssubstrats 11 durch die V-Klinge 39 reduziert werden, um dadurch die Abnutzung der v-förmigen Spitze der V-Klinge 39 zu reduzieren. Jedoch muss die Halteeinspannung 111 in diesem Verfahren auch neu gestaltet werden.
  • In dem Herstellungsverfahren für eine Halbleiterpackung entsprechend einer ersten bevorzugten Ausführungsform wird das zweite Substrat 15 halb unter Verwendung der V-Klinge 39 geschnitten, bevor die Erhöhungen 14 an dem versiegelte Substrat 15 bereitgestellt werden. Mit dieser Konfiguration kann eine Halteeinspannung 36 (siehe 3C), die keine Vertiefung zum Aufnehmen der Erhöhungen 14 aufweist, verwendet werden. D. h., dass das versiegelte Substrat 15 unter Verwendung der existierenden Halteeinspannung 36 gehalten werden kann. Ferner, da das versiegelte Substrat 15 nicht vollständig durch die V-Klinge 39 geschnitten ist, können die Erhöhungen 14 an dem versiegelte Substrat 15 ohne einen Versatz bereitgestellt werden und die Schneidmenge des Verdrahtungssubstrats 11 durch die V-Klinge 39 kann reduziert werden, um dadurch die Abnutzung der v-förmigen Spitze der V-Klinge 39 zu unterdrücken.
  • Das Herstellungsverfahren für eine Halbleiterpackung entsprechend dieser bevorzugten Ausführungsform wird jetzt mit Bezug zu 3A bis 3D und 4A bis 4C beschrieben. 3A bis 3D und 4A bis 4C sind Schnittansichten zum Darstellen des Herstellungsverfahrens für eine Halbleiterpackung entsprechend der ersten bevorzugten Ausführungsform. 3A stellt einen Verbindungsschritt für einen Chip dar, 3B stellt einen Ausbildungsschritt für ein versiegeltes Substrat dar, 3C stellt einen Ausbildungsschritt für eine V-Nut dar und 3D stellt eine Modifikation der V-Klinge 39 dar. 4A stellt einen Ausbildungsschritt für eine Erhöhung dar, 4B stellt einen Teilungsschritt dar und 4C stellt einen Ausbildungsschritt für eine Abschirmschicht dar.
  • Wie in 3A dargestellt, wird der Verbindungsschritt für einen Chip zuerst ausgeführt. In dem Verbindungsschritt für einen Chip werden mehrere Halbleiterchips 12 mit mehreren getrennten Bereichen, die durch mehrere sich kreuzender Teilungslinie ausgebildet sind, die an der oberen Oberfläche (vordere Seite) des Verdrahtungssubstrats 11 gesetzt sind, verbunden. Insbesondere werden die Elektroden (nicht dargestellt), die an der oberen Oberfläche von jedem Halbleiterchip 12 ausgebildet sind, durch die Verdrahtung 19 der Elektroden 18, die an der oberen Oberfläche des Verdrahtungssubstrats 11 ausgebildet sind, verbunden. D. h., dass ein Ende von jeder Verdrahtung 19 mit jeder Elektrode des Halbleiterchips 12 verbunden ist und das andere Ende von jeder Verdrahtung 19 mit jeder Elektrode 18 des Verdrahtungssubstrats 11 verbunden ist. Während solch eine Verdrahtungsverbindung in dem Verbindungsschritt für einen Chip in dieser bevorzugten Ausführungsform durchgeführt wird, kann stattdessen eine Flip-Chipverbindung durchgeführt werden. In der Flip-Chipverbindung werden die Elektroden, die an der unteren Oberfläche von jedem Halbleiterchip 12 ausgebildet sind, direkt mit den Elektroden verbunden, die an der oberen Oberfläche des Verdrahtungssubstrats 11 ausgebildet sind.
  • Wie in 3B dargestellt, wird der Ausbildungsschritt für ein versiegeltes Substrat nach dem Durchführen des Verbindungsschritts für einen Chip durchgeführt. In dem Ausbildungsschritt für ein versiegeltes Substrat wird eine Versiegelungskomponente 24 zu der oberen Oberfläche des Verdrahtungssubstrats 11, an welcher mehrere Halbleiterchips 12 verbunden wurden, zugeführt, wodurch die Halbleiterchips 12 mit der Versiegelungskomponente 24 versiegelt werden, um ein versiegeltes Substrat 15 auszubilden (siehe 3C). Insbesondere ist die untere Oberfläche (hintere Seite) des Verdrahtungssubstrats 11 durch eine Halteeinspannung 31 zum Versiegeln gehalten und eine Form 32 wird als eine Abdeckung an die obere Oberfläche des Verdrahtungssubstrats 11 gesetzt. Die Form 32 weist eine obere Wand auf, die mit einer Einlassöffnung 33 ausgebildet ist, und eine Düse 34 zum Zuführen der Versiegelungskomponente 24 ist direkt oberhalb der Einlassöffnung 33 positioniert.
  • Während einer Betätigung wird die Versiegelungskomponente 24 von der Düse 34 durch die Einlassöffnung 33 zu der oberen Oberfläche des Verdrahtungssubstrats 11 zugeführt, bis der innere Raum der Form 32 mit der Versiegelungskomponente 24 aufgefüllt ist, wodurch die Halbleiterchips 12 mit der Versiegelungskomponente 24 versiegelt werden. Danach wird die Versiegelungskomponente 24 geheizt oder getrocknet, sodass sie aushärtet, wodurch eine Kunststoffschicht 13 (siehe 3C) an der oberen Oberfläche des Verdrahtungssubstrats 11 ausgebildet wird. Folglich beinhaltet das versiegelte Substrat 15 das Verdrahtungssubstrats 11 und die Kunststoffschicht 13, in welcher mehrere Halbleiterchips 12 versiegelt sind. Die Versiegelungskomponente 24 ist ein aushärtbarer flüssiger Kunststoff. Beispiele des flüssigen Kunststoffs beinhalten Epoxidkunststoff, Silikonkunststoff, Urethankunststoff, ungesättigter Polyesterkunststoff, Acryl-Urethangkunststoff und Polyamid Kunststoff. Während die Versiegelungskomponente 24 ein flüssiger Kunststoff in dieser bevorzugten Ausführungsform ist, kann ein Folienkunststoff oder ein Pulverkunststoff stattdessen verwendet werden. In dieser Weise können mehrere Halbleiterchips 12, die an dem Verdrahtungssubstrat 11 montiert sind, zusammen versiegelt werden.
  • Nach dem Ausbilden des versiegelten Substrats 15 kann die obere Oberfläche des versiegelten Substrats 15 (d. h. die obere Oberfläche der Kunststoffschicht 13 (siehe 3C)) durch ein Schleifen Plan ausgestaltet werden. Unter Verwendung einer Schleifvorrichtung (nicht dargestellt), um die Oberfläche des versiegelten Substrats 15 zu schleifen, kann die Dicke der Kunststoffschicht 13, welche die Halbleiterchips 12 abdeckt, auf eine gewünschte Dicke angepasst werden. Folglich kann der Schritt zum planen ausgestalten nach dem Durchführen des Ausbildungsschritts für ein versiegeltes Substrat ausgeführt werden.
  • Wie in 3C dargestellt, wird der Ausbildungsschritt für eine V-Nut nach dem Durchführen des Ausbildungsschritts für ein versiegeltes Substrat durchgeführt. In dem Ausbildungsschritt für eine V-Nut wird das Verdrahtungssubstrat 11 des versiegelten Substrats 15 durch eine Halteeinspannung 36 zum Ausbilden einer V-Nut gehalten. Danach wird das versiegelte Substrat 15 unter Verwendung der V-Klinge 39 (Bearbeitungswerkzeug), die eine v-förmige Spitze aufweist, bis zu einer Tiefe von der oberen Oberfläche der Kunststoffschicht 13 zu der Hälfte der Dicke des Verdrahtungssubstrats 11 geschnitten, wodurch eine V-Nut 25 entlang jeder Teilungslinie ausgebildet wird. Die Halteeinspannung 36 weist eine Halteoberfläche 37 zum Halten der unteren Oberfläche des versiegelten Substrats 15 auf. Die Halteoberfläche 37 der Halteeinspannung 36 ist mit mehreren sich kreuzenden Auslassnuten 38 entsprechend den Teilungslinien ausgebildet. Entsprechend ist die Halteoberfläche 37 durch die mehreren Auslassnuten 38 aufgeteilt, um mehrere getrennte Bereiche auszubilden, wobei jeder mit einer Saugöffnung (nicht dargestellt) ausgebildet ist. Jede Saugöffnung ist durch einen Saugdurchgang mit einer Vakuumquelle verbunden. Entsprechend ist ein Vakuum an jeder Saugöffnung bereitgestellt, um das versiegelte Substrat 15 an der Haltoberfläche 37 der Halteeinspannung 36 unter einem Saugen zu halten.
  • Die V-Klinge 39 ist mit einem Ziel einer der Teilungslinien des versiegelten Substrats 15 an einer Position außerhalb des versiegelten Substrats 15 vor einem Schneiden ausgerichtet. Die V-Klinge 39 ist eine scheibenförmige Schneidklinge, die eine v-förmige Spitze aufweist, und sie ist an einer Spindel (nicht dargestellt) an ihrem vorderen Ende montiert. Die V Klinge 39 ist durch ein Fügen von abrasiven Körnern aus Diamant mit einem Verbinder ausgebildet. Die V-Klinge 39 wird zu einer Tiefe von der oberen Oberfläche der Kunststoffschicht 13 zu der Hälfte der Dicke des Verdrahtungssubstrats 11 an einer Position außerhalb des Substrats 15 abgesenkt und das versiegelte Substrat 15 wird in einer horizontalen Richtung relativ zu der V-Klinge 39 zugeführt. Als ein Ergebnis ist das versiegelte Substrat halb entlang der Teilungslinie geschnitten, um eine V-Nut 25 auszubilden, welche die seitliche Oberfläche 23 geneigt aufweist, sodass sie sich von einer oberen Oberfläche der Kunststoffschicht 13 zu dem unteren Ende 26 der V-Nut 25 erstreckt.
  • Nach dem Ausbilden der V-Nut 25 entlang der Ziel Teilungslinie wird die V-Klinge 39 mit der nächsten Teilungslinie benachbart zu der obigen Zielteilungslinie ausgerichtet, um das versiegelte Substrat 15 entlang dieser nächsten Teilungslinie halb zu schneiden. Dieses halbe Schneiden wird entlang aller anderen Teilungslinie wiederholt, um mehrere ähnliche V-Nuten 25 an der oberen Oberfläche des versiegelten Substrats 15 entlang allen anderen Teilungslinie auszubilden. In dieser Weise wird das versiegelte Substrat 15 halb geschnitten, um die V-Nuten 25 vor einem Bereitstellen der Erhöhungen 14 (siehe 4A) bereitzustellen. Entsprechend kann das versiegelte Substrat 15 durch die existierende Halteeinspannung 36 beim Ausbilden der V-Nuten 25 gehalten werden. D. h., dass es nicht notwendig ist, eine Halteeinspannung neu zu gestalten, die Vertiefungen zum Aufnehmen der Erhöhungen 14 aufweist, wie in den oben genannten Verfahrensvergleichen.
  • Während die v-förmige Spitze der V-Klinge 39 in dieser bevorzugten Ausführungsform spitz ist, ist die v-förmige Spitze der V-Klinge 39 nicht beschränkt. D. h., dass es nur notwendig ist, dass die v-förmige Spitze der V-Klinge 39 eine V-Nut 25 an dem versiegelten Substrat 15 ausbilden kann. Zum Beispiel stellt 3D eine Schneidklinge 40 als eine Modifikation der V-Klinge 39 dar. Die Schneidklinge 40 ist eine V-Klinge, die eine v-förmige Spitze mit einem flachen Ende aufweist. D. h., dass die v-förmige Spitze der V-Nut 40, die in 3D dargestellt ist, nicht spitz ist. Folglich ist die v-förmige Spitze der V-Klinge in der vorliegenden Erfindung nicht auf eine vollständig v-förmige Spitze beschränkt, die ein spitzes Ende aufweist, sondern beinhaltet auch eine im Wesentlichen v-förmige Spitze, die ein flaches Ende aufweist. Ferner kann die v-förmige Spitze der V-Klinge leicht abgerundet sein, anstatt durch flache geneigte Oberflächen ausgebildet zu sein.
  • Wie in 4A dargestellt, wird der Ausbildungsschritt für eine Erhöhung nach dem Durchführen des Ausbildungsschritts für eine V-Nut durchgeführt. In dem Ausbildungsschritt für eine Erhöhung werden die Erhöhungen 14 an der hinteren Seite des Verdrahtungssubstrats 11 ausgebildet. Insbesondere wird das versiegelte Substrat 15, das in 3C dargestellt ist, umgedreht und die Kunststoffschicht 13 des versiegelten Substrats 15 wird an einer Halteeinspannung 41 zum Ausbilden von Erhöhungen unter einem Saugen gehalten. In diesem Zustand ist die hintere Seite des Verdrahtungssubstrats 11 nach oben freiliegend und die Erhöhungen 14 sind an der freiliegenden hinteren Seite des Verdrahtungssubstrats 11 bereitgestellt. Die Erhöhungen 14 dienen als Anschlüsse oder Elektroden beim Montieren von jeder Halbleiterpackung 10 (siehe 4C) an verschiedenen Substraten. Die Erhöhungen 14 sind in vorbestimmten Positionen entsprechend den Verdrahtungsmustern des Verdrahtungssubstrats 11 ausgebildet. Da die Erhöhungen 14 vor dem Teilen des versiegelten Substrats 15 ausgebildet sind, kann ein möglicher Versatz der Erhöhungen 14 bezüglich des versiegelten Substrats 15 verhindert werden.
  • Wie in 4B dargestellt, wird der Teilungsschritt nach dem Durchführen des Ausbildungsschritts für eine Erhöhung durchgeführt. Beim Teilungsschritt wird das Verdrahtungssubstrat 11 entlang jeder V-Nut 25 geteilt, um mehrere einzelne freie Packungen 21 zu erhalten, die entlang jeder Teilungslinie geteilt sind. Genauer gesagt wird die Kunststoffschicht 13 des versiegelten Substrats 15 unter einem Saugen an der Halteoberfläche 47 einer Halteeinspannung 46 zum Teilen in dem Zustand durchgeführt, indem die Erhöhungen 14 nach oben ausgerichtet sind. Eine Schneidklinge 49 wird als nächstes mit einer Zielteilungslinie an einer Position außerhalb des versiegelten Substrats 15 ausgerichtet. Die Halteeinspannung 46 weist eine Konfiguration ähnlich zu der der Halteeinspannung 36 zum Ausbilden einer V-Nut auf. Die Schneidklinge 49 ist eine scheibenförmige Klinge, die durch Ausbilden von abrasiven Körnern aus Diamant mit einem Verbinder ausgebildet ist. Die Schneidklinge 49 ist an einer Spindel (nicht dargestellt) an ihrem vorderen Ende montiert.
  • Danach wird die Schneidklinge 49 zu einer vertikalen Position unterhalb der unteren Oberfläche (vordere Seite) des Verdrahtungssubstrats 11 an einer Position außerhalb des Verdrahtungssubstrats 11 abgesenkt und das versiegelte Substrat 15 wird in einer horizontalen Richtung relativ zu der Schneidklinge 49 zugeführt. Als ein Ergebnis wird das versiegelte Substrat 15 (d. h. das Verdrahtungssubstrat 11) vollständig entlang der Zielteilungslinie, in welcher die V-Nut 25 ausgebildet ist, geschnitten. Nachdem das Substrat 15 entlang der Zielteilungslinie geschnitten wurde, wird die Schneidklinge 49 mit der nächsten Teilungslinie benachbart zu der oben genannten Zielteilungslinie ausgerichtet, um das versiegelte Substrat 15 ähnlich entlang der nächsten Teilungslinie zu schneiden. Diese vollständige Schneidbetätigung wird entlang allen anderen Teilungslinien wiederholt, um das versiegelte Substrat 15 in die einzelnen freien Packungen 21 aufzuteilen. Während die Schneidklinge 49 während des Schneidens verschlissen wird, kann eine vertikal geschnitten Oberfläche erhalten werden, wobei die Schnittform (Dicke) der Schneidklinge 49 gleichmäßig ist.
  • Wie in 4C dargestellt, wird der Ausbildungsschritt für eine Abschirmschicht nach dem Durchführen des Teilungsschritts durchgeführt. In dem Ausbildungsschritt für eine Abschirmschicht wird eine elektromagnetische Abschirmschicht 16 an der oberen Oberfläche 22 und der geneigten seitlichen Oberfläche 23 der Kunststoffschicht 13 einer jeden freien Packung 21 ausgebildet. Insbesondere wird jede freie Packung 21 von der Halteeinspannung 46, die in 4B dargestellt ist, angehoben und umgedreht, sodass sie an einer Halteeinspannung 51 für ein Abschirmen, wie in 4C dargestellt, gehalten wird. Die Halteeinspannung 51 weist eine Halteoberfläche 52 zum Halten der unteren Oberfläche (hinteren Seite) des versiegelten Substrats 15 auf. Die Halteoberfläche 52 der Halteeinspannung 51 ist mit mehreren Vertiefungen 53 zum Aufnehmen der Erhöhungen 14 der mehreren freie Packungen 21 ausgebildet. D. h., dass jede Vertiefung 53 so ausgebildet ist, dass sie die Erhöhungen 14 von jeder freien Packung 21 aufnimmt. Die untere Oberfläche von jeder Vertiefung 53 kann mit einer Saugöffnung (nicht dargestellt) zum Halten von jeder der Packung 21 unter einem Saugen ausgebildet sein.
  • Folglich werden mehrere freie Packungen 21 an der Halteoberfläche 52 der Halteeinspannung 51 in dem Zustand gehalten, in dem die Kunststoffschicht 13 von jeder freien Packung 21 nach oben frei liegt. Danach wird ein leitendes Material an jeder freien Packung 21 von der oberen Seite davon abgeschieden, wodurch die elektromagnetische Abschirmschicht 16 an der oberen Oberfläche 22 und der seitlichen Oberfläche 23 von jeder freien Packung 21 ausgebildet wird. Das leitende Material ist ein Metall wie Kupfer, Titan, Nickel und Gold. Auswählen von mindestens einem dieser Metalle bildet einen Multischichtfilm, der eine Dicke von mehreren Mikrometern oder mehr aufweist, als die elektromagnetische Abschirmschicht 16. Die elektromagnetische Abschirmschicht 16 kann durch jedes Verfahren wie Sputtern, Ionenplattieren, Sprühbeschichten, chemische Dampfabscheidung (CVD), Tintenstrahldrucken und Siebdrucken ausgebildet werden. Als ein anderes Verfahren kann die elektromagnetische Abschirmschicht 16 durch eine Vakuumlaminierungsmethode ausgebildet werden, sodass ein Metallfilm, der den oben genannten Multischichtfilm beinhaltet, mit der oberen Oberfläche 22 und der seitlichen Oberfläche 23 von jeder freien Packung 21 in einem Vakuum verbunden ist.
  • Die seitliche Oberfläche 23 von jeder freien Packung 21 ist geneigt, sodass sie umgekehrt verjüngt von der oberen Oberfläche 22 zu dem unteren Ende von jeder freien Packung 21 ist. D. h., dass die seitliche Oberfläche 23 einer jeden freien Packung 21 geneigt ist, sodass sie die Richtung (vertikale Richtung) der Filmabscheidung für die elektromagnetische Abschirmschicht 16 geneigt kreuzt, sodass die elektromagnetische Abschirmschicht 16 einfach in einer solchen Weise ausgebildet werden kann, dass ein leitender Film, der eine Dicke aufweist, die dazu geeignet ist, einen ausreichenden abschirmenden Effekt auszubilden, nicht nur an der Oberfläche 22, sondern auch an der seitlichen Oberfläche 23 ausgebildet werden kann. Folglich sind die obere Oberfläche 22 und die seitliche Oberfläche 23 einer jeden freien Packung 21 mit der elektromagnetischen Abschirmschicht 16 bedeckt, um jeder Halbleiterpackung 10 herzustellen.
  • Die elektromagnetische Abschirmschicht 16 ist mit der Erdungsleitung 17 verbunden, sodass elektromagnetisches Rauschen, das in jeder Halbleiterpackung 10 generiert wird, durch die Erdungsleitung 17 zu dem Äußeren der Halbleiterpackung 10 entfernt werden kann. Der untere Endabschnitt unterhalb der geneigten seitlichen Oberfläche 23 einer jeden freien Packung 21 weist eine vertikale Oberfläche auf. Entsprechend kann eine ausreichende Dicke der elektromagnetischen Abschirmschicht 16 nicht an dieser vertikalen Oberfläche sichergestellt werden. Jedoch kann elektromagnetisches Rauschen durch die vielen Verdrahtungen, die in dem Verdrahtungssubstrat 11 bereitgestellt sind, abgeschnitten werden, sodass das elektromagnetische Rauschen ausreichend auch an einem unteren Endabschnitt unterhalb der seitlichen Oberfläche 23 von jeder freien Packung 21 abgeschirmt werden kann. Entsprechend ist es möglich das Austreten von elektromagnetischem Rauschen zu an die Halbleiterpackung 10 angrenzenden elektronischen Komponenten zu verhindern.
  • In dem Herstellungsverfahren für eine Halbleiterpackung entsprechend der ersten bevorzugten Ausführungsform können der Ausbildungsschritt für eine V-Nut und der Teilungsschritt unter Verwendung derselben Schneidvorrichtung durchgeführt werden. Ferner in dem Fall eines Herstellens eine Halbleiterpackung ohne die Erhöhungen 14 kann der Ausbildungsschritt für eine Erhöhung ausgelassen werden. Ferner in dem Fall, dass das versiegelte Substrat 15 vorher ausgebildet ist, können der Verbindungsschritt für einen Chip und der Ausbildungsschritt für ein versiegeltes Substrat ausgelassen wird.
  • Wie oben beschrieben, wird in dem Herstellungsverfahren für eine Halbleiterpackung entsprechend der ersten bevorzugten Ausführungsform das versiegelte Substrat 15 von der Seite der Kunststoffschicht 13 unter Verwendung der V-Klinge 39 geschnitten. Entsprechend ist die seitliche Oberfläche 23 von jeder freien Packung 21, die durch den Teilungsschritt erhalten ist, so geneigt, dass sie umgekehrt verjüngt von der oberen Oberfläche der Kunststoffschicht 13 zu dem unteren Ende von jeder freien Packung 21 ist. In einer Aufsicht betrachtet weist die geneigte seitliche Oberfläche 23 einer jeden freien Packung 21 eine projizierte Fläche auf, sodass die elektromagnetische Abschirmschicht 16 einfach an der seitlichen Oberfläche 23 einer jeden der Packung 21 durch ein Abscheiden eines leitenden Materials in einer Richtung senkrecht zu der oberen Oberfläche 22 von jeder freien Packung 21 ausgebildet werden kann. Entsprechend kann die elektromagnetische Abschirmschicht 16 effizient an der oberen Oberfläche 22 und der seitlichen Oberfläche 13 von jeder freien Packung 21 ausgebildet werden, sodass sie eine vorbestimmte Dicke aufweist, die dazu geeignet ist, einen ausreichenden abschirmenden Effekt auszubilden.
  • Das versiegelte Substrat 15 beinhaltet das Verdrahtungssubstrat 11 und die Kunststoffschicht 13, die auf dem Verdrahtungssubstrat 11 gestapelt ist, sodass sie die mehreren Halbleiterchips 12 versiegelt, wobei die V Klinge 39 mehr beim Schneiden des Verdrahtungssubstrats 11 verschlissen wird und die V Klinge 39 weniger beim Schneiden der Kunststoffschicht 13 verschlissen wird. D. h., dass in dem Herstellungsverfahren für eine Halbleiterpackung entsprechend einer ersten bevorzugten Ausführungsform das Verdrahtungssubstrat 11 und die Kunststoffschicht 13, die sich in ihrem Material voneinander unterscheiden, gleichzeitig in dem Ausbildungsschritt für eine V Nut geschnitten werden. Entsprechend ist es schwierig die Verschleißmenge der V Klinge 39 und den Winkel der v-förmigen Spitze der V Klinge 39 zu bestimmen. Um mit diesem Problem umzugehen ist eine zweite bevorzugte Ausführungsform, die später beschrieben wird, dahingehend verbessert, dass das Verdrahtungssubstrat 11 geschnitten wird, um eine Auslassnut auszubilden, damit der Kontakt zwischen dem Verdrahtungssubstrat 11 und der V-Klinge 39 vor dem Ausbilden des versiegelten Substrats 15 vermieden wird, und diese Auslassnut wird mit Kunststoff beim Ausbilden der Kunststoffschicht 13 aufgefüllt, sodass nur die Kunststoffschicht 13 durch die V Klinge 39 beim Ausbilden der V-Nut 25 geschliffen wird.
  • Das Herstellungsverfahren für eine Halbleiterpackung entsprechend dieser zweiten bevorzugten Ausführungsform wird jetzt mit Bezug zu 5A bis 5D und 6A bis 6C beschrieben. 5A stellt einen Ausbildungsschritt für eine Nut in einem Verdrahtungssubstrat da, 5B stellt einen Verbindungsschritt für einen Chip dar, 5C stellt einen Ausbildungsschritt für ein versiegeltes Substrat dar und 5D stellt einen Ausbildungsschritt für eine Erhöhung dar. 6A stellt einen Ausbildungsschritt für eine V Nut dar, 6B stellt einen Teilungsschritt dar und 6C stellt einen Ausbildungsschritt für eine Abschirmschicht dar. In der folgenden Beschreibung der zweiten bevorzugten Ausführungsform wird die Konfiguration ähnlich zu dem Herstellungsverfahren für eine Halbleiterpackung entsprechend der ersten bevorzugten Ausführungsform einfach beschrieben.
  • Wie in 5A dargestellt wird zuerst der Ausbildungsschritt für eine Nut in dem Verdrahtungssubstrat durchgeführt. In dem Ausbildungsschritt für eine Nut in dem Verdrahtungssubstrat wird ein Verdrahtungssubstrat 11 geschnitten, um eine Nut 27 entlang jeder Teilungslinie zu schneiden, wobei die Nut 27 eine tiefe von der oberen Oberfläche (vordere Seite) des Verdrahtungssubstrats 11 zu der Hälfte seiner Dicke aufweist, d. h. eine Tiefe, sodass eine Erdungsleitung 17, die in dem Verdrahtungssubstrat 11 ausgebildet ist, durch die Nut 27 geschnitten wird. Insbesondere wird die hintere Seite des Verdrahtungssubstrats 11 an einer Halteeinspannung 56 zum Ausbilden einer Nut unter einem Saugen gehalten. Danach wird die Schneidklinge 59 mit einem Ziel einer der Teilungslinien an dem Verdrahtungssubstrat 11 ausgerichtet und an einer Position außerhalb des Verdrahtungssubstrats 11 gesetzt. Die Schneidklinge 59 ist eine scheibenförmige Klinge, die eine gleichmäßige Dicke aufweist. Die Schneidklinge 59 ist durch Verbinden von abrasiven Diamantkörnern mit einem Verbinder ausgebildet. Die Schneidklinge 59 ist an ihrem vorderen Ende an einer Spindel (nicht dargestellt) montiert. Während die Schneidklinge 59 beim Schneiden des Verdrahtungssubstrats 11 abgenutzt wird, ist die Querschnittsform (Dicke) der Schneidklinge 59 gleichmäßig im Gegensatz zu der V Klinge 39, sodass eine Nut, die eine feste Breite aufweist, durch die Schneidklinge 59 ausgebildet werden kann.
  • Danach wird die Schneidklinge 59 zu der Tiefe von der oberen Oberfläche des Verdrahtungssubstrats 11 zu der Hälfte der Dicke davon an einer Position außerhalb des Verdrahtungssubstrats 11 abgesenkt und das Verdrahtungssubstrat 11 wird als nächstes in einer horizontalen Richtung relativ zu der Schneidklinge 59 zugeführt. Als ein Ergebnis wird das Verdrahtungssubstrat 11 durch die Schneidklinge 59 entlang der Zielteilungslinie halb geschnitten, um die Nut 27 an der vorderen Seite des Verdrahtungssubstrats 11 entlang der Zielteilungslinie zu schneiden. Danach wird die Schneidklinge 59 mit der nächsten Teilungslinie benachbart zu der obigen Ziel Teilungslinie ausgerichtet, um das Verdrahtungssubstrat 11 ähnlich halb entlang dieser nächsten Teilungslinie zu schneiden. Diese Betätigung zum halben Schneiden wird entlang allen anderen Teilungslinie wiederholt, um mehrere ähnliche Nuten 27 an der oberen Oberfläche des Verdrahtungssubstrats 11 entlang all den anderen Teilungslinien durchzuführen. Jede Nut 27 dient als eine Auslassnut zum Vermeiden des Kontakts zwischen dem Verdrahtungssubstrat 11 und der V-Klinge 39 (siehe 6A) in dem Ausbildungsschritt für eine V-Nut, der später beschrieben wird.
  • Wie in 5B dargestellt, wird der Verbindungsschritt für einen Chip durchgeführt, nachdem der Ausbildungsschritt für eine Nut in dem Verdrahtungssubstrat durchgeführt wurde. In dem Verbindungsschritt für einen Chip werden mehrere Halbleiterchips 12 mit mehreren getrennten Bereichen, die durch mehrere Nuten 27 gebildet sind, die sich entlang der mehreren Teilungslinien erstrecken, verbunden. Insbesondere werden die Elektroden (nicht dargestellt), die an der oberen Oberfläche von jedem Halbleiterchip 12 ausgebildet sind, durch die Verdrahtung 19 mit den Elektroden 18, die an der oberen Oberfläche des Verdrahtungssubstrats 11 ausgebildet sind, verbunden. D. h. dass ein Ende von jeder Verdrahtung 19 mit jeder Elektrode des Halbleiterchips 12 verbunden ist und dass das andere Ende von jeder Verdrahtung 19 mit jeder Elektrode 18 des Verdrahtungssubstrats 11 verbunden ist. Während eine solche Verbindung mit einer Verdrahtung in dem Verbindungsschritt für einen Chip in dieser bevorzugten Ausführungsform durchgeführt wird, kann stattdessen auch eine Flip-Chipverbindung durchgeführt werden. In der Flip-Chipverbindung werden Elektroden, die an der unteren Oberfläche von jedem Halbleiterchip 12 ausgebildet sind, direkt mit den Elektroden, die an der oberen Oberfläche des Verdrahtungssubstrats 11 ausgebildet sind, verbunden.
  • Wie in 5C dargestellt wird der Ausbildungsschritt für ein versiegeltes Substrat durchgeführt, nachdem der Verbindungsschritt für einen Chip durchgeführt wurde. In dem Ausbildungsschritt für ein versiegeltes Substrat wird das Verdrahtungssubstrat 11 an einer Halteeinspannung 31 in dem Zustand gehalten, in dem die vordere Seite des Verdrahtungssubstrats 11 nach oben frei liegt, und eine Form 32, die eine Einlassöffnung 33 aufweist, ist so gesetzt, dass sie die vordere Seite des Verdrahtungssubstrats 11 abdeckt. In diesem Zustand wird eine Versiegelungskomponente 24 von einer Düse 34 durch die Einlassöffnung 33 der Form 32 zu der vorderen Seite des Verdrahtungssubstrats 11 zugeführt, bis der innere Raum der Form 32 mit der Versiegelungskomponente 24 aufgefüllt ist. Als ein Ergebnis werden die mehreren Halbleiterchips 12 mit der Versiegelungskomponente 24 versiegelt und die Nuten 27 des Verdrahtungssubstrats 11 werden mit der Versiegelungskomponente 24 gefüllt. Danach wird die Versiegelungskomponente 24 geheizt oder getrocknet, sodass sie aushärtet, wodurch eine Kunststoffschicht 13 (siehe 5D) an der vorderen Seite des Verdrahtungssubstrats 11 ausgebildet wird. Folglich werden das Verdrahtungssubstrat 11 und die Kunststoffschicht 13 gestapelt, um ein versiegeltes Substrat 15 auszubilden. Nach dem Durchführen des Ausbildungsschritts für ein versiegeltes Substrat kann ein Schritt zum flachen ausgestalten durchgeführt werden, um die obere Oberfläche der Kunststoffschicht 13 durch Schleifen flach auszugestalten.
  • Wie in 5D dargestellt, wird der Ausbildungsschritt für eine Erhöhung durchgeführt, nachdem der Ausbildungsschritt für ein versiegeltes Substrat durchgeführt wurde. In dem Ausbildungsschritt für eine Erhöhung wird das versiegelte Substrat umgedreht und die Kunststoffschicht 13 des versiegelten Substrats 15 wird an der Halteeinspannung 41 unter einem Saugen gehalten. In diesem Zustand liegt die hintere Seite des Verdrahtungssubstrats 11 nach oben frei und mehrere Erhöhungen 14 sind an der freiliegenden hinteren Seite des Verdrahtungssubstrats 11 bereitgestellt. Die Erhöhungen 14 dienen als Anschlüsse oder Elektroden beim Befestigen von jeder Halbleiterpackung 10 an verschiedenen Substraten. Die Erhöhungen 14 sind in vorbestimmten Positionen entsprechend dem Verdrahtungsmuster des Verdrahtungssubstrats 11 ausgebildet. Da die Erhöhungen 14 vor dem Teilen des versiegelten Substrats 15 ausgebildet sind, kann ein möglicher Versatz der Erhöhungen 14 bezüglich des versiegelten Substrats 15 verhindert werden.
  • Wie in 6A gezeigt wird der Ausbildungsschritt für eine V-Nut durchgeführt, nachdem der Ausbildungsschritt für eine Erhöhung durchgeführt wurde. In dem Ausbildungsschritt für eine V-Nut wird das Verdrahtungssubstrat 11 des versiegelten Substrats 15 durch eine Halteeinspannung 61 zum Ausbilden einer V-Nut gehalten. Danach wird das versiegelte Substrat 15 unter Verwendung der V-Klinge 39 auf eine Tiefe von der oberen Oberfläche der Kunststoffschicht 13 zu der Hälfte der Dicke des Verdrahtungssubstrats 11 geschnitten, wodurch eine V-Nut 25 entlang jeder Teilungslinie (d. h. entlang jeder Nut 27) ausgebildet wird. Die Halteeinspannung 61 weist eine Halteoberfläche 62 zum Halten der unteren Oberfläche des versiegelten Substrats 15 auf. Die Halteoberfläche 62 der Halteeinspannung 61 ist mit mehreren Vertiefungen 63 zum Aufnehmen der Erhöhungen 14 ausgebildet und ferner mit mehreren Auslassnuten 64 entsprechend den Teilungslinien. Jede Auslassnut 64 ist zwischen benachbarten der mehreren Vertiefungen 63 ausgebildet. Jede Vertiefung 63 ist durch einen Saugdurchgang mit einer Vakuumquelle verbunden. Entsprechend wird ein Vakuum in jeder Vertiefung 63 ausgebildet, um das versiegelte Substrat 15 an der Halteoberfläche 62 der Halteeinspannung 61 unter einem Saugen zu halten.
  • Die V-Klinge 39 ist mit jeder Teilungslinie an einer Position außerhalb des versiegelten Substrats 15 ausgerichtet und das versiegelte Substrat 15 wird als nächstes in einer horizontalen Richtung relativ zu der V-Klinge 39 zugeführt. Zu diesem Zeitpunkt wird die Spitze der V-Klinge 39 relativ in jede Nut 27 des Verdrahtungssubstrats 11 eingebracht, wodurch der Kontakt wird zwischen der V-Klinge 39 und des Verdrahtungssubstrats 11 vermieden wird. Entsprechend wird nur die Kunststoffschicht 13 durch die V-Klinge 39 geschnitten, sodass die Abnutzung der V-Klinge 39 unterdrückt werden kann und der Zeitpunkt des Schleifens der V-Klinge 39 verzögert werden kann, um die Lebensdauer der Klinge zu erhöhen. Es ist ausreichend, dass die v-förmige Spitze der V Klinge 39 die V Nut 25 an dem versiegelten Substrat 15 ausbilden kann. Zum Beispiel, wie in 3D dargestellt, kann die v-förmige Spitze der Schneidklinge 40 ein flaches Ende aufweisen.
  • Wie in 6B dargestellt, wird der Teilungsschritt nach dem Durchführen des Ausbildungsschritts für eine V-Nut ausgeführt. In dem Teilungsschritt wird das versiegelte Substrat 15 (d. h. das Verdrahtungssubstrat 11) vollständig durch die Schneidklinge 49 in dem Zustand geschnitten, indem das Verdrahtungssubstrat 11 des versiegelten Substrats 15 an der Halteeinspannung 61 gehalten ist, um mehrere einzelne freie Packungen 21 entlang jeder Teilungslinie zu erhalten (d. h. entlang jeder V-Nut 25). Zu diesem Zeitpunkt wird der Spitze der Schneidklinge 49 ermöglicht, in die Auslassnut 64 der Halteeinspannung 61 einzutreten, sodass eine Störung zwischen der Schneidklinge 49 in der Halteeinspannung 61 verhindert werden kann. Während die Schneidklinge 59 beim Schneiden des Verdrahtungssubstrats 11 abgenutzt wird, kann eine vertikal geschnittene Oberfläche erhalten werden, weil die Schnittform (Dicke) der Schneidklinge 49 gleichmäßig im Gegensatz zur V Klinge 39 ist.
  • Wie in 6C dargestellt wird der Ausbildungsschritt für eine Abschirmschicht nach dem Durchführen des Teilungsschritts ausgeführt. In dem Ausbildungsschritt für eine Abschirmschicht wird jede freie Packung 21 an einer Halteeinspannung 51 in dem Zustand gehalten, indem die Erhöhungen 14 in jeder Vertiefung 43 aufgenommen sind. In diesem Zustand wird ein leitendes Material an jeder freien Packung 21 von der oberen Seite davon abgeschieden, um dadurch eine elektromagnetische Abschirmschicht 16 an der oberen Oberfläche 22 und der seitlichen Oberfläche 23 von jeder freien Packung 21 auszubilden. Das leitende Material ist ein Metall wie Kupfer, Titan, Nickel und Gold. Auswählen von mindestens einem dieser Metalle bildet einen Multischichtfilm, der eine Dicke von mehreren Mikrometern oder mehr aufweist, als die elektromagnetische Abschirmschicht 16 aus. Die elektromagnetische Abschirmschicht 16 kann durch jedes Verfahren wie Sputtern, Ionenplattieren, Sprühbeschichten, chemische Dampfabscheidung (CVD), Tintenstrahldrucken, Siebdrucken und Vakuumlaminieren ausgebildet werden.
  • Die seitliche Oberfläche 23 von jeder freien Packung 23 ist geneigt, sodass sie umgekehrt verjüngt von der oberen Oberfläche 22 zu dem Boden von jeder freien Packung 21 ist, sodass die elektromagnetische Abschirmschicht 16, die eine gewünschte Dicke aufweist, einfach nicht nur an der oberen Oberfläche 22 sondern auch an der seitlichen Oberfläche 23 ausgebildet werden kann. Folglich werden die obere Oberfläche 22 und die seitliche Oberfläche 23 von jeder freien Packung 21 mit der elektromagnetischen Abschirmschicht 16 bedeckt, um jede Halbleiterpackung 10 auszubilden. Die elektromagnetische Abschirmschicht 16 ist mit einer Erdungsleitung 17 verbunden, sodass elektromagnetisches Rauschen, das in jeder Halbleiterpackung 10 generiert wird, durch die Erdungsleitung 17 zu dem Äußeren der Halbleiterpackung 10 entfernt werden kann. Entsprechend ist es möglich effektiv ein Austreten des elektromagnetischen Rauschens zu einer an die Halbleiterpackung 10 angrenzenden elektronischen Komponente zu verhindern.
  • Während der Ausbildungsschritt für eine Nut in dem Verdrahtungssubstrat durchgeführt wird, bevor der Verbindungsschritt für einen Chip in der zweiten bevorzugten Ausführungsform durchgeführt wird, ist es lediglich notwendig, dass der Ausbildungsschritt für eine Nut in dem Verdrahtungssubstrat vor dem Ausbildungsschritt für ein versiegeltes Substrat durchgeführt wird. Entsprechend kann der Ausbildungsschritt für eine Nut in dem Verdrahtungssubstrat zwischen dem Verbindungsschritt für einen Chip und dem Ausbildungsschritt für ein versiegeltes Substrat ausgeführt werden. Ferner wie in der ersten bevorzugten Ausführungsform kann der Ausbildungsschritt für eine Erhöhung zwischen dem Ausbildungsschritt für eine V-Nut und dem Teilungsschritt ausgeführt werden. In diesem Fall muss die Halteeinspannung 61, die in dem Ausbildungsschritt für eine V- Nut und dem Teilungsschritt verwendet wird, nicht notwendigerweise die Vertiefungen 63 zum Aufnehmen der Erhöhungen 14 aufweist. D. h., dass stattdessen eine existierende Halteeinspannung verwendet werden kann.
  • Wie oben beschrieben kann das Herstellungsverfahren für eine Halbleiterpackung entsprechend der zweiten bevorzugten Ausführungsform die folgenden Effekte ähnlich zu denen der ersten bevorzugten Ausführungsform aufweisen. Die elektromagnetische Abschirmschicht 16 kann effizient an der oberen Oberfläche 22 und der seitlichen Oberfläche 23 von jeder freien Packung 21 ausgebildet werden, sodass sie eine vorbestimmte Dicke aufweist, die dazu in der Lage ist, einen ausreichenden abschirmenden Effekt auszubilden. Ferner, da nur die Kunststoffschicht 13 durch die V-Klinge 39 geschnitten wird, kann ein abnutzen der V-Klinge 39 unterdrückt werden, wodurch eine Lebensdauer der Klinge erhöht wird.
  • Im Folgenden wird eine Beziehung zwischen dem Winkel der Neigung der seitlichen Oberfläche 23 einer jeden Halbleiterpackung 20 und der Dicke der elektromagnetischen Abschirmschicht 16 erklärt. 7 ist eine Schnittansicht, die eine Dicke einer elektromagnetischen Abschirmschicht darstellt, die an einer Probe ausgebildet ist. 8 ist ein Graph, der eine Beziehung zwischen dem Winkel der Neigung der seitlichen Oberfläche der Probe und der Dicke der elektromagnetischen Abschirmschicht darstellt.
  • Wie in 7 gezeigt bezeichnet Bezugszeichen 80 einer Probe, die eine Oberfläche 81 und eine seitliche Oberfläche 82 aufweist. Ferner ist eine obere Abschirmschicht 83 an der oberen Oberfläche 81 ausgebildet und eine seitliche Abschirmschicht 84 ist an der seitlichen Oberfläche 82 ausgebildet. Die seitliche Oberfläche 82 ist um einen Neigungswinkel Θ zu einer horizontalen Richtung geneigt. Der vorliegende Erfinder führte einen Test durch, um die Beziehung zwischen dem Neigungswinkel Θ der seitlichen Oberfläche 82 der Probe 80 und der Dicke der Abschirmschicht zu untersuchen. In diesem Test wurden mehrere Proben 80, die unterschiedliche Neigungswinkel Θ aufweisen, ausgebildet, um eine Abschirmschicht unter Durchführen eines Ionenplattierungsverfahrens bei einer Temperatur von 180° unter einem Druck von 8×10^ (-4) Pa auszubilden. Der Neigungswinkel Θ der seitlichen Oberfläche 82 wurde von 90°, 82°, 68°, 60° und 45° geändert. Ferner wurde die obere Abschirmschicht 83, die an der oberen Oberfläche 81 ausgebildet ist, und die seitliche Abschirmschicht 84, die an der seitlichen Oberfläche 82 ausgebildet ist, unter Verwendung eines des Rasterelektronenmikroskops untersucht und die Dicke t1 der oberen Abschirmschicht 83 und die Dicke t2 der seitlichen Abschirmschicht 84 wurde entsprechend den Bildern, die durch das Rasterelektronenmikroskop erhalten wurden, gemessen. Die Dicke t1 und t2 der oberen und seitlichen Abschirmschicht 83 und 84 wurde verwendet, um eine Stufenabdeckung zu berechnen, die im Folgenden in Formel (1) definiert ist. 8 stellt die Beziehung zwischen der Stufenabdeckung und dem Neigungswinkel Θ dar. Stufenabdeckung = ( t2/t1 ) × 100
    Figure DE102017223555A1_0001
  • Wie der 8 entnommen werden kann, erhöht sich die Stufenabdeckung mit einer Verringerung des Neigungswinkels Θ von 90° und wenn der Neigungswinkel Θ 45° wird, wird die Stufenabdeckung 100 %. Insbesondere wenn der Neigungswinkel Θ auf 45° gesetzt wurde, war die Dicke t1 der oberen Abschirmschicht 83 gleich der Dicke t2 der seitlichen Abschirmschicht 84. D. h., dass bestätigt wurde, dass, wenn der Neigungswinkel Θ 45° ist, die Dicke der elektromagnetischen Abschirmschicht, die an der Probe 80 ausgebildet ist, gleichmäßig ist. Ferner, wenn die Stufenabdeckung weniger als 50 % wird, wird viel Zeit benötigt, um die seitliche Abschirmschicht 84 auszubilden, was in erhöhten Prozesskosten resultiert. Entsprechend ist die Stufenabdeckung vorzugsweise auf 50 % oder mehr gesetzt. D. h., dass der Neigungswinkel Θ der seitlichen Oberfläche 23 von jeder Halbleiterpackung 10 vorzugsweise auf 45° bis 82° gesetzt wird. In diesem Fall ist der Winkel der Spitze der V-Klinge 39 90° oder weniger und 36° oder mehr.
  • Während jede Halbleiterpackung 10 den einzelnen Halbleiterchip 12 beinhaltet, der an dem Verdrahtungssubstrat 11 in der ersten und zweiten bevorzugten Ausführungsform montiert ist, können mehrere Halbleiterchips an einem Verdrahtungssubstrat in jeder Halbleiterpackung montiert sein. Zum Beispiel stellt 9A eine Konfiguration dar, in welcher mehrere (zum Beispiel drei) Halbleiterchips 92a, 92b und 92c an einem Verdrahtungssubstrat 91 montiert sind, und diese Halbleiterchips 92a, 92b und 92c sind zusammen abgeschirmt, sodass sie eine Halbleiterpackung 90 ausbilden. In diesem Fall sind V-Nuten an einem versiegelten Substrat 95 ausgebildet, sodass mehrere Packungen voneinander in dem Ausbildungsschritt für eine V-Nut getrennt werden, und das versiegelte Substrat 95 wird als nächstes entlang dieser V-Nuten Packung um Packung in dem Teilungsschritt geteilt. Diese Halbleiterchips 92a, 92b und 92c können dieselbe Funktion oder können unterschiedliche Funktionen aufweisen.
  • 9B stellt eine andere Konfiguration dar, sodass mehrere zum Beispiel zwei Halbleiterchips 102a und 102b an einem Verdrahtungssubstrat 101 montiert sind dnd diese Halbleiterchips 102a und 102b getrennt abgeschirmt werden, um eine Halbleiterpackung herzustellen (System in Packung (SEP)) 100. In diesem Fall werden V-Nuten 106 an einem versiegelte Substrat 105 ausgebildet, sodass mehrere Halbleiterchips voneinander in dem Ausbildungsschritt für eine V-Nut getrennt werden und das versiegelte Substrat 105 als nächstes entlang einigen V-Nuten 106 auf einer Packung um Packung Basis in dem Teilungsschritt geteilt. Mit dieser Konfiguration ist eine elektromagnetische Abschirmschicht 107 zwischen den Halbleiterchips 102a und 102b ausgebildet, sodass der Einfluss eines elektromagnetischen Rauschens zwischen den Halbleiterchips 102a und 102b unterdrückt werden kann. Die Halbleiterchips 102a und 102b können dieselbe Funktion oder unterschiedliche Funktionen aufweisen.
  • Während die V-Klinge 39 als ein Bearbeitungswerkzeug in dem - Ausbildungsschritt für eine V-Nut in der ersten und zweiten bevorzugten Ausführungsform verwendet wird, kann der Ausbildungsschritt für eine V-Nut unter Verwendung von jedem Werkzeug ausgebildet werden, das dazu geeignet ist, eine V-Nut an dem versiegelten Substrat bis zu einer Tiefe von der oberen Oberfläche der Kunststoffschicht zu der Hälfte der Dicke des Verdrahtungssubstrats auszubilden. Zum Beispiel stellt 10A eine Konfiguration dar, sodass eine allgemeine Schneidklinge 108 als ein Bearbeitungswerkzeug verwendet wird, um eine V-Nut an dem versiegelte Substrat 15 auszubilden. Insbesondere ist die Schneidklinge 108 um einen vorbestimmten Winkel zu einer Seite bezüglich einer vertikalen Ebene P geneigt entlang jeder Teilungslinie an das versiegelte Substrat 15 angesetzt. In diesem Zustand wird das versiegelte Substrat 15 durch die Schneidklinge 108, die zu einer Seite geneigt ist, geschnitten. Danach wird die Schneidklinge 108 um einen vorbestimmten Winkel zu der anderen Seite bezüglich der vertikalen Ebene P geneigt. In diesem Zustand wird das versiegelte Substrat 15 durch die Schneidklinge 108, die zu der anderen Seite geneigt ist, geschnitten. Entsprechend wird die Oberfläche des versiegelten Substrats 15 durch die Schneidklinge 108 weggeschnitten, um eine V-Nut entlang jeder Teilungslinie auszubilden.
  • 10B stellt eine andere Konfiguration dar, sodass einen Bearbeitungskopf 109 für eine Laserablation als ein Bearbeitungswerkzeug verwendet wird, um eine V-Nut an dem versiegelten Substrat 15 auszubilden. Insbesondere wird der Bearbeitungskopf 109 um einen vorbestimmten Winkel zu einer Seite bezüglich einer vertikalen Ebene P entlang jeder Teilungslinie an dem versiegelten Substrat 15 gesetzt. In diesem Zustand wird das versiegelte Substrat 15 durch einen Laserstrahl geschnitten, der von den Bearbeitungskopf 108, der zu einer Seite geneigt ist, aufgebracht wird. Danach wird der Bearbeitungskopf 109 um den obigen vorbestimmten Winkel zu der anderen Seite bezüglich einer vertikalen Ebene P geneigt. In diesem Zustand wird das versiegelte Substrat 15 durch einen Laserstrahl, der durch den Bearbeitungskopf 109 aufgebracht wird, der zu dem anderen Ende geneigt ist, geschnitten. Der Laserstrahl weist eine Absorptionswellenlänge für das versiegelte Substrat 15 auf, um dadurch eine Laserablation an dem versiegelten Substrat 15 herbeizuführen. Entsprechend wird die obere Oberfläche des versiegelten Substrats 15 durch den Laserstrahl geschnitten, um eine V-Nut entlang jeder Teilungslinie auszubilden. Der Begriff Laserablation, der hier verwendet wird, bedeutet ein Phänomen, in dem, wenn die Intensität des Laserstrahls Strahls, der aufgebracht wird, gleich oder größer als ein vorbestimmter Bearbeitungsgrenzwert ist, die Energie des Laserstrahls in elektronische, thermische fotowissenschaftliche und mechanische Energie an der Oberfläche eines Festkörpers umgewandelt wird, sodass neutrale Atome, Moleküle, positive und negative Ionen, radikale, Cluster, Elektronen und Licht explosiv emittiert werden und die feste Oberfläche geätzt wird
  • 10C stellt eine andere Konfiguration dar, sodass ein Fräser 115 als ein Bearbeitungswerkzeug verwendet wird, um eine V-Nut 25 an dem versiegelten Substrat 15 auszubilden. Der Fräser 115 beinhaltet eine Aluminiumbasis 116, die im Wesentlichen eine v-förmige Arbeitsoberfläche und eine abrasive Schicht 117 aufweist, die an der Arbeitsoberfläche 100 der Aluminiumbasis 116 durch Elektrodenabscheidung ausgebildet ist, wobei die abrasive Schicht 117 abrasive Diamantkörner beinhaltet. Der Fräser 115 ist weniger Verschleiß als die V Klinge 39 ausgesetzt, sodass die V-Form des Fräsers 115 für einen langen Zeitraum beibehalten werden kann.
  • Während die Schneidklinge 49 verwendet wird, um den Teilungsschritt in der ersten und zweiten bevorzugten Ausführungsform durchzuführen kann der Teilungsschritt unter Verwendung eines Werkzeugs, das dazu geeignet ist, das versiegelte Substrat in einzelne freie Packungen zu zerteilen, durchgeführt werden. Zum Beispiel kann eine Laserablation angepasst werden, um das versiegelte Substrat in einzelne freie Packungen zu zerteilen.
  • Während das Verdrahtungssubstrat 11 an jeder Halteeinspannung gehalten ist, um jeden Schritt in der ersten und zweiten bevorzugten Ausführungsform durchzuführen, ist diese Konfiguration lediglich darstellend. Zum Beispiel kann ein Schutzband an der hinteren Seite des Verdrahtungssubstrats 11 angebracht sein und das Verdrahtungssubstrat 11 kann durch das Schutzband an der Basis oder dergleichen platziert sein, um jeden Schritt auszuführen. Jedes Haltemittel, das dazu geeignet ist, ein Substrat zu halten, kann in der Halteeinspannung verwendet werden. Zum Beispiel kann ein Einspanntisch, der eine poröse Halteoberfläche aufweist, geeignet als die Halteeinspannung verwendet werden. Die Halbleiterpackung ist nicht nur in mobilen Kommunikationsausstattungen wie einem Mobiltelefon, sondern auch in jeder anderen elektronischen Ausstattung wie einer Kamera anwendbar.
  • Während jeder Halbleiterchip durch die Verdrahtungen mit den Elektroden des Verdrahtungssubstrats durch ein Verbinden der Verdrahtung verbunden ist, um jede Halbleiterpackung in der ersten und zweiten bevorzugten Ausführungsform und variierten Modifikationen herzustellen, ist diese Konfiguration lediglich beschreibend. Zum Beispiel stellt 11 eine andere Konfiguration dar, sodass der Halbleiterchip 12 direkt mit den Elektroden des Verdrahtungssubstrats 11 durch eine Flip-Chipverbindung verbunden ist, um die Halbleiterpackung 10 zu erhalten. Ferner können die erste und zweite bevorzugte Ausführungsform und verschiedene Modifikationen im Allgemeinen oder teilweise kombiniert werden, um andere bevorzugte Ausführungsform auszuführen.
  • Die vorliegende Ausführungsform ist nicht auf die obigen bevorzugten Ausführungsform und Modifikationen, die oben genannt sind, beschränkt, sondern verschiedene andere Modifikation, Ersetzungen und Änderungen können in dem Umfang der vorliegenden Erfindung gemacht werden. Ferner falls die technische Idee der vorliegenden Erfindung durch ein anderes Verfahren unter Verwendung eines technischen Prozesses oder abgeleiteten Techniken realisiert werden kann, kann die vorliegende Erfindung unter Verwendung dieser Verfahren ausgeführt werden. Entsprechend ist die vorliegende Erfindung, die hier beansprucht ist, dazu gedacht, alle Ausführungsformen, die in den Umfang der vorliegenden Erfindung fallen können, zu umfassen.
  • Ferner, während die vorliegende Erfindung in einem Herstellungsverfahren für eine Halbleiterpackung in der obigen Beschreibung beschrieben wurde, ist die vorliegende Erfindung auch bei einem Herstellungsverfahren für jede andere verpackte Komponente anwendbar, wobei jede dieser mit einer Abschirmschicht ausgebildet ist, die eine vorbestimmte Dicke aufweist.
  • Wie oben beschrieben weist die vorliegende Erfindung einen Effekt auf, sodass eine Abschirmschicht, die eine vorbestimmte Dicke aufweist, effizient an der seitlichen Oberfläche von jeder freien Packung ausgebildet werden kann. Insbesondere ist die vorliegende Erfindung für ein Herstellungsverfahren für eine Halbleiterpackung anwendbar, die in einer mobilen Kommunikationsausstattung verwendet werden soll.
  • Die vorliegende Erfindung ist nicht auf die Details der oben beschriebenen bevorzugten Ausführungsform beschränkt. Der Umfang der Erfindung wird durch die beigefügten Ansprüche definiert und alle Änderungen und Modifikationen, die in das äquivalente des Umfangs der Ansprüche fallen, werden durch die Erfindung umfasst.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2012039104 [0002, 0003]

Claims (3)

  1. Herstellungsverfahren für eine Halbleiterpackung zum Herstellen mehrerer Halbleiterpackungen, umfassend: einen Verbindungsschritt für einen Chip zum Verbinden mehrerer Halbleiterchips an mehreren getrennten Bereichen an einer vorderen Seite eines Verdrahtungssubstrats, wobei die getrennten Bereiche durch mehrere sich kreuzender Teilungslinie ausgebildet werden; einen Ausbildungsschritt für ein versiegeltes Substrat zum Zuführen einer Versiegelungskomponente zu der vorderen Seite des Verdrahtungssubstrats nach dem Durchführen des Verbindungsschritts für einen Chip, wodurch eine Kunststoffschicht aus der Versiegelungskomponente an der vorderen Seite des Verdrahtungssubstrats ausgebildet wird, um ein versiegeltes Substrat zu erhalten, welches das Verdrahtungssubstrat und die Kunststoffschicht beinhaltet, in welcher die Halbleiterchips versiegelt sind; einen Ausbildungsschritt für eine V-Nut zum Halten des Verdrahtungssubstrats des versiegelten Substrats an einer Halteeinspannung nach dem Durchführen des Ausbildungsschritts für ein versiegeltes Substrat und als nächstes Schneiden des versiegelten Substrats entlang jeder Teilungslinie unter Verwendung eines Bearbeitungswerkzeugs bis zu einer Tiefe von der oberen Oberfläche der Kunststoffschicht bis zu der Hälfte der Dicke des Verdrahtungssubstrats, wodurch eine V-Nut an der vorderen Seite des versiegelten Substrats entlang jeder Teilungslinie ausgebildet wird, wobei die V-Nut eine seitliche Oberfläche aufweist, die bezüglich einer vertikalen Richtung geneigt ist, sodass sie sich von der oberen Oberfläche der Kunststoffschicht zu dem Boden der V Nut erstreckt; einen Teilungsschritt zum Teilen des Verdrahtungssubstrats entlang jeder V-Nut nach dem Durchführen des Ausbildungsschritts für eine V-Nut, wodurch das versiegelte Substrat entlang jeder Teilungslinie geteilt wird, um mehrere einzelne freie Packungen zu erhalten; und einen Ausbildungsschritt für eine Abschirmschicht zum Ausbilden einer elektromagnetischen Abschirmschicht an der oberen Oberfläche und der geneigten seitlichen Oberfläche von jeder freien Packung nach dem Durchführen des Teilungsschritts, wodurch die mehreren Halbleiterpackungen erhalten werden.
  2. Herstellungsverfahren für eine Halbleiterpackung nach Anspruch 1, ferner umfassend: einen Ausbildungsschritt für eine Erhöhung zum Ausbilden von Erhöhungen an einer hinteren Seite des Verdrahtungssubstrats zwischen dem Ausbildungsschritt für eine V-Nut und dem Teilungsschritt; wobei die Kunststoffschicht des versiegelten Substrats an der Halteeinspannung unter einem Saugen in dem Teilungsschritt gehalten ist.
  3. Herstellungsverfahren für eine Halbleiterpackung nach Anspruch 1 oder 2, ferner umfassend: einen Ausbildungsschritt für eine Nut in dem Verdrahtungssubstrat zum Ausbilden einer Nut an der vorderen Seite des Verdrahtungssubstrats entlang jeder Teilungslinie bevor der Ausbildungsschritt für ein versiegeltes Substrat ausgeführt wird, wobei die Nuten eine Tiefe von einer oberen Oberfläche des Verdrahtungssubstrats zu der Hälfte der Dicke des Verdrahtungssubstrats aufweisen; wobei das versiegelte Substrat in einem Zustand ausgebildet wird, in dem jede Nut des Verdrahtungssubstrats mit der Versiegelungskomponente in dem Ausbildungsschritt für ein versiegeltes Substrat gefüllt wird; die Kunststoffschicht, die durch die Versiegelungskomponente ausgebildet wird, jede Nut des Verdrahtungssubstrats, die durch das Bearbeitungswerkzeug bearbeitet wird, um dadurch jede V-Nut in dem Ausbildungsschritt für eine V-Nut auszubilden, füllt.
DE102017223555.1A 2016-12-28 2017-12-21 Herstellungsverfahren für eine Halbleiterpackung Pending DE102017223555A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016255911A JP6800745B2 (ja) 2016-12-28 2016-12-28 半導体パッケージの製造方法
JP2016-255911 2016-12-28

Publications (1)

Publication Number Publication Date
DE102017223555A1 true DE102017223555A1 (de) 2018-06-28

Family

ID=62510475

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017223555.1A Pending DE102017223555A1 (de) 2016-12-28 2017-12-21 Herstellungsverfahren für eine Halbleiterpackung

Country Status (6)

Country Link
US (1) US10211164B2 (de)
JP (1) JP6800745B2 (de)
KR (1) KR102372119B1 (de)
CN (1) CN108257879B (de)
DE (1) DE102017223555A1 (de)
TW (1) TWI729235B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6832666B2 (ja) 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
JP6482618B2 (ja) * 2017-08-22 2019-03-13 Ｔｏｗａ株式会社 加工装置及び加工方法
JP7207927B2 (ja) * 2018-09-28 2023-01-18 株式会社ディスコ 半導体パッケージの製造方法
JP7184458B2 (ja) * 2018-11-06 2022-12-06 株式会社ディスコ 金属膜付き半導体デバイスの製造方法
US11071196B2 (en) 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
KR102633190B1 (ko) 2019-05-28 2024-02-05 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2021040097A (ja) * 2019-09-05 2021-03-11 株式会社ディスコ 被加工物の切削方法
US11664327B2 (en) * 2020-11-17 2023-05-30 STATS ChipPAC Pte. Ltd. Selective EMI shielding using preformed mask
JP2022137337A (ja) * 2021-03-09 2022-09-22 キオクシア株式会社 半導体装置
CN114649308B (zh) * 2022-05-17 2023-04-11 宁波芯健半导体有限公司 一种封装器件及封装器件的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039104A (ja) 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030469B2 (en) * 2003-09-25 2006-04-18 Freescale Semiconductor, Inc. Method of forming a semiconductor package and structure thereof
CN101499618B (zh) 2006-03-06 2012-08-01 夏普株式会社 氮化物半导体发光器件
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
WO2009113267A1 (ja) * 2008-03-14 2009-09-17 パナソニック株式会社 半導体装置および半導体装置の製造方法
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
WO2010055408A1 (en) 2008-11-17 2010-05-20 Telefonaktiebolaget L M Ericsson (Publ) A system and method of implementing lightweight not-via ip fast reroutes in a telecommunications network
JP5888995B2 (ja) * 2012-01-16 2016-03-22 三菱電機株式会社 半導体装置およびその製造方法
JP2013225595A (ja) * 2012-04-20 2013-10-31 Shinko Electric Ind Co Ltd リードフレーム及び半導体パッケージ並びにそれらの製造方法
JP5959386B2 (ja) * 2012-09-24 2016-08-02 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
JP6164879B2 (ja) * 2013-03-08 2017-07-19 セイコーインスツル株式会社 パッケージ、圧電振動子、発振器、電子機器及び電波時計
JP2014183181A (ja) * 2013-03-19 2014-09-29 Tdk Corp 電子部品モジュール及びその製造方法
KR20140137535A (ko) * 2013-05-23 2014-12-03 에스티에스반도체통신 주식회사 집적회로 패키지 제조방법
JP6418625B2 (ja) * 2013-12-13 2018-11-07 東芝メモリ株式会社 半導体装置の製造方法
KR101573283B1 (ko) * 2014-02-05 2015-12-02 앰코 테크놀로지 코리아 주식회사 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법
KR102245134B1 (ko) * 2014-04-18 2021-04-28 삼성전자 주식회사 반도체 칩을 구비하는 반도체 패키지
JP6484019B2 (ja) * 2014-12-11 2019-03-13 アピックヤマダ株式会社 半導体製造装置
JP6525643B2 (ja) * 2015-03-04 2019-06-05 Ｔｏｗａ株式会社 製造装置及び製造方法
JP2016219520A (ja) * 2015-05-18 2016-12-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法
JP6832666B2 (ja) * 2016-09-30 2021-02-24 株式会社ディスコ 半導体パッケージの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039104A (ja) 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器

Also Published As

Publication number Publication date
KR102372119B1 (ko) 2022-03-07
KR20180077028A (ko) 2018-07-06
US20180182715A1 (en) 2018-06-28
CN108257879A (zh) 2018-07-06
US10211164B2 (en) 2019-02-19
TWI729235B (zh) 2021-06-01
TW201826459A (zh) 2018-07-16
CN108257879B (zh) 2023-03-28
JP6800745B2 (ja) 2020-12-16
JP2018107408A (ja) 2018-07-05

Similar Documents

Publication Publication Date Title
DE102017223555A1 (de) Herstellungsverfahren für eine Halbleiterpackung
DE102018210393B4 (de) Bearbeitungsverfahren für ein Substrat
DE102018205895B4 (de) Herstellungsverfahren einer Halbleiterpackung
DE102010003600B4 (de) Waferbearbeitungsverfahren
DE102017217177A1 (de) Verfahren zum Herstellen einer Halbleiterpackung
DE102006032458B4 (de) Waferbearbeitungsverfahren
DE102017105503B4 (de) Waferbearbeitungsverfahren
DE102011078726B4 (de) Bearbeitungsverfahren für einen Wafer
DE102011102175B4 (de) Waferbearbeitungsverfahren
DE102008045747A1 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich dem Vereinzeln eines Halbleiter-Wafers
DE102018214408A1 (de) Multiklinge und bearbeitungsverfahren für ein werkstück
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE102012214908A1 (de) Lochbildungsverfahren und Laserbearbeitungsvorrichtung
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
DE102020200724B4 (de) Trägerplattenentfernungsverfahren
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102018215249A1 (de) Bearbeitungsverfahren für einen Wafer
DE102014111977A1 (de) Trennen von Chips auf einem Substrat
DE102010030339A1 (de) Bearbeitungsverfahren für Halbleiterwafer
DE102019204974A1 (de) Waferbearbeitungsverfahren
DE102011018295B4 (de) Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
DE102018215397B4 (de) Verfahren zum herstellen eines gestapelten waferaufbaus
DE102014219908B4 (de) Herstellungsverfahren für eine Fotomaske
WO2012113648A1 (de) Verfahren zur herstellung einer vielzahl optoelektronischer halbleiterchips
DE102020210750B4 (de) Verfahren zum entfernen einer trägerplatte

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023060000

Ipc: H01L0021560000

R016 Response to examination communication