DE102011018295B4 - Verfahren zum Schneiden eines Trägers für elektrische Bauelemente - Google Patents

Verfahren zum Schneiden eines Trägers für elektrische Bauelemente Download PDF

Info

Publication number
DE102011018295B4
DE102011018295B4 DE102011018295.0A DE102011018295A DE102011018295B4 DE 102011018295 B4 DE102011018295 B4 DE 102011018295B4 DE 102011018295 A DE102011018295 A DE 102011018295A DE 102011018295 B4 DE102011018295 B4 DE 102011018295B4
Authority
DE
Germany
Prior art keywords
carrier
width
trench
electrical components
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011018295.0A
Other languages
English (en)
Other versions
DE102011018295A1 (de
Inventor
Bernhard Stering
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102011018295.0A priority Critical patent/DE102011018295B4/de
Priority to PCT/EP2012/057009 priority patent/WO2012143353A1/de
Priority to CN201280019178.XA priority patent/CN103493189B/zh
Priority to US14/112,233 priority patent/US9961777B2/en
Publication of DE102011018295A1 publication Critical patent/DE102011018295A1/de
Application granted granted Critical
Publication of DE102011018295B4 publication Critical patent/DE102011018295B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Pressure Sensors (AREA)

Abstract

Verfahren zum Schneiden eines Trägers für elektrische Bauelemente, umfassend:
- Bereitstellen eines Trägers (10) für elektrische Bauelemente (30),
- Anbringen der elektrischen Bauelemente (30) auf einer ersten Oberfläche (O10a) des Trägers (10),
- Einbringen eines Grabens (20) auf der ersten Oberfläche (O10a) des Trägers in das Material des Trägers (10),
- Anbringen einer Folie (50) auf der ersten Oberfläche (O10a) des Trägers (10),
- Durchschneiden des Trägers (10) zum Vereinzeln der elektrischen Bauelemente (30) durch Einbringen eines Schnitts (60) von einer zweiten, der ersten Oberfläche gegenüberliegenden Oberfläche (O10b) des Trägers (10) in das Material des Trägers, wobei die Schnittführung derart erfolgt, dass der Schnitt auf der ersten Oberfläche (O10a) des Trägers durch den Graben (20) verläuft,
- wobei der Graben (20) mit einer Breite (B20), die größer als die Breite (B60) des Schnitts (60) ist, in das Material des Trägers eingebracht wird,
- wobei die elektrischen Bauelemente (30) nach dem Vereinzeln auf der Folie (50) haften.

Description

  • Die Erfindung betrifft ein Verfahren zum Schneiden, insbesondere zum Sägen, eines Trägers für elektrische Bauelemente, bei dem auf dem Träger angeordnete Bauteile vereinzelt werden.
  • Elektrische Bauteile werden auf großflächigen Trägern, so genannten Wafern, gefertigt. Ein elektrisches Bauteil umfasst den zugehörigen Träger, auf dem elektrische Bauelemente und Kontaktanschlüsse zum Anlegen oder Abgreifen einer Spannung angeordnet sind. Bei der Herstellung der elektrischen Bauteile weist der Wafer zunächst eine Vielzahl von Bauteilen auf, die nebeneinander auf dem großflächigen Träger angeordnet sind. Zum Vereinzeln der Bauteile werden Schnitte im Material des Trägers angebracht. Dazu kann der Wafer zersägt werden. Um eine Beschädigung der Bauelemente eines Bauteils beim Vereinzeln der Bauteile zu vermeiden, müssen die Bauelemente in einem ausreichenden Abstand zu einer Sägespur angeordnet werden.
  • Die Druckschrift US 7 622 365 B2 betrifft ein Verfahren zum Schneiden eines Siliziumwafers, der elektrische Bauelemente trägt. Dabei wird auf einer Oberfläche ein Graben in das Material des Wafers eingebracht und der Wafer ausgehend von der gegenüberliegenden Oberfläche bis zum Boden des Grabens durchtrennt.
  • Die Druckschrift US 7 674 689 B2 betrifft ein Verfahren zum Schneiden eines Siliziumwafers, der auf einer aktiven Oberfläche elektrische Bauelemente trägt, wobei ein Graben in eine der aktiven Oberfläche gegenüberliegende Oberfläche des Wafers eingebracht und der Wafer mittels einer Sägevorrichtung ausgehend von der aktiven Oberfläche durchschnitten wird.
  • In der Internet-Enzyklopädie WIKIPEDIA ist ein Dual in-line package angegeben, bei dem ein Chip in einem Gehäuse angeordnet ist und das Gehäuse eine Aussparung, aus dem Anschlusskontakte zur Kontaktierung des Chips austreten, aufweist.
  • Die Druckschrift DE 195 80 514 T5 betrifft eine Halbleiterfabrikation für eine umlaufende Flansch-Grenzfläche. Dabei werden in eine Unterseite eines Wafers Gräben eingebracht, die anschließend durch einen Ätzschritt verbreitert werden. Das Vereinzeln von Bauteilen erfolgt, indem mittels eines Sägeprozesses Schnitte in eine Abdeckschicht über den Gräben eingebracht werden.
  • Die Druckschrift WO 2005/055310 A2 betrifft ein Verfahren zum Gehäusen von Bauelementen, bei dem ein Wafer in eine Vielzahl von Rumpf- und Anschlussbereichen eingeteilt wird, wobei zwischen den beiden Bereichen Kontaktierungsausnehmungen erzeugt werden. Der Waferverbund wird anschließend entlang einer Sägestraße vereinzelt.
  • Weitere Verfahren zum Schneiden von Substraten beziehungsweise Wafern sind in US 5 126 818 A , US 2008/0277806 A1 , US 2008/0003720 A1 und US 2005/0202651 A1 gezeigt.
  • Es ist wünschenswert, ein Verfahren zum Schneiden eines Trägers für elektrische Bauelemente anzugeben, wobei die für die Bauelemente auf dem Träger zur Verfügung stehende Fläche möglichst groß ist. Ausführungsformen des Verfahrens zum Schneiden eines Trägers für elektrische Bauelemente sind den Patentansprüchen zu entnehmen.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zum Schneiden eines Trägers für elektrische Bauelemente zum Vereinzeln von elektrischen Bauteilen das Bereitstellen eines Trägers für elektrische Bauelemente. Die elektrischen Bauelemente werden auf einer ersten Oberfläche angeordnet. Ein Graben wird auf der ersten Oberfläche des Trägers in das Material des Trägers eingebracht. Der Träger wird durchschnitten, indem ein Schnitt von einer zweiten der ersten Oberfläche gegenüberliegenden Oberfläche des Trägers in das Material des Trägers eingebracht wird, wobei die Schnittführung derart erfolgt, dass der Schnitt auf der ersten Oberfläche des Trägers durch den Graben verläuft. Der Graben wird mit einer Breite, die größer als die Breite des Schnitts ist, in das Material des Trägers eingebracht.
  • Der Träger kann beidseitig aktive Flächen aufweisen. Beispielsweise können die elektrischen Bauelemente auf der ersten Oberfläche des Trägers angeordnet sein und auf einer zweiten Oberfläche des Trägers, die gegenüberliegend zur der ersten Oberfläche angeordnet ist, können Kontaktanschlüsse, beispielsweise Lötbumps, angeordnet sein. Die Kontaktanschlüsse können mit den Bauelementen über Durchkontaktierungen im Material des Trägers verbunden sein. Die zweite Oberfläche kann auch mit weiteren Bauelementen, beispielsweise mit aktiven/passiven Schaltkreisen, Sensorfeldern oder Detektoren, bestückt sein. Bei den Bauelementen kann es sich um Bauelemente in CMOS-Technologie handeln. Zum Vereinzeln der auf dem Träger angeordneten Bauteile wird der Träger mittels einer Schneidevorrichtung durchschnitten. Die Schneidevorrichtung kann ein Sägeblatt sein. Zum Durchsägen des Trägers wird die Schneidevorrichtung auf der zweiten Oberfläche des Trägers aufgesetzt.
  • Durch den auf der ersten Oberfläche des Trägers angeordneten Graben werden beim Durchschneiden des Materials des Trägers ausgehend von der zweiten Oberfläche Absplitterungen und Ausbrüche des Materials des Trägers auf der ersten Oberfläche des Trägers weitestgehend vermieden. Die Sägestraßenbreite bezeichnet den notwendigen Abstand zwischen zwei auf dem Träger benachbart angeordneten Bauelementen, die zu verschiedenen Bauteilen gehören. Im Vergleich zu einem Träger, bei dem im Material des Trägers auf der ersten Oberfläche keine Gräben vorgesehen sind und bei dem die notwendige Sägestraßenbreite beispielsweise 80 µm beträgt, kann durch das Einbringen eines Grabens in die erste Oberfläche des Trägers die Sägestraßenbreite deutlich, beispielsweise auf 50 µm oder weniger, je nach Dicke des Wafers/der Bauelemente, reduziert werden. Somit kann die auf der ersten Oberfläche zum Anordnen von elektrischen Bauelementen zur Verfügung stehende Fläche deutlich erhöht werden.
  • Die Erfindung wird im Folgenden anhand von Figuren, die Ausführungsbeispiele der vorliegenden Erfindung zeigen, näher erläutert. Es zeigen:
    • 1 ein aus dem Stand der Technik bekanntes Verfahren zum Schneiden eines Trägers für elektrische Bauelemente,
    • 2 eine weitere Ausführungsform eines Verfahrens zum Schneiden eines Trägers für elektrische Bauelemente mit Einbringen von Gräben in der Sägestraße auf einer Oberfläche des Trägers,
    • 3 eine weitere Ausführungsform eines Verfahrens zum Schneiden eines Trägers für elektrische Bauelemente mit Einbringen von Schnitten durch den Träger zum Vereinzeln von Bauteilen,
    • 4 einen mit Hilfe des Verfahrens in einen Träger eingebrachten Graben in einer vergrößerten Darstellung,
    • 5 eine Ausführungsform eines Verfahrens zum Schneiden eines Trägers mit in eine Oberfläche des Trägers eingebrachten Gräben,
    • 6 ein elektrisches Bauteil mit einer in eine Oberfläche des Trägers eingebrachten Einkerbung nach dem Vereinzeln mittels des Verfahrens.
  • Zur Herstellung von elektrischen Bauteilen wird eine Vielzahl der Bauteile auf einem Träger, beispielsweise einem Wafer aus Silizium, angeordnet. Zum Vereinzeln der Bauteile wird der Wafer mit einer Schneidevorrichtung durchschnitten.
  • 1 zeigt ein vorbekanntes Verfahren zum Schneiden eines Trägers 10 für elektrische Bauteile 1, 2. Jedes der Bauteile 1, 2 umfasst einen Teil des Träger 10, elektrische Bauelemente 30 und Kontaktanschlüsse 40. Die Bauelemente 30 können beispielsweise Chipbauelemente sein, die in CMOS-Technologie gefertigt sind. Sie können aktive Komponenten und/oder passive Komponenten, beispielsweise Induktivitäten, Kondensatoren oder Oberflächenwellenfilter, enthalten. Die elektrischen Bauelemente 30 sind auf einer Oberfläche O10a des Trägers 10 angeordnet. Die Kontaktanschlüsse 40 sind auf einer der Oberfläche O10a gegenüberliegend angeordneten Oberfläche O10b des Trägers 10 angeordnet. Die Verbindung zwischen den Bauelementen 30 und den Kontaktanschlüssen 40 erfolgt durch Durchkontaktierungen im Material des Trägers 10. Der Wafer 10 kann auf der Oberfläche O10b auch weitere Bauteile 30 aufweisen. Auf der Oberfläche O10a ist eine Sägefolie 50 angebracht, die die Oberfläche O10a und die Bauelemente 30 überdeckt. Die Folie kann mit einem Kleber beschichtet sein und kann einstückig über den gesamten Träger 10 aufgeklebt sein.
  • Zum Vereinzeln der elektrischen Bauteile 1, 2 wird der Träger 10 von einer Schneidevorrichtung 100 durchschnitten. Die Schneidevorrichtung 100 kann beispielsweise als eine Sägevorrichtung mit einem Sägeblatt ausgebildet sein. Das Sägeblatt wird von einer Antriebsvorrichtung 200 bewegt. Zum Vereinzeln der elektrischen Bauteile wird das Sägeblatt 100 auf der Oberfläche O10b des Trägers aufgesetzt und ein Schnitt 60 in den Träger 30 eingebracht. Die Schnittführung des Sägeblatts 100 ist derart, dass das Material des Trägers 10 komplett durchschnitten wird. Die Sägefolie wird nicht komplett durchtrennt. Nach dem Vereinzeln haften die einzelnen Bauteile 1, 2 somit auf der Folie 50.
  • Beim Zersägen des Trägers 10 kommt es auf der Oberfläche OlOa zum Ausbrechen von Materialstücken aus dem Material des Trägers 10, wenn das Sägeblatt aus den oberflächennahen Materialschichten hervortritt. Während auf der Oberfläche O10b durch das Sägeblatt eine Beschädigung der Oberfläche in einer Umgebung von ungefähr 10 µm um den Schnitt 60 herum erfolgt, treten auf der Oberfläche O10a größere Ausbrüche des Materials des Trägers 10 auf. Durch die Ausbrüche und Beschädigungen des Materials kann auf der Oberfläche O10a eine Fläche im Abstand von ungefähr 100 µm zu beiden Seiten des Schnitts 60 als aktive Fläche zum Anbringen von Bauelementen nicht verwendet werden. Aus Sicherheitsgründen wird beispielsweise eine Sägestraßenbreite zwischen 180 µm und 250 µm angenommen, die nicht als Fläche zum Bestücken mit Bauelementen auf der Oberfläche O10a zur Verfügung steht.
  • In den 2 und 3 ist eine weitere Ausführungsform eines Verfahrens zum Schneiden des Trägers 10 zum Vereinzeln von elektrischen Bauteilen 1, 2, 3 und 4 gezeigt. Der Träger 10 kann ein Wafer aus einem Material aus Silizium sein, der eine Vielzahl von Bauteilen enthält. Jedes Bauteil umfasst einen Teil des Trägers 10, elektrische Bauelemente 30 und Kontaktanschlüsse 40 zum Anlegen oder Abgreifen einer Spannung. Die Bauteile können beidseitig aktive Flächen aufweisen. Die elektrischen Bauelemente 30 können beispielsweise auf einer Oberfläche O10a des Trägers 10 angeordnet sein. Auf einer der Oberfläche O10a gegenüberliegenden Oberfläche O10b des Trägers können die Kontaktanschlüsse 40, beispielsweise Lötbumps, und/oder weitere elektrische Bauelemente 30 angeordnet sein. Über Durchkontaktierungen 70 im Inneren des Trägers können die elektrischen Bauelemente 30 mit den Kontaktanschlüssen 40 verbunden sein. Die Bauelemente 30 können beispielsweise in CMOS-Technologie hergestellt sein. Sie können aktive und passive Komponenten, beispielsweise Kondensatoren, Induktivitäten oder Oberflächenwellenfilter, enthalten.
  • Zum Vereinzeln der elektrischen Bauteile 1, 2, 3 und 4 wird das Material des Trägers 10 durchschnitten. Vor dem Durchschneiden des kompletten Trägers 10 wird auf der Oberfläche O10a des Trägers ein Graben 20 in das Material des Trägers 10 eingebracht. Der Graben kann beispielsweise durch ein mechanisches Bearbeitungsverfahren, zum Beispiel durch Sägen, in das Material des Trägers eingebracht werden. Dazu kann eine Antriebsvorrichtung 200 mit einer Schneidevorrichtung 100a gekoppelt werden. Die Schneidevorrichtung kann beispielsweise ein Sägeblatt 100a aufweisen, das eine Breite B100a, beispielsweise eine Breite zwischen 15 µm und 80 µm, aufweisen. Vorzugsweise weist die Schneidevorrichtung 100a eine Breite von 40 µm auf. Die Sägestraßenbreite kann dann beispielsweise 45 µm betragen. Die Gräben werden durch Einsägen der Oberfläche O10a in den Wafer eingebracht. Bei diesem Vorsägeprozess wird der Träger nicht komplett durchschnitten, sondern es werden nur die oberflächennahen Schichten des Trägers entfernt.
  • Zum Einbringen des Grabens 20 in das Material des Trägers 10 kann alternativ zum Sägen ein Ätzverfahren angewandt werden. Der Graben kann beispielsweise durch Trockenätzen in das Material des Trägers 10 eingebracht werden. Dazu wird eine entsprechende Maske verwendet. Die Maske weist beispielsweise die Breite des Trägers auf.
  • Während des Einbringens der Gräben ist der Träger auf einer Folie 50 fixiert. Die Folie 50 kann auf der Oberfläche O10b des Trägers aufgebracht sein. Es kann sich beispielsweise um eine klebstoffbeschichtete Folie handeln. Die Folie ist vorzugsweise auf der Oberfläche O10b des Trägers derart angeordnet, dass die Kontaktanschlüsse 40, die beispielsweise als Lötkugeln mit einer Höhe von 80 µm ausgebildet sein können, in das Material der Folie eintauchen und somit komplett von dem Material der Folie umgeben sind. Des Weiteren haftet die Folie unmittelbar auf der Oberfläche O10b des Trägers und insbesondere am Rand des Trägers nahezu hermetisch dicht, so dass Kontaminierungen der Oberfläche O10b mit Schmutzpartikeln oder Wasser vermieden werden können.
  • 3 zeigt den Schritt zum Vereinzeln der Bauteile 1, 2, 3 und 4. Dazu wird die Folie 50 auf der Oberfläche O10a des Trägers und über den Bauelementen 30 angeordnet. Die Folie kann beispielsweise mit einem Kleber beschichtet sein und auf die Oberfläche O10a und die Bauelemente 30 aufgeklebt werden.
  • Eine Schneidevorrichtung 100b ist mit einer Antriebseinheit 200 gekoppelt. Zum Vereinzeln der Bauteile 1, 2, 3 und 4 wird der Träger 10 von der Schneidevorrichtung 100b durchtrennt. Zum Durchschneiden des Trägers 10 wird die Schneidevorrichtung 100b auf der Oberfläche O10b des Trägers aufgesetzt. Die Schneidevorrichtung 100b kann ein Sägeblatt mit einer Sägblattbreite von 25 um aufweisen, was in etwa einer Sägestraßenbreite von 30 um entspricht. Die Positionierung der Schneidevorrichtung 100b auf der Oberfläche O10a erfolgt dabei mit einer Positionierungsgenauigkeit. Die Positionierungsgenauigkeit kann zwischen +/- 10 um und vorzugsweise zwischen +/- 5 µm betragen. Beim Durchschneiden des Materials des Trägers 10 entsteht im Material des Trägers 10 ein Schnitt 60. Die Schneidevorrichtung 100b dringt auf der Oberfläche O10b in das Material des Trägers ein und tritt an der Oberfläche O10a wieder hervor. Die Schnittführung erfolgt derart, dass der Schnitt 60 durch den Graben 20 auf der Oberfläche O10a verläuft. In einer bevorzugten Ausführungsform verläuft die Schnittführung mittig durch den Graben 20. Nach dem Vereinzeln der Bauteile haften die einzelnen Bauteile 1, 2, 3 und 4 auf der Folie 50 und können von dieser abgezogen werden.
  • Durch das Einbringen des Grabens 20 auf der Oberfläche O10a des Trägers 10 können Materialausbrüche beim Durchsägen des Trägers 10 im Bereich der oberflächennahen Materialschichten weitestgehend vermieden werden. Somit kann der notwendige Abstand zwischen den elektrischen Bauelementen 30 unterschiedlicher Bauteile gegenüber dem in 1 gezeigten vorbekannten Verfahren verringert werden. Der freizuhaltende Bereich auf der Oberfläche O10a kann beispielsweise auf 50 µm reduziert werden.
  • 4 zeigt den Graben 20 in einer vergrößerten Darstellung. Der Graben 20 weist eine Breite B20 und eine Tiefe T20 auf. Der in das Material des Trägers 10 eingebrachte Schnitt 60 weist eine Breite B60 auf, wobei die Breite B60 im Wesentlichen der Breite des Sägeblatts B100 entspricht. Der Graben 20 kann beispielsweise mittig zu der Schnittführung des Schnitts 60 im Material des Trägers 10 verlaufen. Dies ist dann gegeben, wenn das Sägeblatt 100 beim Durchsägen des Trägers zentriert in dem Graben 20 aus dem Material des Trägers 10 hervortritt.
  • Die Breite des Grabens 20 kann in Abhängigkeit von der Breite B60 des Schnitts 60 beziehungsweise der Breite B100 des Sägeblatts 100b gewählt werden. Das Sägeblatt 100a kann breiter als das Sägeblatt 100b ausgeführt sein, so dass der Graben beispielsweise 10 µm bis 30 µm breiter als die Breite B100b des Sägeblatts 100b der Sägevorrichtung ist. Des Weiteren kann die Breite des Grabens zusätzlich in Abhängigkeit von der Positionierungsgenauigkeit, mit der die Schneidevorrichtung 100b auf die Oberfläche O10b des Trägers 10 aufgesetzt wird, gewählt werden. Der Graben 20 kann beispielsweise mit einer Breite B20, die der Breite B100b des Sägeblatts 100b beziehungsweise des Schnitts 60 zuzüglich der Positionierungsgenauigkeit der Schneidevorrichtung 100b entspricht, in das Material des Trägers 10 eingebracht werden. Wenn der Graben mittels der Schneidevorrichtung 100a eingebracht wird, ist die Breite B100a der Schneidevorrichtung entsprechend zu wählen.
  • Wenn das Sägeblatt 100b beispielsweise eine Breite B100b zwischen 10 µm und 50 µm aufweist und die Positionierungsgenauigkeit zwischen +/- 5 µm beträgt, kann der Graben 20 eine Breite B20 zwischen 15 µm und 80 µm aufweisen. Als besonders günstig hat es sich erwiesen, den Graben mit einer Breite von mehr als 20 µm, vorzugsweise mit einer Breite von 40 µm, in dem Material des Trägers 10 vorzusehen. Dazu kann ein Breite B100a des Sägeblatts beispielsweise 40 µm betragen. Der Graben kann mit einer Tiefe T20 von mehr als 10 µm und vorzugsweise mit einer Tiefe von 20 µm ausgehend von der Oberfläche OlOa in das Material des Trägers 10 eingebracht werden.
  • 5 zeigt eine Ausführungsform des Trägers 10 vor dem Vereinzeln. In dem Material des Trägers sind die Gräben 20 auf der Oberfläche OlOa des Trägers 10 schachbrettartig angeordnet. Die Gräben können jeweils rechtwinklig zueinander verlaufen. Zum Vereinzeln der elektrischen Bauteile wird der Träger 10 ausgehend von der zur Oberfläche O10a gegenüberliegend angeordneten Oberfläche O10b von einer Schneidevorrichtung, beispielsweise einem Sägeblatt, durchschnitten. Wenn das Sägeblatt das Material des Trägers 10 vollständig durchschnitten hat und in dem Graben 20 mündet, kann ein Ausbrechen von Materialstücken aus der Oberfläche OlOa nahezu gänzlich verhindert werden. Die für die Bestückung der Oberfläche O10a nicht zu verwendende Fläche wird durch die Breite des Grabens 20 vorgegeben. Somit kann die zwischen zwei Bauteilen freizuhaltende Fläche gegenüber einer Ausführungsform ohne den Graben 20 deutlich reduziert werden.
  • 6 zeigt eine Ausführungsform eines elektrischen Bauteils 1 nach dem Vereinzeln. Das elektrische Bauteil 1 weist ein auf der Oberfläche OlOa des Trägers 10 angeordnetes Bauelement 30 auf. Auf der Oberfläche OlOb sind zum Beispiel die Kontaktanschlüsse 40, Sensorfelder, Detektoren oder sonstige aktive/passive Bauelemente angeordnet. Die Kontaktanschlüsse 40 sind über Durchkontaktierungen 70 im Material des Trägers 10 mit dem Bauelement 30 verbunden. Zwischen den Oberflächen O10a und O10b weist das Bauteil Seitenflächen S10 auf.
  • Der Träger 10 weist an den Rändern R10a der Oberfläche OlOa eine Einkerbung 80 auf, die durch den Graben bedingt ist. Die Einkerbung kann als ein Absatz im Material des Trägers 10 ausgebildet sein. Die Einkerbung ist zwischen der Oberfläche O10a und der Seitenfläche S10 des Bauteils 1 angeordnet. Die Einkerbung 80 weist ungefähr die Hälfte der Breite B20 des Grabens 20 abzüglich der Breite B60 des Schnitts 60 auf. Sie kann beispielsweise eine Breite B20' von mehr als 10 µm und eine Tiefe T20 von mehr als 10 um aufweisen.
  • Bezugszeichenliste
    • 1
    elektrisches Bauteil
    10
    Träger
    20
    Graben
    30
    elektrisches Bauelement
    40
    Kontaktanschluss
    50
    Folie
    60
    Schnitt
    70
    Durchkontaktierung
    80
    Einkerbung
    100a, 100b
    Schneidevorrichtung, Sägeblatt
    200
    Antriebsvorrichtung

Claims (9)

  1. Verfahren zum Schneiden eines Trägers für elektrische Bauelemente, umfassend: - Bereitstellen eines Trägers (10) für elektrische Bauelemente (30), - Anbringen der elektrischen Bauelemente (30) auf einer ersten Oberfläche (O10a) des Trägers (10), - Einbringen eines Grabens (20) auf der ersten Oberfläche (O10a) des Trägers in das Material des Trägers (10), - Anbringen einer Folie (50) auf der ersten Oberfläche (O10a) des Trägers (10), - Durchschneiden des Trägers (10) zum Vereinzeln der elektrischen Bauelemente (30) durch Einbringen eines Schnitts (60) von einer zweiten, der ersten Oberfläche gegenüberliegenden Oberfläche (O10b) des Trägers (10) in das Material des Trägers, wobei die Schnittführung derart erfolgt, dass der Schnitt auf der ersten Oberfläche (O10a) des Trägers durch den Graben (20) verläuft, - wobei der Graben (20) mit einer Breite (B20), die größer als die Breite (B60) des Schnitts (60) ist, in das Material des Trägers eingebracht wird, - wobei die elektrischen Bauelemente (30) nach dem Vereinzeln auf der Folie (50) haften.
  2. Verfahren nach Anspruch 1, - wobei der Schnitt (60) mit einer Schneidevorrichtung (100b) in das Material des Trägers eingebracht wird, - wobei die Schneidevorrichtung (100b) mit einer Positionierungsgenauigkeit auf die zweite Oberfläche (O10b) des Trägers aufgesetzt wird, - wobei die Breite des Grabens (60) der Breite der Schneidevorrichtung (100b) zuzüglich der Positionierungsgenauigkeit, mit der die Schneidevorrichtung (100b) auf die zweite Oberfläche (O10b) des Trägers aufgesetzt wird, entspricht.
  3. Verfahren nach Anspruch 2, - wobei als Schneidevorrichtung (100b) ein Sägeblatt verwendet wird, - wobei die Breite (B100b) des Sägeblatts der Schneidevorrichtung (100b) derart gewählt wird, dass der Schnitt eine Breite (B60) zwischen 10 µm und 50 µm, vorzugsweise eine Breite von 30 µm, aufweist.
  4. Verfahren nach Anspruch 3, wobei die Positionierungsgenauigkeit der Schneidevorrichtung (100b) zwischen +/- 5 µm beträgt.
  5. Verfahren nach einem der Ansprüche 3 oder 4, - wobei der Graben (20) mit einer weiteren Schneidevorrichtung (100a), die ein Sägeblatt aufweist, in das Material des Trägers (10) eingebracht wird, - wobei die Breite (B100a) des Sägeblatts der weiteren Schneidevorrichtung (100a) derart gewählt wird, dass der Graben (20) mit einer Breite (B20) zwischen 15 µm und 80 µm, vorzugsweise mit einer Breite (B20) von 40 µm, in das Material des Trägers (10) eingebracht wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei der Graben (20) mit einer Tiefe (T20) von mehr als 10 µm, vorzugsweise von mehr als 20 µm, in das Material des Trägers (10) eingebracht wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, umfassend: Anbringen von Kontaktanschlüssen (40) auf der zweiten Oberfläche (O10b) des Trägers (10).
  8. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Graben (20) durch ein Ätzverfahren, insbesondere durch Trockenätzen, oder durch ein mechanisches Bearbeitungsverfahren, insbesondere durch Sägen, in das Material des Trägers (10) eingebracht wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei der Träger (10) als ein Wafer, insbesondere aus Silizium, ausgebildet ist.
DE102011018295.0A 2011-04-20 2011-04-20 Verfahren zum Schneiden eines Trägers für elektrische Bauelemente Active DE102011018295B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102011018295.0A DE102011018295B4 (de) 2011-04-20 2011-04-20 Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
PCT/EP2012/057009 WO2012143353A1 (de) 2011-04-20 2012-04-17 Verfahren zum schneiden eines trägers für elektrische bauelemente
CN201280019178.XA CN103493189B (zh) 2011-04-20 2012-04-17 用于切割电器件的支承体的方法
US14/112,233 US9961777B2 (en) 2011-04-20 2012-04-17 Method for cutting a carrier for electrical components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011018295.0A DE102011018295B4 (de) 2011-04-20 2011-04-20 Verfahren zum Schneiden eines Trägers für elektrische Bauelemente

Publications (2)

Publication Number Publication Date
DE102011018295A1 DE102011018295A1 (de) 2012-10-25
DE102011018295B4 true DE102011018295B4 (de) 2021-06-24

Family

ID=45974346

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011018295.0A Active DE102011018295B4 (de) 2011-04-20 2011-04-20 Verfahren zum Schneiden eines Trägers für elektrische Bauelemente

Country Status (4)

Country Link
US (1) US9961777B2 (de)
CN (1) CN103493189B (de)
DE (1) DE102011018295B4 (de)
WO (1) WO2012143353A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2908335B1 (de) 2014-02-14 2020-04-15 ams AG Zerteilungsverfahren
EP2913848A1 (de) 2014-02-27 2015-09-02 ams AG Zerteilungsverfahren
DE102015110429A1 (de) * 2015-06-29 2017-01-12 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung
US10269756B2 (en) * 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126818A (en) * 1987-05-26 1992-06-30 Matsushita Electric Works, Ltd. Semiconductor device
WO2005055310A2 (en) * 2003-12-03 2005-06-16 Schott Ag Process for packaging components, and packaged components
US20050202651A1 (en) * 2004-03-10 2005-09-15 Salman Akram Methods and apparatus relating to singulating semiconductor wafers and wafer scale assemblies
US20080003720A1 (en) * 2006-06-30 2008-01-03 Daoqiang Lu Wafer-level bonding for mechanically reinforced ultra-thin die
US20080277806A1 (en) * 2007-05-08 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
US7553752B2 (en) * 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
US7622365B2 (en) * 2008-02-04 2009-11-24 Micron Technology, Inc. Wafer processing including dicing
US7674689B2 (en) * 2007-09-20 2010-03-09 Infineon Technologies Ag Method of making an integrated circuit including singulating a semiconductor wafer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128282A (en) 1991-11-04 1992-07-07 Xerox Corporation Process for separating image sensor dies and the like from a wafer that minimizes silicon waste
US5656547A (en) 1994-05-11 1997-08-12 Chipscale, Inc. Method for making a leadless surface mounted device with wrap-around flange interface contacts
KR100462980B1 (ko) * 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
JP2004006585A (ja) * 2002-04-24 2004-01-08 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7268012B2 (en) * 2004-08-31 2007-09-11 Micron Technology, Inc. Methods for fabrication of thin semiconductor assemblies including redistribution layers and packages and assemblies formed thereby
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
JP2007311378A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2008288285A (ja) * 2007-05-15 2008-11-27 Sharp Corp 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
WO2009026440A2 (en) 2007-08-21 2009-02-26 John D. Brush & Co., Inc. Bucket-style fire resistant enclosure and a method for making the same
JP5108496B2 (ja) 2007-12-26 2012-12-26 三洋電機株式会社 回路基板およびその製造方法、回路装置およびその製造方法
US20090166844A1 (en) * 2007-12-26 2009-07-02 Xuejiao Hu Metal cover on flip-chip matrix-array (fcmx) substrate for low cost cpu assembly
US8110441B2 (en) 2008-09-25 2012-02-07 Stats Chippac, Ltd. Method of electrically connecting a shielding layer to ground through a conductive via disposed in peripheral region around semiconductor die
US9136144B2 (en) * 2009-11-13 2015-09-15 Stats Chippac, Ltd. Method of forming protective material between semiconductor die stacked on semiconductor wafer to reduce defects during singulation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126818A (en) * 1987-05-26 1992-06-30 Matsushita Electric Works, Ltd. Semiconductor device
WO2005055310A2 (en) * 2003-12-03 2005-06-16 Schott Ag Process for packaging components, and packaged components
US20050202651A1 (en) * 2004-03-10 2005-09-15 Salman Akram Methods and apparatus relating to singulating semiconductor wafers and wafer scale assemblies
US20080003720A1 (en) * 2006-06-30 2008-01-03 Daoqiang Lu Wafer-level bonding for mechanically reinforced ultra-thin die
US20080277806A1 (en) * 2007-05-08 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
US7553752B2 (en) * 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
US7674689B2 (en) * 2007-09-20 2010-03-09 Infineon Technologies Ag Method of making an integrated circuit including singulating a semiconductor wafer
US7622365B2 (en) * 2008-02-04 2009-11-24 Micron Technology, Inc. Wafer processing including dicing

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WIKIPEDIA: Dual in-line package. 8. Oktober 2011, WIKIPEDIA [online]. In: http://de.wikipedia.org/wiki/Dual_in-line_package *

Also Published As

Publication number Publication date
CN103493189A (zh) 2014-01-01
DE102011018295A1 (de) 2012-10-25
WO2012143353A1 (de) 2012-10-26
US20140118974A1 (en) 2014-05-01
US9961777B2 (en) 2018-05-01
CN103493189B (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
DE102014114932B4 (de) Verfahren zum Ausbilden einer gedünnten, gekapselten Chip- oder Halbleiterstruktur mit Dünnung nach Häusung unter Verwendung von Trennstruktur als Stopp
DE19962763C2 (de) Verfahren zum Vereinzeln eines Wafers
DE102008045747B4 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich dem Vereinzeln eines Halbleiter-Wafers und vereinzelter Halbleiter-Wafer
DE102012109355B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Prüfprozess
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE102014117236B4 (de) Verfahren für die verarbeitung eines halbleiterwerkstücks
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE202013104987U1 (de) Vorrichtung zum Vereinzeln von Halbleiter-Dies
DE10152096A1 (de) Halbleiter-Wafer
DE102015114304B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung und Halbleiterkomponente
DE102009042920B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente
DE102016112389A1 (de) Verfahren zur Verwendung beim Herstellen eines Halbleiterbauelement-Die
DE102011018295B4 (de) Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
DE112020005737T5 (de) Verfahren zur Herstellung eines Funktionschips, der geeignet ist, mit Drahtelementen zusammengebaut zu werden
EP1240529A2 (de) Verfahren zur herstellung mikromechanischer strukturen
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112016005452B4 (de) Umgebungsschutzbarriere für einen Chip
EP1522095B1 (de) Verfahren zur herstellung eines bauelementes mit tiefliegenden anschlussflächen
DE2930460C2 (de) Verfahren zum Herstellen hochspannungsfester Mesadioden
EP1925192B1 (de) Laminiertes substrat für die montage von elektronischen bauteilen
DE102013105736B4 (de) Verwendung eines Metallisierungsschemas als Ätzmaske
WO2012152307A1 (de) Bauelementträgerverbund mit einer bauelementträgerbereiche abtrennenden grabenstruktur und verfahren zur herstellung einer mehrzahl von bauelementträgerbereichen
DE102011116409B3 (de) Verfahren zur Herstellung dünner Halbleiterbauelemente
DE102019112472B3 (de) Verfahren zur Herstellung eines ein Trägersubstrat aufweisenden Displays sowie ein nach diesem Verfahren hergestelltes Trägersubstrat

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: EPPING HERMANN FISCHER, PATENTANWALTSGESELLSCH, DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021321000

Ipc: H01L0023500000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021321000

Ipc: H01L0023500000

Effective date: 20141002

R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final