JP2004006585A - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法 Download PDF

Info

Publication number
JP2004006585A
JP2004006585A JP2002253987A JP2002253987A JP2004006585A JP 2004006585 A JP2004006585 A JP 2004006585A JP 2002253987 A JP2002253987 A JP 2002253987A JP 2002253987 A JP2002253987 A JP 2002253987A JP 2004006585 A JP2004006585 A JP 2004006585A
Authority
JP
Japan
Prior art keywords
metal substrate
hybrid integrated
groove
integrated circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002253987A
Other languages
English (en)
Inventor
Masahiko Mizutani
水谷　雅彦
Sadamichi Takakusaki
高草木　貞道
Genichi Nezu
根津　元一
Kazutoshi Mogi
茂木　一利
Mitsuru Noguchi
野口　充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002253987A priority Critical patent/JP2004006585A/ja
Priority to US10/421,921 priority patent/US7250352B2/en
Priority to CN 03123268 priority patent/CN100521167C/zh
Priority to EP03009358A priority patent/EP1359612A3/en
Publication of JP2004006585A publication Critical patent/JP2004006585A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Dicing (AREA)

Abstract

【課題】ダイシングにより１枚の金属基板１０Ａから多数個の回路基板１０を製造する。
【解決手段】本発明は、表面に絶縁層１１が形成された金属基板１０Ａを用意する工程と、絶縁層１１の表面に複数個の導電パターン１２を形成する工程と、金属基板１０Ｂの裏面に格子状に溝２０を形成する工程と、導電パターン１２上に混成集積回路を組み込む工程と、金属基板１０Ｂの表面の２０溝に対応する箇所に、駆動力を有さない丸カッター４１を押し当てながら回転させることで、金属基板１０Ｂの残りの厚み部分と絶縁層１１とを切除し、個々の回路基板１０を分離させる工程とを具備する。
【選択図】　図３

Description

【０００１】
【発明の属する技術分野】
本発明は混成集積回路装置の製造方法に関し、特に、１枚の大判の金属基板から多数個の回路基板をダイシングにより製造する混成集積回路装置の製造方法に関するものである。
【０００２】
【従来の技術】
図２４を参照して、従来の混成集積回路装置の構成を説明する。図２４（Ａ）は混成集積回路装置６の斜視図であり、図２４（Ｂ）は図２４（Ａ）のＸ−Ｘ‘線に於ける断面図である。
【０００３】
図２４（Ａ）および図２４（Ｂ）を参照して、従来の混成集積回路装置６は次のような構成を有する。矩形の基板６０と、基板６０の表面に設けられた絶縁層６１上に形成された導電パターン６２と、導電パターン６２上に固着された回路素子６３と、回路素子６３と導電パターン６２とを電気的に接続する金属細線６５と、導電パターンと電気的に接続されたリード６４とで、混成集積回路装置６は構成されている。そして、回路基板６０の表面に形成された混成集積回路を、絶縁性樹脂もしくはケース材等で封止することにより、混成集積回路装置６は製品として完成する。
【０００４】
次に、図２５から図２７を参照して混成集積回路装置６を製造する方法を説明する。
【０００５】
図２５を参照して、大判の金属基板６６Ａを細長に分割する工程を説明する。同図に於いて、図２５（Ａ）は大判の金属基板６６Ａの平面図である。図２５（Ｂ）は大判の金属基板６６Ａの断面図である。
【０００６】
図２５（Ａ）を参照して、大判の金属基板６６Ａを細長に分割する方法を説明する。ここでは、大判の金属基板６６Ａを、ダイシングラインＤ４により細長に分割する。この分割は、剪断力によるシャーリングにより行う。さらに細長に分割された金属基板は、その後のボンディン工程等の作業性が考慮されて、２つまたはそれ以上に分割されても良い。ここでは、細長に分割された金属基板は、長さの異なる２つの金属基板６６Ｂに分割される。
【０００７】
図２５（Ｂ）を参照して、金属基板６６Ａの構成を説明する。ここでは、基板６６Ａはアルミから成る基板であり、両面はアルマイト処理されている。また、混成集積回路が形成される面に於いては、金属基板６６Ａと導電パターンとの絶縁を行うために、絶縁層６１が設けられている。そして、絶縁層６１には、導電パターン６２となる銅箔６８が圧着されている。
【０００８】
図２６を参照して、細長に分割された金属基板６６Ｂの表面に混成集積回路６７を形成する工程を説明する。この図に於いて、図２６（Ａ）は、複数の混成集積回路６７が形成された細長の金属基板６６Ｂの平面図である。そして、図２６（Ｂ）は、図２６（Ａ）の断面図である。
【０００９】
先ず、絶縁層６１上に圧着された銅箔６８をエッチングすることにより、導電パターン６２を形成する。ここでは、細長の金属基板６６Ｂに、複数の混成集積回路を形成するように導電パターン６２をエッチングする。また、導電パターン６２を保護するために、導電パターン６２上に、樹脂のオーバーコートを施す場合もある。
【００１０】
次に、半田等のロウ材を用いて、導電パターン６２上の所定の箇所に回路素子６３を固着する。回路素子６３としては、受動素子や能動素子を全般的に採用することができる。また、パワー系の素子を実装する場合は、導電パターン上に固着されたヒートシンク上に素子が実装される。
図２７を参照して、複数の混成集積回路６７が形成された金属基板６６Ｂを個々の回路基板６０に分割する方法を説明する。表面に混成集積回路６７が形成された個々の回路基板６０は、プレス機を用いて回路基板６０の部分を打ち抜くことにより、金属基板６６Ｂから分割される。ここで、プレス機は、混成集積回路６７が形成される面から金属基板６６Ｂを打ち抜く。従って、回路基板６０の周端部には、導電パターン６２や回路素子６３が形成されないマージンが形成される。
【００１１】
以上の工程で個々に分離された回路基板６０は、混成集積回路６７を封止する工程等を経て、製品として完成する。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述したような混成集積回路装置とその製造方法は以下に示すような問題を有していた。
【００１３】
第１に、プレス機を用いた「打ち抜き」により、金属基板６６Ｂから回路基板６０を分離させた場合、「打ち抜き」による衝撃により、回路基板６０の表面に形成された絶縁層６１にクラックが発生してしまう問題があった。
【００１４】
第２に、金属基板６６Ｂの表面には絶縁層６１が形成されており、絶縁層６１はアルミナが高充填されているので非常に固い。従って、「打ち抜き」を行うプレス機の刃が早期に摩耗してしまう問題があった。更に、プレス機の刃の交換は熟練工を要する作業であり、しかも刃の交換に係る時間が非常に長く生産性が低下してしまう問題があった。
【００１５】
第３に、プレス機を用いた「打ち抜き」により、金属基板６６Ｂから回路基板６０を分離させると、金属基板６６Ｂの周辺部は材料ロスとなってしまう。従って、材料である金属基板６６Ｂの廃棄ロスが大きくなってしまう問題があった。
【００１６】
本発明は、上記した問題を鑑みて成されたものである。従って、本発明の主な目的は、１枚の大判の金属基板から多数個の回路基板をダイシングにより製造する混成集積回路装置の製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の混成集積回路装置の製造方法は、第１に、表面に絶縁層が形成された金属基板を用意する工程と、前記絶縁層の表面に複数個の導電パターンを形成する工程と、前記金属基板の裏面に格子状に溝を形成する工程と、前記導電パターン上に混成集積回路を組み込む工程と、前記金属基板の表面の前記溝に対応する箇所に、駆動力を有さない丸カッターを押し当てながら回転させることで、前記金属基板の残りの厚み部分と前記絶縁層とを切除し、個々の回路基板を分離させる工程とを具備することを特徴とする。
【００１８】
本発明の混成集積回路装置の製造方法は、第２に、Ｖ型の断面を有することを特徴とする。
【００１９】
本発明の混成集積回路装置の製造方法は、第３に、前記溝の深さを、前記金属基板の厚さよりも浅く形成することを特徴とする。
【００２０】
本発明の混成集積回路装置の製造方法は、第４に、前記金属基板は、アルミまたは銅を主体とする材料から形成されることを特徴とする。
【００２１】
本発明の混成集積回路装置の製造方法は、第５に、前記金属基板は、両面がアルマイト処理されたアルミ基板であることを特徴とする。
【００２２】
本発明の混成集積回路装置の製造方法は、第６に、前記絶縁層は、アルミナを充填させた樹脂であることを特徴とする。
【００２３】
本発明の混成集積回路装置の製造方法は、第７に、前記溝を形成する工程では、前記溝の断面に対応した形状の刃先を有するカットソーを、高速で回転させることにより前記溝を形成することを特徴とする。
【００２４】
本発明の混成集積回路装置の製造方法は、第８に、表面に絶縁層が形成された金属基板を用意する工程と、前記絶縁層の表面に複数個の導電パターンを形成する工程と、前記金属基板の表面および裏面に格子状に溝を形成する工程と、前記導電パターン上に混成集積回路を組み込む工程と、前記溝が形成された箇所で前記金属基板を分離することにより個々の回路基板を分離する工程とを有することを特徴とする。
【００２５】
本発明の混成集積回路装置の製造方法は、第９に、前記溝が形成された箇所で前記金属基板を折り曲げることにより、前記金属基板を個々の前記回路基板に分離することを特徴とする。
【００２６】
本発明の混成集積回路装置の製造方法は、第１０に、前記金属基板の表面の前記溝に対応する箇所に、駆動力を有さない丸カッターを押し当てながら回転させることで、前記金属基板の残りの厚み部分を切除し、個々の回路基板を分離させる工程とを具備することを特徴とする。
【００２７】
本発明の混成集積回路装置の製造方法は、第１１に、前記溝の断面に対応した形状の刃先を有するカットソーを、高速で回転させることにより前記溝を形成することを特徴とする。
【００２８】
本発明の混成集積回路装置の製造方法は、第１２に、前記カットソーは、刃先が平坦に形成されることを特徴とする。
【００２９】
【発明の実施の形態】
（混成集積回路装置１を説明する第１の実施の形態）
図１を参照して、絶縁性樹脂で封止された混成集積回路装置の構成を説明する。図１（Ａ）は混成集積回路装置１の斜視図であり、図１（Ｂ）は図１（Ａ）のＸ−Ｘ‘線に於ける断面図である。
【００３０】
図１（Ａ）および図１（Ｂ）を参照して、混成集積回路装置１の構造を説明する。同図に示す混成集積回路装置１は、混成集積回路装置１を樹脂封止したものである。
【００３１】
絶縁性樹脂１６は、回路基板１０の表面に設けられた回路素子１３等から成る混成集積回路を封止する働きを有する。絶縁性樹脂１６の種類としては、インジェクションモールドにより封止する熱可塑性樹脂や、トランスファーモールドにより封止する熱硬化性樹脂等を採用することができる。
【００３２】
図１（Ｂ）を参照して、回路基板１０の側面は垂直部１０Ａと傾斜部１０Ｂとを有する。具体的には、回路基板１０の表面と垂直部１０Ａとが形成する角度は直角である。そして、回路基板１０の裏面と傾斜部１０Ｂが形成する角度は鈍角である。従って、同図のように回路基板１０の裏面を露出させて樹脂封止を行った場合、傾斜部１０Ｂに絶縁性樹脂１６が回り込む形となり、傾斜部１０Ｂと絶縁性樹脂１６との間にアンカー効果が発生する。
【００３３】
図２を参照して、本発明の混成集積回路装置１に於いて、回路基板１０上に形成される混成集積回路の構成等を説明する。図２（Ａ）は混成集積回路装置１の斜視図であり、図２（Ｂ）は図２（Ａ）のＸ−Ｘ‘線に於ける断面図である。
【００３４】
図２（Ａ）および図２（Ｂ）を参照して、混成集積回路装置１は次のような構成を有している。即ち、金属から成る回路基板１０と、回路基板１０の表面に形成された絶縁層１１と、絶縁層１１上に形成された導電パターン１２と、導電パターン１２上の所定の位置に実装された回路素子１３等から、混成集積回路装置１は構成されている。このような各構成要素を以下にて詳細に説明する。
【００３５】
回路基板１０の材料としては、アルミや銅等の金属が採用される。また、回路基板１０の材料として合金を採用しても良い。ここでは、アルミからなる回路基板１０を採用し、その両面はアルマイト処理されている。回路基板１０の側面は、上面から垂直に延在する垂直部１０Ａと、垂直部１０Ａから下方に延在し且つ回路基板１０の内側に傾斜する傾斜部１０Ｂとから形成されている。回路基板１０の側面に傾斜部１０Ｂが形成される理由は、その製造方法にある。即ち、回路基板１０は大判の金属基板を切り分けることにより製造される。具体的には、先ず金属基板の裏面からＶ型の溝を形成し、その後に表面から溝が形成された箇所の残りの厚み部分を除去する。このＶ型の溝の部分が傾斜部１０Ｂとなる。なお、回路基板１０を形成する具体的な製造方法については、混成集積回路装置の製造方法を説明する実施の形態で後述する。
【００３６】
絶縁層１１は、回路基板１０の表面に形成されており、導電パターン１２と回路基板とを絶縁させる働きを有する。また、回路素子１３から発せられる熱を積極的に回路基板１０に伝達させるために、絶縁層１１にはアルミナが高充填されている。
【００３７】
導電パターン１２は、絶縁層１１の表面に設けられており、銅等の金属から形成されている。ここで、導電パターン１２は回路基板１０の表面に全面的に形成されている。具体的には、導電パターン１２は、回路基板１０の周端から２ｍｍ以内の周端部付近にも形成されている。このように、回路基板１０の周端部付近の表面まで導電パターン１２を形成することができる理由は、回路基板１０を分割する方法にある。回路基板１０を分割する方法の詳細については後述するが、本発明では、金属基板を切断することによって大判の金属基板から個々の回路基板１０を分割している。従来例では、プレスにより回路基板を分割していたので、回路基板１０の周端部付近にはマージンが必須であったが、本発明ではこのマージンを排除することが可能となり、回路基板１０の表面全域に導電パターン１２を形成することができる。
【００３８】
回路素子１３は、導電パターン１２の所定の箇所に、半田等のロウ材を介して実装される。回路素子１３としては、受動素子、能動素子または回路装置等を全般的に採用することができる。また、パワー系の素子を実装する場合は、導電パターン上に固着されたヒートシンク上にその素子が実装される。本発明に於いて、回路素子１３は、回路基板１０の任意の箇所に配置させることができる。即ち、回路基板１０の周端部付近にも、回路素子１３を配置させることができる。具体的には、回路基板１０の周端部から２ｍｍ以内の、回路基板１０の表面に回路素子を配置させることが可能である。
【００３９】
ヒートシンク１３Ａは、導電パターン１２の所定の箇所に実装される。そして、その上面にはパワー系の素子が実装され、パワー系の素子と導電パターン１２は金属細線１５で電気的に接続される。ここで、ヒートシンク１３Ａは回路基板１０の任意の箇所に配置させることができる。具体的には、ヒートシンク１３Ａは、回路基板１０の周端から２ｍｍ以内の周端部付近にも配置させることができる。このように、回路基板１０の周端部付近の表面までヒートシンク１３Ａを配置させることができる理由は、回路基板１０を分割する方法にある。
【００４０】
回路基板１０を分割する方法の詳細については後述するが、本発明では、金属基板を切断することによって大判の金属基板から個々の回路基板１０を分割している。従来例では、プレスにより回路基板を分割していたので、回路基板１０の周端部付近にはマージンが必須であった。更に、パワー系の素子が実装されたヒートシンク１３は、回路素子１３の中で最も高さを有するものであるため、回路基板１０の周辺部に配置させることができなかった。本発明ではこのマージンを排除することが可能となり、回路基板１０の表面のどの箇所にもヒートシンク１３Ａを配置させることができる。同様のことは、受動素子や能動素子等の他の回路素子１３についても言える。
【００４１】
リード１４は、導電パターン１２より成るパッドに固着されており、外部との入力・出力を行う働きを有する。また、パワー系の素子等はフェイスアップで実装され、金属細線１５により導電パターン１２と電気的に接続されている。更にまた、導電パターン１２に於いて、電気的な接続を行わない箇所は、樹脂等によるオーバーコートが施されても良い。
【００４２】
上記したような混成集積回路装置１０の構成により、以下に示すような効果を奏することができる。
【００４３】
第１に、導電パターン１２を回路基板１０の端部付近まで形成させることができるので、従来例と同じ回路を形成した場合は、混成集積回路装置全体の大きさを小さくすることができる。
【００４４】
第２に、回路素子１３を回路基板１０の端部付近まで配置させることができるので、電気回路を設計する自由度を向上させることができる。更に、パターンの密度を向上させることができるので、従来例と同じ回路を形成した場合は、混成集積回路装置全体の大きさを小さくすることができる。
【００４５】
第４に、回路基板１０傾斜部１０Ｂと絶縁性樹脂１６との間にアンカー効果が発生するので、回路基板１０が絶縁性樹脂１６から離脱するのを防止することができる。
【００４６】
第５に、回路基板１０の裏面と側面とが連続する部分が鈍角に形成されており、丸みを帯びた形状と成っていない。従って、金型を用いて回路基板の裏面を露出させて絶縁性樹脂１６で封止を行う工程に於いて、絶縁性樹脂１６が金型と回路基板１０との隙間に侵入するのを防止することができる。このことから、絶縁性樹脂１６が回路基板１０の裏面に付着するのを防止することができる。
【００４７】
（混成集積回路装置の製造方法を説明する第２の実施の形態）
図３〜図１１を参照して、混成集積回路装置の製造方法を説明する。先ず、図３のフローチャートを参照して本実施の形態の全体的な工程を説明する。本実施の形態では、次のような工程により混成集積回路装置を製造する。即ち、大判の金属基板を分割することにより中板の金属基板に切り分ける工程と、中板の金属基板の表面に複数の混成集積回路の導電パターンを形成する工程と、中板の金属基板の絶縁層が設けられない面に格子状に溝を形成する工程と、導電パターン上に回路素子を実装するダイボンドの工程と、ワイヤボンドを行う工程と、金属基板の溝の残りの厚み部分および絶縁層を切除することにより個々の回路基板を分離する工程等で、混成集積回路装置は製造される。更に、分割された回路基板１０は絶縁性樹脂で封止される。このような各工程を以下にて説明する。
【００４８】
第１工程：図４参照
本工程は、大判の金属基板１０Ａを分割することにより、中板の金属基板１０Ｂを形成する工程である。
【００４９】
先ず、図４（Ａ）を参照して、大判の金属基板１０Ａを用意する。例えば、大判の基板１０Ａの大きさは、約１メートルの正方形である。ここでは、金属基板１０Ａは、両面がアルマイト処理されたアルミ基板である。そして、金属基板１０Ａの表面には絶縁層が設けられている。更に、絶縁層の表面には、導電パターンとなる銅箔が形成してある。
【００５０】
次に、図４（Ｂ）を参照して、カットソー３１によりダイシングラインＤ１に沿って、金属基板１０Ａを分割する。ここでは、複数の金属基板１０Ａを重ね合わせることで、複数枚の金属基板１０Ａを同時に分割している。カットソー３１は高速に回転しながら、ダイシングラインＤ１に沿って金属基板１０Ａを分割している。分割の方法としては、ここでは、正方形の形状を有する大判の金属基板１０Ａを、ダイシングラインＤ１に沿って８分割することにより、細長の中板の金属基板１０Ｂとしている。ここでは、中板の金属基板１０Ｂの形状は、長辺の長さが、短編の長さの２倍の長さと成っている。
【００５１】
図４（Ｃ）を参照して、カットソー３１の刃先の形状等について説明する。図４（Ｃ）はカットソー３１の刃先３１Ａ付近の拡大図である。刃先３１Ａの端部は平坦に形成されており、ダイヤモンドが埋め込まれている。このような刃先を有するカットソーを高速で回転させることで、ダイシングラインＤ１に沿って金属基板１０Ａを分割することができる。
【００５２】
この工程により製造された中板の金属基板１０Ｂは、エッチングを行って銅箔を部分的に除去することにより、導電パターンが形成される。形成される導電パターンの個数は、金属基板１０Ｂの大きさや混成集積回路の大きさにもよるが、数十個から数百個の混成集積回路を形成する導電パターンを１枚の金属基板１０Ｂに形成することができる。
【００５３】
第２工程：図５および図６参照
本工程は、中板の金属基板１０Ｂの絶縁層が設けられない面に格子状に溝２０を形成する工程である。図５（Ａ）は前工程にて分割された中板の金属基板１０Ｂの平面図であり、図５（Ｂ）はＶカットソー３５を用いて金属基板１０Ａに溝を形成する状態を示す斜視図であり、図５（Ｃ）は刃先３５Ａの拡大図である。
【００５４】
図５（Ａ）および図５（Ｂ）を参照して、Ｖカットソー３５を高速で回転させて、ダイシングラインＤ２に沿って金属基板に溝を形成する。ダイシングラインＤ２は格子状に設けられている。そして、ダイシングラインＤ２は、絶縁層１１上に形成された個々の導電パターンの境界線に対応している。
【００５５】
図５（Ｃ）を参照して、Ｖカットソー３５の形状について説明する。Ｖカットソー３５には、同図に示すような形状を有する刃先３５Ａが多数設けられている。ここで、刃先３５Ａの形状は、金属基板１０Ａに設けられる溝の形状に対応している。ここでは、Ｖ型の断面を有する溝が、金属基板の裏面（絶縁層１１が設けられない面）に形成される。従って、刃先３５Ａの形状もまたＶ型となっている。なお、刃先３５Ａにはダイヤモンドが埋め込まれている。
【００５６】
次に、図６（Ａ）および図６（Ｂ）を参照して、溝２０が形成された金属基板１０Ｂの形状を説明する。図６（Ａ）はカットソー３１により溝が形成された金属基板１０Ｂの斜視図であり、図６（Ｂ）は金属基板１０Ｂの断面図である。
【００５７】
図６（Ａ）を参照して、金属基板１０Ｂの絶縁層１１が設けられない面には、溝２０が格子状に形成されている。本実施の形態では、Ｖ型の形状の刃先３５Ａを有するＶカットソー３５を用いて溝を形成するので、溝２０はＶ型の断面となる。また、溝２０の中心線は、絶縁層１１上に形成された個々の導電パターン１２の境界線に対応している。
【００５８】
図６（Ｂ）を参照して、溝２０の形状等を説明する。ここでは、溝２０はＶ型の断面に形成されている。そして、溝２０の深さは、金属基板１０Ｂの厚さよりも浅く成っている。従って、本工程では金属基板１０Ｂは個々の回路基板１０に分割されない。即ち、個々の回路基板１０は、溝２０の部分に対応する金属基板１０Ｂの残りの厚み部分で連結されている。従って、個々の回路基板１０として分割するまでは、金属基板１０Ｂは１枚のシート状のものとして扱うことができる。また、本工程に於いて、「バリ」が発生した場合は、高圧洗浄を行って「バリ」を除去する。
【００５９】
第３工程：図７から図９参照
本工程は、導電パターン１２上に回路素子１３を実装し、回路素子１３と導電パターン１２との電気的接続を行う工程である。
【００６０】
図７を参照して、導電パターン１２上に回路素子１３を実装するダイボンドの工程を説明する。図７は、導電パターン１２に回路素子１３が実装された状態を示す断面図である。回路素子１３は、半田等のロウ材を介して導電パターン１２の所定の箇所に実装される。前述したように、導電パターン１２は回路基板１０の周端部付近にも形成されている。従って、回路素子１３もまた回路基板１０の周端部付近に実装させることが可能である。また、上面にパワー系の素子が実装されたヒートシンク１３Ａは、他の回路素子と比較すると、高さを有する回路素子である。このことから、プレス機を用いた従来の混成集積回路装置の製造方法では、ヒートシンク１３Ａを回路素子１３の周端部付近に配置させることはできなかった。後述するが、本発明では、丸カッターを用いて回路基板１０を個々に分割している。従って、ヒートシンク１３Ａ等の高さを有する回路素子１３を、回路素子１３の周端部付近に配置させることが可能となる。
【００６１】
図８を参照して、回路素子１３と導電パターン１２との電気的接続を行うワイヤボンドの工程を説明する。図８は、金属細線１５を用いて、回路素子１３と導電パターン１２とを電気的に接続した状態を示す断面図である。ここでは、１枚の金属基板１０Ｂに形成された数十から数百個の混成集積回路について、一括してワイヤボンドを行う。
【００６２】
図９を参照して、具体的に、金属基板１０Ｂに形成された混成集積回路を説明する。図９は金属基板１０Ｂに形成された混成集積回路１７の１部分の平面図であり、実際は更に多数個の混成集積回路１７が形成される。また、金属基板１０Ｂを個々の回路基板１０に分割するダイシングラインＤ３を、同図では点線で示している。同図から明らかなように、個々の混成集積回路を形成する導電パターン１２とダイシングラインＤ２は、極めて接近している。このことから、金属基板１０Ｂの表面には全面的に導電パターン１２が形成されることが分かる。更に、ヒートシンク１３Ａ等の回路素子１３が混成集積回路の周辺部に配置されていることが分かる。
【００６３】
上記の説明では、細長の形状を有する基板１０Ｂの表面に一括して混成集積回路を形成した。ここで、ダイボンドやワイヤボンドを行う製造装置に制約が有る場合は、本工程の前の工程で金属基板１０Ｂを所望のサイズに分割することもできる。例えば、本工程の前の工程で、金属基板１０Ｂを２分割すると、金属基板は正方形の形状となる。
【００６４】
第４工程：図１０参照
本工程は、金属基板１０Ｂの溝の残りの厚み部分および絶縁層１１を切除することにより、金属基板１０Ｂを個々の回路基板１０に分離する工程である。図１０（Ａ）は、丸カッター４１を用いて金属基板１０Ｂを個々の回路基板１０に分割する状態を示す斜視図である。図１０（Ｂ）は図１０（Ａ）の断面図である。ここで、図示はしていないが、図１０（Ａ）では、絶縁層１１上には多数個の混成集積回路が形成されている。
【００６５】
図１０（Ａ）を参照して、丸カッター４１を用いてダイシングラインＤ３沿いに金属基板１０Ｂを押し切る。このことにより金属基板１０Ｂは個々の回路基板１０に分割される。丸カッター４１は、金属基板１０Ｂの絶縁層１１が設けられた面の、溝２０の中心線に対応する部分を押し切る。ここでは、溝２０はＶ型の断面を有する。従って、溝２０が最も深く形成された部分の、金属基板１０Ｂの残りの厚み部分と絶縁層１１とを、丸カッター４１は切除することになる。
【００６６】
図１０（Ｂ）を参照して、丸カッター４１の詳細について説明する。丸カッター４１は円板状の形状を有しており、その周端部は鋭角に形成してある。丸カッター４１の中心部は、丸カッター４１が自由回転できるように支持部４２に固定してある。前述したカットソーは、駆動力により高速に回転しながら金属基板１０Ｂを切断していた。ここでは、丸カッター４１は駆動力を有さない。即ち、丸カッター４１の一部を金属基板１０Ｂに押し当てながら、ダイシングラインＤ３に沿って移動させることで、丸カッター４１は回転する。原理的には、ピザを切り分ける治具と同様である。
【００６７】
次に丸カッター４１の大きさについて説明する。溝２０が形成された箇所に於いて、金属基板１０Ｂの残りの厚さと絶縁層１１の厚さとを加算した長さをｄとする。そして、回路素子１３の中で最も高い素子の、頂部から絶縁層１１の表面までの長さをｈ１とする。この場合、丸カッター４１の半径は、ｄ１とｈ１とを加算した長さよりも長く設定される。このように設定することで、金属基板１０Ｂから回路基板１０を、確実に分割させることができる。それと共に、丸カッター４１を支持する支持部４２の下端が、回路素子１３に接触して、回路素子１３が破損するのを防止することができる。
【００６８】
次に、図１０（Ｂ）を参照して、丸カッター４１により金属基板１０Ｂの分割を行う詳細について説明する。上述したように、本発明では、ヒートシンク１３Ａ等の高さを有する回路素子１３を、回路基板１０の周辺部に配置させることができる。このことから、同図に示すようにヒートシンク１３Ａの位置が、ダイシングラインＤ３に接近する場合がある。このような場合でも、支持部４２がヒートシンク１３Ａに接触しないように次のように支持部４２の位置を設定している。
【００６９】
即ち、回路素子１３の中で最も高さを有する素子の、頂部から絶縁層１１の表面までの距離をｈ１とした場合、支持部４２の下端から絶縁層１１の表面までの長さｈ２はｈ１よりも長く設定されている。例えば、本実施例では、ヒートシンク１３Ａに実装されたパワー系の素子から導出される金属細線１５の頂部が、混成集積回路の中で最も高い部分である。この場合、支持部４２の下端は、金属細線１５の頂部よりも高い位置に設定されている。このように、支持部４２の下端の位置を設定することで、金属細線１５が断線してしまうのを防止することができる。
【００７０】
第５工程：図１１参照
図１１を参照して、回路基板１０を絶縁性樹脂１６で封止する工程を説明する。図１１は、金型５０を用いて回路基板１０を絶縁性樹脂１６で封止する工程を示す断面図である。
【００７１】
先ず、下金型５０Ｂに回路基板１０を載置する。次に、ゲート５３より絶縁性樹脂１６を注入する。封止を行う手法としては、熱硬化性樹脂を用いるトランスファーモールド、若しくは熱硬化性樹脂を用いるインジェクションモールドを採用することができる。そして、ゲート５３から注入される絶縁性樹脂１６の量に応じたキャビティ内部の気体がエアベント５４を介して外部に放出される。
【００７２】
上述したように、回路基板１０の側面部には傾斜部１０Ｂが設けられている。従って、絶縁性樹脂で封止することにより、傾斜部１０Ｂ付近に絶縁性樹脂１６が回り込む。このことから、絶縁性樹脂１６と傾斜部１０Ｂとの間にアンカー効果が発生し、絶縁性樹脂１６と回路基板１０との接合が強化される。また、回路基板１０の裏面と傾斜部１０Ｂが連続する部分の断面形状は鈍角に形成されており、丸みを帯びた形状と成っていない。従って、ゲート５３から注入された絶縁性樹脂１６が、下金型５０Ｂと回路基板１０の裏面に侵入するのを防止することができる。
【００７３】
上記した工程により、樹脂による封止が行われた回路基板１０は、リードカットの工程等を経て製品として完成する。
【００７４】
本実施の形態により、以下に示すような効果を奏することができる。
【００７５】
第１に、高速で回転するカットソー３１を用いて、大判の金属基板を分割するので、従来のシャーリングを用いた基板の分割方法と比較すると、「バリ」の発生が非常に少ない。従って、製造工程の途中段階等に於いて、「バリ」により混成集積回路がショートして不良品が発生してしまうのを防止することができる。
【００７６】
第２に、重ね合わされた複数枚の大判の金属基板１０Ａを、カットソー３１を用いて同時に分割するので、作業効率を向上させることができる。
【００７７】
第３に、カットソー３１が摩耗した場合でも、カットソー３１の交換は比較的簡単な作業であり素早く行うことができる。従って、従来のシャーリングの刃の交換と比較した場合は、作業の効率を向上させることができる。
【００７８】
第４に、金属基板１０Ｂの個々の回路基板１０の境界線に対応する部分に、溝を形成する。このことから、金属基板１０Ｂを搬送する際に、金属基板１０Ｂ全体に「たわみ」が生じた場合でも、溝２０の部分が優先的に折り曲がる。従って、個々の回路基板１０の平坦性が損なわれるのを防止することができる。
【００７９】
第５に、１枚の金属基板１０Ｂに、数十個から数百個の混成集積回路を組み込むことが可能となる。従って、エッチングの工程、ダイボンドの工程およびワイヤボンドの工程を一括して行うことが可能となる。このことから、生産性を向上させることができる。
【００８０】
第６に、金属基板１０Ｂを個々の回路基板１０に分割する工程に於いて、駆動力を有さない丸カッター４１を、金属基板１０Ｂに押し当てることにより回転させて金属基板１０Ｂを分割している。従って、丸カッター４１は溝２０の残りの厚み部分と絶縁層１１とを切除するので、研削屑が全く発生しない。このことから、製造工程に於いて、混成集積回路がショートするのを防止することができる。
【００８１】
第７に、丸カッター４１を溝２０に対応する部分に押し当てることにより、金属基板１０Ｂの分割を行う。従って、樹脂層１１にクラックが発生して装置の耐圧性が低下してしまうのを防止することができる。更に、基板１０Ｂの平坦性を確保することができる。
【００８２】
第８に、丸カッター４１が摩耗した場合でも、丸カッター４１の取り替えは比較的簡単な作業であり短時間で行える。このことから、生産性を向上させることができる。
【００８３】
第９に、本発明では、カットソー３１や丸カッター４１を用いて金属基板を「切断」することにより、個々の回路基板を分離させている。従来例のように、プレス機を用いて回路基板の分離を行った場合は、製造される回路基板の大きさに応じて、異なる刃を用意する必要があった。本発明では、大きさの異なる回路基板を有する混成集積回路装置を製造する場合でも、ダイシングラインを変更するのみで対応することができる。
【００８４】
第１０に、本発明では、１枚の金属基板１０Ｂにマトリックス状に多数個の混成集積回路を組み込む。そして各混成集積回路同士は極めて接近しているので、金属基板１０Ｂのほぼ全面が回路基板１０となる。従って、材料の廃棄ロスを少なくすることができる。
【００８５】
（混成集積回路装置１を説明する第３の実施の形態）
図１２を参照して、絶縁性樹脂で封止された混成集積回路装置の構成を説明する。図１２（Ａ）は混成集積回路装置１の斜視図であり、図１２（Ｂ）は図１２（Ａ）のＸ−Ｘ‘線に於ける断面図である。
【００８６】
図１２（Ａ）および図１２（Ｂ）を参照して、混成集積回路装置１の構造を説明する。同図に示す混成集積回路装置１は、混成集積回路装置１を樹脂封止したものである。
【００８７】
絶縁性樹脂１６は、回路基板１０の表面に設けられた回路素子１３等から成る混成集積回路を封止する働きを有する。絶縁性樹脂１６の種類としては、インジェクションモールドにより封止する熱可塑性樹脂や、トランスファーモールドにより封止する熱硬化性樹脂等を採用することができる。
【００８８】
図１２（Ｂ）を参照して、回路基板１０の側面は垂直部１０Ａと傾斜部１０Ｂとを有する。具体的には、回路基板１０の裏面と傾斜部１０Ｂが形成する角度は鈍角である。従って、同図のように回路基板１０の裏面を露出させて樹脂封止を行った場合、傾斜部１０Ｂに絶縁性樹脂１６が回り込む形となり、傾斜部１０Ｂと絶縁性樹脂１６との間にアンカー効果が発生する。また、ここでは、回路基板１０の上面から連続する側面にも、傾斜部１０Ｂが形成されている。
【００８９】
図１３を参照して、本発明の混成集積回路装置１に於いて、回路基板１０上に形成される混成集積回路の構成等を説明する。図１３（Ａ）は混成集積回路装置１の斜視図であり、図１３（Ｂ）は図１３（Ａ）のＸ−Ｘ‘線に於ける断面図である。
【００９０】
図１３（Ａ）および図１３（Ｂ）を参照して、混成集積回路装置１は次のような構成を有している。即ち、金属から成る回路基板１０と、回路基板１０の表面に形成された絶縁層１１と、絶縁層１１上に形成された導電パターン１２と、導電パターン１２上の所定の位置に実装された回路素子１３等から、混成集積回路装置１は構成されている。このような各構成要素を以下にて詳細に説明する。
【００９１】
回路基板１０の材料としては、アルミや銅等の金属が採用される。また、回路基板１０の材料として合金を採用しても良い。ここでは、アルミからなる回路基板１０を採用し、その両面はアルマイト処理されている。回路基板１０の側面は、上面および下面から傾斜を付けてに延在する傾斜部１０Ｂと、傾斜部１０Ｂに連続する垂直部１０Ａとから形成されている。回路基板１０の側面に傾斜部１０Ｂが形成される理由は、その製造方法にある。即ち、回路基板１０は大判の金属基板を切り分けることにより製造される。具体的には、先ず金属基板の表面および裏面からＶ型の溝を形成し、その後に表面から溝が形成された箇所の残りの厚み部分を除去する。このＶ型の溝の部分が傾斜部１０Ｂとなる。なお、回路基板１０を形成する具体的な製造方法については、混成集積回路装置の製造方法を説明する実施の形態で後述する。
【００９２】
絶縁層１１は、回路基板１０の表面に形成されており、導電パターン１２と回路基板とを絶縁させる働きを有する。また、回路素子１３から発せられる熱を積極的に回路基板１０に伝達させるために、絶縁層１１にはアルミナが高充填されている。
【００９３】
導電パターン１２は、絶縁層１１の表面に設けられており、銅等の金属から形成されている。ここで、導電パターン１２は回路基板１０の表面に全面的に形成されている。具体的には、導電パターン１２は、回路基板１０の周端から２ｍｍ以内の周端部付近にも形成されている。このように、回路基板１０の周端部付近の表面まで導電パターン１２を形成することができる理由は、回路基板１０を分割する方法にある。回路基板１０を分割する方法の詳細については後述するが、本発明では、金属基板を切断することによって大判の金属基板から個々の回路基板１０を分割している。従来例では、プレスにより回路基板を分割していたので、回路基板１０の周端部付近にはマージンが必須であったが、本発明ではこのマージンを排除することが可能となり、回路基板１０の表面全域に導電パターン１２を形成することができる。
【００９４】
回路素子１３は、導電パターン１２の所定の箇所に、半田等のロウ材を介して実装される。回路素子１３としては、受動素子、能動素子または回路装置等を全般的に採用することができる。また、パワー系の素子を実装する場合は、導電パターン上に固着されたヒートシンク上にその素子が実装される。本発明に於いて、回路素子１３は、回路基板１０の任意の箇所に配置させることができる。即ち、回路基板１０の周端部付近にも、回路素子１３を配置させることができる。具体的には、回路基板１０の周端部から２ｍｍ以内の、回路基板１０の表面に回路素子を配置させることが可能である。
【００９５】
ヒートシンク１３Ａは、導電パターン１２の所定の箇所に実装される。そして、その上面にはパワー系の素子が実装され、パワー系の素子と導電パターン１２は金属細線１５で電気的に接続される。ここで、ヒートシンク１３Ａは回路基板１０の任意の箇所に配置させることができる。具体的には、ヒートシンク１３Ａは、回路基板１０の周端から２ｍｍ以内の周端部付近にも配置させることができる。このように、回路基板１０の周端部付近の表面までヒートシンク１３Ａを配置させることができる理由は、回路基板１０を分割する方法にある。
【００９６】
回路基板１０を分割する方法の詳細については後述するが、本発明では、金属基板を切断することによって大判の金属基板から個々の回路基板１０を分割している。従来例では、プレスにより回路基板を分割していたので、回路基板１０の周端部付近にはマージンが必須であった。更に、パワー系の素子が実装されたヒートシンク１３は、回路素子１３の中で最も高さを有するものであるため、回路基板１０の周辺部に配置させることができなかった。本発明ではこのマージンを排除することが可能となり、回路基板１０の表面のどの箇所にもヒートシンク１３Ａを配置させることができる。同様のことは、受動素子や能動素子等の他の回路素子１３についても言える。
【００９７】
リード１４は、導電パターン１２より成るパッドに固着されており、外部との入力・出力を行う働きを有する。また、パワー系の素子等はフェイスアップで実装され、金属細線１５により導電パターン１２と電気的に接続されている。更にまた、導電パターン１２に於いて、電気的な接続を行わない箇所は、樹脂等によるオーバーコートが施されても良い。
【００９８】
上記したような混成集積回路装置１０の構成により、以下に示すような効果を奏することができる。
【００９９】
第１に、導電パターン１２を回路基板１０の端部付近まで形成させることができるので、従来例と同じ回路を形成した場合は、混成集積回路装置全体の大きさを小さくすることができる。
【０１００】
第２に、回路素子１３を回路基板１０の端部付近まで配置させることができるので、電気回路を設計する自由度を向上させることができる。更に、パターンの密度を向上させることができるので、従来例と同じ回路を形成した場合は、混成集積回路装置全体の大きさを小さくすることができる。
【０１０１】
第４に、回路基板１０傾斜部１０Ｂと絶縁性樹脂１６との間にアンカー効果が発生するので、回路基板１０が絶縁性樹脂１６から離脱するのを防止することができる。
【０１０２】
第５に、回路基板１０の裏面と側面とが連続する部分が鈍角に形成されており、丸みを帯びた形状と成っていない。従って、金型を用いて回路基板の裏面を露出させて絶縁性樹脂１６で封止を行う工程に於いて、絶縁性樹脂１６が金型と回路基板１０との隙間に侵入するのを防止することができる。このことから、絶縁性樹脂１６が回路基板１０の裏面に付着するのを防止することができる。
【０１０３】
（混成集積回路装置の製造方法を説明する第４の実施の形態）
図１４〜図２３を参照して、第３の実施の形態で説明した混成集積回路装置の製造方法を説明する。本発明の混成集積回路装置の製造方法は、表面に絶縁層１１が形成された金属基板１０Ａを用意する工程と、絶縁層１１の表面に複数個の導電パターン１２を形成する工程と、金属基板１０Ｂの表面および裏面に格子状に溝２０を形成する工程と、導電パターン２０上に混成集積回路を組み込む工程と、溝２０が形成された箇所で金属基板１０Ｂを分離することにより個々の回路基板１０を分離する工程とから構成されている。
【０１０４】
図１４のフローチャートを参照して本実施の形態の全体的な工程を説明する。本実施の形態では、次のような工程により混成集積回路装置を製造する。即ち、大判の金属基板１０Ａを分割することにより中板の金属基板１０Ｂに切り分ける工程と、中板の金属基板１０Ｂの表面に複数の混成集積回路の導電パターン１２を形成する工程と、中板の金属基板１０Ｂの表面および裏面に格子状に第１の溝２０Ａおよび第２の溝２０Ｂを形成する工程と、導電パターン１２上に回路素子１３を実装するダイボンドの工程と、ワイヤボンドを行う工程と、金属基板１０Ｂを溝２０が形成された箇所で分割することにより個々の回路基板１０を分離する工程等で、混成集積回路装置は製造される。更に、分割された回路基板１０は絶縁性樹脂で封止される。このような各工程を以下にて説明する。
【０１０５】
第１工程：図１５参照
本工程は、大判の金属基板１０Ａを分割することにより、中板の金属基板１０Ｂを形成する工程である。
【０１０６】
先ず、図１５（Ａ）を参照して、大判の金属基板１０Ａを用意する。例えば、大判の基板１０Ａの大きさは、約１メートルの正方形である。ここでは、金属基板１０Ａは、両面がアルマイト処理されたアルミ基板である。そして、金属基板１０Ａの表面には絶縁層が設けられている。更に、絶縁層の表面には、導電パターンとなる銅箔が形成してある。
【０１０７】
次に、図１５（Ｂ）を参照して、カットソー３１によりダイシングラインＤ１に沿って、金属基板１０Ａを分割する。ここでは、複数の金属基板１０Ａを重ね合わせることで、複数枚の金属基板１０Ａを同時に分割している。カットソー３１は高速に回転しながら、ダイシングラインＤ１に沿って金属基板１０Ａを分割している。分割の方法としては、ここでは、正方形の形状を有する大判の金属基板１０Ａを、ダイシングラインＤ１に沿って８分割することにより、細長の中板の金属基板１０Ｂとしている。ここでは、中板の金属基板１０Ｂの形状は、長辺の長さが、短編の長さの２倍の長さと成っている。
【０１０８】
図１５（Ｃ）を参照して、カットソー３１の刃先の形状等について説明する。図１５（Ｃ）はカットソー３１の刃先３１Ａ付近の拡大図である。刃先３１Ａの端部は平坦に形成されており、ダイヤモンドが埋め込まれている。このような刃先を有するカットソーを高速で回転させることで、ダイシングラインＤ１に沿って金属基板１０Ａを分割することができる。
【０１０９】
この工程により製造された中板の金属基板１０Ｂは、エッチングを行って銅箔を部分的に除去することにより、導電パターンが形成される。形成される導電パターンの個数は、金属基板１０Ｂの大きさや混成集積回路の大きさにもよるが、数十個から数百個の混成集積回路を形成する導電パターンを１枚の金属基板１０Ｂに形成することができる。
【０１１０】
第２工程：図１６および図１７参照
本工程は、中板の金属基板１０Ｂの表面および裏面に格子状に第１の溝２０Ａおよび第２の溝２０Ｂを形成する工程である。図１６（Ａ）は前工程にて分割された中板の金属基板１０Ｂの平面図であり、図１６（Ｂ）はＶカットソー３５を用いて金属基板１０Ａに溝を形成する状態を示す斜視図であり、図１６（Ｃ）は刃先３５Ａの拡大図である。
【０１１１】
図１６（Ａ）および図１６（Ｂ）を参照して、Ｖカットソー３５を高速で回転させて、ダイシングラインＤ２に沿って金属基板の表面および裏面に第１の溝２０Ａおよび第２の溝２０Ｂを形成する。ダイシングラインＤ２は格子状に設けられている。そして、ダイシングラインＤ２は、絶縁層１１上に形成された個々の回路を構成する導電パターンの境界線に対応している。
【０１１２】
図１６（Ｃ）を参照して、Ｖカットソー３５の形状について説明する。Ｖカットソー３５には、同図に示すような形状を有する刃先３５Ａが多数設けられている。ここで、刃先３５Ａの形状は、金属基板１０Ａに設けられる溝の形状に対応している。ここでは、Ｖ型の断面を有する溝が、金属基板の両面に形成される。従って、刃先３５Ａの形状もまたＶ型となっている。なお、刃先３５Ａにはダイヤモンドが埋め込まれている。
【０１１３】
更に、Ｖカットソー３５の刃先３５Ａの先端には平坦部３５Ｂが形成されている。即ち、刃先３５Ａは鋭利に形成されておらず、その先端は平坦に形成されている。従って、Ｖカットソー３５が高速に回転することにより形成される第１の溝２０Ａおよび第２の溝２０Ｂもまた、平坦部３５Ｂに対応した形状に形成される。
【０１１４】
上記のように刃先３５Ａの先端に平坦部３５Ｂを設けることのメリットを述べる。刃先３５Ａを平坦に形成することにより、Ｖカットソー３５の摩耗を少なくすることが可能となり、従って、より効率的に溝２０を形成することができる。具体的には、特に樹脂層１１が形成された面に第１の溝２０Ａを形成する際は、樹脂層１１は非常に硬いものであるので、刃先３５Ａの先端を鋭利に形成した場合、鋭利な先端部に大きな応力が作用して、先端部が早期に摩耗してしまう。このことから、刃先３５Ａに平坦部３５Ｂを形成することにより、刃先３５Ａの先端部は均等に徐々に摩耗するので、刃先３５Ａの早期の摩耗を防止することができる。このことが、Ｖカットソー３５のカッティング性能の低下を防止することができるので、樹脂層１１が形成される面に第１の溝２０Ａを形成する際に、樹脂層１１にクラックが発生するのを防止することができる。
【０１１５】
次に、図１７（Ａ）および図１７（Ｂ）を参照して、溝２０が形成された金属基板１０Ｂの形状を説明する。図１７（Ａ）はカットソー３１により溝が形成された金属基板１０Ｂの斜視図であり、図１７（Ｂ）は金属基板１０Ｂの断面図である。
【０１１６】
図１７（Ａ）を参照して、金属基板１０Ｂの表面および裏面には、第１の溝２０Ａおよび第２の溝２０Ｂが格子状に形成されている。ここで、第１の溝２０Ａと第２の溝２０Ｂとの平面的な位置は正確に対応してしている。本実施の形態では、Ｖ型の形状の刃先３５Ａを有するＶカットソー３５を用いて溝を形成するので、溝２０はＶ型の断面となる。また、溝２０の中心線は、絶縁層１１上に形成された個々の回路を構成する導電パターン１２の境界線に対応している。ここでは、樹脂層１１が形成された面に第１の溝２０Ａが形成され、その反対面に第２の溝２０Ｂが形成されている。
【０１１７】
図１７（Ｂ）を参照して、溝２０の形状等を説明する。ここでは、溝２０はほぼＶ型の断面に形成されている。そして、第１の溝２０Ａおよび第２の溝２０Ｂの深さは、金属基板１０Ｂの厚さの半分よりも浅く成っている。従って、本工程では金属基板１０Ｂは個々の回路基板１０に分割されない。即ち、個々の回路基板１０は、溝２０の部分に対応する金属基板１０Ｂの残りの厚み部分で連結されている。従って、個々の回路基板１０として分割するまでは、金属基板１０Ｂは１枚のシート状のものとして扱うことができる。また、本工程に於いて、「バリ」が発生した場合は、高圧洗浄を行って「バリ」を除去する。
【０１１８】
第３工程：図１８から図２０参照
本工程は、導電パターン１２上に回路素子１３を実装し、回路素子１３と導電パターン１２との電気的接続を行う工程である。
【０１１９】
図１８を参照して、導電パターン１２上に回路素子１３を実装するダイボンドの工程を説明する。図１８は、導電パターン１２に回路素子１３が実装された状態を示す断面図である。回路素子１３は、半田等のロウ材を介して導電パターン１２の所定の箇所に実装される。前述したように、導電パターン１２は回路基板１０の周端部付近にも形成されている。従って、回路素子１３もまた回路基板１０の周端部付近に実装させることが可能である。また、上面にパワー系の素子が実装されたヒートシンク１３Ａは、他の回路素子と比較すると、高さを有する回路素子である。このことから、プレス機を用いた従来の混成集積回路装置の製造方法では、ヒートシンク１３Ａを回路素子１３の周端部付近に配置させることはできなかった。後述するが、本発明では、丸カッターを用いて回路基板１０を個々に分割している。従って、ヒートシンク１３Ａ等の高さを有する回路素子１３を、回路素子１３の周端部付近に配置させることが可能となる。
【０１２０】
図１９を参照して、回路素子１３と導電パターン１２との電気的接続を行うワイヤボンドの工程を説明する。図１９は、金属細線１５を用いて、回路素子１３と導電パターン１２とを電気的に接続した状態を示す断面図である。ここでは、１枚の金属基板１０Ｂに形成された数十から数百個の混成集積回路について、一括してワイヤボンドを行う。
【０１２１】
図２０を参照して、具体的に、金属基板１０Ｂに形成された混成集積回路を説明する。図２０は金属基板１０Ｂに形成された混成集積回路１７の１部分の平面図であり、実際は更に多数個の混成集積回路１７が形成される。また、金属基板１０Ｂを個々の回路基板１０に分割するダイシングラインＤ３を、同図では点線で示している。同図から明らかなように、個々の混成集積回路を形成する導電パターン１２とダイシングラインＤ２は、極めて接近している。このことから、金属基板１０Ｂの表面には全面的に導電パターン１２が形成されることが分かる。更に、ヒートシンク１３Ａ等の回路素子１３が混成集積回路の周辺部に配置されていることが分かる。
【０１２２】
上記の説明では、細長の形状を有する基板１０Ｂの表面に一括して混成集積回路を形成した。ここで、ダイボンドやワイヤボンドを行う製造装置に制約が有る場合は、本工程の前の工程で金属基板１０Ｂを所望のサイズに分割することもできる。例えば、本工程の前の工程で、金属基板１０Ｂを２分割すると、金属基板は正方形の形状となる。
【０１２３】
第４工程：図２１および図２２参照
本工程は、金属基板１０Ｂを溝２０が形成された箇所で分割することにより個々の回路基板１０を分離する工程である。図２１は、金属基板１０Ｂを折り曲げることにより、回路基板１０に分割する方法を示す断面図である。また、図２２（Ａ）は、丸カッター４１を用いて金属基板１０Ｂを個々の回路基板１０に分割する状態を示す斜視図である。図２２（Ｂ）は図２２（Ａ）の断面図である。ここで、図示はしていないが、図２２（Ａ）では、絶縁層１１上には多数個の混成集積回路が形成されている。
【０１２４】
図２１を参照して、金属基板１０Ｂを折り曲げることにより、個々の回路基板１０に分割する方法を説明する。この方法では、第１の溝２０Ａおよび第２の溝２０Ｂが形成された箇所が折り曲がるように、金属基板１０Ｂを部分的に折り曲げる。第１の溝２０Ａおよび第２の溝２０Ｂが形成された箇所は、溝２０が形成されていない厚み部分のみで連結されているので、この箇所で折り曲げることにより、この連結部分から容易に分離することができる。また、金属基板１０Ｂの表面に形成された電気回路が破壊されないように、金属基板１０Ｂの部分的な折り曲げは、裏面から行う。
【０１２５】
次に、図２２を参照して、丸カッター４１により、金属基板１０Ｂの分割を行う方法を説明する。図２２（Ａ）を参照して、丸カッター４１を用いてダイシングラインＤ３沿いに金属基板１０Ｂを押し切る。このことにより金属基板１０Ｂは個々の回路基板１０に分割される。丸カッター４１は、金属基板１０Ｂの溝２０が形成されていない厚み部分の、溝２０の中心線に対応する部分を押し切る。
【０１２６】
図２２（Ｂ）を参照して、丸カッター４１の詳細について説明する。丸カッター４１は円板状の形状を有しており、その周端部は鋭角に形成してある。丸カッター４１の中心部は、丸カッター４１が自由回転できるように支持部４２に固定してある。前述したカットソーは、駆動力により高速に回転しながら金属基板１０Ｂを切断していた。ここでは、丸カッター４１は駆動力を有さない。即ち、丸カッター４１の一部を金属基板１０Ｂに押し当てながら、ダイシングラインＤ３に沿って移動させることで、丸カッター４１は回転する。原理的には、ピザを切り分ける治具と同様である。
【０１２７】
次に、図２２（Ｂ）を参照して、丸カッター４１により金属基板１０Ｂの分割を行う詳細について説明する。上述したように、本発明では、ヒートシンク１３Ａ等の高さを有する回路素子１３を、回路基板１０の周辺部に配置させることができる。このことから、同図に示すようにヒートシンク１３Ａの位置が、ダイシングラインＤ３に接近する場合がある。このような場合でも、支持部４２がヒートシンク１３Ａに接触しないように次のように支持部４２の位置を設定している。
【０１２８】
第５工程：図２３参照
図２３を参照して、回路基板１０を絶縁性樹脂１６で封止する工程を説明する。図２３は、金型５０を用いて回路基板１０を絶縁性樹脂１６で封止する工程を示す断面図である。
【０１２９】
先ず、下金型５０Ｂに回路基板１０を載置する。次に、ゲート５３より絶縁性樹脂１６を注入する。封止を行う手法としては、熱硬化性樹脂を用いるトランスファーモールド、若しくは熱硬化性樹脂を用いるインジェクションモールドを採用することができる。そして、ゲート５３から注入される絶縁性樹脂１６の量に応じたキャビティ内部の気体がエアベント５４を介して外部に放出される。
【０１３０】
上述したように、回路基板１０の側面部には傾斜部１０Ｂが設けられている。従って、絶縁性樹脂で封止することにより、傾斜部１０Ｂ付近に絶縁性樹脂１６が回り込む。このことから、絶縁性樹脂１６と傾斜部１０Ｂとの間にアンカー効果が発生し、絶縁性樹脂１６と回路基板１０との接合が強化される。また、回路基板１０の裏面と傾斜部１０Ｂが連続する部分の断面形状は鈍角に形成されており、丸みを帯びた形状と成っていない。従って、ゲート５３から注入された絶縁性樹脂１６が、下金型５０Ｂと回路基板１０の裏面に侵入するのを防止することができる。
【０１３１】
上記した工程により、樹脂による封止が行われた回路基板１０は、リードカットの工程等を経て製品として完成する。なお、上記の説明では、大判の金属基板１０Ｂの表面に多数個の電気回路を形成した後に、個々の回路基板１０に分割したが、このプロセスを変更することも可能である。具体的には、先ず、金属基板の表面に電気回路を組み込む前に、並列した回路基板が２〜８個形成されるような細長の金属基板を形成する。そして、細長の金属基板に複数個の電気回路を構成した後に、個々の回路基板を分割する。ここで、回路基板を分割する方法としては、上記したように折り曲げによる方法や、丸カッター４１による方法を採用することができる。
【０１３２】
本実施の形態により、以下に示すような効果を奏することができる。
第１に、金属基板１０Ｂに第１の溝２０Ａおよび第２の溝２０Ｂを形成するＶカットソー３５の刃先３５Ａに、平坦部３５Ｂを設けたので、刃先３５Ａの摩耗を少なくすることができる。このことにより、Ｖカットソー３５のカッティングの性能が早期に低下してしまうのを防止することができる。更には、樹脂層１１が設けられた金属基板１０Ｂの面に第１の溝２０Ａを形成する場合でも、樹脂層１１にクラックが発生するのを防止することができる。
【０１３３】
第２に、金属基板１０Ｂの表面および裏面に格子状に第１の溝２０Ａおよび第２の溝２０Ｂを形成したので、容易に溝が形成された箇所で回路基板１０を分割することができる。この各回路基板１０の分割は、折り曲げによる分割と、丸カッター４１による分割の２つの方法が考えられ、このどちらでも容易に分割を行うことができる。
【０１３４】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【０１３５】
第１に、高速で回転するカットソー３１を用いて、大判の金属基板を分割するので、従来のシャーリングを用いた基板の分割方法と比較すると、「バリ」の発生が非常に少ない。従って、製造工程の途中段階等に於いて、「バリ」により混成集積回路がショートして不良品が発生してしまうのを防止することができる。
【０１３６】
第２に、カットソー３１が摩耗した場合でも、カットソー３１の交換は比較的簡単な作業であり素早く行うことができる。従って、従来のシャーリングの刃の交換と比較した場合は、作業の効率を向上させることができる。
【０１３７】
第３に、１枚の金属基板１０Ｂに、数十個から数百個の混成集積回路を組み込むことが可能となる。従って、エッチングの工程、ダイボンドの工程およびワイヤボンドの工程を一括して行うことが可能となる。このことから、生産性を向上させることができる。
【０１３８】
第４に、金属基板１０Ｂを個々の回路基板１０に分割する工程に於いて、駆動力を有さない丸カッター４１を、金属基板１０Ｂに押し当てることにより回転させて金属基板１０Ｂを分割している。従って、丸カッター４１は溝２０の残りの厚み部分と絶縁層１１とを切除するので、研削屑が全く発生しない。このことから、製造工程に於いて、混成集積回路がショートするのを防止することができる。
【０１３９】
第５に、丸カッター４１を溝２０に対応する部分に押し当てることにより、金属基板１０Ｂの分割を行う。従って、樹脂層１１にクラックが発生して回路基板の耐圧性が低下してしまうのを防止することができる。更に、基板１０Ｂの平坦性を確保することができる。
【０１４０】
第６に、丸カッター４１が摩耗した場合でも、丸カッター４１の取り替えは比較的簡単な作業であり短時間で行える。このことから、生産性を向上させることができる。
【０１４１】
第７に、本発明では、カットソー３１や丸カッター４１を用いて金属基板を「切断」することにより、個々の回路基板を分離させている。従来例のように、プレス機を用いて回路基板の分離を行った場合は、製造される回路基板の大きさに応じて、異なる刃を用意する必要があった。本発明では、大きさの異なる回路基板を有する混成集積回路装置を製造する場合でも、ダイシングラインを変更するのみで対応することができる。
【０１４２】
第８に、本発明では、１枚の金属基板１０Ｂにマトリックス状に多数個の混成集積回路を組み込む。そして各混成集積回路同士は極めて接近しているので、金属基板１０Ｂのほぼ全面が回路基板１０となる。従って、材料の廃棄ロスを少なくすることができる。
【０１４３】
第９に、金属基板１０Ｂに第１の溝２０Ａおよび第２の溝２０Ｂを形成するＶカットソー３５の刃先３５Ａに、平坦部３５Ｂを設けたので、刃先３５Ａの摩耗を少なくすることができる。このことにより、Ｖカットソー３５のカッティングの性能が早期に低下してしまうのを防止することができる。更には、樹脂層１１が設けられた金属基板１０Ｂの面に第１の溝２０Ａを形成する場合でも、樹脂層１１にクラックが発生するのを防止することができる。
【０１４４】
第１０に、金属基板１０Ｂの表面および裏面に格子状に第１の溝２０Ａおよび第２の溝２０Ｂを形成したので、容易に溝が形成された箇所で回路基板１０を分割することができる。この各回路基板１０の分割は、折り曲げによる分割と、丸カッター４１による分割の２つの方法が考えられ、このどちらでも容易に分割を行うことができる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。
【図２】本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。
【図３】本発明の混成集積回路装置の製造方法を説明するフローチャートである。
【図４】本発明の混成集積回路装置の製造方法を説明する平面図（Ａ）、斜視図（Ｂ）、拡大図（Ｃ）である。
【図５】本発明の混成集積回路装置の製造方法を説明する平面図（Ａ）、斜視図（Ｂ）、拡大図（Ｃ）である。
【図６】本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）である。
【図７】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図８】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図９】本発明の混成集積回路装置の製造方法を説明する平面図である。
【図１０】本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）である。
【図１１】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図１２】本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。
【図１３】本発明の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。
【図１４】本発明の混成集積回路装置の製造方法を説明するフローチャートである。
【図１５】本発明の混成集積回路装置の製造方法を説明する平面図（Ａ）、斜視図（Ｂ）、拡大図（Ｃ）である。
【図１６】本発明の混成集積回路装置の製造方法を説明する平面図（Ａ）、斜視図（Ｂ）、拡大図（Ｃ）である。
【図１７】本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）である。
【図１８】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図１９】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図２０】本発明の混成集積回路装置の製造方法を説明する平面図である。
【図２１】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図２２】本発明の混成集積回路装置の製造方法を説明する斜視図（Ａ）、断面図（Ｂ）である。
【図２３】本発明の混成集積回路装置の製造方法を説明する断面図である。
【図２４】従来の混成集積回路装置の斜視図（Ａ）、断面図（Ｂ）である。
【図２５】従来の混成集積回路装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【図２６】従来の混成集積回路装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【図２７】従来の混成集積回路装置の製造方法を説明する平面図である。

Claims (12)

  1. 表面に絶縁層が形成された金属基板を用意する工程と、
    前記絶縁層の表面に複数個の導電パターンを形成する工程と、
    前記金属基板の裏面に格子状に溝を形成する工程と、
    前記導電パターン上に混成集積回路を組み込む工程と、
    前記金属基板の表面の前記溝に対応する箇所に、駆動力を有さない丸カッターを押し当てながら回転させることで、前記金属基板の残りの厚み部分と前記絶縁層とを切除し、個々の回路基板を分離させる工程とを具備することを特徴とする混成集積回路装置の製造方法。
  2. 前記溝は、Ｖ型の断面を有することを特徴とする請求項１記載の混成集積回路装置の製造方法。
  3. 前記溝の深さを、前記金属基板の厚さよりも浅く形成することを特徴とする請求項１記載の混成集積回路装置の製造方法。
  4. 前記金属基板は、アルミまたは銅を主体とする材料から形成されることを特徴とする請求項１記載の混成集積回路装置の製造方法。
  5. 前記金属基板は、両面がアルマイト処理されたアルミ基板であることを特徴とする請求項１記載の混成集積回路装置の製造方法。
  6. 前記絶縁層は、アルミナを充填させた樹脂であることを特徴とする請求項１記載の混成集積回路装置の製造方法。
  7. 前記溝を形成する工程では、前記溝の断面に対応した形状の刃先を有するカットソーを、高速で回転させることにより前記溝を形成することを特徴とする請求項１記載の混成集積回路装置の製造方法。
  8. 表面に絶縁層が形成された金属基板を用意する工程と、
    前記絶縁層の表面に複数個の導電パターンを形成する工程と、
    前記金属基板の表面および裏面に格子状に溝を形成する工程と、
    前記導電パターン上に混成集積回路を組み込む工程と、
    前記溝が形成された箇所で前記金属基板を分離することにより個々の回路基板を分離する工程とを有することを特徴とする混成集積回路装置の製造方法。
  9. 前記溝が形成された箇所で前記金属基板を折り曲げることにより、前記金属基板を個々の前記回路基板に分離することを特徴とする請求項８記載の混成集積回路装置の製造方法。
  10. 前記金属基板の表面の前記溝に対応する箇所に、駆動力を有さない丸カッターを押し当てながら回転させることで、前記金属基板の残りの厚み部分を切除し、個々の回路基板を分離させる工程とを具備することを特徴とする混成集積回路装置の製造方法。
  11. 前記溝の断面に対応した形状の刃先を有するカットソーを、高速で回転させることにより前記溝を形成することを特徴とする請求項８記載の混成集積回路装置の製造方法。
  12. 前記カットソーは、刃先が平坦に形成されることを特徴とする請求項１１記載の混成集積回路装置の製造方法。
JP2002253987A 2002-04-24 2002-08-30 混成集積回路装置の製造方法 Pending JP2004006585A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002253987A JP2004006585A (ja) 2002-04-24 2002-08-30 混成集積回路装置の製造方法
US10/421,921 US7250352B2 (en) 2002-04-24 2003-04-24 Methods for manufacturing a hybrid integrated circuit device
CN 03123268 CN100521167C (zh) 2002-04-24 2003-04-24 混合集成电路装置的制造方法
EP03009358A EP1359612A3 (en) 2002-04-24 2003-04-24 Methods of manufacturing a hybrid integrated circuit device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002121750 2002-04-24
JP2002253987A JP2004006585A (ja) 2002-04-24 2002-08-30 混成集積回路装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008181535A Division JP4850216B2 (ja) 2002-04-24 2008-07-11 混成集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004006585A true JP2004006585A (ja) 2004-01-08

Family

ID=29218001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002253987A Pending JP2004006585A (ja) 2002-04-24 2002-08-30 混成集積回路装置の製造方法

Country Status (3)

Country Link
EP (1) EP1359612A3 (ja)
JP (1) JP2004006585A (ja)
CN (1) CN100521167C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872419B2 (en) 2006-12-26 2014-10-28 Seoul Viosys Co., Ltd. Light emitting device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100447981C (zh) * 2006-06-17 2008-12-31 铜陵三佳科技股份有限公司 表面贴装类集成电路产品的分离方法及其模具
JP5108496B2 (ja) * 2007-12-26 2012-12-26 三洋電機株式会社 回路基板およびその製造方法、回路装置およびその製造方法
JP2011096865A (ja) * 2009-10-30 2011-05-12 Sharp Corp 基板部材、モジュール、電気機器、およびモジュールの製造方法
CN102036491A (zh) * 2010-12-09 2011-04-27 北大方正集团有限公司 电路板成型的方法和电路板
DE102011018295B4 (de) * 2011-04-20 2021-06-24 Austriamicrosystems Ag Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
JP5803998B2 (ja) * 2013-07-23 2015-11-04 株式会社村田製作所 電子部品の製造方法及び基板型の端子の製造方法
CN109686701B (zh) * 2018-12-27 2024-05-10 广东晶科电子股份有限公司 一种可粒式分离的陶瓷基板及其分离方法
CN110366318B (zh) * 2019-07-16 2021-05-11 深圳市星河电路股份有限公司 一种减小v-cut线到导线间距的加工工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100995A (ja) * 1987-10-14 1989-04-19 Denki Kagaku Kogyo Kk 金属ベース回路基板の多量製造方法
JPH01289188A (ja) * 1988-05-16 1989-11-21 Sanyo Electric Co Ltd 低熱抵抗回路基板の製造方法
JPH02237094A (ja) * 1989-03-09 1990-09-19 Sanyo Electric Co Ltd 混成集積回路の製造方法
JPH06103790B2 (ja) * 1989-06-16 1994-12-14 富士電機株式会社 アルミニウム絶縁板の製造方法
DE4035792C1 (en) * 1990-11-10 1992-04-23 Loehr & Herrmann Gmbh, 7531 Neuhausen, De Printed circuit board panel de-edging device - has two saw-blades mounted in bearingblockings which can be positionally adjusted
JPH0679689A (ja) * 1992-09-03 1994-03-22 Fujitsu Ltd プリント基板分割機
DE9303098U1 (de) * 1993-03-03 1993-07-08 Siemens AG, 8000 München Vorrichtung zum Trennen von untereinander verbundenen Flachbaugruppen
JPH09162507A (ja) * 1995-12-08 1997-06-20 Nippon Seiki Co Ltd 金属ベースプリント基板
TW382736B (en) * 1996-04-18 2000-02-21 Eastern Kk Circuit board for a semiconductor device and method of making the same
US5834084A (en) * 1996-06-25 1998-11-10 Seagate Technology, Inc. Disc drive flex assembly having a low particulating circuit board
JPH1022630A (ja) * 1996-06-28 1998-01-23 Nippon Seiki Co Ltd 金属ベースプリント基板の分割方法
US6259157B1 (en) * 1998-03-11 2001-07-10 Sanyo Electric Co., Ltd. Hybrid integrated circuit device, and method of manufacturing thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872419B2 (en) 2006-12-26 2014-10-28 Seoul Viosys Co., Ltd. Light emitting device

Also Published As

Publication number Publication date
CN100521167C (zh) 2009-07-29
CN1453857A (zh) 2003-11-05
EP1359612A3 (en) 2006-04-19
EP1359612A2 (en) 2003-11-05

Similar Documents

Publication Publication Date Title
US20070226996A1 (en) Hybrid integrated circuit device and method of manufacturing the same
US7008825B1 (en) Leadframe strip having enhanced testability
JP4488733B2 (ja) 回路基板の製造方法および混成集積回路装置の製造方法。
JP3896029B2 (ja) 混成集積回路装置の製造方法
US8338234B2 (en) Hybrid integrated circuit device and manufacturing method thereof
JP2004006585A (ja) 混成集積回路装置の製造方法
JP4606447B2 (ja) 中板の金属基板の製造方法。
JP2010278309A (ja) 回路基板の製造方法および回路装置の製造方法
JP4039881B2 (ja) 混成集積回路装置の製造方法
US7250352B2 (en) Methods for manufacturing a hybrid integrated circuit device
JP2011187659A (ja) 半導体装置及び半導体装置の製造方法
US20050161781A1 (en) Hybrid integrated circuit device and manufacturing method thereof
CN100420003C (zh) 一种陶瓷基板及其分断方法
JP2011218607A (ja) 基板分割装置および基板分割方法
JP4850216B2 (ja) 混成集積回路装置の製造方法
JP6899980B1 (ja) 半導体装置モジュールおよびその製造方法
JP2016162973A (ja) 製造装置及び製造方法
JP2005123606A (ja) 混成集積回路装置およびその製造方法
CN101667713A (zh) 半导体激光器用新型氮化铝陶瓷载体倾斜端面制作方法
JP2011101065A (ja) 半導体装置
JP3243092U (ja) チップパッケージ構造
JP2002075918A (ja) セラミック基板の製造方法および半導体装置の製造方法
JP2001267476A (ja) 半導体パッケージ用ヒートスプレッダの製造方法
JP2004153004A (ja) 混成集積回路装置およびその製造方法
JP2004134436A (ja) 混成集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080902