CN100521167C - 混合集成电路装置的制造方法 - Google Patents

混合集成电路装置的制造方法 Download PDF

Info

Publication number
CN100521167C
CN100521167C CN 03123268 CN03123268A CN100521167C CN 100521167 C CN100521167 C CN 100521167C CN 03123268 CN03123268 CN 03123268 CN 03123268 A CN03123268 A CN 03123268A CN 100521167 C CN100521167 C CN 100521167C
Authority
CN
China
Prior art keywords
metal substrate
integrated circuit
substrate
circuit apparatus
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 03123268
Other languages
English (en)
Other versions
CN1453857A (zh
Inventor
水谷雅彦
高草木贞道
根津元一
茂木一利
野口充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1453857A publication Critical patent/CN1453857A/zh
Application granted granted Critical
Publication of CN100521167C publication Critical patent/CN100521167C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Dicing (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种混合集成电路装置的制造方法，利用切割自一张金属衬底(10A)制造多个电路衬底(10)。且其包括：准备在表面上形成有绝缘层(11)的金属衬底(10A)的工序；在所述绝缘层(11)的表面形成多个导电图案(12)的工序；在金属衬底(10B)的反面形成格子状槽(20)的工序；在所述导电图案(12)上组装混合集成电路的工序；通过将没有驱动力的圆切割器(41)压接在金属衬底(10B)的表面的与所述槽(20)对应的位置并使其旋转，切除金属衬底(10B)的残留的厚度部分和所述绝缘层(11)，并分离单个电路衬底(10)的工序。

Description

混合集成电路装置的制造方法
技术领域
本发明涉及一种混合集成电路装置的制造方法，特别是涉及一种通过切割由一张大版的金属衬底制造多个电路衬底的混合集成电路装置的制造方法。
背景技术
参照图24，说明现有的混合集成电路装置的结构。图24(A)是混合集成电路装置6的立体图，图24(B)是沿图24(A)的X-X′线的剖面图。
参照图24(A)及图24(B)，现有的混合集成电路装置6有如下的结构，其包括：长方形的衬底60；在衬底60的表面设置的绝缘层61上形成的导电图案62；导电图案62上固定的电路元件63；将电路元件63和导电图案62电连接的金属细线65；和导电图案电连接的导线64。另外，通过由绝缘性树脂或管壳材料等密封在电路衬底60的表面上形成的混合集成电路，混合集成电路装置6作为成品完成。
其次，参照图25～图27，说明制造混合集成电路装置6的方法。
参照图25说明细长地分割大版的金属衬底66A的工序。于同图中，图25(A)是大版的金属衬底66A的平面图。图25(B)是大版的金属衬底66A的剖面图。
参照图25(A)说明细长地分割大版的金属衬底66A的方法。在此，大版的金属衬底66A根据切割线D4进行细长地分割。此分割由剪切力剪断来进行。被细长分割的金属衬底也可考虑到其后的粘结工序等的作业性，再被分割为两个或两个以上。在此，细长分割的金属衬底被分割为不同长度的两个金属衬底66B。
参照图25(B)说明金属衬底66A的结构。在此，衬底66A是由铝构成的衬底，两面进行了防蚀处理。另外，在形成混合集成电路的面上，为了进行金属衬底66A和导电图案的绝缘，设有绝缘层61。而后，绝缘层61上压装有作为导电图案62的铜箔68。
参照图26说明在细长分割的金属衬底66B的表面形成混合集成电路67的工序。此图中，图26(A)是形成有多个混合集成电路67的细长金属衬底66B的平面图。另外，图26(B)是图26(A)的剖面图。
首先，通过腐蚀蚀刻压装在绝缘层61上的铜箔68，形成导电图案62。在此，细长的金属衬底66B蚀刻导电图案62形成多个混合集成电路。另外，为了保护导电图案62，也有在导电图案62上施以树脂外敷层的情况。
其次，使用焊锡等钎料，在导电图案62上的规定部位固装电路元件63，作为电路元件63，可以全部采用无源元件或有源元件。另外，安装功率系统元件时，在导电图案上固装的散热片上安装元件。
参照图27说明将形成有多个混合集成电路67的金属衬底66B分割为一个个电路衬底60的方法。表面上形成有混合集成电路67的单个电路衬底60通过使用压力机冲切电路衬底60的局部，由金属衬底66B分割。在此，压力机由形成有混合集成电路67的面冲切金属衬底66B。因此，在电路衬底60的周端形成不设导电图案62和电路元件63的边缘。
由以上的工序被单个分离的电路衬底60经密封混合集成电路67的工序等，作为成品完成。
发明内容
但是，上述这种混合集成电路装置及其制造方法有以下所示的问题。
第一，在通过使用压力机进行的“冲切”，自金属衬底66B分离电路衬底60时，由于“冲切”产生的冲击，有在电路衬底60的表面上形成的绝缘层61上产生裂缝的问题。
第二，金属衬底66B的表面上形成有绝缘层61，因为绝缘层61高填充氧化铝，故非常坚硬。因此，进行“冲切”的压力机的刀有早期磨损的问题。另外，压力机的刀的更换是需要熟练工的工作，并且更换刀所需的时间非常长，有生产性低下的问题。
第三，在通过使用压力机进行的“冲切”，自金属衬底66B分离电路衬底60时，金属衬底66B的周边成为材料损耗。因此，作为材料的金属衬底66B的废弃损耗成为大的问题。
本发明是鉴于上述的问题而开发的。本发明的主要的目的是，提供一种混合集成电路装置的制造方法，利用切割自一张大版的金属衬底制造多个电路衬底。
本发明第一方面的混合集成电路装置的制造方法包括：准备在表面上形成有绝缘层的金属衬底的工序；在所述绝缘层的表面形成多个导电图案的工序；在所述金属衬底的反面形成格子状槽的工序；在所述导电图案上组装混合集成电路的工序；通过将没有驱动力的圆切割器压接在所述金属衬底的表面的与所述槽对应的位置并使其旋转，切除所述金属衬底的残留的厚度部分和所述绝缘层，并分离单个电路衬底的工序。
在本发明第二方面的混合集成电路装置的制造方法中，其特征在于具有V型的断面。
在本发明第三方面的混合集成电路装置的制造方法中，其特征在于，所述槽的深度比所述金属衬底的厚度浅。
在本发明第四方面的混合集成电路装置的制造方法中，其特征在于，所述金属衬底由以铝或铜为主体的材料形成。
在本发明第五方面的混合集成电路装置的制造方法中，其特征在于，所述金属衬底是两面进行过抗蚀处理的铝衬底。
在本发明第六方面的混合集成电路装置的制造方法中，其特征在于，所述的绝缘层是填充了氧化铝的树脂。
在本发明第七方面的混合集成电路装置的制造方法中，其特征在于，在形成所述槽的工序中，通过使具有与所述槽的断面对应的形状的刀尖的截割锯高速旋转形成所述槽。
本发明第八方面的混合集成电路装置的制造方法包括：准备表面上形成有绝缘层的金属衬底的工序；在所述绝缘层的表面上形成多个导电图案的工序；在所述金属衬底的表面及反面形成格子状槽的工序；在所述导电图案上组装混合集成电路的工序；通过在形成所述槽的部位分离所述金属衬底来分离单个电路衬底的工序。
在本发明第九方面的混合集成电路装置的制造方法中，其特征在于，通过在形成有所述槽的部位折弯所述金属衬底，将所述金属衬底分离为单个电路衬底。
在本发明第十方面的混合集成电路装置的制造方法中，其特征在于，包括下述工序：通过将没有驱动力的圆切割器按压在所述金属衬底表面的与所述槽对应的位置，并使其旋转，来切除所述金属衬底的残留的厚度部分，分离单个电路衬底。
在本发明第十一方面的混合集成电路装置的制造方法中，其特征在于，通过使具有与所述槽的断面对应的形状的刀尖的截割锯高速旋转来形成所述槽。
在本发明第十二方面的混合集成电路装置的制造方法中，其特征在于，所述截割锯的刀尖平坦地形成。
附图说明
图1是本发明的混合集成电路装置的立体图(A)和剖面图(B)；
图2是本发明的混合集成电路装置的立体图(A)和剖面图(B)；
图3是说明本发明的混合集成电路装置制造方法的流程图；
图4是说明本发明的混合集成电路装置制造方法的平面图(A)、立体图(B)和放大图(C)；
图5是说明本发明的混合集成电路装置制造方法的平面图(A)、立体图(B)和放大图(C)；
图6是说明本发明的混合集成电路装置制造方法的立体图(A)和剖面图(B)；
图7是说明本发明的混合集成电路装置制造方法的剖面图；
图8是说明本发明的混合集成电路装置制造方法的剖面图；
图9是说明本发明的混合集成电路装置制造方法的平面图；
图10是说明本发明的混合集成电路装置制造方法的立体图(A)和剖面图(B)；
图11是说明本发明的混合集成电路装置制造方法的剖面图；
图12是本发明的混合集成电路装置的立体图(A)和剖面图(B)；
图13是本发明的混合集成电路装置的立体图(A)和剖面图(B)；
图14是说明本发明的混合集成电路装置制造方法的流程图；
图15是说明本发明的混合集成电路装置制造方法的平面图(A)、立体图(B)和放大图(C)；
图16是说明本发明的混合集成电路装置制造方法的平面图(A)、立体图(B)和放大图(C)；
图17是说明本发明的混合集成电路装置制造方法的立体图(A)和剖面图(B)；
图18是说明本发明的混合集成电路装置制造方法的剖面图；
图19是说明本发明的混合集成电路装置制造方法的剖面图；
图20是说明本发明的混合集成电路装置制造方法的平面图；
图21是说明本发明的混合集成电路装置制造方法的剖面图；
图22是说明本发明的混合集成电路装置制造方法的立体图(A)和剖面图(B)；
图23是说明本发明的混合集成电路装置制造方法的剖面图；
图24是现有的混合集成电路装置的立体图(A)和剖面图(B)；
图25是说明现有的混合集成电路装置制造方法的平面图(A)和剖面图(B)；
图26是说明现有的混合集成电路装置制造方法的平面图(A)和剖面图(B)；
图27是说明现有的混合集成电路装置的制造方法的平面图。
具体实施方式
说明混合集成电路装置1的第一实施方式
参照图1说明由绝缘树脂密封的混合集成电路装置的结构。图1(A)是混合集成电路装置1的立体图，图1(B)是图1(A)的X-X线的剖面图。
参照图1(A)及图1(B)，说明混合集成电路装置1的结构。同图显示的混合集成电路装置1是树脂密封混合集成电路装置1形成的混合集成电路装置。
绝缘性树脂16有密封电路衬底10的表面上设置的电路元件13等成为的混合集成电路的工作。作为绝缘性树脂16的种类可以采用通过注入模密封热可塑性树脂和传递模密封热硬性树脂等。
参照图1(B)，电路衬底10的侧面有垂直部10A和倾斜部10B。具体的，电路衬底10的表面和垂直部10A形成的角度是直角。而后，电路衬底10的反面和倾斜部10B形成的角度是钝角。而后，如同图露出电路衬底10的反面进行树脂密封时，倾斜部10B作为绝缘性树脂16绕入的形式，倾斜部10B和绝缘性树脂16之间产生锚固效应。
参照图2，在本发明的混合集成电路装置1中，说明电路衬底10上形成的混合集成电路的结构等。图2(A)是混合集成电路装置1的立体图，图2(B)是沿图2(A)的X-X线的剖面图。
参照图2(A)及图2(B)，混合集成电路装置1具有如下结构。即，由金属构成的电路衬底10、在电路衬底10的表面形成的绝缘层11、在绝缘层11上形成的导电图案12和在导电图案12上的规定位置安装的电路元件13等构成混合集成电路装置1。各构成要素在以下详细说明。
作为电路衬底10的材料，采用铝和铜等金属。另外，作为电路衬底10的材料也可采用合金。在此，采用铝构成的电路衬底10，其两面进行了防蚀处理。电路衬底10的侧面由自上面垂直延伸的垂直部10A和自垂直部10A至下方延伸且向电路衬底10的内侧倾斜的倾斜部10B形成。电路衬底10的侧面形成倾斜部10B的理由在于其制造方法。即，电路衬底10通过切分大版的金属衬底来制造。具体地，首先由金属衬底的反面形成V型的槽，而后自表面除去形成槽的部位的残留的厚度部分。该V型槽的部分就形成倾斜部10B。另外，关于形成电路衬底10的具体的制造方法，在说明混合集成电路装置的制造方法的实施形态中后述。
绝缘层11在电路衬底10的表面上形成，具有绝缘导电图案12和电路衬底的功能。另外，为了将由电路元件13产生的热积极地传送到电路衬底10上，在绝缘层11上高填充氧化铝。
导电图案12设置在绝缘层11的表面，由铜等金属形成。在此，在电路衬底10的表面整个面形成导电图案12。具体的，在电路衬底10的周端起2mm以内的周端附近也形成导电图案12。这样，一直到电路衬底10的周端附近的表面可形成导电图案12的理由，在于分割电路衬底10的方法。关于分割电路衬底10的详细的方法后述。在本发明中，通过切断金属衬底，自大版的金属衬底分割单个的电路衬底10。在现有的例中，因为是通过冲切机分割电路衬底，所以在电路衬底10的周端附近必须有边缘，本发明中，可排除此边缘，可在电路衬底10的表面整个区域全部形成导电图案12。
电路元件13介由焊锡等钎料安装在导电图案12规定的位置。作为电路元件13，可以全部采用无源元件、有源元件或电路装置等。另外，安装功率系统元件时，在固装于导电图案上的散热片上安装该元件。在本发明中，电路元件13可以配置在电路衬底10的任意位置。即，在电路衬底10的周端附近也可以配置电路元件13。具体的，可在电路衬底10的周端起2mm以内的电路衬底10的表面配置电路元件。
散热片13A安装在导电图案12的规定位置，而后在其上面安装功率系统元件，功率系统元件和导电图案12由金属细线15电连接。在此，散热片13A可以配置在电路衬底10的任意位置。具体的，散热片13A也可以配置在电路衬底10的周端起2mm以内的周端附近。如上所述，可以在直至电路衬底10的周端附近的表面配置散热片13A的理由，在于分割电路衬底10的方法。
关于分割电路衬底10的方法的细节后述，在本发明中，通过切断金属衬底，自大版的金属衬底分割单个的电路衬底10。在现有例中，因为采用冲切机分割电路衬底，所以在电路衬底10的周端附近必须有边缘。更进一步的，由于安装有功率系统元件的散热片13在电路元件13中具有最高高度，所以不能配置在电路衬底10的周边部。本发明中，可排除该边缘，在电路衬底10的表面的任何位置都可以配置散热片13A。对无源元件和有源元件等其它电路元件13也可以同样说。
导线14固装在由导电图案12构成的底座上，有和外部进行输入、输出的功能。另外，功率系统元件等由正面安装，通过金属细线15和导电图案12电连接。并且，在导电图案12中，在不进行电连接的位置，可由树脂等形成外敷层。
根据如上所述的混合集成电路装置10的结构，可以取得如下所示的效果。
第一，因为直至电路衬底10的端部附近可以形成导电图案12，所以在形成和现有例相同的电路时，可以减小混合集成电路装置整体的大小。
第二，因为直至电路衬底10的端部附近可以配置电路元件13，所以可以提高设计电气电路的自由度。并且，因为可以提高图案的密度，所以形成和现有例相同的电路时，可以减小混合集成电路装置整体的大小。
第三，因为电路衬底10倾斜部10B和绝缘性树脂16之间产生锚固效应，所以可以防止电路衬底10由绝缘绝缘性树脂16脱离。
第四，电路衬底10的反面和侧面连续的部分形成钝角，没有成为带有圆角的形状。而后，在用金属模露出电路衬底的反面由绝缘性树脂16进行密封的工序中，可以防止绝缘性树脂16侵入金属模和电路衬底10的间隙。由此，可以防止绝缘性树脂16附着在电路衬底10的反面。
说明混合集成电路装置的制造方法的第二实施方式。
下面，说明混合集成电路装置的制造方法的第二实施方式。
参照图3～图10说明混合集成电路装置的制造方法。首先，参照图3的流程图说明本实施方式的整体工序。本实施方式中，采用如下的工序制造混合集成电路装置。即，混合集成电路装置由以下工序制造：通过分割大版的金属衬底而切分为中版的金属衬底的工序、在中版的金属衬底的表面上形成多个混合集成电路的导电图案的工序、在中版的金属衬底的未设置绝缘层的面上形成格子状槽的工序、在导电图案上安装电路元件的装片工序、进行引线焊接的工序和通过切除金属衬底的槽的残留厚度部分及绝缘层分离单个电路衬底的工序等。另外，分割的电路衬底10由绝缘性树脂密封。以下说明其各工序。
第一工序：参照图4
本工序是通过分割大版的金属衬底10A形成中版的金属衬底10B的工序。
首先，参照图4(A)，准备大版的金属衬底10A，例如，大版的衬底10A的大小是约为1m的正方形。在此，金属衬底10A是两面进行了抗蚀处理的铝衬底。而且，在金属衬底10A的表面设有绝缘层。另外，绝缘层的表面上形成有作为导电图案的铜箔。
其次，参照图4(B)，采用截割锯31沿切割线D1分割金属衬底10A。在此，通过使多个金属衬底10A重叠，可同时分割多个金属衬底10A。截割锯31一边高速旋转，一边沿切割线D1分割金属衬底10A。作为分割的方法，在此，是通过沿切割线D1将具有正方形形状的大版的金属衬底10A分割为8块，而形成细长的中版的金属衬底10B。在此，中版的金属衬底10B的形状成为长边长度为短边长度的两倍。
参照图4(C)就截割锯31的刀尖的形状等进行说明。图4(C)是截割锯31的刀尖31A附近的放大图。刀尖31A的端部平坦地形成，嵌入有金刚石。通过使有如此刀尖的截割锯高速旋转，可以沿着切割线将金属衬底10A分割。
采用该工序制造的中版的金属衬底10B进行腐蚀蚀刻部分地除去铜箔，形成导电图案。形成的导电图案的个数虽然根据金属衬底10B的大小和混合集成电路的大小而不同，但在一张金属衬底10B上可以形成数十个到数百个的混合集成电路的导电图案。
第二工序：参照图5及图6
本工序是在中版金属衬底10B的不设置绝缘层的面上形成格子状槽20的工序。图5A是前工序分割的中版的金属衬底10B的平面图。图5B是显示用V截割锯35在金属衬底10A上形成槽的状态的立体图。图5(C)是刀尖35A的放大图。
参照图5(A)及图5(B)，高速旋转V截割锯35沿切割线D2在金属衬底上形成槽。切割线D2设成格子状。而且，切割线D2与在绝缘层11上形成的单个的导电图案的分界线对应。
参照图5(C)说明V截割锯35的形状。V截割锯35上，设有多个具有如同图所示的形状的刀尖35A。在此，刀尖35A的形状与在金属衬底10A上设置的槽的形状对应。在此，有V型的断面的槽在金属衬底的反面(未设绝缘层11的面)形成。因此，刀尖35A的形状也为V型。刀尖35A上埋入有金刚石。
其次，参照图6(A)及图6(B)说明形成有槽20的金属衬底10B的形状。图6A是采用截割锯31形成槽的金属衬底10B的立体图，图6(B)是金属衬底10B的剖面图。
参照图6(A)，在金属衬底10B的没有设置绝缘层11的面上，格子状形成槽20。本实施形态中，因为使用具有V型形状的刀尖35A的截割锯35形成槽，所以槽20形成V型的断面。另外，槽20的中心线与绝缘层11上形成的单个的导电图案12的分界线相对应。
参照图6(B)说明槽20的形状等。在此，槽20形成V型的断面。而且，槽20的深度比金属衬底10B的厚度浅。从而，本工序中金属衬底10B不分割为单个的电路衬底10。即，单个电路衬底10，由槽20的部分对应的金属衬底10B的残留的厚度部分连接。因此，在作为单个电路衬底10分割前，金属衬底10B可作为一张片状衬底处理。另外，在本工序中，在发生飞边时，进行高压洗涤，除去飞边。
第三工序：参照图7～图9
本工序是在导电图案12上安装电路元件13，并进行电路元件13和导电图案12的电连接的工序。
参照图7说明在导电图案12上安装电路元件13的装片的工序。图7是显示在导电图案12上安装有电路元件13的状态的剖面图。电路元件13介由焊锡等钎料安装在导电图案12的规定位置。如前所述，在电路衬底10的周端附近也形成有导电图案12。因此，电路元件13也可安装在电路衬底10的周端附近。另外，上面安装有功率系统元件的散热片13A和其它的电路元件比较，是具有高度的电路元件。由此，使用压力机的现有的混合集成电路装置的制造方法中，在电路元件13的周端附近不能配置散热片13A。后述的本发明中，使用圆切割器一个个地分割电路衬底10。因此，可将散热片13A等具有高度的电路元件13配置在电路元件13的周端附近。
参照图8说明电路元件13和导电图案12进行电连接的引线焊接的工序。图8是显示使用金属细线15将电路元件13和导电图案12电连接的状态的剖面图。在此，就一张电路衬底10B上形成的数十到数百个混合集成电路，一并进行引线焊接。
参照图9具体地说明在金属衬底10B上形成的混合集成电路。图9是在金属衬底10B上形成的混合集成电路17的一部分的平面图，实际上形成更多个混合集成电路17。另外，将金属衬底10B分割成单个的电路衬底10的切割线D3由虚线显示在同图上。由同图可知，形成单个的混合集成电路的导电图案12和切割线D2极其接近。由此可知，金属衬底10B的表面上整面形成导电图案12。更加的，可知在混合集成电路的周边部配置有散热片13A等电路元件13。
上述的说明中，在具有细长形状的衬底10B的表面统一形成混合集成电路。在此，在进行装片和引线焊接的制造装置具有限制时，也可由本工序前面的工序将金属衬底10B分割为所需尺寸。例如，当由本工序前面的工序将金属衬底10B分割为二时，金属衬底成为正方形的形状。
第四工序：参照图10
本工序是通过切除金属衬底10B的槽的残留厚度部分及绝缘层11将金属衬底10B分割为单个的电路衬底10的工序。图10(A)是显示用圆切割器41将金属衬底10B分割为单个的电路衬底10的状态的立体图。图10(B)是图10(A)的剖面图。在此，虽未图示，但在图10(A)中，在绝缘层11上形成有多个的混合集成电路。
参照图10(A)用圆切割器41沿切割线D3压切金属衬底10B。由此，金属衬底10B被分割为单个电路衬底10。圆切割器41压切金属衬底10B的设有绝缘层11的面上与槽20的中心线对应的部分。在此，槽20具有V型的断面。从而，切割器41切除槽20最深形成的部分的、金属衬底10B的残留的厚度部分和绝缘层11。
参照图10(B)详细地说明圆切割器41。圆切割器41具有园板状的形状，其周端形成锐角。圆切割器41的中心部固定在支撑部42上，并可以自由旋转。上述的截割锯利用驱动力高速旋转并切断金属衬底10B。在此，圆切割器41没有驱动力。即，把圆切割器41的局部压到金属衬底10B上，沿切割线D3移动，来使圆切割器41旋转。原理上说，和切分比萨的工具相同。
下面说明圆切割器41的大小。设在形成槽20的位置，金属衬底10B的残留的厚度和绝缘层11的厚度相加的长度是d。设在电路元件13中最高的元件的由顶部到绝缘层11的表面的长度是h1。此时，圆切割器41的半径设定为比d1和h1相加的长度长。通过这样设定，可以可靠地自金属衬底10B分割电路衬底10。与此同时，支撑圆切割器41的支撑部42的下端与电路元件13接触，可以防止电路元件13的损坏。
其次，参照图10(B)详细说明利用圆切割器41进行金属衬底10B的分割的情况。如上述，本发明中，散热片13A等具有高度的电路元件可以配置在电路衬底10的周边部。由此，如同图所示，在散热片13A的位置有时会接近切割线D3。这种情况下，设定支撑部42的位置使支撑部42不接触散热片13A。
即，在电路元件13中具有最大高度的元件的，由顶部到绝缘层11的表面的距离为h1时，设定从支撑部42的下端到绝缘层11的表面的长度h2比h1长。例如，本实施例中，由散热片13A上安装的功率系统元件导出的金属细线15的顶部是混合集成电路中最高的部分。此时支撑部42的下端设定在比金属细线15的顶部高的位置。这样，设定支撑部42的下端的位置可以防止金属细线15断线。
第五工序：参照图11
参照图11，说明由绝缘性树脂16密封电路衬底10的工序。图11是用金属模50由绝缘性树脂16密封电路衬底10的工序的剖面图。
首先，将电路衬底10放置在下金属模50B。其次，由浇口53注入绝缘性树脂16。作为进行密封的手法，可以采用使用热硬性树脂的传递模，或使用热硬性树脂的注入模。而后，对应由浇口53注入的绝缘层树脂16的量，模腔内部的气体通过排气孔54放出到外部。
如上述所述，在电路衬底10的侧面部设有倾斜部10B。从而，通过由绝缘性树脂进行密封，在绝缘部10B附近绕入绝缘性树脂16。由此，绝缘性树脂16和倾斜部10B之间产生锚固效应，从而强化了绝缘性树脂16和电路衬底10的结合。另外，电路衬底10的反面和倾斜部10B连续的部分的剖面形状形成钝角，不成为带圆形的形状。从而，可以防止由浇口53注入的绝缘性树脂16侵入下金属模50B和电路衬底10的反面。
通过上述的工序，采用树脂进行密封的电路衬底10经过导线截割工序等完成成品。
根据本实施形态，可以取得如下所述的效果。
第一，因为用高速旋转的截割锯31分割大版的金属衬底，所以和现有用剪切的衬底的分割方法比较，飞边的发生非常少。因此，在制造工序的中间阶段等中，可以防止飞边使混合集成电路短路而产生不良品。
第二，因为使用截割锯31同时分割重叠的多张大版的金属衬底10A，所以可以提高工作效率。
第三，即使截割锯31磨损时，截割锯31的更换是比较简单的工作，可以很快地进行。从而，与现有剪切的刀的更换比较，可以提高工作的效率。
第四，在金属衬底10B的单个电路衬底10的分界线对应的部分形成槽。由此，在输送金属衬底10B时，即使金属衬底10B整体产生挠曲时，槽20的部分也会优先的折弯。因此，可以防止单个电路衬底10的平坦性的损坏。
第五，一张金属衬底10B上可组装数十到数百个混合集成电路。因此，腐蚀蚀刻的工序、装片的工序及引线焊接的工序可一块进行。由此，可以提高生产性。
第六，在将金属衬底10B分割为单个电路衬底10的工序中，通过将没有驱动力的圆切割器41压在金属衬底10B上使其旋转来分割金属衬底10B。因此，因为圆切割器41切除槽20的残留的厚度部分和绝缘层11，所以完全不产生切屑。由此，在制造工序中可以防止混合集成电路短路。
第七，通过将圆切割器41压在对应于槽20的部分，进行金属衬底10B的分割。从而，可以防止树脂层11上产生裂缝使装置的耐压性降低。另外，可以确保衬底10B的平坦性。
第八，即使园切割器41磨损了，由于圆切割器41的更换是比较简单的工作，可在短时间内进行。由此，可以提高生产率。
第九，本发明中，使用截割锯31和圆切割器41切断金属衬底，由此分离单个的电路衬底。如现有的例子所述，使用压力机进行电路衬底的分离时，根据制造的电路衬底的大小，要准备不同的刀具。本发明中，即使制造有大小不同的电路衬底的混合集成电路装置时，也可以仅变更切割线来对应。
第十，本发明中，在一张金属衬底10B上矩阵状组入多个混合集成电路。而且因为各混合集成电路之间极其接近，所以金属衬底10B的几乎整个面成为电路衬底10。而后，可以减少材料的废弃损失。
说明混合集成电路装置的第三实施方式
参照图12说明由绝缘性树脂密封的混合集成电路装置的结构。图12(A)是混合集成电路装置1的立体图，图12(B)是在图12(A)的X-X线的剖面图。
参照图12(A)及图12(B)说明混合集成电路装置1的结构。同图显示的混合集成电路装置1是树脂密封混合集成电路装置1的混合集成电路装置。
绝缘性树脂16有密封在电路衬底10的表面设置的电路元件13等成为的混合集成电路的工作。作为绝缘性树脂16的种类可以采用通过注入模密封热可塑性树脂和传递模密封热硬性树脂等。
参照图12(B)，电路衬底10的侧面有垂直部10A和倾斜部10B。具体的，电路衬底10的反面和倾斜部10B形成的角度是钝角。从而，如同图露出电路衬底10的反面，进行树脂密封的时，倾斜部10B上绕入绝缘性树脂16，倾斜部10B和绝缘性树脂16之间产生锚固效应。另外，在此由电路衬底10上顺序的侧面也有倾斜部10B形成。
参照图13，在本发明的混合集成电路装置1中，说明电路衬底10上形成的混合集成电路的结构等。图13(A)是混合集成电路装置1的立体图，图13(B)是在图13(A)的X-X线的剖面图。
参照图13(A)及图13(B)，混合集成电路装置1具有如下结构。即，由金属构成的电路衬底10、电路衬底10的表面形成的绝缘层11、绝缘层11上形成的导电图案12、导电图案12的规定位置安装的电路元件13等。以下详细说明各结构要素。
采用铝和铜等金属作为电路衬底10的材料。另外，采用合金作为电路衬底10的材料也可以。在此，采用由铝构成的电路衬底，其两面进行了抗蚀处理。电路衬底10的侧面由自上面及下面倾斜延伸的倾斜部10B和与倾斜部10B连续的垂直部10A形成。电路衬底10的侧面形成倾斜部10B的理由在于其制造方法。即，电路衬底10通过切分大版的金属衬底来制造。具体的是，首先，由金属衬底的表面及反面形成V型的槽，其后由表面除去形成槽的位置的残留的厚度部分。此V型槽的部分形成倾斜部10B。形成电路衬底10的具体的制造方法在说明混合集成电路装置的制造方法的实施形态中后述。
绝缘层11在电路衬底10的表面形成，有绝缘导电图案12和电路衬底的作用。另外，为了使电路元件13发出的热积极地传递电路衬底10上，绝缘层11高填充氧化铝。
由铜等的金属形成的导电图案12设在绝缘层11的表面上。在此，导电图案12整面形成在电路衬底10的表面上。具体的，导电图案12也形成在电路衬底10的周端起2mm以内的周端部附近。这样，直至电路衬底10的周端部附近的表面均可以形成导电图案12，其理由在于分割电路衬底10的方法。关于分割电路衬底10的方法的细节后述，在本发明中，通过切断金属衬底，由大版的金属衬底分割单个电路衬底10。在现有例子中，因为采用压力机分割电路衬底，所以电路衬底10的周端部附近必须有边缘，本发明中，作为可排除该边缘，可以在电路衬底10的表面整个区域形成导电图案12。
电路元件13介由焊锡等钎料安装在导电图案12的规定位置。作为电路元件13可以全部采用无源元件、有源元件或电路装置等。另外，安装功率系统元件时，该元件安装在固装于导电图案上的散热片上。在本发明中，电路元件13可以配置在电路衬底10的任意部位。即，在电路衬底10的周端部附近也可以配置电路元件13。具体的，在自电路衬底10的周端部起2mm以内的电路衬底10的表面可配置电路元件。
散热片13A安装在导电图案12的规定位置。在其上面安装功率系统元件，功率系统元件和导电图案12由金属细线15电连接。在此，散热片13A可以配置在电路衬底10的任意位置。具体的，散热片13A也可以配置在电路衬底10的周端起2mm以内的周端部附近。这样，直至电路衬底10的周端部附近的表面均可以配置散热片13A，其理由在于分割电路衬底10的方法。
关于分割电路衬底10的方法的细节后述，本发明中，通过切断金属衬底，自大版的金属衬底分割单个电路衬底10。现有例子中，因为采用压力机分割电路衬底，所以电路衬底10的周端部附近必须有边缘。另外，安装有功率系统元件的散热片13在电路元件13的中具有最大高度，所以不能配置在电路衬底10的周边部。本发明中，可排除该边缘，电路衬底10的表面的任何位置都可以配置散热片13A。无源元件和有源元件等其它的电路元件13也同样。
导线14固装在导电图案12构成的底座上，具有和外部进行输入、输出的作用。另外，功率系统元件等面朝上安装，通过金属细线15和导电图案12电连接。另外，在导电图案中，不进行电连接的位置可实施树脂等构成的外敷层。
通过如上所述混合集成电路装置10的结构，可以取得如下显示的效果。
第一，因为直到电路衬底10的端部附近均可以形成导电图案12，所以在形成和现有例相同的电路时，可以减小混合集成电路装置整体的大小。
第二，因为直到电路衬底10的端部附近可以形成电路元件13，所以可以提高设计电器电路的自由度。另外，因为可以提高图案的密度，所以形成和现有例相同的电路时，混合集成电路装置整体的大小可以减小。
第三，因为电路衬底10倾斜部10B和绝缘性树脂16之间产生锚固效应，所以可以防止电路衬底10由绝缘性树脂16脱离。
第四，电路衬底10的反面和侧面连续的部分形成钝角，没有成为带有圆角的形状。因此，在用金属模露出电路衬底的反面由绝缘性树脂16进行密封的工序中，可以防止绝缘性树脂16侵入金属模和电路衬底10的间隙。由此，可以防止绝缘性树脂16附着在电路衬底10的反面。
说明混合集成电路装置的制造方法的第四实施方式。
参照图14～图23说明由第三实施形态说明的混合集成电路装置的制造方法。本发明的混合集成电路装置的制造方法包括：准备在表面上形成有绝缘层11的金属衬底10A的工序；在绝缘层11的表面上形成多个导电图案12的工序；在金属衬底10B的表面及反面格子状形成槽20的工序；在导电图案20上组入混合集成电路的工序；通过在形成有槽20的位置分离金属衬底10B，分离单个电路衬底10的工序。
参照图14的流程说明本实施形态的全部的工序。本实施形态中，通过如下的工序制造混合集成电路装置。即，混合集成电路装置由以下工序制造：通过分割大版的金属衬底10A而切分成中版的金属衬底10B的工序；在中版的金属衬底10B的表面上形成多个混合集成电路的导电图案12的工序；在中版的金属衬底10B的表面及反面格子状形成第一槽20A及第二槽20B的工序；在导电图案12上安装电路元件13的装片工序；进行引线焊接的工序；通过在形成槽20的部位分割金属衬底10B来分离单个电路衬底的工序等。更加的，分割的电路衬底10由绝缘性树脂密封。以下说明其各工序。
第一工序：参照图15
本工序是通过分割大版的金属衬底10A形成中版的金属衬底10B的工序。
首先，参照图15(A)，准备大版的金属衬底10A，例如，大版的衬底10A的大小是约为1m的正方形。在此，金属衬底10A是两面进行了抗蚀处理的铝衬底。另外，在金属衬底10A的表面设有绝缘层。更加的，绝缘层的表面上形成有作为导电图案的铜箔。
其次，参照图15(B)，采用截割锯31沿切割线D1分割金属衬底10A。在此，通过重叠多个金属衬底10A同时分割多张金属衬底10A。截割锯31一边高速旋转，一边沿切割线D1分割金属衬底10A。作为分割的方法，在此，通过沿切割线D1将具有正方形形状的大版的金属衬底10A按8份分割，形成细长的中版金属衬底10B。在此，中版金属衬底10B的形状为长边长度是短边长度两倍的长方形。
参照图15(C)就截割锯31的刀尖形状进行说明。图15(C)是截割锯31刀尖31A附近的放大图。刀尖31A的端部平坦地形成，嵌入有金刚石。通过使有如此刀尖的截割锯高速旋转，可以沿着切割线D1将金属衬底10A分割。
采用该工序制造的中版金属衬底10B通过进行腐蚀蚀刻局部地除去铜箔，形成导电图案。形成的导电图案的个数根据金属衬底10B的大小和混合集成电路的大小而不同，但在一张金属衬底10B上可以形成设有数十个到数百个混合集成电路的导电图案。
第二工序：参照图16及图17
本工序是在中版金属衬底10B的表面及反面格子状形成第一槽20A及第二槽20B的工序。图16(A)是前工序分割出的中版金属衬底10B的平面图。图16(B)是显示用V截割锯35在金属衬底10A上形成槽的状态的立体图。图16(C)是刀尖35A的放大图。
参照图16(A)及图16(B)，高速旋转V截割锯35，沿切割线D2在金属衬底的表面及反面格子状形成第一槽20A及第二槽20B。切割线D2设成格子状。切割线D2与在绝缘层11上形成的构成单个电路的导电图案的分界线对应。
参照图16(C)说明V截割锯35的形状。V截割锯35上，设有多个具有如同图所示的形状的刀尖35A。在此，刀尖35A的形状与在金属衬底10A上设置的槽的形状对应。在此，在金属衬底的两面形成具有V型断面的槽。从而，刀尖35A的形状也为V型。刀尖35A上埋入有金刚石。
更加的，V截割锯35的刀尖35A的前端形成有平坦部35B。即，刀尖35A不尖锐地形成，其前端平坦地形成。因此，通过V截割锯35高速旋转形成的第一槽20A及第二槽20B也形成与平坦部35B对应的形状。
下面叙述如上所述在刀尖35A的前端设置平坦部35B的优点。通过使刀尖35平坦地形成，可减少V截割锯35的磨损，因此可以更高效率地形成槽20。具体的，特别是在于形成树脂层11的面上形成第一槽20时，因为树脂层11非常硬，所以刀尖35A的前端形成锐利的刀尖时，由于大的应力作用在锐利的前端部，前端部会早期磨损。由此，通过在刀尖35A形成平坦部35B，使刀尖35A的前端部缓慢而均匀地磨损，可以防止刀尖35A的早期磨损。因为可防止V截割锯35的切削加工性能的降低，所以可以防止在形成树脂层11的面形成第一槽20A时树脂层11上产生裂纹。
其次，参照图17(A)及图17(B)说明形成由槽20的金属衬底10B的形状。图17(A)是通过截割锯31形成槽的金属衬底10B的立体图，图17(B)是金属衬底10B的剖面图。
参照图17(A)，金属衬底10B的表面及反面格子状形成有第一槽20A及第二槽20B。在此，第一槽20A和第二槽20B的平面的位置正确的对应着。本实施形态中因为使用有V型形状的刀尖35A的V截割锯35形成槽，所以槽20形成V型断面。另外，槽20的中心线与绝缘层11上形成的构成单个电路的导电图案12的分界线相对应。在此，在形成树脂层11的面上形成第一槽20A，在其相反的面形成第二槽20B。
参照图17B说明槽20的形状等。在此，槽20大致形成V型断面。第一槽20A及第二槽20B的深度比金属衬底10B的厚度的一半浅。从而，本工序中金属衬底10B不分割为单个电路衬底10。即，单个电路衬底10由与槽20的部分对应的金属衬底10B的残留的厚度部分连接。从而，在作为单个电路衬底10分割前，金属衬底10B可以作为一张片状衬底处理。另外，在本工序中，在产生飞边时进行高压清洗以除去飞边。
第三工序：参照图18～图20
本工序是在导电图案12上安装电路元件13，并且进行电路元件13和导电图案12的电连接的工程。
参照图18说明在导电图案12上安装电路元件13的装片工序。图18是在导电图案12上安装了电路元件13的状态的剖面图。电路元件13介由焊锡等钎料安装在导电图案12的规定位置。如所述的，在电路衬底10的周端附近也形成有导电图案12。因此，电路元件13也可安装在电路衬底10的周端附近。另外，上面安装有功率系统元件的散热片13A和其它的电路元件比较，是具有高度的电路元件。由此，在使用压力机的现有混合集成电路装置的制造方法中，在电路元件13的周端附近不能配置散热片13A。后述的本发明中，使用圆切割器将电路衬底10一个个分割。从而，可将散热片13A等具有高度的电路元件13配置在电路元件13的周端附近。
参照图19说明进行电路元件13和导电图案12的电连接的引线焊接工序。图19是显示使用金属细线15、电连接电路元件13和导电图案12的状态的剖面图。在此，就一张电路衬底10B上形成的数十到数百个的混合集成电路，一并进行引线焊接。
参照图20具体的说明在金属衬底10B上形成的混合集成电路。图20是在金属衬底10B上形成的混合集成电路17的一部分的平面图，实际上形成更多个混合集成电路17。另外，将金属衬底10B分割为单个电路衬底10的切割线D3由虚线显示在同图上。如同图清楚的，形成单个混合集成电路的导电图案12和切割线D2极其接近。由此可知，金属衬底10B的表面整面形成导电图案12。另外可知，在混合集成电路的周边部配置有散热片13A等电路元件13。
上述的说明中，在具有细长形状的衬底10B的表面一概形成混合集成电路。在此，进行装片和引线焊接的制造装置具有制约时，由本工序的前工序将金属衬底10B分割为希望的尺寸也可以。例如，由本工序前面的工序二分割金属衬底10B，金属衬底成为正方形的形状。
第四工序：参照图21及图22
本工序是通过由槽20形成的位置分割金属衬底10B来分离单个电路衬底10的工序。图21是通过折弯金属衬底10B来分割为电路衬底10的方法的剖面图。另外，图22(A)是显示用圆切割器41将金属衬底10B分割为单个电路衬底10的状态的立体图。图22(B)是图22(A)的剖面图。在此，虽没有图示，但图22(A)中，绝缘层11上形成有多个混合集成电路。
参照图21，说明通过折弯金属衬底10B分割为单个电路衬底10的方法。该方法中，在第一槽20A及第二槽20B形成的位置折弯，来局部地折弯金属衬底10B。第一槽20A及第二槽20B形成的位置仅由没有形成槽20的厚度部分连接，所以通过在该位置折弯，可由该连接部分容易地进行分离。另外，金属衬底10B的局部折弯由反面进行，以不破坏金属衬底10B的表面形成的电路。
其次，参照图22说明采用圆切割器41进行金属衬底10B分割的方法。参照图22(A)，用圆切割器41沿切割线D3压切金属衬底10B。由此金属衬底10B被分割为单个电路衬底10。圆切割器41压切金属衬底10B的没有形成槽20的厚度部分中、槽20的中心线对应的部分。
参照图22(B)就圆切割器41进行详细说明。圆切割器41具有园板状的形状，其周端部形成锐角。圆切割器41的中心部固定在支撑部42上并可以自由旋转。前述截割锯利用驱动力高速旋转切断金属衬底10B。在此，圆切割器41没有驱动力。即，一边将圆切割器41的一部分压在金属衬底10B上，一边使其沿切割线D3移动，来使切割器41旋转。原理上和切分比萨的工具相同。
其次，参照图22(B)，详细说明采用圆切割器41进行金属衬底10B的分割。如上述，本发明中，可以将散热片13A等具有高度的电路元件13配置在电路衬底10的周边部。由此，如同图显示，有时散热片13A的位置会接近切割线D3。即使在这种情况下，也如下设定支持部42的位置，使支持部42不接触散热片13A。
第五工序：参照图23
参照图23说明由绝缘性树脂16密封电路衬底10的工序。图23是用金属模50由绝缘性树脂16密封电路衬底10的工序的剖面图。
首先，将电路衬底10放置在下金属模50B。其次，由浇口53注入绝缘性树脂16。作为进行密封的手法，可采用用热硬性树脂的传递模或用热硬性树脂的注入模。对应于由浇口53注入的绝缘层树脂16的量的模腔内部的气体介由排气孔54放出。
如上所述，在电路衬底10的侧面部设有倾斜部10B。从而，通过由绝缘性树脂密封，在绝缘部10B附近绕入绝缘性树脂16。由此，绝缘性树脂16和倾斜部10B之间产生锚固效应，从而强化了绝缘性树脂16和电路衬底10的结合。另外，电路衬底10的反面和倾斜部10B连续的部分的断面形状形成钝角，不成为带圆形的形状。从而，可以防止由浇口53注入的绝缘性树脂16侵入下金属模50B和电路衬底10的反面。
通过上述工序，采用树脂进行密封的电路衬底10经过导线切断工序等作为成品完成。上述的说明中，是在大版的金属衬底10B的表面形成多个电气电路后，分割为单个电路衬底10，也可变更该工艺规程。具体的是，首先，在金属衬底的表面组入电器电路之前，形成设有2～8个并列的电路衬底的细长的金属衬底。而后，在细长的金属衬底上构成多个电气电路后，分割单个电路衬底。在此，作为分割电路衬底的方法，可以采用如上所述折弯的方法和利用圆切割器41的方法。
根据本实施形态，可以取得以下所示的效果。
第一，因为在金属衬底10B上形成第一槽20A及第二槽20B的V截割锯35的刀尖35A上设置有平坦部35B，所以可以减少刀尖35A的磨损。由此，可以防止V截割锯35的切削加工性能过早的降低。另外，可以防止在设有树脂层11的金属衬底10B的面上形成第一槽20A时，在树脂层11上产生裂纹。
第二，因为金属衬底10B的表面及反面格子状形成第一槽20A及第二槽20B，所以可以容易地在形成槽的位置分割电路衬底10。该各电路衬底10的分割，考虑采用折弯分割和采用圆切割器41分割的方法，任何方法都可以容易地进行分割。
本发明中，可以取得以下所示的效果。
第一，因为用高速旋转的截割锯31分割大版的金属衬底，所以与现有的用剪切进行的衬底的分割方法比较，飞边的发生非常少。从而，在制造工序的阶段等中可以防止由飞边使混合集成电路短路的不良品发生。
第二，即使截割锯31磨损时，截割锯31的更换是比较简单的工作，可以较快的进行。从而，与现有的剪切刀的更换比较，可以提高工作的效率。
第三，一张金属衬底10B上可组入数十～数百个混合集成电路。从而，可一并进行腐蚀蚀刻的工序、装片的工序及引线焊接的工序。由此，可以提高生产性。
第四，在将金属衬底10B分割为单个电路衬底10的工序中，通过将没有驱动力的圆切割器41压在金属衬底10B上使其旋转来分割金属衬底10B。从而，圆切割器41因为切除槽20的残留的厚度部分和绝缘层11，所以完全不产生切削屑。由此，可以防止在制造工序中混合集成电路短路的情况。
第五，通过将圆切割器41压在对应槽20的部分，进行金属衬底10B的分割。从而，可以防止在树脂层11产生裂缝，防止电路衬底的耐压性降低。更加的，可以确保衬底10B的平坦性。
第六，即使圆切割器41磨损时，圆切割器41的更换是比较简单的工作，可以较快的进行。由此，可以提高工作的效率。
第七，本发明中，使用截割锯31和圆切割器41切断金属衬底，分离单个电路衬底。如现有的例子，使用压力机进行电路衬底的分离时，要根据制造的电路衬底的大小准备不同的刀具。本发明中，即使制造具有大小不同的电路衬底的混合集成电路装置时，也可以仅变更切割线来对应。
第八，本发明中，在一张金属衬底10B上矩阵状组入多个混合集成电路。因为各混合集成电路之间极其接近，所以金属衬底10B的大致整个面形成电路衬底。而后，可以减少材料的废弃。
第九，在金属衬底10B上形成第一槽20A及第二槽20B的V截割锯35的刀尖35A上设置有平坦部35B，可以减少刀尖35A的磨损。由此，可以防止早期的V截割锯35的切削加工性能低下。更加的，即使在设有树脂层11的金属衬底10B的面上形成第一槽20A时，也可以防止树脂层11上产生裂纹。
第十，因为金属衬底10B的表面及反面格子状形成第一槽20A及第二槽20B，所以可以容易地在形成槽的位置分割电路衬底10。该各电路衬底10的分割考虑采用折弯分割和采用圆切割器41的分割这两种方法，两者都可以容易地进行分割。

Claims (13)

1、一种混合集成电路装置的制造方法，其特征在于，包括：准备在表面上形成有绝缘层的金属衬底的工序；在所述绝缘层的表面形成多个导电图案的工序；使用高速旋转的截割锯在所述金属衬底的反面形成格子状槽的工序；在所述导电图案上组装混合集成电路的工序；通过将没有驱动力的圆切割器压接在所述金属衬底的表面的与所述槽对应的位置并使其旋转，切除所述金属衬底的残留的厚度部分和所述绝缘层，并分离单个电路衬底的工序。
2、如权利要求1所述的混合集成电路装置的制造方法，其特征在于，所述槽具有V型的断面。
3、如权利要求1所述的混合集成电路装置的制造方法，其特征在于，所述槽的深度比所述金属衬底的厚度浅。
4、如权利要求1所述的混合集成电路装置的制造方法，其特征在于，所述金属衬底由以铝或铜为主体的材料形成。
5、如权利要求1所述的混合集成电路装置的制造方法，其特征在于，所述金属衬底是两面进行过抗蚀处理的铝衬底。
6、如权利要求1所述的混合集成电路装置的制造方法，其特征在于，所述绝缘层是填充了氧化铝的树脂。
7、如权利要求1所述的混合集成电路装置的制造方法，其特征在于，包括覆盖所述电路衬底的外周端部而形成绝缘性树脂的工序。
8、一种混合集成电路装置的制造方法，其特征在于，包括：准备表面上形成有绝缘层的金属衬底的工序；在所述绝缘层的表面上形成多个导电图案的工序；使用高速旋转的截割锯在所述金属衬底的表面及反面形成格子状槽的工序；在所述导电图案上组装混合集成电路的工序；通过在形成所述槽的部位分离所述金属衬底来分离单个电路衬底的工序。
9、如权利要求8所述的混合集成电路装置的制造方法，其特征在于，通过在形成有所述槽的部位折弯所述金属衬底，将所述金属衬底分离为单个的所述电路衬底。
10、如权利要求8所述的混合集成电路装置的制造方法，其特征在于，包括下述工序：通过将没有驱动力的圆切割器按压在所述金属衬底表面的与所述槽对应的位置，并使其旋转，来切除所述金属衬底的残留的厚度部分，分离单个电路衬底。
11、如权利要求8所述的混合集成电路装置的制造方法，其特征在于，所述截割锯的刀尖平坦地形成。
12、如权利要求8所述的混合集成电路装置的制造方法，其特征在于，所述槽具有V型的截面形状。
13、如权利要求8所述的混合集成电路装置的制造方法，其特征在于，包括覆盖所述电路衬底的外周端部而形成绝缘性树脂的工序。
CN 03123268 2002-04-24 2003-04-24 混合集成电路装置的制造方法 Expired - Fee Related CN100521167C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002121750 2002-04-24
JP121750/02 2002-04-24
JP121750/2002 2002-04-24
JP2002253987A JP2004006585A (ja) 2002-04-24 2002-08-30 混成集積回路装置の製造方法
JP253987/2002 2002-08-30
JP253987/02 2002-08-30

Publications (2)

Publication Number Publication Date
CN1453857A CN1453857A (zh) 2003-11-05
CN100521167C true CN100521167C (zh) 2009-07-29

Family

ID=29218001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 03123268 Expired - Fee Related CN100521167C (zh) 2002-04-24 2003-04-24 混合集成电路装置的制造方法

Country Status (3)

Country Link
EP (1) EP1359612A3 (zh)
JP (1) JP2004006585A (zh)
CN (1) CN100521167C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347267A (zh) * 2013-07-23 2015-02-11 株式会社村田制作所 电子部件的制造方法以及基板型端子的制造方法
CN110366318A (zh) * 2019-07-16 2019-10-22 深圳市星河电路股份有限公司 一种减小v-cut线到导线间距的加工工艺

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100447981C (zh) * 2006-06-17 2008-12-31 铜陵三佳科技股份有限公司 表面贴装类集成电路产品的分离方法及其模具
US8598775B2 (en) 2006-12-26 2013-12-03 Seoul Opto Device Co., Ltd. Light emitting device
JP5108496B2 (ja) * 2007-12-26 2012-12-26 三洋電機株式会社 回路基板およびその製造方法、回路装置およびその製造方法
JP2011096865A (ja) * 2009-10-30 2011-05-12 Sharp Corp 基板部材、モジュール、電気機器、およびモジュールの製造方法
CN102036491A (zh) * 2010-12-09 2011-04-27 北大方正集团有限公司 电路板成型的方法和电路板
DE102011018295B4 (de) 2011-04-20 2021-06-24 Austriamicrosystems Ag Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
CN109686701B (zh) * 2018-12-27 2024-05-10 广东晶科电子股份有限公司 一种可粒式分离的陶瓷基板及其分离方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100995A (ja) * 1987-10-14 1989-04-19 Denki Kagaku Kogyo Kk 金属ベース回路基板の多量製造方法
JPH01289188A (ja) * 1988-05-16 1989-11-21 Sanyo Electric Co Ltd 低熱抵抗回路基板の製造方法
JPH02237094A (ja) * 1989-03-09 1990-09-19 Sanyo Electric Co Ltd 混成集積回路の製造方法
JPH06103790B2 (ja) * 1989-06-16 1994-12-14 富士電機株式会社 アルミニウム絶縁板の製造方法
DE4035792C1 (en) * 1990-11-10 1992-04-23 Loehr & Herrmann Gmbh, 7531 Neuhausen, De Printed circuit board panel de-edging device - has two saw-blades mounted in bearingblockings which can be positionally adjusted
JPH0679689A (ja) * 1992-09-03 1994-03-22 Fujitsu Ltd プリント基板分割機
DE9303098U1 (zh) * 1993-03-03 1993-07-08 Siemens Ag, 8000 Muenchen, De
JPH09162507A (ja) * 1995-12-08 1997-06-20 Nippon Seiki Co Ltd 金属ベースプリント基板
TW382736B (en) * 1996-04-18 2000-02-21 Eastern Kk Circuit board for a semiconductor device and method of making the same
US5834084A (en) * 1996-06-25 1998-11-10 Seagate Technology, Inc. Disc drive flex assembly having a low particulating circuit board
JPH1022630A (ja) * 1996-06-28 1998-01-23 Nippon Seiki Co Ltd 金属ベースプリント基板の分割方法
US6259157B1 (en) * 1998-03-11 2001-07-10 Sanyo Electric Co., Ltd. Hybrid integrated circuit device, and method of manufacturing thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347267A (zh) * 2013-07-23 2015-02-11 株式会社村田制作所 电子部件的制造方法以及基板型端子的制造方法
CN104347267B (zh) * 2013-07-23 2017-06-27 株式会社村田制作所 电子部件的制造方法以及基板型端子的制造方法
CN110366318A (zh) * 2019-07-16 2019-10-22 深圳市星河电路股份有限公司 一种减小v-cut线到导线间距的加工工艺
CN110366318B (zh) * 2019-07-16 2021-05-11 深圳市星河电路股份有限公司 一种减小v-cut线到导线间距的加工工艺

Also Published As

Publication number Publication date
JP2004006585A (ja) 2004-01-08
EP1359612A2 (en) 2003-11-05
CN1453857A (zh) 2003-11-05
EP1359612A3 (en) 2006-04-19

Similar Documents

Publication Publication Date Title
CN100438719C (zh) 混合集成电路装置及其制造方法
US7008825B1 (en) Leadframe strip having enhanced testability
KR100809818B1 (ko) 반도체 장치의 제조 방법
CN100521167C (zh) 混合集成电路装置的制造方法
CN100461353C (zh) 混合集成电路装置的制造方法
CN102057485A (zh) 基于薄片的半导体封装
CN1937269B (zh) 表面安装型led基板
CN102171815B (zh) 半导体封装件及其制造方法
JP3896029B2 (ja) 混成集積回路装置の製造方法
US7250352B2 (en) Methods for manufacturing a hybrid integrated circuit device
CN102194762A (zh) 半导体器件及其制造方法
CN100555609C (zh) 混合集成电路装置及其制造方法
JP4606447B2 (ja) 中板の金属基板の製造方法。
JP4039881B2 (ja) 混成集積回路装置の製造方法
JP3650970B2 (ja) 半導体装置の製造方法
JP4850216B2 (ja) 混成集積回路装置の製造方法
JP4153956B2 (ja) 樹脂封止成形品のゲートブレイク方法およびそれに用いるゲートブレイク装置
JP2005123606A (ja) 混成集積回路装置およびその製造方法
JPH08191125A (ja) 半導体のタイバー切断方法
JP2006041137A (ja) リードフレームおよび半導体装置ならびにその半導体装置の製造方法
CN101866895A (zh) 芯片结构及其形成方法
KR20050023159A (ko) 집적 회로 패키지 유닛의 제조 방법
JPH10294409A (ja) 半導体装置のリードフレームと半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20140424