JP5108496B2 - 回路基板およびその製造方法、回路装置およびその製造方法 - Google Patents

回路基板およびその製造方法、回路装置およびその製造方法 Download PDF

Info

Publication number
JP5108496B2
JP5108496B2 JP2007334237A JP2007334237A JP5108496B2 JP 5108496 B2 JP5108496 B2 JP 5108496B2 JP 2007334237 A JP2007334237 A JP 2007334237A JP 2007334237 A JP2007334237 A JP 2007334237A JP 5108496 B2 JP5108496 B2 JP 5108496B2
Authority
JP
Japan
Prior art keywords
groove
substrate
conductive pattern
circuit board
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007334237A
Other languages
English (en)
Other versions
JP2009158687A (ja
Inventor
充 野口
貞道 高草木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007334237A priority Critical patent/JP5108496B2/ja
Priority to KR1020080129755A priority patent/KR101077416B1/ko
Priority to US12/342,363 priority patent/US7964957B2/en
Priority to CN2008101852906A priority patent/CN101471316B/zh
Priority to CN2010102434030A priority patent/CN101945536B/zh
Publication of JP2009158687A publication Critical patent/JP2009158687A/ja
Application granted granted Critical
Publication of JP5108496B2 publication Critical patent/JP5108496B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Description

本発明は、回路基板およびその製造方法、回路装置およびその製造方法に関する。特に本発明は、上面に複数の回路素子が実装される回路基板およびその製造方法、回路装置およびその製造方法に関する。
回路基板上に実装された回路素子から成る回路装置を形成する場合、一枚の大型の基板の上面に多数個のユニットを構成する導電パターンを構成して、導電パターンに回路素子を接続した後に、各ユニットを分離する方法が従来から採用されている（下記特許文献１参照）。
図１０を参照して、従来の回路基板およびその製造方法を説明する。図１０（Ａ）、図１０（Ｂ）および図１０（Ｃ）は各工程を示す断面図である。
図１０（Ａ）を参照して、先ず、基板１００の上面に多数個のユニット１０６を構成する導電パターン１０４を形成し、各ユニット１０６の境界に第１溝１０８および第２溝１１０を設ける。
基板１００の平面的な大きさは多数個のユニット１０６が形成される程度であり、例えば厚みが１．５ｍｍ程度のアルミニウムから成る基板が採用される。この様な基板１０００の上面は、フィラーが混入された樹脂材料から成る絶縁層１０２により被覆される。
絶縁層１０２の上面には、厚みが数十μｍ程度の導電箔をエッチングすることにより所定形状にパターニングされた導電パターン１０４が形成されている。ここで、ユニット１０６とは、１つの回路装置を構成する単位要素のことであり、各ユニット１０６毎に同一の形状の導電パターン１０４が形成されている。ここでは図示されていないが、基板１００には、マトリックス状に多数個のユニット１０６が配置される。
第１溝１０８は、各ユニット１０６の境界に沿って基板１００の上面から形成された溝であり、Ｖ字型の断面形状を有する。基板１００には、マトリックス状にユニット１０６が形成されているので、各ユニット１０６の間に設けられる第１溝１０８は格子状に形成される。ここで、基板１００の厚みが１．５ｍｍの場合、第１溝１０８の深さは０．６ｍｍ程度に形成されている。
第２溝１１０は、第１溝１０８が形成される箇所に対応して、基板１００の下面に設けられている。第２溝１１０の幅および深さは、第１溝１０８と同様に形成されている。
上記した第１溝１０８および第２溝１１０は、高速で回転するカットソーを用いて、基板１００を部分的に切削することにより形成される。
図１０（Ｂ）を参照して、次に、各ユニット１０６の導電パターン１０４に回路素子１１２を電気的に接続する。ここで、回路素子１１２としては、トランジスタまたはＩＣ等の半導体素子や、チップ抵抗やチップコンデンサ等のチップ素子が示されている。ＩＣ等の半導体素子は、金属細線を経由して導電パターン１０４と接続される。
図１０（Ｃ）を参照して、次に、第１溝１０８および第２溝１１０が設けられた箇所にて基板１００を分割して、各ユニット１０６に分離する。第１溝１０８および第２溝１１０が設けられた領域では、基板１００の厚みが局所的に薄くなっているので、この領域にて基板１００は容易に分離できる。基板１００の分離方法としては、両溝が設けられた箇所にて基板１００を曲折して分離する方法、この箇所にて基板１００をダイシングする方法等がある。
上記した分離の工程が終了した後は、導電パターン１０４から成るパッドにリードを固着し、封止樹脂やケース材を用いて回路素子１１２および基板１００を封止して、回路装置が完成する。
上記した方法により回路装置を製造することにより、多数個の回路装置を効率的に製造することが可能となる。
次に、図１１（Ａ）を参照して、上記製造方法により製造された基板１００および回路装置の構成を説明する。先ず、上記した溝を形成する製造方法により製造される基板１００の側面は傾斜面を含む形状と成っている。具体的には、基板１００の側面は、上面から連続して傾斜する第１側面１１８と、下面から連続して傾斜する第２側面１２０とから構成されている。ここでは、第１側面１１８と第２側面の大きさは等しい。また、基板１００の周辺部には導電パターン１０４をランド状に形成したパッド１１６が設けられており、このパッド１１６にはリード１１４が固着されている。
また、基板１００を分離する方法としては幾つかの他の方法が提案されている。例えば、特許文献２を参照すると、金属基板２を区切るとともに金属基体１を貫通する溝３を設けることにより、各金属基板２の金属基体１からの分離が容易となる事項が開示されている。
更に、特許文献３にはプリント基板分割機が開示されている。特に、この文献の図１等を参照すると、回転自在に備えられた回転刃３１、３２を使用して、プリント基板４を分割することが開示されている。
また、特許文献４を参照すると、金属ベースプリント基板の分割方法が開示されている。特に、この文献の図１に示された工程図を参照すると、先ず、上面が絶縁層３により被覆された金属ベース板２の分離部位ａにＶカット溝６を設けている。そして、Ｖカット溝６の上方の絶縁層３をレーザーにより除去した後に、Ｖカット溝６が設けられた箇所にて応力を加えることで金属ベース板２を分離している。
特開２００３−３１８３３４号公報 特開平７−１４２８６１号公報 特開平６−７９６８９号公報 特開平１０−２２６３０号公報
しかしながら、図１１（Ａ）に示した構成の基板１００では、高耐圧と小型化を両立させることが困難な問題があった。具体的には、上述したように第１側面１１８および第２側面１２０の大きさは同等程度であり、両者の幅Ｌ３０は０．３ｍｍ程度である。また、金属材料が露出する基板１００の端部とパッド１１６とは、耐圧を確保するためにある程度離間させる必要がある。例えば、両者が離間する距離Ｌ３１は０．５ｍｍ程度である。更に、第１側面１１８および第２側面１２０が外側に等しく傾斜して突出するので、その分基板１００の面積が大きくなり、装置全体の小型化が困難になる。
また、図１１（Ｂ）を参照して、基板１００に、互いに深さが等しい第１溝１０８を格子状に設けると、第１溝１０８同士が直角に交差する箇所に於いて、金属バリが発生してしまう恐れがあった。気体や液体を高圧で基板１００に吹き付けることにより、この金属バリをある程度除去することはできるが、全ての金属バリを除去することは困難である。そして、導電性の金属バリが基板１００に残存してしまうと、製品としての回路装置に金属バリが付着してしまい、ショートが起きる恐れがある。
本発明は上記した問題を鑑みてなされ、本発明の目的は、耐圧と小型化を両立させた回路基板およびその製造方法、回路装置およびその製造方法を提供することにある。
本発明の回路基板は、金属から成る金属基板と、前記金属基板の上面を被覆する絶縁層と、前記絶縁層の表面に形成された導電パターンとを備え、前記金属基板は、対向する第１側辺および第２側辺と、前記第１側辺および前記第２側辺と交差する方向で対向する第３側辺と第４側辺とを有し、前記金属基板の側面は、上面から連続して傾斜する第１側面と、下面から連続して傾斜する第２側面とを含み、前記第１側辺および前記第２側辺では、前記第１側面の幅が前記第２側面よりも短く、前記第３側辺および第４側辺では、前記第１側面の幅が前記第２側面よりも長いことを特徴とする。
本発明の回路装置は、上記回路基板に実装されて前記導電パターンに電気的に接続された回路素子と、を具備することを特徴とする。
本発明の回路基板の製造方法は、各ユニットを構成する導電パターンが上面に形成され、上面に前記各ユニットの境界に沿って互いに直交する第１溝および前記第１溝よりも浅い第２溝が設けられ、前記第１溝に対向する下面に浅い第３溝が設けられ、前記第２溝に対向する下面に前記第３溝よりも深い第４溝が設けられた、多面取りが可能な基板を用意する工程と、前記各溝が設けられた箇所にて前記基板を前記各ユニットに分離する工程と、を備えたことを特徴とする。

本発明の回路装置の製造方法は、各ユニットを構成する導電パターンが上面に形成され、上面に前記各ユニットの境界に沿って互いに直交する第１溝および前記第１溝よりも浅い第２溝が設けられ、前記第１溝に対向する下面に浅い第３溝が設けられ、前記第２溝に対向する下面に前記第３溝よりも深い第４溝が設けられた、多面取りが可能な基板を用意する工程と、前記各ユニットの前記導電パターンに回路素子を電気的に接続する工程と、前記各溝が設けられた箇所にて前記基板を前記各ユニットに分離する工程と、を備えたことを特徴とする。
本発明によれば、金属基板の側面を上面から連続して傾斜する第１側面と、下面から連続して傾斜する第２側面とから構成し、パッドが接近する側辺に於いて第１側面の幅を短くしている。この様に構成することで、金属材料が露出する金属基板の端面とパッドとを離間して耐圧を確保することができる。更には、導電パターンが配置可能な回路基板上面の有効面積が大きくなる。
更に、製法上では、基板の上面に直交する第１溝および第２溝を設ける際に、第２溝を第１溝よりも浅く形成している。このことにより、両者が交差する箇所にて金属バリが発生することが抑制される。
更に本発明では、基板の両面に分離用の溝を設けるが、深い第１溝の下方に浅い第３溝を設け、浅い第２溝の下方に深い第４溝を設けている。このことにより、深い溝が基板の同一箇所に設けられないので、これらの溝が形成された状態でも基板全体の機械的強度が一定以上に保たれている。従って、製造工程の途中段階に於ける基板の折れ曲がりが抑制される。
＜第１の実施の形態：回路基板および回路装置の構成＞
図１を参照して、本実施の形態の回路基板１０の構成を説明する。図１（Ａ）は回路基板１０を上方から見た斜視図であり、図１（Ｂ）は図１（Ａ）のＢ-Ｂ’線に於ける断面図であり、図１（Ｃ）は図１（Ａ）のＣ−Ｃ’線に於ける断面図である。
図１の各図を参照して、回路基板１０は金属基板１２と、金属基板１２の上面を被覆する絶縁層１４と、絶縁層１４の上面に形成された所定形状の導電パターン１６とを備えた構成となっている。
金属基板１２は、アルミニウムまたは銅等を主材料とする金属から成る基板であり、その平面的な大きさは、例えば縦×横＝１ｃｍ×２ｃｍ程度である。また、金属基板１２の厚みは、例えば１．５ｍｍ程度である。金属基板１２がアルミニウムから成る基板の場合は、金属基板１２の上面および下面は、陽極酸化により形成されたアルマイト膜により被覆されている。
絶縁層１４は、金属基板１２の上面の全域を覆うように形成されており、粒状のアルミナ等のフィラーが高充填された樹脂材料から成る。絶縁層１４の厚みは例えば５０μｍ程度である。
導電パターン１６は、絶縁層１４の上面に貼着された銅等の導電箔を所定形状にエッチングすることにより形成される。図１（Ａ）を参照すると、導電パターン１６は、回路素子が接続されるランドや、このランド同士を接続される配線を構成している。更に、パッド状に形成された導電パターン１６から成るパッド２６が、金属基板１２の右側の側辺（第１側辺１２Ａ）に沿って設けられている。このパッド２６には、入出力端子となるリードが固着される。この図では、第１側辺１２Ａのみに沿ってパッド２６が設けられているが、第１側辺１２Ａに対向する第２側辺１２Ｂに沿ってもパッド２６を設けても良い。
図１（Ａ）を参照して、金属基板１２は４つの側辺を有する四角形形状であり、具体的には、紙面上にて横方向に対向する第１側辺１２Ａおよび第２側辺１２Ｂと、紙面上にて縦方向に対向する第３側辺１２Ｃおよび第４側辺１２Ｄを備えている。第１側辺１２Ａおよび第２側辺１２Ｂは長手方向で対向しており、第３側辺１２Ｃと第４側辺１２Ｄとは短手方向で対向している。そして、第１側辺１２Ａおよび第２側辺１２Ｂと、第３側辺１２Ｃおよび第４側辺１２Ｄとでは、金属基板１２の側面の形状が異なる。
図１（Ｂ）を参照して、第１側辺１２Ａおよび第２側辺１２Ｂに於ける金属基板１２の側面の形状を説明する。この断面に於ける金属基板１２の側面は、外側に突出する傾斜面と成っている。具体的には、金属基板１２の側面は、上面から連続して外側に傾斜する第１側面２２と、下面から連続して外側に傾斜する第２側面２４とを含む。そして、第１側辺１２Ａおよび第２側辺１２Ｂに於いては、第１側面２２の幅は第２側面２４よりも狭く構成されている。具体的には、第１側面２２の幅Ｌ１が０．１ｍｍであるのに対して、第２側面２４の幅Ｌ２は０．４ｍｍ程度である。更に、第１側面２２の厚みＬ３は０．２ｍｍであり、第２側面２４の厚みは１．０ｍｍ程度である。
本形態では、上記のように第１側面２２を第２側面２４よりも小さくすることで、金属基板１２の大型化を抑制して、パッド２６と金属基板１２との間の耐圧が確保される。具体的には、金属基板１２の側面はアルミニウム等の金属材料が露出する面であるので、パッド２６を絶縁層１４の右端に配置すると、金属基板１２の側面とパッド２６とがショートしてしまう恐れがある。また、両者の耐圧を確保するために絶縁層１４の右端からパッド２６を離間させて内側に配置させると、回路基板１０の上面に於けるデッドスペースが増大して、装置の小型化が困難になる。
そこで本形態では、第１側面２２を第２側面２４よりも小さくすることで、第１側面２２の幅Ｌ１を狭くしている。このことにより、パッド２６等を配置可能な回路基板１０の上面の有効面積が大きくなり、絶縁層１４の端部からパッド２６を離間させることによる金属基板１２の面積の増大が抑制される。具体的には、絶縁層１４の右端とパッド２６とが離間する距離Ｌ６は、０．８ｍｍ程度以上とすると、十分な耐圧が確保される。
図１（Ｃ）を参照して、第３側辺１２Ｃおよび第４側辺１２Ｄ（図１（Ａ）参照）に関しては、第１側面２２と第２側面２４との大小関係は、第１側辺１２Ａおよび第２側辺１２Ｂと逆になる。即ち、第１側面２２の幅および厚さは、第２側面２４よりも大きく形成される。具体的には、第１側面の幅Ｌ８は０．４ｍｍ程度であり、高さＬ９は１．０ｍｍ程度である。更に、第２側面２４の幅Ｌ１１は０．１ｍｍ程度であり、高さＬ１０は０．２ｍｍ程度である。
図２を参照して、次に、上記した回路基板１０が適用された混成集積回路装置３０（回路装置）の構成を説明する。図２（Ａ）は混成集積回路装置３０を上方から見た斜視図であり、図２（Ｂ）は図２（Ａ）のＸ−Ｘ’線における断面図である。
図２（Ａ）および図２（Ｂ）を参照して、回路基板１０の上面および側面は全面的に封止樹脂２８により被覆されている。更に、回路基板１０上の導電パターン１６に電気的に接続された回路素子１８も封止樹脂２８により被覆される。封止樹脂２８は、粒状のアルミナ等のフィラーが混入された樹脂材料から成る。ここで、封止樹脂２８の樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂や、アクリル樹脂等の熱可塑性樹脂が採用される。ここでは、放熱性を向上させるために、金属基板１２の下面は封止樹脂２８により被覆されずに外部に露出している。しかしながら、耐圧性を向上させるために、金属基板１２の下面を封止樹脂２８により被覆しても良い。
本実施の形態では、金属基板１２の側面が、外側に突出する傾斜面である第１側面２２および第２側面２４とから構成されている。従って、傾斜面である第１側面２２および第２側面２４と封止樹脂２８との間にアンカー効果が発生して、封止樹脂２８と回路基板１０との剥離が抑制される利点がある。
回路基板１０の上面に形成されたパッド２６の上面には、半田等の導電性接着材を介してリード２０の一端が固着されており、リード２０の他端は封止樹脂２８から外部に露出している。上記したように、パッド２６は、絶縁層１４の端部（金属材料が露出する金属基板１２の側面）から十分に離間されているので、両者の耐圧は十分に確保されている。従って、リード２０から高電圧がパッド２６に印加されても、金属基板１２とパッド２６とのショートが防止される。
回路素子１８は、導電パターン１６の所定の箇所に、半田等の導電性接着材を介して実装される。回路素子１８としては、受動素子、能動素子または樹脂封止型パッケージ等を全般的に採用することができる。また、パワー系のトランジスタを実装する場合は、導電パターン上に固着されたヒートシンク上にその素子が実装される。また、ＩＣ等の半導体素子は、金属細線を経由して導電パターン１６に接続される。
更に、図２（Ｂ）を参照して、絶縁層１４を部分的に除去して開口部を設け、この開口部を経由して導電パターン１６と金属基板１２とを接続しても良い。このことで、金属基板１２を固定電位（例えば電源電位や接地電位）とすることができる。
上記した構成の混成集積回路装置３０には、様々な電気回路を内蔵させることができる。例えば、回路基板１０の上面に形成された回路素子１８および導電パターン１６により、インバーター回路、オーディオパワーアンプ等が構築される。
図３を参照して、他の形態の回路装置３１の構成を説明する。図３（Ａ）は回路装置３１を上方から見た斜視図であり、図３（Ｂ）は図３（Ａ）のＢ−Ｂ’線に於ける断面図であり、図３（Ｃ）は図３（Ａ）のＣ−Ｃ’線に於ける断面図である。
図３（Ａ）および図３（Ｂ）を参照して、回路装置３１の基本的な構成は上述した混成集積回路装置３０と共通しており、相違点は多数個の発光素子４０が金属基板３２の上面に配置されることにある。具体的には、回路装置３１は、アルミニウム等の金属から成る金属基板３２と、この金属基板３２の上面を被覆する絶縁層３６と、導電パターン３４と、導電パターン３４に電気的に接続された発光素子４０とを備えた構成と成っている。即ち、ここで説明する回路装置３１は、多数個の発光素子４０を備えることで照明器具として機能する。
図３（Ａ）を参照して、回路装置３１を構成する金属基板３２の平面的大きさなは、例えば縦×横＝０．５ｍｍ×２０ｃｍ程度の極めて細長い四角形形状を呈している。そして、金属基板３２は、短手方向で対向する第１側辺３２Ａおよび第２側辺３２Ｂと、長手方向で対向する第３側辺３２Ｃおよび第４側辺３２Ｄを備えている。
金属基板３２の上面は絶縁層３６により被覆されており、この絶縁層３６の上面に導電パターン３４が形成されている。図３（Ａ）を参照して、導電パターン３４は、金属基板３２の長手方向に沿って一列に配置され、両端に配置された導電パターン３４は、外部と接続されるパッドとして機能している。
金属基板３２の上面には、ＬＥＤである発光素子４０が実装されており、発光素子４０の上面に形成された電極は、金属細線４２を経由して導電パターン３４と接続されている。ここでは、金属基板３２の上面に実装された発光素子４０は、金属細線４２および導電パターン３４を経由して全てが直列に接続されても良い。
発光素子４０は、絶縁層３６を部分的に除去して設けた開口部３８の内部に配置され、発光素子４０は金属基板３２の上面に直に実装される。ここで、発光素子４０の実装に用いられる接合材４４の材料としては、半田等の熱伝導性に優れたものが採用される。
図３（Ｂ）を参照して、金属基板３２の第１側辺３２Ａの側面は、上面から連続して外側に傾斜する第１側面４６と、下面から連続して外側に傾斜する第２側面４８とから構成されている。そして、上記と同様に、第１側面４６の幅は第２側面４８よりも狭く形成されている。第１側面４６の幅を狭くすることにより、絶縁層３６の左端と導電パターン３４とを十分に離間させると共に、金属基板３２の平面的な大きさを抑制することができる。絶縁層３６の左端と導電パターン３４とが離間する距離Ｌ１２は、例えば０．８ｍｍ程度以上である。
尚、図示されていないが、図３（Ａ）に示す金属基板３２の第２側辺３２Ｂの構成も、第１側辺３２Ａと同様である。
図３（Ｃ）を参照して、長手方向の第３側辺３２Ｃおよび第４側辺３２Ｄでは、第１側面４６の方が、第２側面４８よりも大きく形成されている。
＜第２の実施の形態：回路基板および回路装置の製造方法＞
本実施の形態では、図４以降の図を参照して、回路基板および回路装置の製造方法を説明する。
図４を参照して、先ず、大型の基板５０の上面および下面にＶ型の断面形状を有する溝を形成する。図４（Ａ）を参照して、基板５０は多数個の回路基板が形成可能な大型のものであり、形成される回路基板の大きさに応じてダイシングラインが格子状に規定される。ここでは、紙面上にて横方向にダイシングラインＤ１が規定されており、縦方向にＤ２が規定されている。ここでは、基板５０としてアルミニウム等の金属から成る基板を採用するが、基板５０の材料としてはガラスエポキシ等の樹脂材料やセラミックが採用されても良い。
図４（Ｂ）を参照して、カットソー５２、５４を使用して上記したダイシングラインに沿ってダイシングを行うことにより、基板５０の上面および下面にＶ型の断面形状を有する溝を設ける。ここでは、高速で回転するカットソー５２、５４を使用して、基板５０の上面および下面に対して、ダイシングラインＤ１に沿って同時に溝を形成する。ダイシングラインＤ１に沿ったダイシングが終了した後は、ダイシングラインＤ２に沿ってダイシングを行う。この工程により、基板５０の上面および下面に格子状に溝が形成される。また、図４（Ｃ）を参照して、カットソー５２、５４の刃先５６は、形成される溝の形状に対応したＶ型の形状を呈している。
図５を参照して、上記工程により溝が形成された基板５０の形状を説明する。図５（Ａ）は先工程にて溝が形成された基板５０を示す斜視図であり、図５（Ｂ）は図５（Ａ）のＢ−Ｂ’線における断面図であり、図５（Ｃ）は図５（Ａ）のＣ−Ｃ’線における断面図である。
図５（Ａ）を参照して、基板５０の上面には、格子状に第１溝５８および第２溝６０が形成される。ここで、第２溝６０は第１溝５８よりも浅く形成される。基板５０の下面には、上面の第１溝５８および第２溝６０に対応した箇所に、第３溝６２および第４溝６４が形成される。ここで、第１溝５８に対応して設けられる第３溝６２は、第２溝６０に対応して設けられる第４溝よりも浅く形成される。
また、基板５０の上面にて第１溝５８および第２溝６０により囲まれる領域が１つのユニット６６であり、このユニット６６毎に同一形状の導電パターン（不図示）が形成されている。
図５（Ｂ）を参照して、各ユニット６６の境界には、上面から第２溝６０が形成され、下面からは第４溝６４が形成されている。ここで、第２溝６０は第４溝６４よりも浅く形成されている。具体的には、浅く形成される第２溝６０の幅Ｌ２０は０．２ｍｍ程度であり、深さＬ２１は０．２ｍｍ程度である。一方、基板５０の下面から形成される第４溝６４の幅Ｌ２４は０．８ｍｍ程度であり、深さＬ２３は１．０ｍｍ程度である。また、基板５０の厚み方向に対して両溝が形成されない部分の厚みＬ２２は０．４ｍｍ程度である。
図５（Ｃ）を参照して、ここでは、上面から形成される第１溝５８の方が下面から形成される第３溝６２よりも深く形成されている。ここで、第１溝５８の大きさは図５（Ｂ）に示した第４溝６４と同様であり、第３溝６２の大きさは図５（Ｂ）に示した第２溝６０と同様でよい。
図６を参照して、上記工程により各溝が形成された基板５０の構成を説明する。図６（Ａ）は基板５０を示す平面図であり、図６（Ｂ）は第１溝５８と第２溝６０とが交差する箇所を撮影した画像である。
図６（Ａ）を参照して、基板５０の上面に形成された各ユニット６６の境界に沿って、第１溝５８と第２溝６０とが格子状に形成されている。紙面上では、幅が０．８ｍｍ程度に広い第１溝５８が縦方向に形成され、幅が０．２ｍｍ程度に狭い第２溝が横方向に形成される。そして、各ユニット６６は紙面上にて横方向に細長い矩形であり、上方の側辺に沿って多数個のパッド２６が形成されている。即ち、本工程では、パッド２６が整列されるユニット６６の長手方向に沿って、幅が狭い第２溝６０を設けている。このことにより、幅が狭い第２溝６０が占有する面積が小さいので、ユニット６６の端部からパッド２６を離間させることができる。
図６（Ｂ）を参照して、本工程では、第１溝５８と第２溝６０との深さや幅が大きく異なるので、両者の交差する箇所にて金属バリが発生することが抑制される。また、両者が交差する箇所にて金属バリが発生したとしても、その量は従来例と比較すると極めて少ない。従って、導電性の金属バリに起因したショート等が抑制される。尚、図６（Ｂ）を参照して、第２溝６０の下方に形成される第４溝６４（図５（Ｂ）参照）と第１溝５８とが交差することにより、基板５０を貫通する孔部が形成される。
ここで、図５（Ｂ）および図５（Ｃ）を参照して、厚み方向に深く形成される第１溝５８および第４溝６４の深さを調整することにより、金属バリの発生を更に抑制することができる。具体的には、図５（Ｂ）に示す第４溝６４の深さＬ２３を、基板５０の厚みの半分以下程度（例えば０．７ｍｍ）とする。更に、図５（Ｃ）に示す第１溝５８の厚みも同様に０．７ｍｍ程度とする。この様にすることで、第１溝５８と第４溝６４とを加算した長さが基板５０の厚み（例えば１．５ｍｍ）よりも短くなるので、両者が交差する箇所にて図６（Ｂ）に示したような孔部が形成されない。結果的に、金属バリを低減させる効果が更に大きくなる。また、この様に第４溝６４の深さを調整することにより、溝が形成されない部分の残圧Ｌ２２（図５（Ｂ）参照）は例えば０．６ｍｍ程度となる。
図７を参照して、次に、基板５０の各ユニットに回路素子１８を配置して接続する。実装される回路素子１８としては、トランジスタやＩＣ等の能動素子や、チップ抵抗やチップコンデンサ等の受動素子が採用される。回路素子１８の実装には、導電性ペーストや半田等の導電性の固着材が使用される。また、半導体素子の上面に形成された電極と導電パターン１６とは、金属細線を経由して接続される。ここで、実装を行う本工程は各ユニット６６が連結された状態のまま行われているが、本工程の実装を行う前に基板５０を各ユニット６６に分離しても良い。このことにより、図１に示した構成の回路基板１０が構成される。
図８を参照して、次に、基板５０を各ユニット６６に分離する。各ユニット６６の分離は、ユニット６６同士の境界にて基板５０を曲折させることにより行う方法と、鋭利なカッターを使用した方法が考えられる。
図８（Ａ）を参照して、基板５０を曲折させることにより、個々のユニット６６を分割する方法を説明する。この方法では、紙面上にて左側の第２溝６０および第４溝６４が形成された箇所が支点と成るように、基板５０を部分的に折り曲げる。第２溝６０および第４溝６４が形成された箇所は、両溝が形成されていない厚み部分のみで連結されているので、この箇所で折り曲げることにより、この連結部分から容易に基板５０を分離することができる。また、基板５０の上面に形成された電気回路が破壊されないように、曲折を行う際には基板５０の側面を保持する。
図８（Ｂ）を参照して、丸カッター７０により、基板５０の分割を行う方法を説明する。先端が鋭利に形成された円盤状の丸カッター７０は、回転自在に支持部６８に備えられている。そして、第２溝６０に丸カッター７０を押し当てながら支持部６８を移動させることにより、第２溝６０と第４溝６４との間の基板５０の残りの厚み部分を除去している。
また、上記したユニット６６の分離は、図５（Ａ）に示す第１溝５８および第３溝６２が形成された箇所に於いても行われる。更に、各ユニット６６を分離する方法としては、上記した方法の他にも、レーザー照射、打ち抜き等が採用されても良い。
図９を参照して、次に、上記の工程により分離された金属基板１２を封止する。本工程では、上金型７４および下金型７６から成る金型７２を使用したトランスファーモールドにより回路素子１８および金属基板１２を封止する。
本工程では、先ず、金属基板１２の上面に形成されたパッド２６に半田を介してリード２０を固着した後に、金型７２のキャビティ７８に金属基板１２を収納させる。次に、不図示のゲートから液状の熱硬化性樹脂をキャビティ７８に注入することにより、回路素子１８と金属基板１２の上面および側面を封止する。ここで、封止樹脂２８による樹脂封止に替えて、ケース材を適用した封止構造が採用されても良い。
以上の工程により、図２に構成を示した混成集積回路装置３０が製造される。また、図３に示した回路装置３１の製造方法も上記と基本的には同様である。
本発明の回路基板を示す図であり、（Ａ）は斜視図であり、（Ｂ）および（Ｃ）は断面図である。 本発明の混成集積回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図である。 本発明の混成集積回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）および（Ｃ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）および（Ｃ）は斜視図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は斜視図であり、（Ｂ）および（Ｃ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は金属バリを示す画像である。 本発明の回路装置の製造方法を示す断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）および（Ｂ）は断面図である。 本発明の回路装置の製造方法を示す断面図である。 背景技術の回路装置の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。 （Ａ）は背景技術の回路装置を示す断面図であり、（Ｂ）は金属バリを示す画像である。
符号の説明
１０ 回路基板
１２ 金属基板
１２Ａ 第１側辺
１２Ｂ 第２側辺
１２Ｃ 第３側辺
１２Ｄ 第４側辺
１４ 絶縁層
１６ 導電パターン
１８ 回路素子
２０ リード
２２ 第１側面
２４ 第２側面
２６ パッド
２８ 封止樹脂
３０ 混成集積回路装置
３１ 回路装置
３２ 金属基板
３２Ａ 第１側辺
３２Ｂ 第２側辺
３２Ｃ 第３側辺
３２Ｄ 第４側辺
３４ 導電パターン
３６ 絶縁層
３８ 開口部
４０ 発光素子
４２ 金属細線
４４ 接合材
４６ 第１側面
４８ 第２側面
５０ 基板
５２ カットソー
５４ カットソー
５６ 刃先
５８ 第１溝
６０ 第２溝
６２ 第３溝
６４ 第４溝
６６ ユニット
６８ 支持部
７０ 丸カッター
７２ 金型
７４ 上金型
７６ 下金型
７８ キャビティ

Claims (9)

  1. 金属から成る金属基板と、前記金属基板の上面を被覆する絶縁層と、前記絶縁層の表面に形成された導電パターンとを備え、
    前記金属基板は、対向する第１側辺および第２側辺と、前記第１側辺および前記第２側辺と交差する方向で対向する第３側辺と第４側辺とを有し、
    前記金属基板の側面は、上面から連続して傾斜する第１側面と、下面から連続して傾斜する第２側面とを含み、
    前記第１側辺および前記第２側辺では、前記第１側面の幅が前記第２側面よりも短く、
    前記第３側辺および第４側辺では、前記第１側面の幅が前記第２側面よりも長いことを特徴とする回路基板。
  2. 前記導電パターンから成るパッドは、前記第１側辺または前記第２側辺に接近して設けられることを特徴とする請求項１に記載の回路基板。
  3. 請求項１または請求項２に記載された回路基板と、
    前記回路基板に実装されて前記導電パターンに電気的に接続された回路素子と、を具備することを特徴とする回路装置。
  4. 前記導電パターンから成るパッドに固着されるリードを備えることを特徴とする請求項３に記載の回路装置。
  5. 前記回路素子を封止すると共に、前記回路基板の少なくとも上面を被覆する封止樹脂を備えることを特徴とする請求項３または請求項４に記載の回路装置。
  6. 各ユニットを構成する導電パターンが上面に形成され、上面に前記各ユニットの境界に沿って互いに直交する第１溝および前記第１溝よりも浅い第２溝が設けられ、前記第１溝に対向する下面に浅い第３溝が設けられ、前記第２溝に対向する下面に前記第３溝よりも深い第４溝が設けられた、多面取りが可能な基板を用意する工程と、
    前記各溝が設けられた箇所にて前記基板を前記各ユニットに分離する工程と、
    を備えたことを特徴とする回路基板の製造方法。
  7. 前記導電パターンから成るパッドが前記ユニットの長手方向の側辺に沿って設けられ、
    前記ユニットの長手方向に沿って前記第２溝を設け、前記ユニットの短手方向に沿って前記第１溝を設けることを特徴とする請求項６に記載の回路基板の製造方法。
  8. 前記第１溝および前記第４溝の深さを、前記基板の厚さの半分以下とすることを特徴とする請求項６または請求項７に記載の回路基板の製造方法。
  9. 各ユニットを構成する導電パターンが上面に形成され、上面に前記各ユニットの境界に沿って互いに直交する第１溝および前記第１溝よりも浅い第２溝が設けられ、前記第１溝に対向する下面に浅い第３溝が設けられ、前記第２溝に対向する下面に前記第３溝よりも深い第４溝が設けられた、多面取りが可能な基板を用意する工程と、
    前記各ユニットの前記導電パターンに回路素子を電気的に接続する工程と、
    前記各溝が設けられた箇所にて前記基板を前記各ユニットに分離する工程と、
    を備えたことを特徴とする回路装置の製造方法。
JP2007334237A 2007-12-26 2007-12-26 回路基板およびその製造方法、回路装置およびその製造方法 Active JP5108496B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007334237A JP5108496B2 (ja) 2007-12-26 2007-12-26 回路基板およびその製造方法、回路装置およびその製造方法
KR1020080129755A KR101077416B1 (ko) 2007-12-26 2008-12-19 회로 기판 및 그 제조 방법, 회로 장치 및 그 제조 방법, 및 기판
US12/342,363 US7964957B2 (en) 2007-12-26 2008-12-23 Circuit substrate, circuit device and manufacturing process thereof
CN2008101852906A CN101471316B (zh) 2007-12-26 2008-12-24 电路基板及其制造方法、电路装置及其制造方法
CN2010102434030A CN101945536B (zh) 2007-12-26 2008-12-24 电路基板及其制造方法、电路装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007334237A JP5108496B2 (ja) 2007-12-26 2007-12-26 回路基板およびその製造方法、回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009158687A JP2009158687A (ja) 2009-07-16
JP5108496B2 true JP5108496B2 (ja) 2012-12-26

Family

ID=40797189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007334237A Active JP5108496B2 (ja) 2007-12-26 2007-12-26 回路基板およびその製造方法、回路装置およびその製造方法

Country Status (4)

Country Link
US (1) US7964957B2 (ja)
JP (1) JP5108496B2 (ja)
KR (1) KR101077416B1 (ja)
CN (2) CN101945536B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8471443B2 (en) 2009-11-09 2013-06-25 Lg Innotek Co., Ltd. Lighting device
US8829771B2 (en) 2009-11-09 2014-09-09 Lg Innotek Co., Ltd. Lighting device
US8975535B2 (en) 2009-12-24 2015-03-10 Kyocera Corporation Many-up wiring substrate, wiring substrate, and electronic device
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP5283195B2 (ja) * 2010-09-07 2013-09-04 シーシーエス株式会社 Ｌｅｄ配線基板及び光照射装置
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8487426B2 (en) * 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
DE102011018295B4 (de) 2011-04-20 2021-06-24 Austriamicrosystems Ag Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
JP6006474B2 (ja) * 2011-04-25 2016-10-12 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
DE102011056890A1 (de) 2011-12-22 2013-06-27 Osram Opto Semiconductors Gmbh Anschlussträger, optoelektronische Bauelementanordnung und Beleuchtungsvorrichtung
JP5888995B2 (ja) * 2012-01-16 2016-03-22 三菱電機株式会社 半導体装置およびその製造方法
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
JP2014053506A (ja) * 2012-09-07 2014-03-20 Toshiba Corp 半導体発光装置及び発光モジュール
CN103021891B (zh) * 2012-12-27 2017-04-26 中国电子科技集团公司第四十一研究所 一种混合集成电路金属化互联方法
JP2016529729A (ja) * 2013-08-28 2016-09-23 キュベイコン リミテッド 半導体ダイおよびパッケージジグソーサブマウント
JP6210818B2 (ja) * 2013-09-30 2017-10-11 三菱電機株式会社 半導体装置およびその製造方法
KR102198858B1 (ko) 2014-07-24 2021-01-05 삼성전자 주식회사 인터포저 기판을 갖는 반도체 패키지 적층 구조체
JP6419611B2 (ja) * 2015-03-12 2018-11-07 株式会社東芝 プリント基板
JP2017010984A (ja) * 2015-06-17 2017-01-12 日本電産サンキョー株式会社 回路基板
US10083888B2 (en) * 2015-11-19 2018-09-25 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP6589631B2 (ja) * 2015-12-25 2019-10-16 富士電機株式会社 半導体装置
WO2017183688A1 (ja) * 2016-04-22 2017-10-26 京セラ株式会社 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
US9991193B2 (en) 2016-06-15 2018-06-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package
CN107241857B (zh) 2017-06-27 2019-08-13 华为技术有限公司 一种印刷电路板和通信设备
CN110366318B (zh) * 2019-07-16 2021-05-11 深圳市星河电路股份有限公司 一种减小v-cut线到导线间距的加工工艺

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3820153A (en) * 1972-08-28 1974-06-25 Zyrotron Ind Inc Plurality of semiconductor elements mounted on common base
JPS5821195Y2 (ja) * 1980-01-23 1983-05-04 松下電器産業株式会社 シ−ト状アルミナ基板の分割用スリット構造
JPH0679689A (ja) 1992-09-03 1994-03-22 Fujitsu Ltd プリント基板分割機
US5294826A (en) * 1993-04-16 1994-03-15 Northern Telecom Limited Integrated circuit package and assembly thereof for thermal and EMI management
JP2923728B2 (ja) 1993-11-15 1999-07-26 富士通電装株式会社 金属ベース配線基板の製造方法
JPH09162507A (ja) * 1995-12-08 1997-06-20 Nippon Seiki Co Ltd 金属ベースプリント基板
JP2755252B2 (ja) * 1996-05-30 1998-05-20 日本電気株式会社 半導体装置用パッケージ及び半導体装置
JPH1022630A (ja) 1996-06-28 1998-01-23 Nippon Seiki Co Ltd 金属ベースプリント基板の分割方法
JP4039881B2 (ja) 2002-04-24 2008-01-30 三洋電機株式会社 混成集積回路装置の製造方法
JP2004006585A (ja) * 2002-04-24 2004-01-08 Sanyo Electric Co Ltd 混成集積回路装置の製造方法
JP3896029B2 (ja) * 2002-04-24 2007-03-22 三洋電機株式会社 混成集積回路装置の製造方法
US7232957B2 (en) * 2003-09-25 2007-06-19 Sanyo Electric Co., Ltd. Hybrid integrated circuit device and method of manufacturing the same
JP2005123606A (ja) * 2003-09-25 2005-05-12 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP2006100750A (ja) * 2004-09-30 2006-04-13 Sanyo Electric Co Ltd 回路装置およびその製造方法

Also Published As

Publication number Publication date
CN101471316B (zh) 2012-05-30
CN101945536A (zh) 2011-01-12
KR20090071406A (ko) 2009-07-01
CN101471316A (zh) 2009-07-01
US20090166895A1 (en) 2009-07-02
CN101945536B (zh) 2012-11-28
KR101077416B1 (ko) 2011-10-26
US7964957B2 (en) 2011-06-21
JP2009158687A (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
JP5108496B2 (ja) 回路基板およびその製造方法、回路装置およびその製造方法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US9842794B2 (en) Semiconductor package with integrated heatsink
JP4488733B2 (ja) 回路基板の製造方法および混成集積回路装置の製造方法。
JP2010232471A (ja) 半導体装置の製造方法および半導体装置
JP2010050286A (ja) 半導体装置
CN107546186B (zh) 衬底、包含衬底的半导体封装及其制造方法
KR100662686B1 (ko) 회로 장치 및 그 제조 방법
KR100637819B1 (ko) 혼성 집적 회로 장치 및 그 제조 방법
JP2007036013A (ja) 回路装置およびその製造方法
JP4614818B2 (ja) 半導体装置およびその製造方法
JP4413054B2 (ja) 混成集積回路装置の製造方法
CN109935556B (zh) 发光二极管封装结构、散热基板及散热基板的制造方法
JP4497304B2 (ja) 半導体装置及びその製造方法
JP2010278309A (ja) 回路基板の製造方法および回路装置の製造方法
JP2006156574A (ja) 回路装置およびその製造方法
JP4942452B2 (ja) 回路装置
JP2008034728A (ja) 回路装置およびその製造方法
JP2005064327A (ja) 高放熱型プラスチックパッケージ
JP3913622B2 (ja) 回路装置
JP2005123606A (ja) 混成集積回路装置およびその製造方法
JP2006339233A (ja) 回路装置およびその製造方法
JP2005032773A (ja) 実装後に分割される基板
JP2001230222A (ja) 半導体チップの製造方法
JP2004095936A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121005

R150 Certificate of patent or registration of utility model

Ref document number: 5108496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250