JP6006474B2 - 配線基板、多数個取り配線基板、およびその製造方法 - Google Patents
配線基板、多数個取り配線基板、およびその製造方法 Download PDFInfo
- Publication number
- JP6006474B2 JP6006474B2 JP2011096829A JP2011096829A JP6006474B2 JP 6006474 B2 JP6006474 B2 JP 6006474B2 JP 2011096829 A JP2011096829 A JP 2011096829A JP 2011096829 A JP2011096829 A JP 2011096829A JP 6006474 B2 JP6006474 B2 JP 6006474B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- substrate body
- metallized layer
- groove
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
- C04B41/0036—Laser treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09045—Locally raised area or protrusion of insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/0909—Preformed cutting or breaking line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09154—Bevelled, chamferred or tapered edge
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Structural Engineering (AREA)
- Organic Chemistry (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
しかし、刃物により形成される分割溝は、断面が鋭角のV字形状であるため、隣接する配線基板間に十分な溝幅がとれず、封止用のロウ材を加熱して溶融すると、隣接するロウ材同士が不用意に融着して個片化できなくなる場合がある。
更に、前記刃物による分割溝が鋭角のV字形断面であるため、該分割溝を形成した表面側を谷折りして個片化する際に、隣接する一対の配線基板部の表面に設けたメタライズ層ごとに被覆したメッキ膜または封止用のロウ材同士が擦れ合って、配線基板ごとのメッキ膜やロウ材が傷付く場合がある、という問題があった。
しかし、特許文献2の製造方法のように、2段階のレーザ照射により形成される断面ほぼY字形状の分割溝も、その開口部の両側に位置する面取りがあっても、個片化時における前記メッキ膜同士やロウ材同士の擦れによる傷付きや、該ロウ材同士の不用意な融着を確実に防ぐことができない、という問題があった。
即ち、本発明の配線基板(請求項1)は、セラミックからなり、平面視が矩形の表面および裏面と、該表面と裏面との間に位置し、且つ表面側に位置する溝入面および裏面側に位置する破断面よりなる四辺の側面とを備えた基板本体と、該基板本体の表面における四辺の側面に沿って形成され、平面視が矩形枠状のメタライズ層と、を含む配線基板であって、前記メタライズ層は、上記基板本体の側面側の傾斜面と、該基板本体における平面視で中央側の側面とを有し、前記傾斜面と基板本体の表面との傾斜角度は、前記中央側の側面と基板本体の表面との交叉角度よりも小さく、且つ該メタライズ層の表面には、メッキ膜が被覆されていると共に、上記基板本体の側面ごとにおける溝入面と上記メタライズ層との間に、上記基板本体のセラミックが露出してなる水平面が位置している、ことを特徴とする。
また、前記配線基板の基板本体、および後述する多数個取り配線基板の基板本体は、複数のセラミック層を一体に積層したものである。
更に、前記溝入面は、垂直状の破断面と前記水平面との間において傾斜している。その傾斜角度は、垂直線に対し45度超(鈍角の半分)か、約45度である。
また、前記メタライズ層は、W、Mo、Cu、Agなどが主成分の導体層で、該導体層の表面には、例えば、Niメッキ膜およびAuメッキ膜が被覆される。
更に、前記ロウ材は、例えば、Ag−Cu合金、あるいはAu−Sn合金からなり、前記メタライズ層の上に蓋板や金具を取り付けるために用いられ、該メタライズ層に被覆された上記メッキ膜の上に配設される。
また、前記セラミックが露出した水平面は、前記基板本体の表面および裏面とほぼ平行となる比較的平坦な面である。
加えて、前記基板本体の表面で且つメタライズ層の内側には、該表面に開口するキャビティが位置しており、該キャビティの底面には、例えば、水晶振動子などの電子部品が追って実装される。
これによれば、基板本体の表面側と共に裏面側にも、該裏面に開口するキャビティの周囲にメタライズ層が形成されると共に、各側面における厚み方向の中間に位置する破断面を挟んだ表面側および裏面側の各溝入面と、表面側および裏面側の各メタライズ層との間にそれぞれ前記水平面が位置している。従って、追って基板本体の表面および裏面の双方に開口する複数のキャビティごとを封止する際に、金属製蓋板や金具を確実にそれぞれ密着させて接合することができる。
これによれば、切欠部の内壁面に形成され、且つ外部との導通に用いる導体層が、平面視における溝入面の最奥側にまで達していても、該導体層と前記メタライズ層との間には、前記セラミックが露出した水平面が位置している。そのため、上記導体層とメタライズ層の表面に被覆したメッキ膜やロウ材との不用意な短絡を防止できるので、内部配線や実装すべき電子部品の動作を確実に保証できる。
尚、前記配線基板の側面に形成する切欠部およびその内壁面に形成する導体層は、側面の水平方向における中間、あるいは隣接する一対の側面間の角部に位置している。該導体層の平面視の断面は、半円形状または4分の1円弧形状である。
また、本発明には、前記メタライズ層の表面に被覆された前記メッキ膜の上には、ロウ材層が配置されている、配線基板(請求項4)も含まれる。
尚、前記分割溝の奥溝は、鈍角(90度超)の断面が望ましいが、90度や90度未満(約80度以上)でも良い。
これによれば、分割溝に沿って複数の配線基板に個片化した際に、各配線基板の側面における水平方向の中間や、隣接する一対の側面間の角部に、前記貫通孔が軸方向に沿って分割され且つ表面および裏面の厚み方向に沿った切欠部と、該切欠部の内壁面に形成され且つ前記筒形導体が軸方向に沿って分割された導体層とを有する複数の配線基板を提供できる。しかも、各配線基板の側面付近において、上記導体層と前記メタライズ層との不用意な短絡を防ぐことも可能となる。
尚、前記グリーンシートは、複数のグリーンシートの積層体である。
また、前記メタライズ層は、W、Mo、Cu、Agなどを主成分とする導電性ペーストであり、その焼成後における表面には、追ってNiメッキ膜およびAuメッキ膜などの電解金属メッキ膜が被覆され、その上には更にプリフォームされたロウ材が配設される。
これによれば、1回目のレーザ照射で断面が鋭角で且つ開口部の幅が狭い奥溝を形成した後、2回目のレーザ照射において焦点からずれている前記メタライズ層を優先的に除去し、且つ上記奥溝を鈍角にすることで、該奥溝と左右一対の各メタライズ層との間ごとに位置する一対の水平面を含む浅溝とからなる分割溝を、グリーンシートにおける所望の位置に格子状にして確実に形成することが可能となる。
加えて、本発明には、前記分割溝を形成する工程の後に、前記グリーンシートを焼成する工程と、前記メタライズ層の表面に金属メッキを施す工程とを有する、多数個取り配線基板の製造方法(請求項9)も含まれる。
図1は、本発明による一形態の配線基板1aを示す斜視図、図2は、図1中のX−X線およびx−x線の矢視に沿った部分垂直断面図である。
配線基板1aは、図1,図2に示すように、アルミナなどからなる複数のセラミック層(セラミック)Sを積層してなり、平面視が長方形(矩形)状の表面3および裏面4と、該表面3と裏面4との間に位置し且つ表面3側に位置する傾斜した溝入面7および裏面4側に位置する上記セラミックSの破断面6よりなる四辺の側面5とを備えた基板本体2と、該基板本体2の表面3における四辺の側面5側に沿って形成され、平面視が長方形(矩形)枠状のメタライズ層11とを含む。
上記基板本体2の表面3には、平面視が長方形の底面9とその四辺から立設する側壁10とからなる直方体状のキャビティ8が開口しており、上記底面9に設けた図示しない電極に、例えば、水晶振動子などの図示しない電子部品の電極をロウ付けなどで導通することにより、該電子部品をキャビティ8内に実装可能としている。
尚、前記セラミック層(セラミック)Sは、アルミナ以外の高温焼成セラミック、またはガラスーセラミックなどの低温焼成セラミックでも良い。
また、前記メタライズ層11は、前記セラミック層Sがアルミナなどの高温焼成セラミックの場合には、WまたはMoなどからなり、前記セラミック層Sがガラスーセラミックなどの低温焼成セラミックの場合には、CuまたはAgなどからなる。該メタライズ層11は、図2に示すように、断面がほぼ長方形で且つ側面5側に傾斜面12を有している。尚、図2中の一点鎖線部分sの部分拡大断面図で示すように、該メタライズ層11の表層側には、例えば、Niメッキ膜m1およびAuメッキ膜m2(メッキ膜)と、ロウ材層bm(例えば、Ag−Cu合金あるいはAu−Sn合金)とが順次被覆されている。
上記メタライズ層11の該傾斜面12と前記側面5の溝入面7との間には、前記セラミックSが露出した水平状の水平面13が、基板本体2の四周に沿って一定の幅で位置している。
従って、追って基板本体2の表面3に開口するキャビティ8を封止する際に、上記ロウ材層bmを介して、金属製蓋板や金具を確実に密着させて封止することが可能となる。
尚、配線基板1aの表面3、裏面4、およびキャビティ8の底面9は、平面視で正方形を呈する形態であっても良い。
配線基板1bは、図3,図4に示すように、前記同様のセラミック層Sからなり、平面視が正方形(矩形)状の表面3および裏面4と、該表面3と裏面4との間に位置し且つ表面3側に位置する傾斜した溝入面7および裏面4側に位置する上記セラミックSの破断面6よりなる四辺の側面5とを備えた基板本体2と、該基板本体2の表面3における四辺の側面5に沿って形成され、平面視が正方形(矩形)枠状のメタライズ層11とを備えている。基板本体2の表面3には、前記同様で且つ平面視が正方形状のキャビティ8が開口している。
また、基板本体2における隣接する一対の側面5,5間の角部には、表面3および裏面4の厚み方向に沿って断面が4分の1円弧形状の切欠部14が形成され、該切欠部14の破断面6側に開口する曲面状の内壁面には、断面が上記円弧形状と相似形の導体層15が形成されている。
更に、各側面5における水平方向の中間には、表面3および裏面4の厚み方向に沿って断面が半円形状の切欠部16が形成され、該切欠部16の破断面6側に開口する半円筒形状の内壁面には、導体層17が形成されている。但し、上記導体層15,17の上端部は、図3,図4に示すように、何れも隣接する水平面13には進入していない。
以上のような配線基板1bによれば、前記配線基板1aによる効果に加え、前記導体層15,17とメタライズ層11との間には、前記セラミックSが露出した水平面13が位置している。その結果、上記導体層15,17とメタライズ層11の表面に被覆した前記メッキ膜m1、m2やロウ材bmとの不用意な短絡を防止できるので、内部配線や実装すべき電子部品の動作を確実に保証できる。
尚、配線基板1bの表面3、裏面4、およびキャビティ8の底面9は、平面視で長方形を呈する形態であっても良い。
上記配線基板1cによれば、後述する多数個取り配線基板の状態において、配線基板部ごとに配設したロウ材bmを加熱および溶融した際に、隣接するロウ材bm同士が不用意に融着していないので、個片化時の剥がれやバリが生じていない。しかも、多数個取り配線基板から個片化する際に、裏面4側を谷折りされた際にも、隣接する配線基板1cごとのメタライズ層11の表面に被覆したNiメッキ膜m1およびAuメッキ膜m2同士、あるいはロウ材bm同士が相互の擦れで傷付いていない。従って、表面3および裏面4の双方に開口する各キャビティ8を確実に封止することが可能となる。
図6で例示するように、側面5ごとの上下一対の溝入面7,7間には、表面3および裏面4の厚み方向に沿った前記同様の切欠部14,(16)が形成され、該切欠部14,16の内壁面には、前記同様の導体層15,(17)が形成されている。該導体層15,(17)の上端部および下端部は、表面3側および裏面4側の各水平面13に何れも進入していない。
上記配線基板1dによれば、前記導体層15,17と表面3側および裏面4側各メタライズ層11の表面に被覆した前記メッキ膜m1、m2やロウ材bmとの不用意な短絡を防止できるので、内部配線や表面3および裏面4に開口する各キャビティ8に実装される電子部品の動作を確実に保証することが可能となる。
多数個取り配線基板20aは、図7〜図9に示すように、表面21および裏面22を有する複数の配線基板部24を平面視で縦横に隣接して併有する製品領域25と、該製品領域25の周囲に位置し且つ平面視が正方形(矩形)枠状の表面21および裏面22を有する耳部26と、上記配線基板部24,24間、および製品領域25と耳部26との間に沿って、表面21に平面視が格子状に形成された分割溝30と、を備えている。
尚、上記製品領域25および耳部26は、何れも前記同様のセラミック層Sからなる。また、図7〜図9、および後述する図10以降において、表面21と裏面22は、基板本体23、製品領域25、および耳部26に共通して用いられる。
尚、上記メタライズ層11において、外部に露出する表層には、前記同様のメッキ膜m1,m2およびロウ材bmが被覆されている。
また、前記分割溝30は、図9に示すように、隣接する配線基板部24,24間の分割溝予定位置Vに沿って最低部が位置する断面が鈍角θの奥溝28と、隣接する一対の配線基板部24の各表面21に位置する各メタライズ層11の傾斜面12、および該一対のメタライズ層11と上記奥溝28との間に位置し且つセラミックSが露出してなる左右一対の水平面27とに囲まれた浅溝29とからなる。上記奥溝28の断面は、断面が90度超〜約150度の鈍角θを最低部に有するほぼ二等辺三角形を呈し、上記浅溝29の断面は、ほぼ逆台形を呈している。
従って、追って前記基板本体2の表面3に開口するキャビティ8を封止するための金属製蓋板や金具を確実に密着させて固定し得る複数の配線基板1aを確実に提供できる。
尚、前記製品領域25における配線基板部24ごとの裏面22側にも、前記同様のキャビティ8、メタライズ層11、および分割溝30を、表面21側と線対称で配設することにより、複数の前記配線基板1cを得るための多数個取り配線基板を提供することが可能となる。
多数個取り配線基板20bは、図10に示すように、前記同様の製品領域25、耳部26、および分割溝30を備えると共に、平面視で各配線基板部24を区画する四辺の分割溝30ごとの中間位置で該分割溝30が径方向に沿って交叉し、且つ表面21と裏面22との間を貫通する断面円形状の貫通孔31と、該貫通孔31の内壁面に形成した円筒形状の筒形導体32とを更に有している。
図11は、更に異なる形態の多数個取り配線基板20cを示す平面図である。
多数個取り配線基板20cは、図11に示すように、前記同様の製品領域25、耳部26、および分割溝30を備えると共に、平面視で各配線基板部24を区画する四辺の分割溝30のうち、隣接する一対の分割溝30が直角に交叉する位置で各分割溝30が径方向に沿って交叉し、且つ表面21と裏面22との間を貫通する断面円形状の貫通孔33と、該貫通孔33の内壁面に形成した円筒形状の筒形導体34とを更に有している。尚、筒形導体32,34も、Wなどからなる。
尚、前記切欠部14,16および筒形導体15,17を併有する多数個取り配線基板とした場合、該多数個取り配線基板を前記分割溝30に沿って個片化することで複数の前記配線基板1bを得ることができる。また、裏面22側にも、前記同様のキャビティ8、メタライズ層11、および分割溝30を、表面21側と線対称で配設することにより、複数の前記配線基板1dを得るための多数個取り配線基板を提供することも可能となる。
予め、アルミナ粉末に適量ずつの樹脂バインダや溶剤などを配合した所定厚さのグリーンシートを複数用意し、該グリーンシートに複数種の打ち抜き加工を施し、得られた比較的細径の貫通孔にW粉末またはMo粉末を含む導電性ペーストを充填し、各グリーンシートの表面や裏面の適所にも上記同様の導電性ペーストを印刷した後、該複数のグリーンシートを角形の大きな貫通孔が連通するように積層・圧着した。
その結果、図12に示すように、表面21および裏面22を有してなり、平面視で縦横に隣接する複数の配線基板部24ごとの表面21側に開口するキャビティ8を有し、且つ隣接する配線基板部24,24間に位置する分割溝予定位置Vの上方の表面21に未焼成のメタライズ層11aが形成された所定厚さのグリーンシート積層体(グリーンシート)gsを製作した。
次に、該グリーンシート積層体gsの表面21に対し、前記配線基板部24の周囲および製品領域25と耳部26とを区画するようにレーザLを複数回照射して走査することで、複数の分割溝30を平面視で格子状に形成する工程を行った。
上記レーザLには、例えば、UV−YAGレーザを用い、且つ一定の送り速度(約100mm/秒)で行った。
尚、図12は、該レーザLの送り方向と直交する方向の視覚を示す概略図であり、以降の図13〜図15も同様である。
また、形成すべき分割溝30の奥溝28の深さが約200μmで且つ開口部の幅が約50μmの場合、上記レーザLの条件は、周波数:約30〜100Hz、繰り返し回数:2〜5回とした。
次いで、図14に示すように、第2回目(2th)のレーザLの照射を、奥溝28aに沿って連続して走査した。この際、該レーザLの焦点Fの位置は、調整用の凸レンズ36によって第1回目(1th)での位置よりもグリーンシート積層体gsの厚み方向で深くに設定した。そのため、焦点Fの位置を深くしてメタライズ層11bからずらしたので、上記レーザLの加工エネルギは、該メタライズ層11bにほぼ集中した。
尚、第2回目のレーザLの種類、送り速度、およびレーザの条件は、第1回目と同様とした。また、該第2回目のレーザLの照射を複数回で行っても良い。更に、第2回目以降に照射するレーザLの焦点Fの位置を、第1回目の位置よりもグリーンシート積層体gsの厚み方向で浅く設定しても良い。
更に、分割溝30が表面21側に格子状に形成されたグリーンシート積層体gsを所定温度で焼成した後、得られたセラミック積層体を、Niメッキ電解浴およびAuメッキ電解浴に順次浸漬して電解Niメッキおよび電解Auメッキを行って、焼成されたメタライズ層11の表面などにNiメッキ膜およびAuメッキ膜を被覆した。その結果、前記多数個取り配線基板20aを得ることができた。
尚、裏面22側にも、前記同様のキャビティ8、メタライズ層11、および分割溝30を、表面21側と線対称で形成することにより、複数の前記配線基板1cを得るための多数個取り配線基板の製造方法とすることも可能である。
また、前記分割溝予定位置Vの厚み方向に沿って、前記貫通孔31,33を形成し、これらの内壁面に前記筒形導体32,34を形成した後、前記2段階のレーザLによる分割溝30を形成する工程を行うことで、前記多数個取り配線基板20b,20cの製造方法としたり、あるいは複数の前記配線基板1dを得るための多数個取り配線基板の製造方法とすることも可能である。
例えば、前記配線基板や多数個取り配線基板のセラミックは、アルミナ以外の高温焼成セラミック(例えば、窒化アルミニウムやムライト)としても良い。
また、前記配線基板は、前記キャビティを必ずしも必須とするものではない。
更に、前記配線基板におけるメタライズ層の内側には、複数のキャビティが併設されていても良い。
加えて、配線基板および多数個取り配線基板における表面側と裏面側とのメタライズ層は、平面視で異なる位置ごとに形成されていても良く、これに応じて例えば、表面側と裏面側との水平面ごとの幅が相違する形態としても良い。
2,2a…………基板本体
3…………………基板本体の表面
4…………………基板本体の裏面
5…………………側面
6…………………破断面
7…………………溝入面
11,11a……メタライズ層
13………………配線基板の水平面
14,16………切欠部
15,17………導体層
20a〜20c…多数個取り配線基板
21………………基板本体/製品領域/耳部の表面
22………………基板本体/製品領域/耳部の裏面
23………………基板本体
24………………配線基板部
25………………製品領域
26………………耳部
27………………多数個取り配線基板の水平面
28………………奥溝
29………………浅溝
30………………分割溝
31,33………貫通孔
32,34………筒形導体
S…………………セラミック層(セラミック)
L…………………レーザ
F…………………焦点
gs………………グリーンシート積層体(グリーンシート)
V…………………分割溝予定位置
Claims (9)
- セラミックからなり、平面視が矩形の表面および裏面と、該表面と裏面との間に位置し、且つ表面側に位置する溝入面および裏面側に位置する破断面よりなる四辺の側面とを備えた基板本体と、
上記基板本体の表面における四辺の側面に沿って形成され、平面視が矩形枠状のメタライズ層と、を含む配線基板であって、
上記メタライズ層は、上記基板本体の側面側の傾斜面と、該基板本体における平面視で中央側の側面とを有し、前記傾斜面と基板本体の表面との傾斜角度は、前記中央側の側面と基板本体の表面との交叉角度よりも小さく、且つ該メタライズ層の表面には、メッキ膜が被覆されていると共に、
上記基板本体の側面ごとにおける溝入面と上記メタライズ層との間に、上記基板本体のセラミックが露出してなる水平面が位置している、
ことを特徴とする配線基板。 - 前記側面における前記破断面と裏面との間にも表面側の溝入面と同様の溝入面が位置し、且つ前記基板本体の裏面における四辺の側面に沿って前記同様のメタライズ層が形成されていると共に、上記基板本体の側面ごとにおける上記裏面側の溝入面と上記裏面側のメタライズ層との間にも、前記同様の水平面が位置している、
ことを特徴とする請求項1に記載の配線基板。 - 前記基板本体の側面には、表面および裏面の厚み方向に沿った切欠部が前記破断面側に開口し、該切欠部の内壁面には、上端部および下端部の少なくとも一方が前記水平面に進入しない導体層が形成されている、
ことを特徴とする請求項1または2に記載の配線基板。 - 前記メタライズ層の表面に被覆された前記メッキ膜の上には、ロウ材層が配置されている、
ことを特徴とする請求項1乃至3の何れか一項に記載の配線基板。 - セラミックからなり、且つ平面視が矩形の表面および裏面を有する基板本体と、該表面および裏面の少なくとも一方に設けた矩形枠状のメタライズ層とを有する複数の配線基板部を縦横に隣接して併有する製品領域と、
上記と同じセラミックからなり、上記製品領域の周囲に位置する平面視が矩形枠形の表面および裏面を有する耳部と、
隣接する上記配線基板部同士の間、および上記製品領域と耳部との間に沿って、表面および裏面の少なくとも一方で平面視が格子状に形成された分割溝と、を備えた多数個取り配線基板であって、
上記メタライズ層は、上記分割溝側の傾斜面と、該基板本体における平面視で中央側の側面とを有し、前記傾斜面と基板本体の表面との傾斜角度は、前記中央側の側面と基板本体の表面との交叉角度よりも小さく、且つ該メタライズ層の表面には、メッキ膜およびロウ材層が被覆されていると共に、
上記分割溝は、隣接する配線基板部同士の間に形成された奥溝と、隣接する配線基板部の表面および裏面の少なくとも一方ごとに位置する左右一対のメタライズ層、および該メタライズ層と上記奥溝との間に位置し且つ上記基板本体のセラミックが露出してなる左右一対の水平面に囲まれた浅溝と、からなる、
ことを特徴とする多数個取り配線基板。 - 前記分割溝は、前記表面と裏面との間を貫通する貫通孔と該貫通孔の径方向に沿って交叉しており、該貫通孔の内壁面には、筒形導体が形成されている、
ことを特徴とする請求項5に記載の多数個取り配線基板。 - セラミックからなり、且つ平面視が矩形の表面および裏面を有する基板本体と、該表面および裏面の少なくとも一方に枠状のメタライズ層とを有する複数の配線基板部を縦横に隣接して併有する製品領域と、
上記と同じセラミックからなり、上記製品領域の周囲に位置する平面視が矩形枠形の表面および裏面を有する耳部と、
隣接する上記配線基板部同士の間、および上記製品領域と耳部との間に沿って、表面および裏面の少なくとも一方で平面視が格子状に形成された分割溝と、を備えた多数個取り配線基板の製造方法であって、
追って上記製品領域および耳部となる表面および裏面を有するグリーンシートにおいて、該製品領域の表面および裏面の少なくとも一方に枠状のメタライズ層を形成する工程と、
上記メタライズ層の上方から上記分割溝予定位置に沿って、レーザをグリーンシートの表面および裏面の少なくとも一方に照射しつつ走査することで、上記グリーンシート内に形成された奥溝と、該奥溝の両側に位置し且つグリーンシートが露出してなる左右一対の水平面、および該水平面ごとの外側に位置する左右一対のメタライズ層に囲まれた浅溝と、からなる分割溝と、上記分割溝側の傾斜面および平面視で上記基板本体の中央側の側面を有し、前記傾斜面と基板本体の表面との傾斜角度が、前記中央側の側面と基板本体の表面との交叉角度よりも小さいメタライズ層と、を形成する工程と、を含む、
ことを特徴とする多数個取り配線基板の製造方法。 - 前記分割溝を形成する工程は、前記分割溝予定位置に沿って、レーザを前記グリーンシートの表面に少なくとも2回以上にわたって照射しつつ走査し、初回の焦点の位置を前記メタライズ層よりも前記グリーンシート側とし、2回目以降の焦点の位置を上記初回の焦点の位置よりも上記グリーンシートの厚み方向において深くまたは浅く設定している、
ことを特徴とする請求項7に記載の多数個取り配線基板の製造方法。 - 前記分割溝を形成する工程の後に、前記グリーンシートを焼成する工程と、前記メタライズ層の表面に金属メッキを施す工程とを有する、
ことを特徴とする請求項7または8に記載の多数個取り配線基板の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011096829A JP6006474B2 (ja) | 2011-04-25 | 2011-04-25 | 配線基板、多数個取り配線基板、およびその製造方法 |
PCT/JP2012/000671 WO2012147243A1 (ja) | 2011-04-25 | 2012-02-01 | 配線基板、多数個取り配線基板、およびその製造方法 |
EP12777596.3A EP2704537B1 (en) | 2011-04-25 | 2012-02-01 | Wiring substrate, multi-piece wiring substrate, and method for manufacturing same |
CN201280014410.0A CN103444270B (zh) | 2011-04-25 | 2012-02-01 | 布线基板、多连片布线基板及其制造方法 |
US14/000,568 US9295151B2 (en) | 2011-04-25 | 2012-02-01 | Wiring substrate, multi-piece wiring substrate, and method for manufacturing same |
KR1020137030740A KR101505355B1 (ko) | 2011-04-25 | 2012-02-01 | 배선기판, 다수개 취득 배선기판, 및 그 제조방법 |
TW101113884A TWI488551B (zh) | 2011-04-25 | 2012-04-19 | 配線基板、多片式配線基板、及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011096829A JP6006474B2 (ja) | 2011-04-25 | 2011-04-25 | 配線基板、多数個取り配線基板、およびその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012230945A JP2012230945A (ja) | 2012-11-22 |
JP2012230945A5 JP2012230945A5 (ja) | 2014-12-25 |
JP6006474B2 true JP6006474B2 (ja) | 2016-10-12 |
Family
ID=47071779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011096829A Expired - Fee Related JP6006474B2 (ja) | 2011-04-25 | 2011-04-25 | 配線基板、多数個取り配線基板、およびその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9295151B2 (ja) |
EP (1) | EP2704537B1 (ja) |
JP (1) | JP6006474B2 (ja) |
KR (1) | KR101505355B1 (ja) |
CN (1) | CN103444270B (ja) |
TW (1) | TWI488551B (ja) |
WO (1) | WO2012147243A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015159204A (ja) * | 2014-02-25 | 2015-09-03 | 日本特殊陶業株式会社 | セラミックパッケージ |
WO2015163354A1 (ja) * | 2014-04-22 | 2015-10-29 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
JP6482785B2 (ja) * | 2014-07-28 | 2019-03-13 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2016149419A (ja) * | 2015-02-11 | 2016-08-18 | 日本特殊陶業株式会社 | 多数個取り配線基板の製造方法 |
JP2017022334A (ja) * | 2015-07-15 | 2017-01-26 | Ngkエレクトロデバイス株式会社 | 多数個取り配線基板及びその製造方法 |
US10499510B2 (en) * | 2016-04-22 | 2019-12-03 | Kyocera Corporation | Multi-piece wiring substrate, wiring substrate, and method for manufacturing multi-piece wiring substrate |
EP3361839A1 (en) * | 2017-02-14 | 2018-08-15 | Infineon Technologies AG | Multiple substrate and method for its fabrication |
TWI610403B (zh) * | 2017-03-03 | 2018-01-01 | 矽品精密工業股份有限公司 | 基板結構及其製法與電子封裝件 |
JP7153438B2 (ja) * | 2017-10-26 | 2022-10-14 | 日東電工株式会社 | 基板集合体シート |
EP3817040A4 (en) * | 2018-06-28 | 2022-03-30 | Kyocera Corporation | CIRCUIT BOARD AND ELECTRONIC DEVICE WITH IT |
CN113365541B (zh) * | 2019-03-28 | 2024-05-07 | 奥林巴斯株式会社 | 内窥镜的前端框、前端单元和内窥镜 |
KR20240021696A (ko) * | 2022-08-10 | 2024-02-19 | 앱솔릭스 인코포레이티드 | 코어기판, 기판 및 반도체 패키징 기판의 용도 |
CN116402008B (zh) * | 2023-03-13 | 2024-06-14 | 本源量子计算科技(合肥)股份有限公司 | 量子芯片频率调控线的布图构建方法、系统、介质及设备 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10241996A (ja) * | 1997-02-26 | 1998-09-11 | Ngk Spark Plug Co Ltd | 積層回路 |
US6388264B1 (en) * | 1997-03-28 | 2002-05-14 | Benedict G Pace | Optocoupler package being hermetically sealed |
JP3856573B2 (ja) | 1998-08-24 | 2006-12-13 | 日本特殊陶業株式会社 | リードレスパッケージの製造方法 |
JP2002043701A (ja) * | 2000-07-25 | 2002-02-08 | Kyocera Corp | 多数個取りセラミック配線基板およびセラミック配線基板 |
US6787916B2 (en) * | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
JP2004063803A (ja) * | 2002-07-29 | 2004-02-26 | Ngk Spark Plug Co Ltd | プリント配線基板の製造方法、プリント配線基板製造用金属板、連結プリント配線基板 |
JP4046641B2 (ja) * | 2003-03-10 | 2008-02-13 | 富士通メディアデバイス株式会社 | 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法 |
JP2004276386A (ja) * | 2003-03-14 | 2004-10-07 | Koa Corp | 分割用セラミック基板およびその製造方法 |
US7880258B2 (en) * | 2003-05-05 | 2011-02-01 | Udt Sensors, Inc. | Thin wafer detectors with improved radiation damage and crosstalk characteristics |
CN101604636B (zh) * | 2003-10-17 | 2011-08-31 | 日立金属株式会社 | 多层陶瓷基板的制造方法以及使用了它的电子机器 |
JP2005285865A (ja) * | 2004-03-26 | 2005-10-13 | Kyocera Corp | 多数個取り配線基板 |
JP4676964B2 (ja) * | 2007-01-30 | 2011-04-27 | 日本特殊陶業株式会社 | 多数個取り基板 |
JP5108496B2 (ja) * | 2007-12-26 | 2012-12-26 | 三洋電機株式会社 | 回路基板およびその製造方法、回路装置およびその製造方法 |
JP2009218319A (ja) | 2008-03-10 | 2009-09-24 | Ngk Spark Plug Co Ltd | 多数個取り配線基板の製造方法 |
US7906371B2 (en) * | 2008-05-28 | 2011-03-15 | Stats Chippac, Ltd. | Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield |
JP5215786B2 (ja) * | 2008-09-10 | 2013-06-19 | 日本特殊陶業株式会社 | セラミックパッケージの製造方法 |
JP2010093544A (ja) * | 2008-10-08 | 2010-04-22 | Nippon Dempa Kogyo Co Ltd | 表面実装用の水晶振動子 |
JP5355246B2 (ja) | 2009-06-25 | 2013-11-27 | 京セラ株式会社 | 多数個取り配線基板および配線基板ならびに電子装置 |
US20110170303A1 (en) * | 2010-01-14 | 2011-07-14 | Shang-Yi Wu | Chip package and fabrication method thereof |
EP2627159A4 (en) * | 2010-10-08 | 2018-01-17 | Ngk Spark Plug Co., Ltd. | Multi-cavity wiring board and method for manufacturing same |
-
2011
- 2011-04-25 JP JP2011096829A patent/JP6006474B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-01 US US14/000,568 patent/US9295151B2/en not_active Expired - Fee Related
- 2012-02-01 EP EP12777596.3A patent/EP2704537B1/en active Active
- 2012-02-01 WO PCT/JP2012/000671 patent/WO2012147243A1/ja active Application Filing
- 2012-02-01 CN CN201280014410.0A patent/CN103444270B/zh not_active Expired - Fee Related
- 2012-02-01 KR KR1020137030740A patent/KR101505355B1/ko active IP Right Grant
- 2012-04-19 TW TW101113884A patent/TWI488551B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI488551B (zh) | 2015-06-11 |
EP2704537A4 (en) | 2014-10-08 |
KR20140004223A (ko) | 2014-01-10 |
EP2704537B1 (en) | 2019-07-10 |
CN103444270B (zh) | 2016-03-30 |
US9295151B2 (en) | 2016-03-22 |
US20150107879A1 (en) | 2015-04-23 |
JP2012230945A (ja) | 2012-11-22 |
EP2704537A1 (en) | 2014-03-05 |
TW201251540A (en) | 2012-12-16 |
KR101505355B1 (ko) | 2015-03-23 |
CN103444270A (zh) | 2013-12-11 |
WO2012147243A1 (ja) | 2012-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6006474B2 (ja) | 配線基板、多数個取り配線基板、およびその製造方法 | |
US9232643B2 (en) | Ceramic wiring board, multi-piece ceramic wiring board, and method for producing same | |
JP2012230945A5 (ja) | ||
US8952269B2 (en) | Wiring substrate, multi-piece wiring substrate array, and manufacturing method therefor | |
WO2013099854A1 (ja) | 配線基板および多数個取り配線基板 | |
JP2007095927A (ja) | 配線基板およびその製造方法 | |
JP2009218319A (ja) | 多数個取り配線基板の製造方法 | |
JP2008153441A (ja) | 配線基板およびその製造方法 | |
JP2015138828A (ja) | 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法 | |
US20140353024A1 (en) | Wiring board unit, manufacturing method thereof, and manufacturing method of wiring board with lead | |
JP2018046266A (ja) | 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法 | |
JP6889269B2 (ja) | 多数個取り配線基板、電子部品収納用パッケージ、電子装置、および電子モジュール | |
JP2002016341A (ja) | 連結セラミック配線基板の製造方法、および配線基板の製造方法。 | |
JP6838961B2 (ja) | 配線基板およびその製造方法 | |
JPH1126913A (ja) | 配線基板の製造方法 | |
JP6725333B2 (ja) | 多数個取り配線基板および配線基板 | |
JP2016201434A (ja) | セラミック配線基板およびその製造方法 | |
JP6506132B2 (ja) | 多数個取り配線基板および配線基板 | |
JP6495701B2 (ja) | 電子部品収納用パッケージおよびその製造方法 | |
JP2005317590A (ja) | 多数個取り配線基板 | |
JP2006041310A (ja) | 多数個取り配線基板 | |
JP2007266039A (ja) | 複数個取り基板および電子部品搭載用基板 | |
JPWO2018207682A1 (ja) | 電子回路モジュールの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6006474 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |