JP4046641B2 - 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法 - Google Patents
電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法 Download PDFInfo
- Publication number
- JP4046641B2 JP4046641B2 JP2003121562A JP2003121562A JP4046641B2 JP 4046641 B2 JP4046641 B2 JP 4046641B2 JP 2003121562 A JP2003121562 A JP 2003121562A JP 2003121562 A JP2003121562 A JP 2003121562A JP 4046641 B2 JP4046641 B2 JP 4046641B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- conductor film
- package
- electronic device
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 112
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000004020 conductor Substances 0.000 claims description 90
- 238000010897 surface acoustic wave method Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 21
- 239000011347 resin Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000000919 ceramic Substances 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 5
- 229920001955 polyphenylene ether Polymers 0.000 claims description 4
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 claims description 3
- 239000004593 Epoxy Substances 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000009719 polyimide resin Substances 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 2
- 150000003949 imides Chemical class 0.000 claims description 2
- 238000007747 plating Methods 0.000 description 46
- 239000000853 adhesive Substances 0.000 description 13
- 230000001070 adhesive effect Effects 0.000 description 13
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 12
- 230000002411 adverse Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 229910052742 iron Inorganic materials 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000002542 deteriorative effect Effects 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052703 rhodium Inorganic materials 0.000 description 3
- 239000010948 rhodium Substances 0.000 description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H9/00—Details of switching devices, not covered by groups H01H1/00 - H01H7/00
- H01H9/16—Indicators for switching condition, e.g. "on" or "off"
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H23/00—Tumbler or rocker switches, i.e. switches characterised by being operated by rocking an operating member in the form of a rocker button
- H01H23/02—Details
- H01H23/025—Light-emitting indicators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/08—Holders with means for regulating temperature
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F21—LIGHTING
- F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
- F21Y2101/00—Point-like light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H2219/00—Legends
- H01H2219/002—Legends replaceable; adaptable
- H01H2219/014—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H2219/00—Legends
- H01H2219/036—Light emitting elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/16315—Shape
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
【発明の属する技術分野】
本発明は、電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法に関し、特にキャビティ内に電子素子が収容される電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法に関する。
【0002】
【従来の技術】
近年、電子機器の小型化及び高性能化に伴い、これに搭載された電子部品にも小型化及び高性能化が要求されている。例えば、電波を送信又は受信する電子機器におけるフィルタ,遅延線,発振器等の電子部品として使用される弾性表面波(Surface Acoustic Wave:以下、SAWと略す)デバイスにも、パッケージを含めて全体的な小型化及び高性能化が要求されている。
【0003】
一般的なSAWデバイスは、例えば圧電性素子基板(以下、圧電基板という)上に形成された櫛歯型電極部のインターディジタルトランスデューサ(InterDigital Transducer:以下、IDTと略す)を有するSAWフィルタ素子が、底面に配線部を有するキャビティ内にフェイスダウン状態でフリップチップ実装された構成を有している(例えば、特許文献1における特に図3参照)。この構成において、入力側のIDTに電気信号を印加し、これをSAWに変換して圧電基板上を伝播させることで、出力側のIDTから所定の変調がなされた電気信号を得ることができる。
【0004】
この際、圧電基板上を伝播するSAWの損失を低減するために、SAWフィルタ素子を収容するキャビティは密閉されている必要がある。キャビティを密閉する方法としては、例えば図1に示すように、キャビティ105の側壁上にはんだや金・錫等の接着材料であるワッシャ116を形成しておき、加圧・加熱することで、この上に載置した蓋(リッド又はキャップともいう)115を固定する方法が存在する。
【0005】
このような構成において、外部から入力される電磁ノイズを低減するために、蓋115を導電体で構成する場合がある。この場合、フィルタ特性の劣化を防止するために、蓋115の電位をグランドに落とす必要がある。そこで、従来技術では、図1にも示しているように、パッケージ102の四隅にパッケージ102の裏面まで到達するキャスタレーション108を形成し、これに導体パターンを形成することで、パッケージ102底面側に配設される基板に形成されたグランドパターンに蓋115を接続している。
【0006】
【特許文献1】
特開2001−53577号公報
【特許文献2】
特開平11−122072号公報
【0007】
【発明が解決しようとする課題】
しかしながら、この方法では、融解したワッシャ116が流れだし、これがキャスタレーション108を伝ってパッケージ102の裏面に形成された配線(フットパターン)やキャビティ105内のダイアタッチ面(底面)106に形成された配線パターンをショートしてしまうという問題が発生する。このため、蓋115を固定する際の工程が極めてセンシティブであった。
【0008】
本発明は、このような問題に鑑みてなされたもので、製造が容易な電子デバイス及びそれの製造方法、並びにこれを可能とするための電子デバイスのパッケージ、ベース基板及びそれの製造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項1記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁の外側の角に形成された溝と、を有し、前記溝が前記キャビティの開口部側から形成されており、且つ該パッケージの該開口部側と反対側の面に到達しないように形成された構成を有する。パッケージの外壁に、パッケージの下面まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がパッケージ裏面のフットパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。
【0010】
また、請求項1記載の前記電子デバイスのパッケージは、例えば請求項2記載のように、前記開口部を取り囲むように形成された第1導体膜と、前記溝の表面に形成された第2導体膜と、前記第2導体膜を接地するための配線パターンと、を有し、前記第2導体膜は前記第1導体膜との電気的な接続を有するように構成されても良い。蓋と第1導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【0011】
また、本発明は、請求項3記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁の内側の角に形成された溝と、を有し、前記溝が前記キャビティの開口部側から形成されており、且つ該キャビティの底面に到達しないように形成された構成を有する。キャビティの内壁に、キャビティの下面(ダイアタッチ面)まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がキャビティの底面に形成されたダイアタッチパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。
【0012】
また、請求項3記載の前記電子デバイスのパッケージは、例えば請求項4記載のように、前記開口部を取り囲むように形成された第1導体膜と、前記溝の表面に形成された第2導体膜と、前記第2導体膜を接地するための配線パターンと、を有し、前記第2導体膜が前記第1導体膜との電気的な接続を有するように構成されても良い。蓋と第1導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【0013】
また、本発明は、請求項5記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁の内側の角に形成された第1溝と、前記側壁の内側に形成された第2溝と、を有し、前記第1溝が前記キャビティの前記開口部側から形成されており、且つ該キャビティの底面に到達しないように形成されており、前記第2溝が前記第1溝と段違いであって、前記キャビティの前記底面から形成されており、且つ該キャビティの前記開口部側に到達しないように形成された構成を有する。キャビティの内壁に、キャビティの下面(ダイアタッチ面)まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がキャビティの底面に形成されたダイアタッチパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。
【0014】
また、請求項5記載の前記電子デバイスのパッケージは、例えば請求項6記載のように、前記開口部を取り囲むように形成された第1導体膜と、前記第1溝の表面に形成された第2導体膜と、前記第2溝の表面に形成された第3導体膜と、前記第2導体膜と前記第3導体膜とを電気的に接続するための第1配線パターンと、前記第3導体膜を接地するための第2配線パターンと、を有し、前記第2導体膜が前記第1導体膜との電気的な接続を有するように構成されても良い。蓋と第1導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【0015】
また、本発明は、請求項7記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁に形成された穴と、を有し、前記穴が前記キャビティの開口部側から形成されており、且つ前記パッケージの底面に到達しないように形成された構成を有する。キャビティの側壁に、パッケージの下面(ダイアタッチ面)まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がパッケージの裏面に形成されたフットパターンやキャビティの底面に形成されたダイアタッチパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。
【0016】
また、請求項7記載の前記電子デバイスのパッケージは、例えば請求項8記載のように、前記開口部を取り囲むように形成された第1導体膜と、前記穴の内側表面に形成された第2導体膜と、前記第2導体膜を接地するための配線パターンと、を有し、前記第2導体膜が前記第1導体膜との電気的な接続を有するように構成されても良い。蓋と第1導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【0017】
また、本発明は、請求項9記載のように、電子素子が収容される電子デバイスのパッケージであって、前記電子素子を収容するためのキャビティと、前記キャビティを形成する側壁の外側の角に形成された第1溝と、前記側壁の内側又は外側に形成された第2溝と、を有し、前記第1溝が前記キャビティの開口部側から形成されており、且つ前記パッケージの裏面に到達しないように形成されており、前記第2溝が前記第1溝と段違いであって、前記キャビティの底面又は前記パッケージの底面から形成されており、且つ該キャビティの開口部側に到達しないように形成された構成を有する。パッケージの外壁に、パッケージの下面まで到達しない溝を設けることで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がパッケージ裏面のフットパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。更に、溝の位置をパッケージ(キャビティを形成する側壁)の外側のコーナに限定することで、パッケージ上部、換言すれば開口部周囲の壁厚が部分的に薄くなることを回避でき、蓋を接着する際の製造マージンが減少することを防止できる。
【0018】
また、請求項9記載の前記電子デバイスのパッケージは、例えば請求項10記載のように、前記開口部を取り囲むように形成された第1導体膜と、前記第1溝の表面に形成された第2導体膜と、前記第2溝の表面に形成された第3導体膜と、前記第2導体膜と前記第3導体膜とを電気的に接続するための第1配線パターンと、前記第3導体膜を接地するための第2配線パターンと、を有し、前記第2導体膜が前記第1導体膜との電気的な接続を有するように構成されても良い。蓋と第1導体膜を接続することで、蓋に例えば鉄板等の導電体を用いた場合、これを接地することが可能となり、製造した電子デバイスの特性が劣化することを防止できる。
【0019】
また、本発明によるベース基板は、請求項11記載のように、請求項1から10の何れか1項に記載の前記電子デバイスのパッケージが2次元配列して一体形成された構成を有する。即ち、上記した電子デバイスのパッケージは多面取り構造の基板として複数を一体に作製することが可能である。
【0020】
また、本発明によるベース基板は、請求項12記載のように、請求項1又は2記載の前記電子デバイスのパッケージが2次元配列して一体形成されたベース基板であって、前記隣接する前記パッケージにおける前記溝が一体となって、前記ベース基板を貫通しない穴を形成する構成を有する。即ち、上記した電子デバイスのパッケージは多面取り構造の基板として複数を一体に作製することが可能である。また、この際、隣接するパッケージに関して、切断後にパッケージの外壁に位置する溝を一体の穴として構成することで、設計が簡略化される。
【0021】
また、請求項11又は12記載の前記ベース基板は、例えば請求項13記載のように、セラミックス,アルミニウム・セラミックス,ビスマスイミド・トリアジンレジン,ポリフェニレンエーテル,ポリイミド樹脂,ガラスエポキシ,又はガラスクロスの何れかを主成分として形成されてもよい。
【0022】
また、本発明による電子デバイスは、請求項14記載のように、請求項1から10の何れか1項に記載の前記電子デバイスのパッケージと、前記キャビティ内に実装された前記電子素子と、前記開口部を封止する蓋と、を有し、前記蓋が樹脂又は導電体により前記開口部に接着された構成を有する。このように、上記した電子デバイスのパッケージ又はベース基板を用いることで、電子デバイスの作製を容易化することができる。
【0023】
また、請求項14記載の前記電子素子には、例えば請求項15記載のように、弾性表面波素子を適用することもできる。
【0029】
また、本発明は、請求項16記載のように、複数のキャビティが2次元配列して形成されたベース基板を用いる電子デバイスの製造方法において、前記ベース基板は、前記キャビティを形成する側壁の内側の角であって該キャビティの開口部側から該キャビティの底面に到達しないように形成された第1溝と、該第1溝と段違いであって該キャビティの底面に到達するように形成された第2溝とを有し、前記キャビティに電子素子を実装する第1の工程と、前記電子素子が実装された前記キャビティを個々に分離する第2の工程と、樹脂又は導電体により前記キャビティの前記開口部を蓋で封止する第3の工程と、を有するように構成される。キャビティの側壁に底面まで到達しない溝が設けられたパッケージを用いて電子デバイスを製造することで、例えば蓋を樹脂や導電体等の接着剤を用いてキャビティの開口部に接着した場合でも、接着部から流れだした接着剤がパッケージ裏面に形成されたフットパターンやキャビティ底面のダイアタッチパターンにショートなどの悪影響を及ぼすことが防止される。従って、蓋を開口部に固定する際の工程のマージンが拡大し、電子デバイスの製造工程が容易化される。また、上記した電子デバイスのパッケージは多面取り構造の基板として複数を一体に作製することが可能である。
【0032】
【発明の実施の形態】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。
【0033】
〔第1の実施形態〕
まず、本発明の第1の実施形態について図面を用いて詳細に説明する。尚、本実施形態では、弾性表面波(SAW)デバイスを例に挙げて説明する。
【0034】
図2は、本実施形態によるSAWデバイス1の構成を示す斜視図である。図2では、櫛歯型電極部であるインターディジタルトランスデューサ(IDT)を有する圧電基板を有して構成されたSAW素子13がパッケージ2のキャビティ5内部に収容された構成が示されている。キャビティ5の底部(ダイアタッチ面6)には、例えばアルミニウム,銅,金,モリブデン,タングステン,タンタル,クロム,チタン,白金,ルテニウム,ロジウム等を主成分とした配線パターン(ダイアタッチパターン7:図3参照)が形成されており、これにIDTが形成された面を向かい合わせる状態(フェイスダウン状態)でSAW素子13がフリップチップ実装されている。この際、ダイアタッチパターン7とSAW素子13とは、例えば金やアルミニウムや銅等を主成分とした導電体で形成されるバンプ14(図3参照)によりボンディングされることで、電気的に接続され且つ機械的に固定される。尚、本実施形態において、パッケージ2には、例えばセラミックス(アルミナ・セラミックスを含む)等を主成分とした基板が複数積層して形成された積層基板を用いることが可能であるが、このほかにも、例えばBT(ビスマスイミド・トリアジン)レジンやPPE(ポリフェニレンエーテル)やポリイミド樹脂等の高分子系材料や、ガラスエポキシやガラスクロス等を含む高分子系材料等を用いることが可能である。
【0035】
このような構成において、本実施形態では、パッケージ2の四隅に、パッケージ2の裏面(蓋15が位置する側と反対側の面:これを下面ともいう)にまで到達しないキャスタレーション8が形成されている。キャスタレーション8は、例えば断面が4分の1の円形の溝であり、表面に例えばアルミニウム,銅,金,モリブデン,タングステン,タンタル,クロム,チタン,白金,ルテニウム,ロジウム等を主成分とした導電体によるメッキ(キャスタレーションメッキ部10)が施されている。このキャスタレーションメッキ部10は、いわゆる導体膜であり、パッケージ2の上部に同じくアルミニウム,銅,金,モリブデン,タングステン,タンタル,クロム,チタン,白金,ルテニウム,ロジウム等を主成分とした導電体により形成されたメッキ(上面メッキ部9)に電気的に接続されている。この上面メッキ部9は、いわゆる導体膜であり、キャビティ5の開口部周囲を取り囲むように形成されている。また、上面メッキ部9上には、例えばはんだや金・錫等を主成分とするワッシャ16が積層され、これを介して例えば鉄板等で形成された蓋15が固定される。従って、蓋15は、ワッシャ16及び上面メッキ部9を介してキャスタレーションメッキ部10と電気的に接続されている。
【0036】
図3に、図2に示すSAWデバイス1のA−A’断面図を示す。図3に示すように、パッケージ2はSAW素子13が載置される、換言すればSAW素子13がフェイスダウン状態でボンディングされるためのダイアタッチパターン7が形成された下層基板4と、SAW素子13を取り囲む、換言すれば下層基板4と共にキャビティ5を形成する上層基板3とを有して構成されている。
【0037】
この構成において、キャスタレーション8は、上層基板3のみに形成されている。従って、キャスタレーション8の下部には下層基板4により段差が設けられている。これにより、蓋15の加圧・加熱による接着時に流れだしたワッシャ16aがキャスタレーション8の段差部分でせき止められる、即ち、キャスタレーション8が液溜まりとして機能するため、流れだしたワッシャ16aがパッケージ2裏面のフットパターン17をショートするという問題を回避できる。
【0038】
また、キャスタレーション8に形成されたキャスタレーションメッキ部10は、下層基板4上に形成された配線パターン11に電気的に接続されている。また、配線パターン11は、下層基板4を貫通するビア配線12を介して、下層基板4の下面に形成されたフットパターン17と電気的に接続されている。フットパターン17は、グランドパターンであり、蓋15を接地電位とする。これにより、導電体である蓋15と配線パターン11やフットパターン17等とで形成されるキャパシタによりSAWデバイス1のフィルタ特性が劣化することを防止できる。尚、下層基板4(即ち、パッケージ2の裏面)には、このほかにもSAW素子13のIDTに電気信号を入力するための外部端子として機能するフットパターン等が形成されている。
【0039】
以上のようなパッケージ2は、上述のように、パッケージ2の厚みに対して比較的薄い基板を複数積層して形成された下層基板4と、同じくパッケージ2の厚みに対して比較的薄い基板を複数積層して形成された上層基板3とを貼り合わせることで作製することができる。この製造方法を図4を用いて説明する。
【0040】
図4(a)は、多面取り構造とされた上層基板3の構成を示す上面図である。図4(a)に示すように、上層基板3は、複数のキャビティ5が2次元配列されており、対角に位置する各キャビティ5間に断面が例えば円状のスルーホール8Aが形成されている。このスルーホール8Aは分断前のキャスタレーション8である。スルーホール8Aは上層基板3を貫通するように形成されており、その内壁がメッキされている。このメッキは分断前のキャスタレーションメッキ部10である。また、上層基板3の上面には、所定のパターンのメッキ部9Aが予め形成されている。このメッキ部9Aは分断前の上面メッキ部9である。
【0041】
図4(b)は、同じく多面取り構造とされた下層基板4の構成を示す上面図である。図4(b)に示すように、下層基板4は、多面取り構造とされた上層基板3におけるキャビティ5と対応する領域、即ち、パッケージ2のダイアタッチ面6となる領域に予めダイアタッチパターン7が形成されており、且つ、スルーホール8Aと対応する領域及びこれらの周辺の領域に予め配線パターン11が形成されている。また、下層基板4には、予めビア配線12及びフットパターン17が形成されている(図4(c)及び図3参照)。
【0042】
これら上層基板3及び下層基板4を、例えば図4(c)に示すように貼り合わせることで、図2,図3又は図5(a)に示すようなベース基板(複数のパッケージ2が2次元配列された基板)、即ち2次元配列で一体形成されたパッケージ2が作製できる。
【0043】
次に、上記のように作製したパッケージ2を用いてSAWデバイス1を作製する際の工程について図5を用いて詳細に説明する。尚、図5では、図2におけるA−A’断面に相当する断面を用いて説明する。
【0044】
図5(a)は、上述のように作製したパッケージ2の構成を示す断面図である。このパッケージ2に、図5(b)に示すように、バンプ14を用いてフェイスダウン状態でSAW素子13をフリップチップ実装する。このようにSAW素子13を収容すると、次にパッケージ2底面にダイシング用のテープ(ダイシングテープ19)を貼り付けた状態で、ダイシングブレード110又はレーザビーム等を用いて、パッケージ2を個々に分割する。
【0045】
その後、図5(d)に示すように、パッケージ2上にワッシャ16を形成し、この上に蓋15を積層した状態で、加圧機構120及び加熱機構130を用いて加圧・加熱することで、ワッシャ16を融解して蓋15を接着する。これにより、図5(e)に示すようなSAWデバイス1が作製される。この際、融解して流れだしたワッシャ16aは、キャスタレーション8までに留まるため、パッケージ2裏面まで到達することが無い。このため、パッケージ2裏面に形成されたフットパターン17のショートを防止することができる。
【0046】
また、上記した説明では、パッケージ2底部まで到達しないキャスタレーション8をパッケージにおける四隅に形成したが、本実施形態による構成はこれに限定されず、例えばパッケージ2における外壁の何れの部分(但し、パッケージ2の上部に到達している)に形成しても良い。
【0047】
〔第2の実施形態〕
次に、本発明の第2の実施形態について図面を用いて詳細に説明する。
【0048】
上記した第1の実施形態では、パッケージ2底部まで到達しないキャスタレーション8をパッケージ2の外辺の何れかの部分に形成した。これに対し、本実施形態では、キャスタレーション(キャスタレーション28a,28b:図6参照)をパッケージ22における内辺(キャビティの側壁)に形成した場合を例に挙げて説明する。
【0049】
図6は、本実施形態によるSAWデバイス21の構成を示す斜視図である。図6に示すように、本実施形態では、2段構成のキャスタレーション28a,28bがキャビティ5の内壁に形成されており、これらの表面に形成されたキャスタレーションメッキ部10a,10bが配線パターン11aを介して電気的に接続されている。この構成を、図7,図8及び図9を用いて、より詳細に説明する。
【0050】
図7は、図6におけるD−D’断面図である。図8は、図6におけるE−E’断面図である。また、図9は、図6におけるF−F’断面図である。
【0051】
図7から図9に示すように、本実施形態では、上層基板が2層(第1上層基板3a,第2上層基板3b)で構成されている。上側に位置する第1上層基板3aには、例えばキャビティ5の角(コーナ)にキャスタレーション28aが形成されている。また、下側に位置する第2上層基板3bには、キャビティ5の側壁、即ち、キャスタレーション28aと互い違いとなるような位置にキャスタレーション28bが形成されている。
【0052】
キャスタレーション28aの表面には、メッキが施されている(キャスタレーションメッキ部10a)。このキャスタレーションメッキ部10aは、上面メッキ部9と電気的に接続されている。キャスタレーション28aの下部、即ち、第2上層基板3bの上面には配線パターン11aが形成されている。この配線パターン10aは、キャスタレーションメッキ部10aと電気的に接続されており、且つ、第2上層基板3bにおけるキャスタレーション28bの上部にまで延在している。
【0053】
キャスタレーション28bにも、同様にメッキが施されている(キャスタレーションメッキ部10b)。従って、キャスタレーションメッキ部10bは、上部にまで延在している配線パターン10aを介してキャスタレーションメッキ部10aと電気的に接続されている。また、キャスタレーション28bの下部、即ち、下層基板4の上面には、配線パターン10bが形成されている。この配線パターン10bは、キャスタレーションメッキ部10bと電気的に接続されており、且つ、下層基板4を貫通するビア配線12を介してパッケージ22裏面に形成された接地電位のフットパターン17と電気的に接続されている。
【0054】
このような構成により、上面メッキ部9上にワッシャ16で固定された蓋15を接地電位に落とすことが可能となる。尚、他の構成は、第1の実施形態と同様であるため、ここでは説明を省略する。
【0055】
本実施形態によるパッケージ22は、第1の実施形態におけるパッケージ2の製造方法と同様に、パッケージ22の厚みに対して比較的薄い基板を複数積層して形成された下層基板4と、同じくパッケージ22の厚みに対して比較的薄い基板を複数積層して形成された上層基板3a並びに3bとを貼り合わせることで作製することができる。この製造方法を図10を用いて説明する。
【0056】
図10(a)は、多面取り構造とされた第1上層基板3aの構成を示す上面図である。図10(a)に示すように、第1上層基板3aは、複数のキャビティ5aが2次元配列された構成を有している。キャビティ5aは、キャビティ5の上部であり、後述のキャビティ5bと共にキャビティ5を形成するものである。キャビティ5aの四隅には、第1上層基板3aの上面から下面に渡ってキャスタレーション28aが形成されており、その表面にメッキが施されている(キャスタレーションメッキ部10a)。また、第1上層基板3aの上面には、所定のパターンのメッキ部9Aが予め形成されている。このメッキ部9Aは分断前の上面メッキ部9である。
【0057】
図10(b)は、同じく多面取り構造とされた第2上層基板3bの構成を示す上面図である。図10(b)に示すように、第2上層基板3bは、第1上層基板3aに形成された複数のキャビティ5aと対応する領域にキャビティ5bが形成されている。キャビティ5bの内壁には、キャビティ5aに形成されたキャスタレーション28aと互い違いとなる位置にキャスタレーション28bが形成されており、その表面にメッキが施されている(キャスタレーションメッキ部10b)。また、第1上層基板3bの上面には、キャスタレーション28aとキャスタレーション28bとを電気的に接続するための配線パターン11aが形成されている。
【0058】
図10(c)は、同じく多面取り構造とされた下層基板4の構成を示す上面図である。この構成は、図4(b)と同様に、多面取り構造とされた第1及び第2上層基板3a,3bにおけるキャビティ5a,5bと対応する領域、即ち、パッケージ2のダイアタッチ面6となる領域に予めダイアタッチパターン7が形成されており、且つ、キャスタレーション28bと対応する領域及びこれらの周辺の領域に予め配線パターン11bが形成されている。また、下層基板4には、予めビア配線12及びフットパターン17が形成されている(図10(d)及び図8参照)。
【0059】
これら第1及び第2上層基板3a,3b及び下層基板4を、例えば図10(d)に示すように貼り合わせることで、図6から図9に示すようなパッケージ22が作製できる。
【0060】
また、上述のように作製したパッケージ22を用いたSAWデバイス21の作製方法は、第1の実施形態において図5を用いて説明した工程と同様であるため、ここでは説明を省略する。
【0061】
以上のように構成することで、本実施形態では、加圧・加熱工程において、融解して流れだしたワッシャ16aが、キャスタレーション28aまでに留まるため、パッケージ21におけるキャビティ5下面(ダイアタッチ面6)まで到達することが無い。このため、キャビティ5下面に形成されたダイアタッチパターン7のショートを防止することができる。
【0062】
〔第3の実施形態〕
次に、本発明の第3の実施形態について図面を用いて詳細に説明する。
【0063】
上述した第1,第2の実施形態では、パッケージの側壁(内/外)にキャスタレーションを設けることで、流れだしたワッシャがパッケージ裏面のフットパターン又はキャビティ底面のダイアタッチパターンをショートすることを防止していた。これに対し、本実施形態では、キャビティを形成する(取り囲む)側壁内に、貫通しない程度の穴(ホール)を上面側から形成した場合を例に挙げて説明する。
【0064】
図11は、本実施形態によるSAWデバイス31の構成を示す斜視図である。図11に示すように、本実施形態では、キャビティ5を形成する側壁、即ち上層基板3に、これを貫通する穴38が形成されており、この内壁にメッキが施されている。この構成を図12を用いて、より詳細に説明する。
【0065】
図12は、図11におけるJ−J’断面図である。図12に示すように、本実施形態では、上層基板3を上面から貫通するように穴38が形成されている。この穴38の底部は下層基板4(実際には配線パターン11)で塞がれている。
【0066】
穴38の内壁には、上述のようにメッキが施されている(ホールメッキ部39)。このホールメッキ部39は、上面メッキ部9と電気的に接続されている。穴38の下部、即ち、下層基板4の上面には配線パターン10が形成されている。この配線パターン11は、ホールメッキ部39と電気的に接続されており、且つ、第1の実施形態と同様に、下層基板4を貫通するビア配線12を介してパッケージ22裏面に形成された接地電位のフットパターン17と電気的に接続されている。
【0067】
このような構成により、上面メッキ部9上にワッシャ16で固定された蓋15を接地電位に落とすことが可能となる。尚、他の構成は、第1の実施形態と同様であるため、ここでは説明を省略する。
【0068】
本実施形態によるパッケージ32は、第1の実施形態におけるパッケージ2の製造方法と同様に、パッケージ32の厚みに対して比較的薄い基板を複数積層して形成された下層基板4と、同じくパッケージ32の厚みに対して比較的薄い基板を複数積層して形成された上層基板3とを貼り合わせることで作製することができる。この方法は、図4を用いて説明した方法と同様であるため、ここでは詳細な説明を省略する。
【0069】
また、このように作製したパッケージ32を用いたSAWデバイス31の作製方法は、第1の実施形態において図5を用いて説明した工程と同様であるため、ここでは説明を省略する。
【0070】
以上のように構成することで、本実施形態では、加圧・加熱工程において、融解して流れだしたワッシャ16aが、穴38までに留まるため、パッケージ32裏面におけるフットパターン17及びキャビティ5下面(ダイアタッチ面6)まで到達することが無い。このため、フットパターン17及びダイアタッチパターン7のショートを防止することができる。
【0071】
〔第4の実施形態〕
次に、本発明の第4の実施形態について図面を用いて詳細に説明する。
【0072】
上述した第1又は第2の実施形態では、キャスタレーションがキャビティを構成する側壁の外側又は内側の任意の位置に設けられていた。これに対し、本発明は2段構成のキャスタレーションのうち、キャビティの開口部から延在する(即ち、上側に位置する)キャスタレーション(キャスタレーション48a:図13参照)を側壁の外側のコーナに設けた場合を例に挙げて説明する。
【0073】
このように、少なくともパッケージの開口部側から延在するキャスタレーションを設ける位置を側壁のコーナに限定することで、本実施形態ではパッケージ上部、換言すれば開口部周囲の壁厚が部分的に薄くなることを回避でき、蓋を接着する際の製造マージンが減少することを防止できる。
【0074】
図13は、本実施形態によるSAWデバイス41の構成を示す斜視図である。図13に示すように、本実施形態では、パッケージ42が第1上層基板43a,第2上層基板43b及び下層基板4を有して構成されており、これに2段構成のキャスタレーション48a,48bが設けられている。キャスタレーション48a,48bにおいて、上側のキャスタレーション48aはパッケージ42のコーナ部に設けられており、下側のキャスタレーション48bは例えばキャビティ5の内壁に形成されている。但し、これに限定されず、下側のキャスタレーション48bは、キャビティ5を形成する側壁の内側であってキャビティ5の底面から開口部に到達しない領域の任意の位置に形成されても、パッケージ42の側壁の外側であってパッケージ42の底面から開口部に到達しない領域の任意の位置に形成されても良い。
【0075】
これらキャスタレーション48a,48bの表面に形成されたキャスタレーションメッキ部40a,40b(図14(a),(b),(c)参照)は配線パターン44を介して電気的に接続されている。この構成を図14を用いて、より詳細に説明する。
【0076】
図14(a)は第1上層基板43aの構成を示す上面図である。また、図14(b)は第2上層基板43bの構成を示す上面図であり、図14(c)は第2上層基板43bの構成を示す下面図である。
【0077】
図14(a)に示すように、第1上層基板43aの各コーナにはキャスタレーション48aが設けられており、この表面にはメッキが施されている(キャスタレーションメッキ部40a)。キャスタレーションメッキ部40aは、下部において第2上層基板43bに設けられたメッキ部40a’と電気的に接続される。また、図14(b),(c)に示すように、第2上層基板43bの例えば内壁には1つ以上のキャスタレーション48bが設けられており、この表面には同様にメッキが施されている(キャスタレーションメッキ部40b)。したがって、キャスタレーションメッキ部40a及び40bは、図14(b)に示す配線パターン44を介して電気的に接続される。
【0078】
第2上層基板43bに設けられたキャスタレーションメッキ部40bは、上述した第2の実施形態と同様に、図15に示すような下層基板4の配線パターン11bに電気的に接続され、下層基板4を貫通するビア配線12を介してパッケージ42裏面に形成された接地電位のフットパターン17と電気的に接続される。
【0079】
このような構成により、上部メッキ部9a上にワッシャ16で固定された蓋15を接地電位に落とすことが可能となる。尚、他の構成は、第1の実施形態と同様であるため、ここでは説明を省略する。また、本実施形態によるパッケージ42及びSAWデバイス41の製造方法は、上述した実施形態(特に第2の実施形態)と同様であるため、ここでは説明を省略する。
【0080】
以上のように構成することで、本実施形態では、上述した各実施形態による効果に加え、パッケージ上部の壁厚が部分的に薄くなることを防止できるため、蓋16を接着する際のマージンを多くとることが可能となり、製造過程が容易化される。
【0081】
〔他の実施形態〕
以上、説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。また、上記各実施形態では、蓋15及びワッシャ16を導電体で構成した場合について例を挙げたが、本発明は、これに限定されず、ワッシャを軟化してキャビティを封止するための蓋を固定する構成を有していれば、如何なる形態に対しても適用することが可能である。
【0082】
【発明の効果】
以上説明したように、本発明によれば、製造が容易な電子デバイス及びそれの製造方法、並びにこれを可能とするための電子デバイスのパッケージ、ベース基板及びそれの製造方法が実現できる。
【図面の簡単な説明】
【図1】従来技術によるSAWデバイス100の構成を示す斜視図である。
【図2】本発明の第1の実施形態によるSAWデバイス1の構成を示す斜視図である。
【図3】図2におけるA−A’断面図である。
【図4】本発明の第1の実施形態におけるパッケージ2の製造方法を説明するための図である。
【図5】本発明の第1の実施形態によるSAWデバイス1の製造方法を示す図である。
【図6】本発明の第2の実施形態によるSAWデバイス21の構成を示す斜視図である。
【図7】図6におけるD−D’断面図である。
【図8】図6におけるE−E’断面図である。
【図9】図6におけるF−F’断面図である。
【図10】本発明の第2の実施形態におけるパッケージ22の製造方法を説明するための図である。
【図11】本発明の第3の実施形態におけるSAWデバイス31の構成を示す斜視図である。
【図12】図11のJ−J’断面図である。
【図13】本発明の第4の実施形態によるSAWデバイス41の構成を示す斜視図である。
【図14】(a)は図13に示す第1上層基板43aの構成を示す上面図であり、(b)は第2上層基板43bの構成を示す上面図であり、(c)は第2上層基板43bの構成を示す下面図である。
【図15】本発明における下層基板4の上面の一例を示す図である。
【符号の説明】
1、21、31、41 SAWデバイス
2、22、32、42 パッケージ
3 上層基板
3a、43a 第1上層基板
3b、43b 第2上層基板
4 下層基板
5、5a、5b キャビティ
6 ダイアタッチ面
7 ダイアタッチパターン
8、28a、28b、48a、48b キャスタレーション
8A スルーホール
9 上面メッキ部
9A、40a’ メッキ部
10、10a、10b、40a、40b キャスタレーションメッキ部
11、11a、11b、44 配線パターン
12 ビア配線
13 SAW素子
14 バンプ
15 蓋
16 ワッシャ
16a 流れだしたワッシャ
17 フットパターン
19 ダイシングテープ
38 穴
39 ホールメッキ部
Claims (16)
- 電子素子が収容される電子デバイスのパッケージであって、
前記電子素子を収容するためのキャビティと、
前記キャビティを形成する側壁の外側の角に形成された溝と、を有し、
前記溝は前記キャビティの開口部側から形成されており、且つ該パッケージの該開口部側と反対側の面に到達しないように形成されていることを特徴とする電子デバイスのパッケージ。 - 前記開口部を取り囲むように形成された第1導体膜と、
前記溝の表面に形成された第2導体膜と、
前記第2導体膜を接地するための配線パターンと、を有し、
前記第2導体膜は前記第1導体膜との電気的な接続を有することを特徴とする請求項1記載の電子デバイスのパッケージ。 - 電子素子が収容される電子デバイスのパッケージであって、
前記電子素子を収容するためのキャビティと、
前記キャビティを形成する側壁の内側の角に形成された溝と、を有し、
前記溝は前記キャビティの開口部側から形成されており、且つ該キャビティの底面に到達しないように形成されていることを特徴とする電子デバイスのパッケージ。 - 前記開口部を取り囲むように形成された第1導体膜と、
前記溝の表面に形成された第2導体膜と、
前記第2導体膜を接地するための配線パターンと、を有し、
前記第2導体膜は前記第1導体膜との電気的な接続を有することを特徴とする請求項3記載の電子デバイスのパッケージ。 - 電子素子が収容される電子デバイスのパッケージであって、
前記電子素子を収容するためのキャビティと、
前記キャビティを形成する側壁の内側の角に形成された第1溝と、
前記側壁の内側に形成された第2溝と、を有し、
前記第1溝は前記キャビティの前記開口部側から形成されており、且つ該キャビティの底面に到達しないように形成されており、
前記第2溝は前記第1溝と段違いであって、前記キャビティの前記底面から形成されており、且つ該キャビティの前記開口部側に到達しないように形成されていることを特徴とする電子デバイスのパッケージ。 - 前記開口部を取り囲むように形成された第1導体膜と、
前記第1溝の表面に形成された第2導体膜と、
前記第2溝の表面に形成された第3導体膜と、
前記第2導体膜と前記第3導体膜とを電気的に接続するための第1配線パターンと、
前記第3導体膜を接地するための第2配線パターンと、を有し、
前記第2導体膜は前記第1導体膜との電気的な接続を有することを特徴とする請求項5記載の電子デバイスのパッケージ。 - 電子素子が収容される電子デバイスのパッケージであって、
前記電子素子を収容するためのキャビティと、
前記キャビティを形成する側壁の角に形成された穴と、を有し、
前記穴は前記キャビティの開口部側から形成されており、且つ前記パッケージの底面に到達しないように形成されていることを特徴とする電子デバイスのパッケージ。 - 前記開口部を取り囲むように形成された第1導体膜と、
前記穴の内側表面に形成された第2導体膜と、
前記第2導体膜を接地するための配線パターンと、を有し、
前記第2導体膜は前記第1導体膜との電気的な接続を有することを特徴とする請求項7記載の電子デバイスのパッケージ。 - 電子素子が収容される電子デバイスのパッケージであって、
前記電子素子を収容するためのキャビティと、
前記キャビティを形成する側壁の外側の角に形成された第1溝と、
前記側壁の内側又は外側に形成された第2溝と、を有し、
前記第1溝は前記キャビティの開口部側から形成されており、且つ前記パッケージの裏面に到達しないように形成されており、
前記第2溝は前記第1溝と段違いであって、前記キャビティの底面又は前記パッケージの底面から形成されており、且つ該キャビティの開口部側に到達しないように形成されていることを特徴とする電子デバイスのパッケージ。 - 前記開口部を取り囲むように形成された第1導体膜と、
前記第1溝の表面に形成された第2導体膜と、
前記第2溝の表面に形成された第3導体膜と、
前記第2導体膜と前記第3導体膜とを電気的に接続するための第1配線パターンと、
前記第3導体膜を接地するための第2配線パターンと、を有し、
前記第2導体膜は前記第1導体膜との電気的な接続を有することを特徴とする請求項9記載の電子デバイスのパッケージ。 - 請求項1から10の何れか1項に記載の前記電子デバイスのパッケージが2次元配列して一体形成されたことを特徴とするベース基板。
- 請求項1又は2記載の前記電子デバイスのパッケージが2次元配列して一体形成されたベース基板であって、
前記隣接する前記パッケージにおける前記溝が一体となって、前記ベース基板を貫通しない穴を形成していることを特徴とするベース基板。 - セラミックス,アルミニウム・セラミックス,ビスマスイミド・トリアジンレジン,ポリフェニレンエーテル,ポリイミド樹脂,ガラスエポキシ,又はガラスクロスの何れかを主成分として形成されていることを特徴とする請求項11又は12記載のベース基板。
- 請求項1から10の何れか1項に記載の前記電子デバイスのパッケージと、
前記キャビティ内に実装された前記電子素子と、
前記開口部を封止する蓋と、を有し、
前記蓋は樹脂又は導電体により前記開口部に接着されていることを特徴とする電子デバイス。 - 前記電子素子は弾性表面波素子であることを特徴とする請求項14記載の電子デバイス。
- 複数のキャビティが2次元配列して形成されたベース基板を用いる電子デバイスの製造方法において、
前記ベース基板は、前記キャビティを形成する側壁の内側の角であって該キャビティの開口部側から該キャビティの底面に到達しないように形成された第1溝と、該第1溝と段違いであって該キャビティの底面に到達するように形成された第2溝とを有し、
前記キャビティに電子素子を実装する第1の工程と、
前記電子素子が実装された前記キャビティを個々に分離する第2の工程と、
樹脂又は導電体により前記キャビティの前記開口部を蓋で封止する第3の工程と、
を有することを特徴とする電子デバイスの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003121562A JP4046641B2 (ja) | 2003-03-10 | 2003-04-25 | 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法 |
KR1020040015802A KR100625717B1 (ko) | 2003-03-10 | 2004-03-09 | 전자 디바이스의 패키지, 베이스 기판, 전자 부품 및 그제조 방법 |
US10/795,444 US7304417B2 (en) | 2003-03-10 | 2004-03-09 | Package for electronic device, base substrate, electronic device and fabrication method thereof |
CNA2004100084253A CN1531199A (zh) | 2003-03-10 | 2004-03-10 | 电子器件封装、底基板、电子器件及其制造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003064227 | 2003-03-10 | ||
JP2003121562A JP4046641B2 (ja) | 2003-03-10 | 2003-04-25 | 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004335496A JP2004335496A (ja) | 2004-11-25 |
JP4046641B2 true JP4046641B2 (ja) | 2008-02-13 |
Family
ID=33421500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003121562A Expired - Fee Related JP4046641B2 (ja) | 2003-03-10 | 2003-04-25 | 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7304417B2 (ja) |
JP (1) | JP4046641B2 (ja) |
KR (1) | KR100625717B1 (ja) |
CN (1) | CN1531199A (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005047170A1 (de) * | 2004-10-05 | 2006-07-20 | Sharp K.K. | Optische Vorrichtung, optischer Verbinder und damit ausgerüstete elektronische Einrichtung |
KR100681264B1 (ko) * | 2005-05-31 | 2007-02-09 | 전자부품연구원 | 전자소자 패키지 및 그의 제조 방법 |
JP4654104B2 (ja) * | 2005-10-05 | 2011-03-16 | 日本特殊陶業株式会社 | セラミックパッケージ |
JP5048471B2 (ja) * | 2007-12-05 | 2012-10-17 | セイコーインスツル株式会社 | パッケージの製造方法、パッケージ、電子デバイス、圧電振動子、発振器、電子機器及び電波時計 |
JP5090471B2 (ja) * | 2008-01-30 | 2012-12-05 | 京セラ株式会社 | 弾性波装置 |
US8319114B2 (en) | 2008-04-02 | 2012-11-27 | Densel Lambda K.K. | Surface mount power module dual footprint |
JP4663821B2 (ja) * | 2008-11-28 | 2011-04-06 | 京セラ株式会社 | 弾性波装置及びその製造方法 |
JP5312223B2 (ja) * | 2009-06-25 | 2013-10-09 | 京セラ株式会社 | 配線基板 |
JP6006474B2 (ja) * | 2011-04-25 | 2016-10-12 | 日本特殊陶業株式会社 | 配線基板、多数個取り配線基板、およびその製造方法 |
JP2013046167A (ja) * | 2011-08-23 | 2013-03-04 | Seiko Epson Corp | 振動デバイス、及び振動デバイスの製造方法 |
KR102431587B1 (ko) * | 2015-08-12 | 2022-08-11 | 삼성전기주식회사 | 패키지 기판 및 그 제조방법 |
WO2017090508A1 (ja) | 2015-11-25 | 2017-06-01 | 京セラ株式会社 | 電子部品収納用パッケージ、電子装置および電子モジュール |
EP4141927A1 (en) * | 2021-08-30 | 2023-03-01 | Nexperia B.V. | Electronic package and method for manufacturing the same |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02222562A (ja) | 1989-02-23 | 1990-09-05 | Toto Ltd | チップキャリヤ |
JPH0559951U (ja) * | 1992-01-09 | 1993-08-06 | 株式会社村田製作所 | 圧電部品 |
US5506463A (en) * | 1993-08-23 | 1996-04-09 | Rohm Co., Ltd. | Packaged piezoelectric oscillator and method of making the same |
US5500628A (en) * | 1995-01-24 | 1996-03-19 | Motorola, Inc. | Double-sided oscillator package and method of coupling components thereto |
JPH11122072A (ja) | 1997-10-14 | 1999-04-30 | Fujitsu Ltd | 弾性表面波装置 |
JP3860364B2 (ja) | 1999-08-11 | 2006-12-20 | 富士通メディアデバイス株式会社 | 弾性表面波装置 |
JP3758947B2 (ja) | 2000-06-29 | 2006-03-22 | 株式会社住友金属エレクトロデバイス | セラミックパッケージ |
JP2003037208A (ja) | 2001-07-25 | 2003-02-07 | Kyocera Corp | 配線基板 |
-
2003
- 2003-04-25 JP JP2003121562A patent/JP4046641B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-09 US US10/795,444 patent/US7304417B2/en not_active Expired - Fee Related
- 2004-03-09 KR KR1020040015802A patent/KR100625717B1/ko not_active IP Right Cessation
- 2004-03-10 CN CNA2004100084253A patent/CN1531199A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US7304417B2 (en) | 2007-12-04 |
JP2004335496A (ja) | 2004-11-25 |
KR100625717B1 (ko) | 2006-09-20 |
US20040226741A1 (en) | 2004-11-18 |
KR20040081310A (ko) | 2004-09-21 |
CN1531199A (zh) | 2004-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3841304B2 (ja) | 圧電発振器、及びその製造方法 | |
JP4795602B2 (ja) | 発振器 | |
JP4712632B2 (ja) | 弾性波デバイス及びその製造方法 | |
US6587008B2 (en) | Piezoelectric oscillator and a method for manufacturing the same | |
JP4046641B2 (ja) | 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法 | |
JP2002135080A (ja) | 弾性表面波装置及びその製造方法 | |
JP4899519B2 (ja) | 表面実装型圧電発振器 | |
JP2004248039A (ja) | 電子部品の製造方法及びそのベース基板 | |
JP6385883B2 (ja) | モジュールおよびモジュールの製造方法 | |
JP4761713B2 (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP2000077943A (ja) | 温度補償型水晶発振器 | |
JP3406852B2 (ja) | 水晶発振器 | |
JP4273910B2 (ja) | 表面実装型圧電発振器及びその製造方法 | |
KR20060115531A (ko) | 기밀특성이 우수한 표면탄성파 소자 패키지 및 그 제조방법 | |
JP2002100932A (ja) | 圧電発振器 | |
JP5024317B2 (ja) | 電子部品および電子部品の製造方法 | |
JP2004260598A (ja) | 表面実装型温度補償水晶発振器 | |
JP4673670B2 (ja) | 圧電デバイスの製造方法 | |
JP3403159B2 (ja) | 圧電発振器 | |
JP4075301B2 (ja) | 圧電デバイスと圧電デバイスのパッケージと及びそれらの製造方法 | |
JPH10163798A (ja) | 弾性表面波素子とこれを用いた電子部品 | |
JP3429264B2 (ja) | 圧電発振器及びその製造方法 | |
JP2002100931A (ja) | 圧電発振器及びその製造方法 | |
JPH10150273A (ja) | 弾性表面波素子チップを有する高密度実装基板 | |
JP2003133887A (ja) | 水晶発振子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |