KR102431587B1 - 패키지 기판 및 그 제조방법 - Google Patents

패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR102431587B1
KR102431587B1 KR1020150113911A KR20150113911A KR102431587B1 KR 102431587 B1 KR102431587 B1 KR 102431587B1 KR 1020150113911 A KR1020150113911 A KR 1020150113911A KR 20150113911 A KR20150113911 A KR 20150113911A KR 102431587 B1 KR102431587 B1 KR 102431587B1
Authority
KR
South Korea
Prior art keywords
cavity
electronic device
insulating layer
photosensitive insulating
layer
Prior art date
Application number
KR1020150113911A
Other languages
English (en)
Other versions
KR20170019717A (ko
Inventor
김영민
오경섭
이창배
하경무
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150113911A priority Critical patent/KR102431587B1/ko
Publication of KR20170019717A publication Critical patent/KR20170019717A/ko
Application granted granted Critical
Publication of KR102431587B1 publication Critical patent/KR102431587B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

패키지 기판 및 그 제조방법이 개시된다. 본 발명의 일 측면에 따른 패키지 기판은, 캐버티(cavity)가 형성된 감광성절연층; 상기 캐버티 내에 실장된 전자소자; 및 상기 전자소자를 몰딩하도록 상기 감광성절연층의 일면에 적층된 몰딩층을 포함한다.

Description

패키지 기판 및 그 제조방법{PACKAGE SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 패키지 기판 및 그 제조 방법에 관한 것이다.
전자 산업의 발달에 따라 전자 부품의 소형화 요구가 늘어나는 추세이며, 전자기기 제품의 경박 단소화를 바탕으로 하는 시장의 흐름이 인쇄회로기판의 박형화 추세로 이어지고 있다. 이에 따라, IC와 같은 능동소자 또는 커패시터와 같은 수동소자를 패키지 기판의 내부에 실장하여, 부품의 고밀도화 및 신뢰성 향상을 추구하는 전자소자 내장형 패키지 기판의 개발이 주목을 받고 있다.
전자소자 내장형 패키지 기판의 제조 방법에 있어서, 캐버티(cavity) 공법이 사용될 수 있으며, 이는 코어기판에 레이저로 캐버티를 형성한 후에 캐버티 내에 전자소자를 실장하는 방식이다.
대한민국 공개특허공보 제10-2011-0093421호(2011.08.18)
본 발명은 레이저를 이용하지 않고 전자소자를 내장용 캐버티를 형성하는 패키지 기판 및 그 제조방법을 제공한다.
본 발명의 일 측면에 따르면, 캐버티(cavity)가 형성된 감광성절연층; 상기 캐버티 내에 실장된 전자소자; 및 상기 전자소자를 몰딩하도록 상기 감광성절연층의 일면에 적층된 몰딩층을 포함하는 패키지 기판이 제공된다.
본 발명의 다른 측면에 따르면, 감광성절연층에 포토리소(photolitho) 공정으로 캐버티(cavity)를 형성하는 단계; 상기 캐버티에 내에 전자소자를 실장하는 단계; 및 상기 감광성절연층의 일면에, 상기 전자소자를 몰딩하는 몰딩층을 적층하는 단계를 포함하는 패키지 기판 제조방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판을 나타낸 단면도.
도 2는 본 발명의 일 실시예에 따른 패키지 기판 제조방법을 나타낸 순서도.
도 3 내지 도 12은 본 발명의 일 실시예에 따른 패키지 기판 제조방법을 나타낸 공정도.
본 발명에 따른 패키지 기판 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 그러나, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니며, 본 발명의 실시예는 당업자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 '포함'한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판을 나타낸 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 패키지 기판은, 감광성절연층(110) 및 전자소자(120), 몰딩층(130)을 포함하고, 패턴층(140) 및 솔더볼(150)을 더 포함한다.
감광성절연층(110)은 빛에 반응하는 물질, 즉, 빛이 조사되면 빛을 받은 부분이 현상액에 불용(negative type) 또는 가용(positive type)으로 되는 물질로 형성된 절연층이다. 따라서, 감광성절연층(110)은 포토리소(photolithography) 공정으로 패터닝될 수 있다. 감광성절연층(110)으로는 PID(Photo Imageable Dielectric) 등이 있으며, PID로는 액상 타입, 필름 타입 등 모두가 사용될 수 있다. 이러한 PID는 종래에 사용되던 동박적층판(CCL) 또는 프리프레그(PPG)에 비하여 탄성계수(elastic modulus)가 낮기 때문에 기판 휨(warpage) 불량도 감소될 수 있다.
감광성절연층(110)에는 캐버티(cavity)(111)가 형성될 수 있다. 종래의 캐버티가 레이저에 의하여 형성되었다면, 본 발명의 실시예에서 캐버티(111)는 포토리소 공정으로 패터닝되어 형성된다. 즉, 감광성절연층(110)에 마스크를 놓고 광(UV)을 조사(노광)하고 현상하면 거쳐 캐버티(111)가 형성된다. 이와 같이, 감광성절연층(110)을 이용하면, 별도의 포토 레지스트가 없이도 패터닝을 하여 캐버티(111)를 형성할 수 있다.
종래의 CCL 또는 PPG에 레이저로 캐버티를 형성하는 경우에는 PPG 내의 유리섬유(glass cloth) 또는 필러(filler) 등의 이물들이 캐버티 내벽을 통하여 나오기 때문에 별도의 캐버티 세정 공정이 반드시 요구되었다. 또한, 이러한 이물을 방지하기 위하여 캐버티 형성 후 캐버티 내벽을 도금처리하는 방법도 있지만, 이 경우에는 도금 공정이라는 별도의 공정이 요구되기 때문에 공정이 복잡해진다.
이에 비하여, PID와 같은 감광성절연층(110)에 포토리소 공정으로 캐버티(111)를 형성하는 경우, 캐버티(111)의 측벽이 더 무르고 부드럽기 때문에 캐버티(111) 내 오염도가 작아지므로 별도의 캐버티 세정 공정이 추가로 요구되지 않으므로 공정이 단순화된다.
캐버티(111)는 감광성절연층(110)의 일부가 제거되어 형성되는 것이므로 캐버티(111)의 두께는 감광성절연층(110) 두께와 동일하다. 한편, 캐버티(111) 측으로 향한 감광성절연층(110)의 단부(도 1에서 S)는 경사지게 형성될 수 있다. 상기 단부(S)의 적어도 일부는 곡면일 수 있다.
캐버티(111)에는 전자소자(120)가 삽입 실장된다. 따라서, 캐버티(111)는 전자소자(120)의 형상에 대응하여 형성되므로, 일반적으로 사각형 형상을 가질 수 있다. 캐버티(111)의 횡단면(기판에 수평하게 자른 단면) 면적은 전자소자(120)의 횡단면 면적과 동일하거나 전자소자(120)의 횡단면 면적보다 조금 더 클 수 있다. 캐버티(111)의 횡단면 면적이 전자소자(120)의 횡단면 면적보다 조금 큰 경우, 캐버티(111)의 내측벽과 전자소자(120) 사이에는 갭(G)이 형성된다.
캐버티(111) 측으로 향한 감광성절연층(110)의 단부가 경사지게 형성된 경우에는, 캐버티(111)의 횡단면 최소 면적(즉, 캐버티(111)의 바닥부분)이 전자소자(120)의 횡단면 면적과 동일하거나, 전자소자(120)의 횡단면 면적보다 조금 더 클 수 있다.
전자소자(120)는 기판에 내장되는 주체로서, 상기 캐버티(111)에 삽입 실장되는 부품이다. 전자소자(120)는 능동소자 또는 수동소자일 수 있고, 여러 개일 수도 있다. 예를 들어, 전자소자(120)는 2mm x 2mm 크기의 칩일 수 있다.
몰딩층(130)은 감광성절연층(110) 일면에 적층되는 절연층으로, 내장된 전자소자(120)의 일면을 커버한다. 몰딩층(130)은 전자소자(120)의 측면도 커버하여 전자소자(120)를 몰딩한다. 몰딩층(130)에 의하여 전자소자(120)는 안정적으로 내장될 수 있다. 몰딩층(130)은 PPG(prepreg), ABF(Ajinomoto build-up film) 등을 포함할 수 있다. 캐버티(111)의 내측벽과 전자소자(120) 사이에는 갭(G)이 형성된 경우, 상기 갭(G)은 상기 몰딩층(130)으로 충진된다. 즉, 몰딩층(130)은 전자소자(120)를 몰딩하도록 감광성절연층(110)의 일면 및 갭(G) 내부에 형성되는 것이다.
종래의 CCL 또는 PPG에 레이저로 캐버티(111)를 형성하는 경우에 비하여, PID와 같은 감광성절연층(110)에 포토리소 공정으로 캐버티(111)를 형성하는 경우, 종래의 CCL 내 유리 섬유(glass fiber)가 캐버티(111)에 의해 노출되는 문제가 발생하지 않으므로, 몰딩층(130)의 밀착력이 향상되어 보이드(void)가 발생하지 않을 수 있다.
캐버티(111)에 삽입 실장되는 전자소자(120)의 두께는 감광성절연층(110)의 두께 이상일 수 있다. 캐버티(111)에 삽입 실장되는 전자소자(120)의 두께가 감광성절연층(110)의 두께보다 큰 경우에, 몰딩층(130)이 전자소자(120)를 몰딩하면, 도 1에 도시된 바와 같이, 감광성절연층(110) 및 몰딩층(130)의 이중구조가 형성된다.
패턴층(140)은 전자소자(120)가 내장된 패키지 기판이 메인보드 등에 접속되기 위하여 형성되는 층이다. 패턴층(140)은 감광성절연층(110)의 타면 상에 적층된다. 패턴층(140)은 절연층과 회로패턴을 포함한다. 패턴층(140)은 전자소자(120)와 전기적으로 연결되는데, 패턴층(140)의 회로패턴은 전자소자(120)의 전극(121)과 전기적으로 연결된다. 패턴층(140)의 절연층은 감광성일 수 있으며 PID일 수 있다. 절연층이 PID와 같은 감광성 물질로 이루어지면, 별도의 포토 레지스트 없이 회로패턴을 형성할 수 있다.
한편, 패턴층(140)의 패드(141)에는 솔더볼(150)이 형성될 수 있으며, 솔더볼(150)은 전자소자(120)를 메인보드(HDI)에 접속시키기 위한 솔더이다. 전자소자(120)가 내장된 패키지 기판은 메인보드에 실장되며, 솔더볼(150)에 의하여 전자소자(120)가 메인보드에 접속된다.
도 2는 본 발명의 일 실시예에 따른 패키지 기판 제조방법을 나타낸 순서도이다. 도 3 내지 도 13은 본 발명의 일 실시예에 따른 패키지 기판 제조방법을 나타낸 공정도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 패키지 기판 제조방법은, 코어(C)에 감광성절연층(110) 적층 단계(S110), 감광성절연층(110)에 캐버티(111) 형성 단계(S120), 감광성절연층(110)에 접착부재(A) 부착 단계(S130), 코어(C) 제거 단계(S140), 캐버티(111) 내 전자소자(120) 실장 단계(S150), 몰딩층(130) 적층 단계(S160), 접착부재(A) 제거 단계(S170), 패턴층(140) 형성 단계(S180) 및 솔더볼(150) 형성 단계(S190)를 포함할 수 있다.
도 3을 참조하면, 코어에 감광성절연층 적층 단계(S110)는, 디태치(detach) 코어(C)를 준비하고 상기 코어(C)에 감광성절연층(110)을 적층하는 단계이다.
도 3에 도시된 바와 같이, 코어(C)는 절연층(C1)에 구리 등의 금속층(C2, C3)이 적층된 것이다. 금속층은 두 개의 층으로 구분되고, 제1 금속층(C2)과 제2 금속층(C3)으로 구분될 수 있다. 예를 들어, 코어(C)는 절연층 상에 제1 구리층(C2), 그 위에 제2 구리층(C3)으로 이루어질 수 있다. 여기서, 제1 구리층(C2)의 두께가 제2 구리층(C3)의 두께보다 클 수 있다.
감광성절연층(110)에 대한 설명은 상술한 바와 같으며, 본 단계에서는 코어(C)의 상하면에 감광성절연층(110)을 적층한다.
도 4를 참조하면, 감광성절연층에 캐버티 형성 단계(S120)는 감광성절연층(110)에 포토리소 공정으로 캐버티(111)를 형성하는 단계이다. 즉, 감광성절연층(110)을 노광 및 현상하여 일부를 제거하는 단계이다. 캐버티(111)에 대한 설명은 상술한 바와 같다. 본 발명에서는 캐버티(111)를 형성함에 있어, 별도의 포토 레지스트가 없이도, 감광성절연층(110)에 바로 포토리소 공정을 수행할 수 있어 효과적이다.
도 5를 참조하면, 감광성절연층에 접착부재 부착 단계(S130)는 감광성절연층(110) 상에 캐버티(111)를 커버하는 접착부재(A)를 부착하는 단계이다. 접착부재(A)가 부착됨에 따라 감광성절연층(110)이 코어(C)에 대해 밀착될 수 있다. 접착부재(A)는 캐버티(111)를 커버하기 때문에, 캐버티(111)는 코어(C)와 접착부재(A)에 의하여 밀폐된다.
도 6 및 도 7을 참조하면, 코어 제거 단계(S140)는 코어(C)를 제거하여 두 개의 감광성절연층(110)으로 분리하는 단계이다. 코어(C)에 두 개로 구분되는 금속층(C2, C3)이 있는 경우, 코어(C) 제거 단계는, 코어(C)의 금속층(C2, C3)이 서로 분리되는 단계(도 6) 및 남아있는 금속층을 제거하는 단계(도 7)를 포함할 수 있다. 즉, C2 와 C3 사이가 분리된 후에, C2를 제거하는 것이다.
예를 들어, 코어(C)의 절연층 상에 두꺼운 구리층(C2) 및 얇은 구리층(C3)이 형성된 경우, 두꺼운 구리층(C2)과 얇은 구리층(C3) 사이가 분리(도 6)되고, 이후에 얇은 구리층(C3)을 에칭으로 제거(도 7)될 수 있다.
코어(C)가 제거되면, 코어(C)에 의해 가려져있던 캐버티(111)가 노출된다. 캐버티(111)가 노출되면, 캐버티(111)에 대응되는 접착부재(A)의 일부도 노출된다.
도 8을 참조하면, 캐버티 내 전자소자 실장 단계(S150)는, 노출된 캐버티(111)에 전자소자(120)를 삽입 실장하는 단계이다. 전자소자(120)는 노출된 접착부재(A)의 영역에 실장되며, 접착부재(A)에 부착된다. 전자소자(120)는 접착부재(A)에 의하여 안정적으로 캐버티(111) 내에 위치할 수 있다. 전자소자(120)가 실장될 때에는 전자소자(120)의 전극(121)이 접착부재(A)를 대면한다.
도 9를 참조하면, 몰딩층 적층 단계(S160)는 감광성절연층(110)의 일면에 전자소자(120)를 몰딩하는 몰딩층(130)을 적층하는 단계이다. 상술한 바와 같이, 몰딩층(130)은 전자소자(120)를 몰딩하기 위하여, 감광성절연층(110)의 일면, 전자소자(120)의 일면을 커버하는 것은 물론, 캐버티(111)와 전자소자(120) 사이의 갭(G) 내부에도 형성된다. 몰딩층(130)에 의하면 전자소자(120)가 안정적으로 실장될 수 있다.
도 10을 참조하면, 접착부재 제거 단계(S170)는 전자소자(120)가 부착되어 있는 접착부재(A)를 떼어내는 단계이다. 접착부재(A)가 제거되면, 감광성절연층(110)의 타면과 전자소자(120)의 타면(전극(121))이 노출된다.
도 11을 참조하면, 패턴층 형성 단계(S180)는 감광성절연층(110)의 타면에 전자소자(120)와 전기적으로 연결되는 패턴층(140)을 형성하는 단계이다. 패턴층(140) 형성 단계는, 감광성물질의 절연층을 적층하는 단계와 포토리소 공정으로 패터닝하여 회로패턴을 형성하는 단계를 포함할 수 있다. 즉, 감광성절연층(110)을 이용하여 캐버티(111)를 형성한 것과 마찬가지로 패턴층(140) 역시 감광성물질을 이용하여 패터닝을 한다. 이 경우, 별도의 포토 레지스트가 필요하지 않으므로 공정이 단순해질 수 있다.
도 12를 참조하면, 솔더볼 형성 단계(S190)는 전자소자(120)가 내장된 패키지 기판을 메인보드에 접속시키기 위한 솔더를 패턴층(140)의 패드(141)에 형성하는 단계이다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
110: 감광성절연층
111: 캐버티
120: 전자소자
121: 전극
130: 몰딩층
140: 패턴층
141: 패드
150: 솔더볼
G: 갭
A: 접착부재
C: 코어

Claims (10)

  1. 캐버티(cavity)가 형성된 감광성절연층;
    상기 캐버티 내에 실장된 전자소자;및
    상기 전자소자를 몰딩하도록 상기 감광성절연층의 일면에 적층된 몰딩층을 포함하고,
    상기 캐버티의 내측벽과 상기 전자소자 사이에는 갭이 형성되고,
    상기 갭은 상기 몰딩층으로 충진되는 패키지 기판.
  2. 제1항에 있어서,
    상기 캐버티 측의 상기 감광성절연층의 단부는 경사지게 형성된 패키지 기판.
  3. 삭제
  4. 제1항에 있어서,
    상기 전자소자와 전기적으로 연결되도록, 상기 감광성절연층의 타면에 적층된 패턴층을 더 포함하는 포함하는 패키지 기판.
  5. 제4항에 있어서,
    상기 패턴층에 형성된 솔더볼을 더 포함하는 패키지 기판.
  6. 감광성절연층에 포토리소(photolitho) 공정으로 캐버티(cavity)를 형성하는 단계;
    상기 캐버티 내에 전자소자를 실장하는 단계; 및
    상기 감광성절연층의 일면에, 상기 전자소자를 몰딩하는 몰딩층을 적층하는 단계를 포함하며,
    상기 전자소자를 실장하는 단계에서 상기 캐버티의 내측벽과 상기 전자소자 사이에는 갭이 형성되고, 상기 몰딩층을 적층하는 단계에서 상기 몰딩층으로 상기 갭을 충진하는 패키지 기판 제조방법.
  7. 제6항에 있어서,
    상기 감광성절연층 상에 상기 캐버티를 커버하는 접착부재를 부착하는 단계를 더 포함하고,
    상기 접착부재는 상기 몰딩층 적층 후에 제거되는 패키지 기판 제조방법.
  8. 제6항에 있어서,
    상기 캐버티를 형성하는 단계 전에,
    코어에 상기 감광성절연층을 적층하는 단계를 더 포함하고,
    상기 코어는 상기 전자소자를 실장 전에 제거되는 패키지 기판 제조방법.
  9. 제6항에 있어서,
    상기 캐버티를 형성하는 단계에서,
    상기 캐버티 측의 상기 감광성절연층의 단부는 경사지게 형성되는 패키지 기판 제조방법.
  10. 제6항에 있어서,
    상기 감광성절연층의 타면에 상기 전자소자와 전기적으로 연결되는 패턴층을 적층하는 단계를 더 포함하는 포함하는 패키지 기판 제조방법.
KR1020150113911A 2015-08-12 2015-08-12 패키지 기판 및 그 제조방법 KR102431587B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150113911A KR102431587B1 (ko) 2015-08-12 2015-08-12 패키지 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150113911A KR102431587B1 (ko) 2015-08-12 2015-08-12 패키지 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170019717A KR20170019717A (ko) 2017-02-22
KR102431587B1 true KR102431587B1 (ko) 2022-08-11

Family

ID=58315192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150113911A KR102431587B1 (ko) 2015-08-12 2015-08-12 패키지 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102431587B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004335496A (ja) * 2003-03-10 2004-11-25 Fujitsu Media Device Kk 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法
JP2009032918A (ja) * 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法
KR100907232B1 (ko) * 2002-05-31 2009-07-10 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5370765B2 (ja) * 2008-09-29 2013-12-18 日立化成株式会社 半導体素子搭載用パッケージ基板とその製造方法
KR101088030B1 (ko) 2010-02-12 2011-11-30 엘지이노텍 주식회사 임베디드 인쇄회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100907232B1 (ko) * 2002-05-31 2009-07-10 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2004335496A (ja) * 2003-03-10 2004-11-25 Fujitsu Media Device Kk 電子デバイスのパッケージ、ベース基板、電子部品及びそれの製造方法
JP2009032918A (ja) * 2007-07-27 2009-02-12 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と電子部品装置及びその製造方法

Also Published As

Publication number Publication date
KR20170019717A (ko) 2017-02-22

Similar Documents

Publication Publication Date Title
US10103113B2 (en) Method of manufacturing printed circuit board
JP6373574B2 (ja) 回路基板及びその製造方法
KR100735492B1 (ko) 단차부를 갖는 인쇄회로기판을 이용한 카메라 모듈
JP4651597B2 (ja) 半導体パッケージ基板
US20170033037A1 (en) Packaging substrate
JP2012169591A (ja) 多層配線基板
KR101470706B1 (ko) 다층 배선기판의 제조방법
KR20160099934A (ko) 리지드-플렉시블 기판 및 그 제조방법
KR101505248B1 (ko) 다층 배선기판의 제조방법
JP6721143B2 (ja) プリント回路基板及びその製造方法
KR102431587B1 (ko) 패키지 기판 및 그 제조방법
JP2005077955A (ja) エッチング方法およびそれを用いた回路装置の製造方法
JP2009117699A (ja) 半導体パッケージ用部品及び半導体パッケージ用部品の製造方法
JP5973355B2 (ja) 発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板
JP5530955B2 (ja) 多層配線基板
TWI449147B (zh) 內埋元件之多層基板的製造方法
JP2006324573A (ja) レジスト付きプリント回路基板の製造方法およびレジスト付きプリント回路基板
KR20140078105A (ko) 인쇄회로기판 및 그 제조방법
JP2017011251A (ja) 配線基板およびその製造方法
JP2006156502A (ja) リジッドフレキシブルプリント配線板及びその製造方法
US20160381793A1 (en) Wiring board and method for manufacturing the same
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20150057389A (ko) 인쇄회로기판 및 그 제조방법
KR100305570B1 (ko) 인쇄회로기판및그제조방법
TWI386132B (zh) 電路板製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant