JP5973355B2 - 発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板 - Google Patents
発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板 Download PDFInfo
- Publication number
- JP5973355B2 JP5973355B2 JP2013003535A JP2013003535A JP5973355B2 JP 5973355 B2 JP5973355 B2 JP 5973355B2 JP 2013003535 A JP2013003535 A JP 2013003535A JP 2013003535 A JP2013003535 A JP 2013003535A JP 5973355 B2 JP5973355 B2 JP 5973355B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- light emitting
- reflective film
- emitting device
- connection terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229920005989 resin Polymers 0.000 claims description 27
- 239000011347 resin Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 15
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 32
- 239000004020 conductor Substances 0.000 description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000007789 sealing Methods 0.000 description 4
- 229910001374 Invar Inorganic materials 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000012779 reinforcing material Substances 0.000 description 3
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Led Device Packages (AREA)
Description
図1は、第1の実施形態における発光素子搭載用配線基板100(以下、単に配線基板100と記載する)の構成図である。図1(a)は、配線基板100の平面図、図1(b)は、図1(a)の線分X−Xにおける配線基板100の断面図である。また、図2は、LED500(発光素子)を実装した配線基板100の構成図である。図2(a)は、LED500及び配線基板100の平面図、図2(b)は、図2(a)の線分Y−YにおけるLED500及び配線基板100の断面図である。なお、図2に示すLED500は、無色透明の封止樹脂Mにより封止されている。
図3〜図6は、第1の実施形態に係る配線基板100の製造工程を示す図である。以下、図1及び図3〜図6を参照して、配線基板100の製造方法について説明する。
板状の樹脂製基板の表面及び裏面に銅箔L1,L2が貼付されたコア基板101を準備する(図3(a))。次に、コア基板101に対してドリルを用いて孔あけ加工を行い、スルーホール104aとなる貫通孔を所定位置に形成する(図3(b)参照)。なお、スルーホール104a形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。また、スルーホール104aは、ドリル以外の加工方法(例えば、レーザ加工)により形成してもよい。
次に、めっき層M1,M2の表面に感光性のドライフィルムDF1,DF2をそれぞれラミネートした後、露光・現像を行い、所望のパターンに成形する(図4(a)参照)。次に、所望のパターンに成形したドライフィルムDF1,DF2をマスクとして、めっき層M1,M2をエッチングする(図4(b)参照)。なお、めっき層M1,M2のエッチングは、ウェットエッチング、ドライエッチングのどちらを用いてもよいが、微細化に対応するためにドライエッチングを用いることが好ましい。次に、ドライフィルムDF1,DF2を剥離し、所望のパターンに成形された導体層102,103を得る(図4(c)参照)。
次に、反射膜105となる感光性の絶縁性樹脂をコア基板101の表面側にコートする(図5(a)参照)。なお、反射膜105の厚みD1が、導体層103の厚みD3よりも厚いものをラミネートする。次に、反射膜105の開口部105aとなるべき領域の内側をマスクして絶縁性樹脂を露光・現像して、開口部105aの外側領域となるべき絶縁性樹脂を光硬化させる(図5(b)参照)。次に、炭酸ナトリウム水溶液(濃度1重量%)に、この製造途中の配線基板100を短時間(未感光部の絶縁性樹脂表面が若干膨潤する程度の時間)浸漬する(図5(c)参照)。
図7は、第2の実施形態に係る配線基板200の断面図である。以下、図7を参照して配線基板200の構成について説明する。なお、図1〜図6を参照して説明した配線基板100の構成と同じ構成には、同一の符号を付して重複する説明を省略する。
図8は、第3の実施形態に係る配線基板300の断面図である。以下、図8を参照して配線基板300の構成について説明する。なお、図1〜図6を参照して説明した配線基板100の構成と同じ構成には、同一の符号を付して重複する説明を省略する。
以上、本発明を、具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
Claims (1)
- 絶縁層と、
前記絶縁層上に形成されている複数の接続端子と、
前記絶縁層上に積層されて前記複数の接続端子を露出させる反射膜と、を備え、
前記反射膜は、前記複数の接続端子に実装される発光素子の実装領域を取り囲むように位置する壁面と前記実装領域内において前記複数の接続端子の上端よりも低く位置する底面とを含んで形成された開口部を備えた
発光素子搭載用配線基板の製造方法であって、
前記絶縁層上に前記複数の接続端子を形成する工程と、
前記絶縁層及び前記複数の接続端子を前記反射膜となる感光性の絶縁性樹脂で被覆する工程と、
前記感光性の絶縁性樹脂を露光現像することにより前記開口部を有する反射膜を形成する工程と、
を備えることを特徴とする発光素子搭載用配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013003535A JP5973355B2 (ja) | 2013-01-11 | 2013-01-11 | 発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013003535A JP5973355B2 (ja) | 2013-01-11 | 2013-01-11 | 発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014135431A JP2014135431A (ja) | 2014-07-24 |
JP5973355B2 true JP5973355B2 (ja) | 2016-08-23 |
Family
ID=51413498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013003535A Expired - Fee Related JP5973355B2 (ja) | 2013-01-11 | 2013-01-11 | 発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5973355B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6485243B2 (ja) * | 2015-03-02 | 2019-03-20 | 豊田合成株式会社 | 発光装置 |
JP6501278B2 (ja) * | 2017-07-06 | 2019-04-17 | E&E Japan株式会社 | チップled及びその製造方法 |
CN107369755A (zh) * | 2017-07-27 | 2017-11-21 | 旭宇光电(深圳)股份有限公司 | 紫外led封装结构 |
CN107464870A (zh) * | 2017-07-27 | 2017-12-12 | 旭宇光电(深圳)股份有限公司 | 紫外发光二极管封装结构 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191111A (ja) * | 2003-12-24 | 2005-07-14 | Kyocera Corp | 発光素子収納用パッケージおよび発光装置 |
JP2008124297A (ja) * | 2006-11-14 | 2008-05-29 | Sanyo Electric Co Ltd | 発光装置 |
JP5390938B2 (ja) * | 2009-05-29 | 2014-01-15 | パナソニック株式会社 | 発光装置 |
JP5375630B2 (ja) * | 2010-01-25 | 2013-12-25 | 大日本印刷株式会社 | 樹脂付リードフレームおよびその製造方法、ならびにled素子パッケージおよびその製造方法 |
JP5515822B2 (ja) * | 2010-02-12 | 2014-06-11 | 東芝ライテック株式会社 | 発光装置及び照明装置 |
-
2013
- 2013-01-11 JP JP2013003535A patent/JP5973355B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014135431A (ja) | 2014-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10103113B2 (en) | Method of manufacturing printed circuit board | |
KR100796522B1 (ko) | 전자소자 내장형 인쇄회로기판의 제조방법 | |
JP5461323B2 (ja) | 半導体パッケージ基板の製造方法 | |
TW201626512A (zh) | 配線電路基板、半導體裝置、配線電路基板之製造方法、半導體裝置之製造方法 | |
JP5973355B2 (ja) | 発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板 | |
JP6045829B2 (ja) | 光電気混載基板 | |
JP2007214572A (ja) | ベアチップ内蔵型印刷回路基板及びその製造方法 | |
US9859482B2 (en) | LED lighting apparatus and method for manufacturing the same | |
JP2012169591A (ja) | 多層配線基板 | |
JP6721143B2 (ja) | プリント回路基板及びその製造方法 | |
TWI671864B (zh) | 半導體封裝基板及其製造方法 | |
TWI622820B (zh) | 光學電路板及其製造方法 | |
JP2019008269A (ja) | 光導波路および光回路基板 | |
TW201444440A (zh) | 配線基板及其製造方法 | |
JP6435111B2 (ja) | 光導波路装置及びその製造方法 | |
JP5660462B2 (ja) | プリント配線板 | |
JP4684931B2 (ja) | 光導波路部材の製造方法、光配線モジュールの製造方法および電子装置の製造方法 | |
TW200421961A (en) | Multi-layer wiring substrate and the manufacturing method thereof | |
JP5530955B2 (ja) | 多層配線基板 | |
TWI437670B (zh) | 散熱基板之結構及其製程 | |
JP2016025226A (ja) | 発光素子搭載用配線基板、及びその製造方法 | |
TWI422078B (zh) | 熱輻射結構以及製造其之方法 | |
JP6374703B2 (ja) | 配線基板の製造方法 | |
JP5312311B2 (ja) | 光伝送基板および光モジュール | |
KR101464635B1 (ko) | 회로 기판 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160527 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160714 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5973355 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |