JP5973355B2 - 発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板 - Google Patents

発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板 Download PDF

Info

Publication number
JP5973355B2
JP5973355B2 JP2013003535A JP2013003535A JP5973355B2 JP 5973355 B2 JP5973355 B2 JP 5973355B2 JP 2013003535 A JP2013003535 A JP 2013003535A JP 2013003535 A JP2013003535 A JP 2013003535A JP 5973355 B2 JP5973355 B2 JP 5973355B2
Authority
JP
Japan
Prior art keywords
wiring board
light emitting
reflective film
emitting device
connection terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013003535A
Other languages
English (en)
Other versions
JP2014135431A (ja
Inventor
貴広 林
貴広 林
永井 誠
誠 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2013003535A priority Critical patent/JP5973355B2/ja
Publication of JP2014135431A publication Critical patent/JP2014135431A/ja
Application granted granted Critical
Publication of JP5973355B2 publication Critical patent/JP5973355B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Led Device Packages (AREA)

Description

本発明は、発光素子搭載用配線基板及び発光素子搭載用配線基板の製造方法、並びに発光素子実装配線基板に関する。
Light Emitting Diode(LED)用の配線基板(以下、発光素子搭載用配線基板と記載する)には、LEDからの光を反射させるための反射膜がLEDが実装される側に設けられている。反射膜は、厚みが薄いと光の反射率が低下する。このため、従来の発光素子搭載用配線基板では、反射膜の厚みは、通常、LEDを実装するための配線パターン(接続端子を含む)の厚みよりも厚くなっている。
しかしながら、反射膜の厚みが接続端子の厚みよりも厚いと、LEDの実装領域に反射膜を設けることが難しい。その結果、従来の発光素子搭載用配線基板では、LEDの実装領域外に反射膜を設けていた。このため、樹脂絶縁層上に配線パターンを形成した配線基板では、LEDからの光が樹脂絶縁層に照射され、樹脂絶縁層がLEDの光により劣化するという不具合があった。そこで、反射膜の厚みを配線パターンの厚みよりも薄くして、反射膜をLEDの実装領域にも設けるようにした発光素子搭載用配線基板がある(例えば、特許文献1参照)。
特開2012−151191号公報
しかしながら、特許文献1で提案される手法では、配線パターンよりも厚い反射膜を、接続端子を覆うようにして設けた後、該反射膜をバフ研磨して配線パターンの厚みよりも薄くしている。このため、LEDの実装領域以外の領域についても反射膜が薄くなり、LEDからの光を効率よく反射することができない。また、バフ研磨により反射膜の表面が粗くなるため、反射膜の反射率がさらに低下する。
また、近年では、発光素子搭載用配線基板の小型化が進んでおり、形成される配線パターンも微細化されている。このため、バフ研磨等により、反射膜を研磨する際に、微細化された配線パターンが破損する虞がある。さらに、小型化された配線基板において、LEDの実装領域のみをバフ研磨することは難しく、LEDの実装領域のみをバフ研磨したようとした場合、反射膜の厚みにばらつきが生じる。
本発明は、上記の事情に対処してなされたものであり、発光素子からの光を効率よく反射することができる発光素子搭載用配線基板及び発光素子搭載用配線基板の製造方法、並びに発光素子実装配線基板を提供することを目的とする。
上記目的を達成すべく、本発明は、絶縁層と、前記絶縁層上に形成されている複数の接続端子と、前記絶縁層上に積層されて前記複数の接続端子を露出させる反射膜と、を備え、前記反射膜は、前記複数の接続端子に実装される発光素子の実装領域を取り囲むように位置する壁面と前記実装領域内において前記複数の接続端子の上端よりも低く位置する底面とを含んで形成された開口部を備えた発光素子搭載用配線基板の製造方法であって、前記絶縁層上に前記複数の接続端子を形成する工程と、前記絶縁層及び前記複数の接続端子を前記反射膜となる感光性の絶縁性樹脂で被覆する工程と、前記感光性の絶縁性樹脂を露光現像することにより前記開口部を有する反射膜を形成する工程と、を備えることを特徴とする。
本発明によれば、反射膜は、複数の接続端子に実装される発光素子の実装領域を取り囲むように位置する壁面と、実装領域内において複数の接続端子の上端よりも低く位置する底面とを含んで形成された開口部を備えている。つまり、発光素子の実装領域内にも反射膜が形成されているので、開口部を形成する壁面と底面の双方によって発光素子からの光を効率よく反射することができる。また、複数の接続端子は、反射膜から露出しているため、発光素子で発生する熱が放熱されやすい。さらに、発光素子からの光が絶縁層に照射されないので、絶縁層が発光素子の光により劣化することを抑制できる。
本発明によれば、絶縁層及び複数の接続端子を反射膜となる感光性の絶縁性樹脂で被覆した後、感光性の絶縁性樹脂を露光現像することにより開口部を有する反射膜を形成しているので、反射膜の開口部を容易に形成することができる。また、現像露光により開口部を形成しているので、開口部の側面及び底面の表面粗さが低下するのを抑制することができる。このため、発光素子からの光を効率よく反射することができる。
以上説明したように、本発明によれば、発光素子からの光を効率よく反射することができる発光素子搭載用配線基板及び発光素子搭載用配線基板の製造方法、並びに発光素子実装配線基板を提供することができる。
第1の実施形態に係る配線基板の構成図。 第1の実施形態に係る配線基板にLEDを実装した図。 第1の実施形態に係る配線基板の製造工程図。 第1の実施形態に係る配線基板の製造工程図。 第1の実施形態に係る配線基板の製造工程図。 第1の実施形態に係る配線基板の製造工程図。 第2の実施形態に係る配線基板の断面図。 第3の実施形態に係る配線基板の断面図。
以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、以下の説明では、発光素子(Light Emitting Diode:LED)が実装される側を表面として構成を説明する。
(第1の実施形態)
図1は、第1の実施形態における発光素子搭載用配線基板100(以下、単に配線基板100と記載する)の構成図である。図1(a)は、配線基板100の平面図、図1(b)は、図1(a)の線分X−Xにおける配線基板100の断面図である。また、図2は、LED500(発光素子)を実装した配線基板100の構成図である。図2(a)は、LED500及び配線基板100の平面図、図2(b)は、図2(a)の線分Y−YにおけるLED500及び配線基板100の断面図である。なお、図2に示すLED500は、無色透明の封止樹脂Mにより封止されている。
図2に示すように、配線基板100は、LED用の配線基板である。配線基板100は、コア基板101と、コア基板101の裏面側に形成された導体層102と、コア基板101の表面側に形成された導体層103と、導体層102と導体層103とを接続する複数のスルーホール導体104bと、コア基板101の表面側に設けられた反射膜105とを備える。
コア基板101は、絶縁性の耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等で構成された板状の樹脂製基板であり、絶縁層を構成する。なお、コア基板101内に補強材を含ませてもよい。コア基板101内に補強材を含ませることで、コア基板101の剛性が向上し、反り等の変形による不具合を抑制することができる。
なお、補強材としては、例えば、インバー(invar)を用いることが好ましい。インバーは、熱膨張率が小さいため、コア基板101内にインバーを含ませることで、温度サイクルによるコア基板101の熱膨張及び熱収縮を抑制することができる。この結果、配線基板100の信頼性が向上する。
導体層102は、複数の接続端子102a,102b及び該接続端子102a,102bと電気的に接続される配線(不図示)を有する。導体層102は、電気伝導性の高い材料、例えば、銅(Cu)で構成される。
導体層103は、LED500が実装される複数の接続端子103a,103b及び該接続端子103a,103bと電気的に接続される配線(不図示)を有する。導体層103は、電気伝導性の高い材料、例えば、銅(Cu)で構成される。
導体層102と導体層103とは、コア基板101のスルーホール104a内に充填されたスルーホール導体104bにより電気的に接続されている。なお、スルーホール導体104bは、電気伝導性の高い材料、例えば、銅(Cu)で構成される。
反射膜105は、複数の接続端子102a,102bに実装されるLED500(発光素子)の実装領域Rを取り囲むように位置する壁面S2と実装領域R内において複数の接続端子102a,102bの上端S3よりも低く位置する底面S4とを含んで形成された開口部105aを備える。
つまり、配線基板100は、LEDの実装領域R内にも反射膜105を有し、さらに実装領域R外の反射膜105の厚みD2は、実装領域R内の反射膜105の厚みD1や接続端子103a,103bの厚みよりも厚くなっている。このため、LED500からの光を効率よく反射することができる。さらに、LED500からの光が絶縁層(コア基板101)に照射されないので、絶縁層(コア基板101)がLED500の光により劣化することを抑制できる。
また、開口部105aの底面S4が接続端子103a,103bの上端S3よりも低い位置にある。つまり、接続端子103a,103bの少なくとも一部が反射膜105から露出しているため、LED500で発生する熱が放熱されやすい(熱引きがよい)。なお、LED500は、半田Pにより接続端子500aを接続端子130a,103bに接続することで配線基板100に実装される。
また、図2(b)に示すように、配線基板100では、開口部105aの外側における反射膜105の上面S1で画定される仮想平面Vが、LED500(発光素子)の側面500sと交差する位置にある。このため、図2(b)に示すように、LED500の側面500sからの光も効率よく反射することができる。
なお、この第1の実施形態では、反射膜105として感光性の絶縁性樹脂を用いている。このため、反射膜105に開口部105aを露光及び現像(以下、露光現像と記載)により容易に形成することができる。なお、開口部105aの形成方法については後述する。
(配線基板の製造方法)
図3〜図6は、第1の実施形態に係る配線基板100の製造工程を示す図である。以下、図1及び図3〜図6を参照して、配線基板100の製造方法について説明する。
(コア基板工程:図3)
板状の樹脂製基板の表面及び裏面に銅箔L1,L2が貼付されたコア基板101を準備する(図3(a))。次に、コア基板101に対してドリルを用いて孔あけ加工を行い、スルーホール104aとなる貫通孔を所定位置に形成する(図3(b)参照)。なお、スルーホール104a形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。また、スルーホール104aは、ドリル以外の加工方法(例えば、レーザ加工)により形成してもよい。
次に、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール104a内にスルーホール導体104bを形成するとともに、コア基板101の表面及び裏面に導体層102,103となるめっき層M1,M2を形成する(図3(c)参照)。なお、めっき層M1,M2と銅箔L1,L2とは一体となっているため、図3(c)では、めっき層M1,M2に銅箔L1,L2に含んだ状態で記載している。また、後述の図4〜6についても同様である。
(導体層工程:図4)
次に、めっき層M1,M2の表面に感光性のドライフィルムDF1,DF2をそれぞれラミネートした後、露光・現像を行い、所望のパターンに成形する(図4(a)参照)。次に、所望のパターンに成形したドライフィルムDF1,DF2をマスクとして、めっき層M1,M2をエッチングする(図4(b)参照)。なお、めっき層M1,M2のエッチングは、ウェットエッチング、ドライエッチングのどちらを用いてもよいが、微細化に対応するためにドライエッチングを用いることが好ましい。次に、ドライフィルムDF1,DF2を剥離し、所望のパターンに成形された導体層102,103を得る(図4(c)参照)。
(反射膜工程:図5,図6)
次に、反射膜105となる感光性の絶縁性樹脂をコア基板101の表面側にコートする(図5(a)参照)。なお、反射膜105の厚みD1が、導体層103の厚みD3よりも厚いものをラミネートする。次に、反射膜105の開口部105aとなるべき領域の内側をマスクして絶縁性樹脂を露光・現像して、開口部105aの外側領域となるべき絶縁性樹脂を光硬化させる(図5(b)参照)。次に、炭酸ナトリウム水溶液(濃度1重量%)に、この製造途中の配線基板100を短時間(未感光部の絶縁性樹脂表面が若干膨潤する程度の時間)浸漬する(図5(c)参照)。
その後、水洗して膨潤した絶縁性樹脂を乳化させる(図6(a)参照)。次に、膨潤・乳化した絶縁性樹脂を製造途中の配線基板100から除去する(図6(b)参照)。光硬化していない絶縁性樹脂の上端の位置が、導体層103の接続端子103a,103bの上面S3より低い位置となるまで上記浸漬及び水洗を、それぞれ1回、又はそれぞれ数回繰り返す。その後、熱または紫外線により絶縁性樹脂を硬化させる。
以上のように、第1の実施形態に係る配線基板100は、複数の接続端子103a,103bに実装されるLED500(発光素子)の実装領域Rを取り囲むように位置する壁面S2と実装領域R内において複数の接続端子103a,103bの上端S3よりも低く位置する底面S4とを含んで形成された開口部105aを備えている。つまり、LED500の実装領域R内にも反射膜が形成されている。また、実装領域R外の反射膜105は、実装領域R内の反射膜105よりも厚くなっている。
このため、LED500(発光素子)からの光を効率よく反射することができる。さらに、開口部105aの底面S4が接続端子103a,103bの上端S3よりも低い位置にあり、接続端子103a,103bの少なくとも一部が反射膜105から露出している。このため、LED500で発生する熱が放熱されやすい(熱引きがよい)。さらに、LED500からの光が絶縁層(コア基板101)に照射されないので、絶縁層(コア基板101)がLED500の光により劣化することを抑制できる。
また、図2(b)に示すように、配線基板100では、開口部105aの外側における反射膜105の上面S1で画定される仮想平面Vが、LED500(発光素子)の側面500sと交差する位置にある。このため、図2(b)に示すように、LED500の側面500sから光を効率よく反射することができる。
さらに、反射膜105として感光性の絶縁性樹脂を用いている。このため、反射膜105に開口部105aを露光現像により容易に形成することができる。また、露光現像により開口部105aを形成しているので、開口部105a内の底面S4を含む表面の表面粗さが、研磨(例えば、バフ研磨)により開口部を形成した場合に比較して小さい。このため、LED500から光を効率よく反射することができる。
また、バフ研磨のように機械的に研磨を行わないので、微細化された配線パターンを傷つける虞が非常に少ない。このため、開口部105aを形成する際に、微細化された配線パターンが破損する虞が小さくなる。また、反射膜105の厚みにばらつきが生じるのを抑制することができる。さらに、配線基板100は、樹脂製であり加工性に優れるため、小型化が容易である。このため、配線基板100は、例えば、一辺が1mm以下の小型のLED用配線基板として好適である。
(第2の実施形態)
図7は、第2の実施形態に係る配線基板200の断面図である。以下、図7を参照して配線基板200の構成について説明する。なお、図1〜図6を参照して説明した配線基板100の構成と同じ構成には、同一の符号を付して重複する説明を省略する。
この配線基板200では、反射膜105に形成された開口部105aは、底面S4側から反射膜105の上面S1側に向かうに従って縮径する逆テーパー形状を有している。このため、配線基板200に実装されるLEDを封止する封止樹脂M(図2参照)が逆テーパー部に入り込むことにより、配線基板200と封止樹脂Mとの接着性が向上する。その他の効果には、図1〜図6を参照して説明した配線基板100の効果と同じである。
(第3の実施形態)
図8は、第3の実施形態に係る配線基板300の断面図である。以下、図8を参照して配線基板300の構成について説明する。なお、図1〜図6を参照して説明した配線基板100の構成と同じ構成には、同一の符号を付して重複する説明を省略する。
この配線基板300では、反射膜105に形成された開口部105aは、底面S4側から反射膜105の上面S1側に向かうに従って拡径する順テーパー形状を有している。このため、配線基板300に実装されるLEDからの光が前方、すなわちLEDが実装される側(図8の上向き)に反射されやすくなる。この結果、集光性が向上する。その他の効果には、図1〜図6を参照して説明した配線基板100の効果と同じである。
(その他の実施形態)
以上、本発明を、具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
上記実施形態では、反射膜105に形成された開口部105aの全体が同一径である形状や逆テーパー形状あるいは順テーパー形状である形態について説明したが、開口部105aの形状はこれらに限定されるものではなく、開口部105aの少なくとも一部がこれらの形状を有していればよく、複数の形状を組み合わせて開口部を形成してもよい。
100…配線基板、101…コア基板、102,103…導体層、102a,102b…接続端子、103a,103b…接続端子、104a…スルーホール、104b…スルーホール導体、105…反射膜、105a…開口部、200…配線基板、300…配線基板、500a…接続端子、500s…側面。

Claims (1)

  1. 絶縁層と、
    前記絶縁層上に形成されている複数の接続端子と、
    前記絶縁層上に積層されて前記複数の接続端子を露出させる反射膜と、を備え、
    前記反射膜は、前記複数の接続端子に実装される発光素子の実装領域を取り囲むように位置する壁面と前記実装領域内において前記複数の接続端子の上端よりも低く位置する底面とを含んで形成された開口部を備えた
    発光素子搭載用配線基板の製造方法であって、
    前記絶縁層上に前記複数の接続端子を形成する工程と、
    前記絶縁層及び前記複数の接続端子を前記反射膜となる感光性の絶縁性樹脂で被覆する工程と、
    前記感光性の絶縁性樹脂を露光現像することにより前記開口部を有する反射膜を形成する工程と、
    を備えることを特徴とする発光素子搭載用配線基板の製造方法。
JP2013003535A 2013-01-11 2013-01-11 発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板 Expired - Fee Related JP5973355B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013003535A JP5973355B2 (ja) 2013-01-11 2013-01-11 発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013003535A JP5973355B2 (ja) 2013-01-11 2013-01-11 発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板

Publications (2)

Publication Number Publication Date
JP2014135431A JP2014135431A (ja) 2014-07-24
JP5973355B2 true JP5973355B2 (ja) 2016-08-23

Family

ID=51413498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013003535A Expired - Fee Related JP5973355B2 (ja) 2013-01-11 2013-01-11 発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板

Country Status (1)

Country Link
JP (1) JP5973355B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6485243B2 (ja) * 2015-03-02 2019-03-20 豊田合成株式会社 発光装置
JP6501278B2 (ja) * 2017-07-06 2019-04-17 E&E Japan株式会社 チップled及びその製造方法
CN107464870A (zh) * 2017-07-27 2017-12-12 旭宇光电(深圳)股份有限公司 紫外发光二极管封装结构
CN107369755A (zh) * 2017-07-27 2017-11-21 旭宇光电(深圳)股份有限公司 紫外led封装结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191111A (ja) * 2003-12-24 2005-07-14 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP2008124297A (ja) * 2006-11-14 2008-05-29 Sanyo Electric Co Ltd 発光装置
JP5390938B2 (ja) * 2009-05-29 2014-01-15 パナソニック株式会社 発光装置
JP5375630B2 (ja) * 2010-01-25 2013-12-25 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびにled素子パッケージおよびその製造方法
JP5515822B2 (ja) * 2010-02-12 2014-06-11 東芝ライテック株式会社 発光装置及び照明装置

Also Published As

Publication number Publication date
JP2014135431A (ja) 2014-07-24

Similar Documents

Publication Publication Date Title
US10103113B2 (en) Method of manufacturing printed circuit board
KR100796522B1 (ko) 전자소자 내장형 인쇄회로기판의 제조방법
JP4651597B2 (ja) 半導体パッケージ基板
TW201626512A (zh) 配線電路基板、半導體裝置、配線電路基板之製造方法、半導體裝置之製造方法
JP5973355B2 (ja) 発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板
JP6045829B2 (ja) 光電気混載基板
JP2007214572A (ja) ベアチップ内蔵型印刷回路基板及びその製造方法
JP2012169591A (ja) 多層配線基板
JP6721143B2 (ja) プリント回路基板及びその製造方法
TWI622820B (zh) 光學電路板及其製造方法
JP2019008269A (ja) 光導波路および光回路基板
TW201444440A (zh) 配線基板及其製造方法
TWI671864B (zh) 半導體封裝基板及其製造方法
JP5660462B2 (ja) プリント配線板
JP6435111B2 (ja) 光導波路装置及びその製造方法
JP4684931B2 (ja) 光導波路部材の製造方法、光配線モジュールの製造方法および電子装置の製造方法
TW200421961A (en) Multi-layer wiring substrate and the manufacturing method thereof
JP5530955B2 (ja) 多層配線基板
JP2016025226A (ja) 発光素子搭載用配線基板、及びその製造方法
TWI422078B (zh) 熱輻射結構以及製造其之方法
JP6374703B2 (ja) 配線基板の製造方法
JP5312311B2 (ja) 光伝送基板および光モジュール
KR101464635B1 (ko) 회로 기판 및 이의 제조 방법
US20240030149A1 (en) Wiring substrate, semiconductor device, and method of manufacturing the wiring substrate
JP6897163B2 (ja) 貫通電極基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160527

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160714

R150 Certificate of patent or registration of utility model

Ref document number: 5973355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees