JP6501278B2 - チップled及びその製造方法 - Google Patents
チップled及びその製造方法 Download PDFInfo
- Publication number
- JP6501278B2 JP6501278B2 JP2017132681A JP2017132681A JP6501278B2 JP 6501278 B2 JP6501278 B2 JP 6501278B2 JP 2017132681 A JP2017132681 A JP 2017132681A JP 2017132681 A JP2017132681 A JP 2017132681A JP 6501278 B2 JP6501278 B2 JP 6501278B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- led
- chip
- dam
- epoxy substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 229920005989 resin Polymers 0.000 claims description 100
- 239000011347 resin Substances 0.000 claims description 100
- 239000000758 substrate Substances 0.000 claims description 42
- 239000007788 liquid Substances 0.000 claims description 40
- 239000004593 Epoxy Substances 0.000 claims description 39
- 239000011521 glass Substances 0.000 claims description 37
- 238000007789 sealing Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 10
- 238000007790 scraping Methods 0.000 claims description 4
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 229920002050 silicone resin Polymers 0.000 description 13
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000001721 transfer moulding Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Landscapes
- Led Device Packages (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
複数のスルーホールが所定の配列状態で形成されているガラスエポキシ基板上に複数のLEDチップをボンディングし、樹脂封止後、前記スルーホールの部分をダイシングして個々のLEDに分割してチップLEDを製造する方法であって、
前記樹脂封止工程の前に、前記ガラスエポキシ基板の、前記LEDチップが搭載される側の表面における前記スルーホールの開口部をダム状構造体によって塞ぐ工程、
前記樹脂封止を液状樹脂によって行う工程、
前記液状樹脂による樹脂封止工程後、前記ダム状構造体を超えている余分な前記液状樹脂を前記ダム状構造体に沿って掻き取る工程、
前記液状樹脂が硬化した後、前記スルーホールの上の前記ダム状構造体をダイシングすることにより個々のLEDに分割する工程
を備えているチップLEDの製造方法。
前記ダム状構造体がドライフィルムレジストによって形成されている[1]のチップLEDの製造方法。
チップLEDにおける封止樹脂のカラスエポキシ基板上にボンディングされているLEDチップの側から見た2辺又は4辺が、前記LEDチップからの発光を遮る構造体で囲まれているチップLED。
前記封止樹脂の厚さが前記構造体の高さによって規定される均一な厚さである[3]のチップLED。
前記構造体がドライフィルムレジストによって形成されている[3]又は[4]のチップLED。
この実施の形態のチップLED製造に使用するガラスエポキシ基板1には、従来のチップLED製造に使用されていたガラスエポキシ基板1と同じように、表と裏を電気的につなぐスルーホール2が形成されている。
実施の形態1で説明したチップLEDの製造方法が白色チップLEDに適用された場合の一例を説明する。
2 スルーホール
3 ドライフィルムレジストからなるダム状構造体
4 LEDチップ
5 樹脂止め枠
6 封止樹脂
7 ブルーシート
8 スキージ
9 ガラスエポキシ基板上の金属パターン
10 チップLEDに分割するカットラインの断面図示
11 LEDチップ側平面図から見たカットライン
12 LEDチップの表面方向の光
13 プリント配線基板
14 LEDチップの横方向への光
Claims (2)
- 複数のスルーホールが所定の配列状態で形成されているガラスエポキシ基板上に複数のLEDチップをボンディングし、樹脂封止後、前記スルーホールの部分をダイシングして個々のLEDに分割してチップLEDを製造する方法であって、
前記樹脂封止工程の前に、前記ガラスエポキシ基板の、前記LEDチップが搭載される側の表面における前記スルーホールの開口部を塞ぐ工程であって、前記ガラスエポキシ基板にドライフィルムをラミネートした後、フォトリソグラフィ法によって所定の厚みを有する前記ドライフィルムから形成するダム状構造体によって前記開口部を塞ぐ工程、
前記樹脂封止を液状樹脂によって行う工程、
前記液状樹脂による樹脂封止工程後、前記ダム状構造体を超えている余分な前記液状樹脂を前記ダム状構造体に沿って掻き取る工程、
前記液状樹脂が硬化した後、前記スルーホールの上の前記ダム状構造体をダイシングすることによりガラスエポキシ基板上にボンディングされている前記LEDチップの側から見た封止樹脂の2辺又は4辺が前記LEDチップからの発光を遮る前記ドライフィルムによって形成された構造体で囲まれ、前記封止樹脂の厚さが前記ドライフィルムの前記所定の厚みである前記構造体の高さによって規定される均一な厚さになっている個々のLEDに分割する工程
を備えているチップLEDの製造方法。 - チップLEDにおけるガラスエポキシ基板上にボンディングされているLEDチップの側から見た封止樹脂の2辺又は4辺が、前記LEDチップからの発光を遮る構造体で囲まれており、
前記構造体は、前記ガラスエポキシ基板にドライフィルムをラミネートした後、フォトリソグラフィ法によって所定の厚みを有する前記ドライフィルムから形成した、スルーホールを塞ぐ構造体であって、
前記封止樹脂の厚さが前記ドライフィルムの前記所定の厚みである前記構造体の高さによって規定される均一な厚さになっている
チップLED。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017132681A JP6501278B2 (ja) | 2017-07-06 | 2017-07-06 | チップled及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017132681A JP6501278B2 (ja) | 2017-07-06 | 2017-07-06 | チップled及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019016682A JP2019016682A (ja) | 2019-01-31 |
JP6501278B2 true JP6501278B2 (ja) | 2019-04-17 |
Family
ID=65357988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017132681A Active JP6501278B2 (ja) | 2017-07-06 | 2017-07-06 | チップled及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6501278B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60262476A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electric Ind Co Ltd | 発光素子 |
JPH05299535A (ja) * | 1992-04-23 | 1993-11-12 | Matsushita Electric Works Ltd | 半導体装置 |
JP2003179269A (ja) * | 2001-01-24 | 2003-06-27 | Nichia Chem Ind Ltd | 光半導体素子 |
JP2005353922A (ja) * | 2004-06-11 | 2005-12-22 | Stanley Electric Co Ltd | 電子部品の製造方法 |
JP2006351773A (ja) * | 2005-06-15 | 2006-12-28 | Rohm Co Ltd | 半導体発光装置 |
JP5375630B2 (ja) * | 2010-01-25 | 2013-12-25 | 大日本印刷株式会社 | 樹脂付リードフレームおよびその製造方法、ならびにled素子パッケージおよびその製造方法 |
JP5973355B2 (ja) * | 2013-01-11 | 2016-08-23 | 日本特殊陶業株式会社 | 発光素子搭載用配線基板、発光素子搭載用配線基板の製造方法、発光素子実装配線基板 |
EP3218940A4 (en) * | 2014-10-27 | 2018-08-15 | Henkel AG & Co. KGaA | A method for manufacturing an optical semiconductor device and a silicone resin composition therefor |
-
2017
- 2017-07-06 JP JP2017132681A patent/JP6501278B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019016682A (ja) | 2019-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4878053B2 (ja) | 発光ダイオードの製造方法 | |
KR101217660B1 (ko) | Led의 제조방법 | |
KR101166592B1 (ko) | 발광소자의 패키징 방법 및 패키징된 발광소자 | |
JP5533203B2 (ja) | 発光装置および発光装置の製造方法 | |
JP5497469B2 (ja) | 発光装置およびその製造方法 | |
JP2006066786A (ja) | 発光ダイオード | |
US20130175554A1 (en) | Led package substrate and method of manufacturing led package | |
EP2228843B1 (en) | Light emitting device package | |
JP2008270314A (ja) | 発光装置及び発光装置の製造方法 | |
KR20110133498A (ko) | 복수의 광전자 반도체 컴포넌트들을 생산하는 방법 및 광전자 반도체 컴포넌트 | |
JP5658108B2 (ja) | 反射体付基板の製造方法及び製造装置 | |
JP5702481B2 (ja) | 発光装置およびその製造方法 | |
JP6501278B2 (ja) | チップled及びその製造方法 | |
KR20130104824A (ko) | 반도체 발광장치 및 제조방법 | |
KR100757825B1 (ko) | 발광 다이오드 제조방법 | |
KR20090073598A (ko) | Led 패키지 | |
JP5816479B2 (ja) | 半導体発光装置の製造方法。 | |
KR101258398B1 (ko) | 계면박리를 줄인 led 패키지 | |
CN110346805B (zh) | 接近传感器 | |
KR101460742B1 (ko) | 반도체 소자 구조물을 제조하는 방법 | |
JP2012227254A (ja) | Led素子用リードフレーム基板及びその製造方法 | |
KR100849814B1 (ko) | Led 패키지 제조용 스탬프 및 이를 이용한 led패키지 제조방법 | |
KR20090051508A (ko) | 백색 발광소자 및 그 제조방법 | |
JP3708871B2 (ja) | 半導体パッケージ集合物 | |
KR100809212B1 (ko) | 패턴 형성용 임프린팅 스탬프 및 이를 이용한 led패키지 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190313 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6501278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |